JP2018160653A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018160653A
JP2018160653A JP2017117217A JP2017117217A JP2018160653A JP 2018160653 A JP2018160653 A JP 2018160653A JP 2017117217 A JP2017117217 A JP 2017117217A JP 2017117217 A JP2017117217 A JP 2017117217A JP 2018160653 A JP2018160653 A JP 2018160653A
Authority
JP
Japan
Prior art keywords
contact portion
resin body
sealing resin
conductive member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017117217A
Other languages
English (en)
Other versions
JP6696480B2 (ja
JP2018160653A5 (ja
Inventor
英二 林
Eiji Hayashi
英二 林
領二 上瀧
Ryoji Kamitaki
領二 上瀧
知巳 奥村
Tomomi Okumura
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to PCT/JP2018/003734 priority Critical patent/WO2018173511A1/ja
Priority to CN201880015263.6A priority patent/CN110383464B/zh
Publication of JP2018160653A publication Critical patent/JP2018160653A/ja
Publication of JP2018160653A5 publication Critical patent/JP2018160653A5/ja
Priority to US16/527,543 priority patent/US10943859B2/en
Application granted granted Critical
Publication of JP6696480B2 publication Critical patent/JP6696480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】導電部材から封止樹脂体が剥離するのを抑制できる半導体装置を提供すること。【解決手段】半導体チップのコレクタ電極１２１と、金属材料を用いて形成された基材１８６を含む第１ヒートシンク１８が、はんだ１６を介して接続されている。第１ヒートシンクは、コレクタ電極との対向面１８０に、半導体チップの実装部１８２と、実装部を取り囲む周囲部１８３を有している。周囲部は、実装部を取り囲むように設けられ、封止樹脂体１４が密着する密着部１８４と、実装部と密着部との間に設けられ、はんだが接続されず、密着部よりも封止樹脂体に対する密着性が低くされた非密着部１８５を有している。【選択図】図４

Description

この明細書における開示は、半導体装置に関する。
特許文献１には、はんだを介して、半導体チップの電極と導電部材が接続され、封止樹脂体により一体的に封止されてなる半導体装置が開示されている。導電部材は、電極との対向面に、はんだを介した半導体チップの実装部と、実装部を取り囲む周囲部と、を有している。そして、周囲部に、封止樹脂体の密着する密着部が設けられている。
特開２０１６−１９７７０６号公報
周囲部の全域が密着部とされた構成では、密着部が実装部、すなわち、はんだに対して隣接する。本発明者が鋭意検討したところ、このような構成では、密着部におけるはんだ側の端部と封止樹脂体との界面において、せん断方向の熱応力が高くなるため、封止樹脂体の剥離を抑制すべく密着部を設けたにも関わらず、密着部から封止樹脂体が剥離する虞があることが明らかとなった。
本開示はこのような課題に鑑みてなされたものであり、導電部材から封止樹脂体が剥離するのを抑制できる半導体装置を提供することを目的とする。
本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本開示のひとつである半導体装置は、電極（１２１）を有する半導体チップ（１２）と、
金属基材（１８６）を含み、電極との対向面に、半導体チップの実装部（１８２）と、実装部を取り囲む周囲部（１８３）と、を有する導電部材（１８）と、
電極と実装部との間に介在し、電極と導電部材とを接続するはんだ（１６）と、
半導体チップ、金属部材の少なくとも対向面、及びはんだを一体的に封止する封止樹脂体（１４）と、
を備え、
導電部材が、周囲部として、実装部を取り囲むように設けられ、封止樹脂体が密着する密着部（１８４）と、実装部と密着部との間に設けられ、はんだが接続されず、密着部よりも封止樹脂体に対する密着性が低くされた非密着部（１８５）と、を有する。
この半導体装置によれば、実装部と密着部との間に、はんだが接続されず、封止樹脂体が密着しない非密着部が設けられている。これにより、密着部に実装部、すなわち、はんだが隣接しない。したがって、密着部におけるはんだ側の端部と封止樹脂体との界面に作用するせん断方向の熱応力を低減し、密着部から封止樹脂体が剥離するのを抑制することができる。
本開示の他のひとつである半導体装置は、半導体チップが、厚み方向の一面側に電極である第１電極を有するとともに、一面と反対の面側に第２電極（１２２）を有し、
厚み方向において、導電部材である第１導電部材との間に半導体チップを挟むように設けられ、第２電極と電気的に接続された第２導電部材（３０）をさらに備え、
封止樹脂体が、第２導電部材における第１導電部材との対向面も一体的に封止しており、
第１導電部材が、周囲部として、密着部である第１密着部及び非密着部を有し、
第２導電部材が、第１導電部材との対向面に、封止樹脂体が密着する部分であり、厚み方向の平面視において非密着部の少なくとも一部と重なるように設けられた第２密着部（３０４）を有する。
この半導体装置によれば、第１導電部材の非密着部上にボイドが生じても、ボイドを検出することができる。
第１実施形態に係る半導体装置の概略構成を示す平面図である。 図１のII-II線に沿う断面図である。 第１ヒートシンクを対向面側から見た平面図である。 図２に一点鎖線で示す領域IVを拡大した断面図である。 非密着部の幅と密着部の端部に作用するせん断応力との関係を示す図である。 各素子厚において、非密着部の幅とはんだ歪との関係を示す図である。 密着部の幅とはんだ歪との関係を示す図である。 第１変形例を示す断面図であり、図３に対応している。 第２実施形態に係る半導体装置の概略構成を示す断面図であり、図３に対応している。 第３実施形態に係る半導体装置の概略構成を示す断面図であり、図２に対応している。 非密着部と第２密着部の平面配置を示す図である。 図１０に一点鎖線で示す領域XIIを拡大した断面図である。 非密着部上にボイドが生じた状態を示す断面図であり、図１０に対応している。 ボイド有無とはんだ歪との関係を示す図である。 第１ヒートシンク側からのＳＡＴ像を示す図である。 第２ヒートシンク側からのＳＡＴ像を示す図である。 第４実施形態に係る半導体装置において、非密着部と第２密着部の平面配置を示す図であり、図１１に対応している。 第２変形例を示す平面図であり、図１７に対応している。 第３変形例を示す平面図であり、図１７に対応している。 第４変形例を示す平面図であり、図１７に対応している。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体基板の厚み方向をＺ方向、Ｚ方向に直交する一方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。
（第１実施形態）
先ず、図１〜図３に基づき、半導体装置の概略構成について説明する。
図１及び図２に示すように、半導体装置１０は、半導体チップ１２、封止樹脂体１４、第１ヒートシンク１８、主端子２０、信号端子２２、ターミナル２６、第２ヒートシンク３０、及び主端子３２を備えている。このような半導体装置１０は、たとえば車載の電力変換装置を構成する三相インバータに適用される。半導体装置１０は、三相インバータを構成する６つのアームのひとつを構成する。
半導体チップ１２は、シリコンやシリコンカーバイドなどの半導体基板１２０に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの素子が形成されてなる。本実施形態では、ｎチャネル型のＩＧＢＴが形成されるとともに、ＩＧＢＴに逆並列に接続される還流ダイオード（ＦＷＤ）も形成されてなる。すなわち、半導体基板１２０に、ＲＣ（Reverse Conducting）−ＩＧＢＴが形成されている。半導体基板１２０は、平面略矩形状をなしている。
ＩＧＢＴ及びＦＷＤは、半導体基板１２０の板厚方向であるＺ方向に電流が流れるように、所謂縦型構造をなしている。半導体基板１２０におけるＺ方向の両面それぞれに、主電極が形成されている。主電極として、一面上にコレクタ電極１２１が形成され、一面と反対の裏面上にエミッタ電極１２２が形成されている。コレクタ電極１２１が電極に相当する。
本実施形態では、コレクタ電極１２１がＦＷＤのカソード電極を兼ねており、エミッタ電極１２２がアノード電極を兼ねている。コレクタ電極１２１は、半導体基板１２０の裏面側の全面に形成されている。半導体基板１２０の一面上には、ポリイミドなどの保護膜１２３が形成されており、エミッタ電極１２２は保護膜１２３から露出されている。すなわち、エミッタ電極１２２は、半導体基板１２０の一面側の一部に形成されている。なお、図示しない信号用のパッドも、保護膜１２３から露出されている。信号用のパッドには、ゲート電極用のパッドも含まれる。
封止樹脂体１４は、半導体チップ１２、及び、半導体チップ１２以外の半導体装置１０の構成要素を一体的に封止している。封止樹脂体１４は、樹脂成形体である。封止樹脂体１４は、たとえばエポキシ系樹脂を用いて形成されている。本実施形態では、トランスファ成形法により、封止樹脂体１４が形成されている。
封止樹脂体１４は、平面略矩形状をなしている。封止樹脂体１４は、Ｚ方向における表面として、一方の面である一面１４０及び一面１４０と反対の裏面１４１を有している。一面１４０及び裏面１４１は、略平坦面となっている。また、封止樹脂体１４は、表面の一部として側面１４２を有している。側面１４２は、一面１４０及び裏面１４１に連なっている。
半導体チップ１２のコレクタ電極１２１には、はんだ１６を介して第１ヒートシンク１８が接続されている。第１ヒートシンク１８が導電部材に相当する。第１ヒートシンク１８は、半導体チップ１２の生じた熱を半導体装置１０の外部に放熱する。第１ヒートシンク１８は、半導体チップ１２と後述する主端子２０とを電気的に中継している。
第１ヒートシンク１８は、Ｚ方向における表面として、コレクタ電極１２１との対向面１８０及び対向面１８０と反対の裏面１８１を有している。図２及び図３に示すように、第１ヒートシンク１８は、対向面１８０に、実装部１８２及び周囲部１８３を有している。実装部１８２は、対向面１８０のうち、はんだ１６が接続される部分、すなわち半導体チップ１２が実装される部分である。実装部１８２は、Ｚ方向からの平面視においてコレクタ電極１２１（半導体チップ１２）と重なる部分を少なくとも含んでいる。周囲部１８３は、対向面１８０において、実装部１８２を除く部分である。周囲部１８３は、実装部１８２を取り囲んでいる。
周囲部１８３は、封止樹脂体１４が密着する密着部１８４、及び、封止樹脂体１４が密着しない非密着部１８５を有している。密着部１８４は、実装部１８２に隣接しないように、実装部１８２から離れた位置で実装部１８２を取り囲んでいる。そして、実装部１８２と密着部１８４の間の部分が、非密着部１８５とされている。非密着部１８５は、実装部１８２に隣接して実装部１８２を取り囲んでいる。本実施形態では、後述する粗化処理により、密着部１８４が形成されている。すなわち、粗化部により密着部１８４が構成されている。また、非密着部１８５から対向面１８０の外周縁までの部分のすべてが、密着部１８４とされている。非密着部１８５の幅は、全周でほぼ一定となっている。
非密着部１８５は、密着部１８４よりも封止樹脂体１４に対する密着性が低くされている。これにより、封止樹脂体１４は、非密着部１８５には密着せず、密着部１８４のみに密着する。このように、封止樹脂体１４を、非密着部１８５において意図的に剥離させている。なお、周囲部１８３を含む第１ヒートシンク１８の詳細については後述する。
第１ヒートシンク１８の裏面１８１は、封止樹脂体１４から露出されている。裏面１８１は、一面１４０に対して略面一で露出されている。このように、裏面１８１は、半導体装置１０の外部に放熱する放熱面とされている。裏面１８１を除く表面、すなわち対向面１８０も封止樹脂体１４によって覆われている。
第１ヒートシンク１８には、主端子２０が連なっている。主端子２０は、第１ヒートシンク１８を介して、コレクタ電極１２１と電気的に接続されている。主端子２０は、第１ヒートシンク１８からＹ方向に延設されており、封止樹脂体１４の側面１４２のひとつから外部に突出している。主端子２０は、リードフレームの一部として第１ヒートシンク１８と一体的に形成されてもよいし、別部材の主端子２０が第１ヒートシンク１８に接続されてもよい。本実施形態では、主端子２０が第１ヒートシンク１８と一体的に形成されている。主端子２０の厚みは、第１ヒートシンク１８の厚みよりも薄くされている。主端子２０は、第１ヒートシンク１８の対向面１８０に略面一で連なっている。
半導体チップ１２のパッドには、図示しないボンディングワイヤを介して、信号端子２２が電気的に接続されている。信号端子２２は、図１に示すように、Ｙ方向に延設されている。信号端子２２は、主端子２０が突出する側面１４２と反対の面から、外部に突出している。
半導体チップ１２のエミッタ電極１２２には、はんだ２４を介してターミナル２６が接続されている。ターミナル２６は、半導体チップ１２と第２ヒートシンク３０との間に介在する。ターミナル２６は、上記したボンディングワイヤの高さを確保するためのスペーサ機能を有している。このため、必ずしも必要なわけではない。たとえば第２ヒートシンク３０に凸部を設け、この凸部にスペーサの機能を持たせてもよい。
ターミナル２６は、Ｃｕなどの金属基材を含んでいる。ターミナル２６は、半導体チップ１２のエミッタ電極１２２と第２ヒートシンク３０とを電気的に中継している。半導体チップ１２の生じた熱は、ターミナル２６を介して第２ヒートシンク３０に伝達される。
ターミナル２６における半導体チップ１２と反対側の面には、はんだ２８を介して第２ヒートシンク３０が接続されている。第２ヒートシンク３０は、半導体チップ１２の生じた熱を半導体装置１０の外部に放熱する。第２ヒートシンク３０は、半導体チップ１２と後述する主端子３２とを電気的に中継している。第２ヒートシンク３０は、Ｃｕなどの金属基材を含んでいる。
第２ヒートシンク３０は、Ｚ方向における表面として、ターミナル２６との対向面３００及び対向面３００と反対の裏面３０１を有している。第２ヒートシンク３０は、対向面３００に、溢れたはんだ２８を収容するための溝部３０２を有している。溝部３０２にて溢れたはんだ２８を収容することで、ターミナル２６の側面を通じて、半導体チップ１２側にはんだ２８が濡れ拡がるのを抑制することができる。
第２ヒートシンク３０の裏面３０１は、封止樹脂体１４から露出されている。裏面３０１は、裏面１４１に対して略面一で露出されている。このように、裏面３０１は、半導体装置１０の外部に放熱する放熱面とされている。裏面３０１を除く表面、すなわち対向面３００も封止樹脂体１４によって覆われている。
第２ヒートシンク３０には、主端子３２が連なっている。主端子３２は、第２ヒートシンク３０を介して、エミッタ電極１２２と電気的に接続されている。主端子３２は、第２ヒートシンク３０からＹ方向であって主端子２０と同じ側に延設されている。主端子３２は、主端子２０と同じ側面１４２から外部に突出している。主端子３２は、リードフレームの一部として第２ヒートシンク３０と一体的に形成されてもよいし、別部材の主端子３２が第２ヒートシンク３０に接続されてもよい。本実施形態では、主端子３２が第２ヒートシンク３０と一体的に形成されている。主端子３２の厚みは、第２ヒートシンク３０の厚みよりも薄くされている。主端子３２は、第２ヒートシンク３０の対向面３００に略面一で連なっている。
以上のように構成される半導体装置１０では、封止樹脂体１４により、半導体チップ１２、第１ヒートシンク１８の一部、主端子２０，３２それぞれの一部、信号端子２２の一部、ターミナル２６、及び第２ヒートシンク３０の一部が一体的に封止されている。半導体装置１０では、封止樹脂体１４により、ひとつのアームを構成する半導体チップ１２が封止されている。このため、半導体装置１０は、１ｉｎ１パッケージとも称される。
第１ヒートシンク１８及び第２ヒートシンク３０は、封止樹脂体１４とともに切削加工されている。よって、一面１４０及び裏面１８１は切削面であり、互いに略面一とされている。同じく、裏面１４１及び裏面３０１は切削面であり、互いに略面一とされている。このように、半導体装置１０は、裏面１８１，３０１がともに封止樹脂体１４から露出された両面放熱構造をなしている。
なお、はんだ１６，２４，２８として、フラックスレスのはんだを用いている。一面１４０及び裏面１８１は切削面に限定されない。裏面１４１及び裏面３０１も切削面に限定されない。封止樹脂体１４の成形型の壁面に裏面１８１，３０１を接触させることで、切削することなしに、裏面１８１，３０１を封止樹脂体１４から露出させてもよい。
次に、図４に基づき、第１ヒートシンク１８の詳細構造について説明する。
図４に示すように、第１ヒートシンク１８は、Ｃｕなどの金属材料を用いて形成された基材１８６、及び、基材１８６の表面のうち、少なくとも対向面１８０側に設けられた皮膜１８７を有している。基材１８６が、金属基材に相当する。基材１８６は、略直方体状をなしている。皮膜１８７は、基材１８６の表面に形成された金属薄膜１８８、及び、金属薄膜１８８を構成する主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜１８９を有している。
本実施形態において、金属薄膜１８８はＮｉを主成分としている。金属薄膜１８８は、たとえばめっき、蒸着により形成されたものである。金属薄膜１８８は、たとえば無電解Ｎｉめっきによって基材１８６の表面に形成されている。金属薄膜１８８は、主成分であるＮｉに加えて、Ｐ（リン）を含んでいる。
金属薄膜１８８は、基材１８６の表面のうち、裏面１８１側を除く部分に形成されている。対向面１８０側において、金属薄膜１８８の表面のうち、密着部１８４に対応する部分には、複数の凹部１８８ａが形成されている。すなわち、実装部１８２及び非密着部１８５には、凹部１８８ａが形成されていない。凹部１８８ａが形成されていない部分において、金属薄膜１８８の膜厚は、たとえば１０μｍ程度とされる。換言すれば、後述するレーザ光の照射前の膜厚が、１０μｍ程度とされる。
凹部１８８ａは、パルス発振のレーザ光の照射により形成されている。１パルスごとに１つの凹部１８８ａが形成されている。レーザ光の走査方向において、隣り合う凹部１８８ａが連なっている。複数の凹部１８８ａは、Ｘ方向において連なるとともに、Ｙ方向においても連なっている。密着部１８４において、金属薄膜１８８の表面は、複数の凹部１８８ａにより鱗状をなしている。密着部１８４に対応する部分がレーザ光の照射エリアであり、実装部１８２及び非密着部１８５に対応する部分が非照射エリアである。
なお、各凹部１８８ａの幅は、５μｍ〜３００μｍとされている。凹部１８８ａの深さは、０．５μｍ〜５μｍとされている。凹部１８８ａの深さが０．５μｍより浅いと、レーザ光の照射による金属薄膜１８８の表面の溶融及び蒸着が不十分となり、後述する凹凸酸化膜１８９が形成され難くなる。凹部１８８ａの深さが５μｍよりも深いと、金属薄膜１８８の表面が溶融飛散しやすくなり、蒸着よりも溶融飛散による表面形成が支配的となり、凹凸酸化膜１８９が形成され難くなる。
凹凸酸化膜１８９は、対向面１８０側において、金属薄膜１８８上に形成されている。凹凸酸化膜１８９は、実装部１８２には形成されず、周囲部１８３、すなわち密着部１８４及び非密着部１８５に形成されている。凹凸酸化膜１８９は、金属薄膜１８８にレーザ光を照射することで、金属薄膜１８８を構成する金属を酸化して形成されている。凹凸酸化膜１８９は、金属薄膜１８８の表層を酸化することで、金属薄膜１８８の表面に形成された酸化物の膜である。凹凸酸化膜１８９は、レーザ光の照射により形成されるため、レーザ照射膜とも言える。
本実施形態では、凹凸酸化膜１８９を構成する成分のうち、８０％がＮＩ２Ｏ３、１０％がＮｉＯ、１０％がＮｉとなっている。このように、凹凸酸化膜１８９の主成分は、金属薄膜１８８の主成分であるＮｉの酸化物である。
密着部１８４、すなわちレーザ光の照射エリアにおいて、凹凸酸化膜１８９の平均膜厚は１０ｎｍ〜数百ｎｍとされている。凹凸酸化膜１８９は、凹部１８８ａを有する金属薄膜１８８の表面の凹凸に倣って形成されている。また、凹凸酸化膜１８９の表面には、凹部１８８ａの幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸（粗化部）が形成されている。換言すれば、複数の凸部１８９ａ（柱状体）が、細かいピッチで形成されている。たとえば凸部１８９ａの平均幅は１ｎｍ〜３００ｎｍ、凸部１８９ａ間の平均間隔は１ｎｍ〜３００ｎｍとされている。また、凸部１８９ａの平均高さは、１０ｎｍ〜数百ｎｍとされている。
このように、表面に非常に微細な凹凸が形成された凹凸酸化膜１８９により、密着部１８４が構成されている。凹凸酸化膜１８９の表面の凸部１８９ａに封止樹脂体１４が絡みつき、アンカー効果が生じる。また、凸部１８９ａの高さが非密着部１８５よりも高いため、封止樹脂体１４との接触面積が増える。したがって、対向面１８０の密着部１８４には、封止樹脂体１４が密着する。
凹凸酸化膜１８９は、金属薄膜１８８にレーザ光を照射し、金属薄膜１８８の表面の溶融及び蒸着により形成されるため、レーザ光の照射エリアである密着部１８４だけでなく、密着部１８４の周囲にも形成される。本実施形態では、レーザ光の非照射エリアのうち、非密着部１８５の全域に凹凸酸化膜１８９が形成されており、実装部１８２には凹凸酸化膜１８９が形成されていない。全域に凹凸酸化膜１８９を有する非密着部１８５の幅Ｗ１（図３参照）は、０．２ｍｍ〜０．３ｍｍとされている。
ただし、直接的にレーザ光が照射されるわけではないため、非密着部１８５における凹凸酸化膜１８９の平均膜厚は、密着部１８４における凹凸酸化膜１８９の平均膜厚よりも薄く、且つ、自然酸化膜よりも厚くされている。具体的には、０．１ｎｍ〜１０ｎｍとされている。また、凹凸酸化膜１８９の表面の凸部１８９ａの高さも、密着部１８４より低くされている。具体的には、０．１ｎｍ〜１０ｎｍとされている。なお、凸部１８９ａの平均幅及び平均間隔は、密着部１８４と同程度とされている。
上記した凹凸酸化膜１８９を有することで、封止樹脂体１４に対する非密着部１８５の密着性は、密着部１８４よりも低くされている。これにより、封止樹脂体１４が非密着部１８５に密着しない。このように、封止樹脂体１４を、非密着部１８５において意図的に剥離させている。また、上記凹凸酸化膜１８９を有することで、はんだ１６に対する非密着部１８５の濡れ性が、実装部１８２よりも低くされている。すなわち、はんだ１６が、実装部１８２から非密着部１８５側に濡れ拡がり難くされている。これにより、はんだ１６が非密着部１８５に接続されない。
なお、上記した半導体装置１０を形成する際、はんだ１６，２４，２８のリフローを行う前に、予め第１ヒートシンク１８に凹凸酸化膜１８９を形成しておく。凹凸酸化膜１８９の形成に当たり、第１ヒートシンク１８の対向面１８０側における金属薄膜１８８の表面のうち、密着部１８４の形成領域に、パルス発振のレーザ光を照射する。隣り合うレーザ光のスポット（１パルスによる照射範囲）がＸ方向において一部重なるようにして、Ｘ方向においてレーザ光を走査する。また、隣り合うレーザ光のスポットがＹ方向において一部重なるようにして、Ｙ方向においてレーザ光を走査する。これにより、密着部１８４の形成領域全域にレーザ光を照射する。
レーザ光の照射により、金属薄膜１８８の表面が溶融、気化し、複数の凹部１８８ａが形成される。また、溶融して気化した金属薄膜１８８が、レーザ光の照射された部分（すなわち密着部１８４の形成領域）や、その周辺部分（すなわち、非密着部１８５の形成領域）に蒸着する。これにより、密着部１８４において膜厚が厚く、非密着部１８５において膜厚の薄い凹凸酸化膜１８９が形成される。また、密着部１８４において凸部１８９ａの高さが高く、非密着部１８５において凸部１８９ａの高さの低い凹凸酸化膜１８９が形成される。
なお、実装部１８２において、金属薄膜１８８の表面には凹凸酸化膜１８９が形成されず、図示しない自然酸化膜が形成される。この自然酸化膜は、非密着部１８５の凹凸酸化膜１８９よりも薄いため、はんだ１６のリフロー、たとえば水素雰囲気下での減圧リフロー時に還元除去される。
はんだ１６，２４，２８のリフローについては、周知の方法を適用することができる。必要であれば、特開２０１６−１９７７０６号公報の記載を援用することができる。
次に、上記した半導体装置１０の効果について説明する。
本発明者が鋭意検討したところ、第１ヒートシンクの対向面において、実装部に密着部を隣接させる、すなわち、はんだに密着部を隣接させると、せん断方向の熱応力が密着部におけるはんだ側の端部と封止樹脂体との界面で高くなり、封止樹脂体の剥離を抑制すべく密着部を設けたにも関わらず、密着部から封止樹脂体が剥離する虞があることが明らかとなった。
これに対し、本実施形態の半導体装置１０では、第１ヒートシンク１８の対向面１８０において、はんだ１６が接続される実装部１８２と、封止樹脂体１４が密着する密着部１８４との間に、はんだ１６が接続されず、封止樹脂体１４が密着しない非密着部１８５を設けている。非密着部１８５を設けることで、密着部１８４に対して実装部１８２、すなわち、はんだ１６が隣接しない。したがって、密着部１８４におけるはんだ１６側の端部と封止樹脂体１４との界面に作用するせん断方向の熱応力を低減することができる。すなわち、密着部１８４から封止樹脂体１４が剥離するのを抑制することができる。
図５は、非密着部１８５の幅Ｗ１と、密着部１８４におけるはんだ１６側の端部と封止樹脂体１４との界面に作用するせん断方向の熱応力（以下、せん断応力と示す）との関係について、シミュレーションを行った結果を示している。このシミュレーションでは、半導体基板１２０、すなわち素子の厚みを１０５μｍ、素子のサイズを１３．４ｍｍ×１５ｍｍ、はんだ１６の厚みを４０μｍ、はんだ２４の厚みを１５０μｍとした。また、封止樹脂体１４の温度を１８０℃から−４０℃まで変化させ、−４０℃におけるせん断応力を求めた。
図５に示すように、非密着部１８５の幅Ｗ１が０ｍｍ、すなわち密着部１８４が実装部１８２に隣接する場合のせん断応力は４０．５ＭＰａであり、幅Ｗ１が０．１ｍｍの場合のせん断応力は２２．３ＭＰａであった。また、幅Ｗ１が０．２ｍｍの場合のせん断応力は１８．５ＭＰａ、０．５ｍｍの場合のせん断応力は１０．０ＭＰａ、１．０ｍｍの場合のせん断応力は５．１ＭＰａであった。さらに、幅Ｗ１が１．５ｍｍの場合のせん断応力は２．６ＭＰａ、１．９５ｍｍの場合のせん断応力は０．８ＭＰａであった。
このように、シミュレーション結果からも、密着部１８４が実装部１８２に隣接する構成より、非密着部１８５を設けたほうが、せん断応力を低減できることが明らかである。
特に、本実施形態では、非密着部１８５の幅Ｗ１が０．２ｍｍ〜０．３ｍｍとされている。図５に示すように、幅Ｗ１を０．２ｍｍ以上にすると、せん断応力を２０ＭＰａ以下に抑えることができる。せん断応力を２０ＭＰａ以下にすると、上記した冷熱サイクル試験において、密着部１８４から封止樹脂体１４が剥離するのを効果的に抑制できることが確認されている。したがって、本実施形態において、幅Ｗ１が０．２ｍｍ以上とされているため、密着部１８４から封止樹脂体１４が剥離するのを効果的に抑制することができる。
図６は、非密着部１８５の幅Ｗ１と、熱応力によるはんだ１６の歪み（塑性歪）との関係について、シミュレーションを行った結果を示している。このシミュレーションでは、素子のサイズを１３．４ｍｍ×１５ｍｍ、はんだ１６の厚みを４０μｍ、はんだ２４の厚みを４０μｍとした。素子厚については、図６に示すように、０．０８ｍｍ（８０μｍ）、０．１２ｍｍ、０．１８ｍｍの３水準とした。そして、封止樹脂体１４の温度を１８０℃から−４０℃まで変化させ、１８０℃に対する−４０℃でのはんだ１６の変位からはんだ歪（％）を求めた。
図６より、いずれの素子厚でも、幅Ｗ１を０．５ｍｍ以下にすると、はんだ歪を低減できることが明らかである。本実施形態では、幅Ｗ１が０．２ｍｍ〜０．３ｍｍとされているため、素子厚によらず、はんだ歪、すなわち、はんだ１６に作用する熱応力を低減することができる。すなわち、素子厚によらず、はんだ１６の接続信頼性を向上することができる。本実施形態によれば、密着部１８４から封止樹脂体１４が剥離するのを効果的に抑制しつつ、はんだ１６の接続信頼性を向上することができる。
さらに本実施形態では、レーザ光の照射により、第１ヒートシンク１８の対向面１８０側に、微細な凹凸を有する凹凸酸化膜１８９が形成されている。そして、レーザ光が照射され、凸部１８９ａの高さが高い部分、すなわち凹凸酸化膜１８９の膜厚が厚い部分が密着部１８４とされている。このように、レーザ照射による粗化部が密着部１８４とされているため、局所的に密着部１８４を形成しやすい。
また、密着部１８４の周囲部分であり、凸部１８９ａの高さが低い部分、すなわち凹凸酸化膜１８９の膜厚が薄い部分が非密着部１８５とされている。このように、非密着部１８５の形成領域全域に、凹凸酸化膜１８９が形成されている。凹凸酸化膜１８９の表面には、微細な凹凸が形成されており、非密着部１８５のはんだ１６に対する濡れ性が実装部１８２よりも低い。したがって、はんだ１６の濡れ拡がる領域を凹凸酸化膜１８９よりも内側、すなわち非密着部１８５よりも内側に制限することができる。このため、実装部１８２を規定しやすい。換言すれば、所望の幅Ｗ１を有する非密着部１８５を得やすい。
なお、図７は、密着部１８４の幅の最小値Ｗ２（以下、単に密着部１８４の幅Ｗ２と示す）と、熱応力によるはんだ１６の歪み（塑性歪）との関係について、シミュレーションを行った結果を示している。このシミュレーションでは、素子の厚みを１０５μｍ、素子のサイズを１３．４ｍｍ×１５ｍｍ、はんだ１６の厚みを４０μｍ、はんだ２４の厚みを１５０μｍ、非密着部１８５の幅Ｗ１を０．６５ｍｍとした。また、封止樹脂体１４の温度を１８０℃から−４０℃までの温度変化を３サイクル行い、はんだ歪（％）を求めた。図７より、幅Ｗ２を０．５ｍｍ、１．０ｍｍ、１．５ｍｍ、２．０ｍｍと変化させても、はんだ歪がほぼ一定の値を示すことが明らかである。
本実施形態では、非密着部１８５の全域に、高さの低い凸部１８９ａを有する凹凸酸化膜１８９が形成される例を示した。しかしながら、図８に示す第１変形例のように、高さの低い凸部１８９ａを有する凹凸酸化膜１８９が、非密着部１８５の一部のみに形成されてもよい。図８では、非密着部１８５の幅Ｗ１が、たとえば１ｍｍとされている。非密着部１８５の幅方向において、密着部１８４側の一部に、高さの低い凸部１８９ａを有する凹凸酸化膜１８９が形成され、残りの部分、すなわち実装部１８２側の一部に自然酸化膜１９０が形成されている。
（第２実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
図９に示すように、本実施形態では、密着部１８４の形成領域に、封止樹脂体１４との密着性を高める樹脂層１９１が形成され、これにより、封止樹脂体１４が密着部１８４に密着している。樹脂層１９１は、金属薄膜１８８上に形成されている、樹脂層１９１は、周囲部１８３のうち、密着部１８４のみに形成され、非密着部１８５には形成されていない。樹脂層１９１の構成材料としては、ポリアミド、ポリイミド、ポリアミドイミドなどを採用することができる。樹脂層１９１は、ディスペンス等により形成されている。非密着部１８５において、金属薄膜１８８上には自然酸化膜が形成されているが、図示を省略している。
このように、樹脂層１９１の選択的な配置により、実装部１８２と密着部１８４との間に、非密着部１８５を意図的に設けている。これにより、密着部１８４に対して実装部１８２が隣接しない。したがって、密着部１８４におけるはんだ１６側の端部と封止樹脂体１４との界面に作用するせん断方向の熱応力を低減することができる。
（第３実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
図１０及び図１１に示すように、本実施形態の第２ヒートシンク３０は、対向面３００における周囲部３０３に、密着部３０４を有している。密着部３０４は、第１ヒートシンク１８に設けられた密着部１８４同様、対向面３００のうち、封止樹脂体１４が密着する部分である。図１１は、半導体装置１０の一部、封止樹脂体１４及び信号端子２２などを省略して図示している。図１１では、Ｚ方向の平面視において非密着部１８５と密着部３０４の重なりを明確にするため、密着部３０４にハッチングを施している。
第２ヒートシンク３０の対向面３００のうち、上記した溝部３０２よりも外側の部分が周囲部３０３とされている。Ｚ方向の平面視において、溝部３０２の外周端よりも内側の部分が、はんだ２８が接続される実装部である。本実施形態では、周囲部３０３の全域が、密着部３０４とされている。そして、Ｚ方向の平面視において、密着部３０４が非密着部１８５の全域と重なっている。すなわち、溝部３０２の全域は、周囲部１８３よりも内側の実装部１８２と重なっている。
密着部３０４は、密着部１８４と同じ粗化処理により形成されている。すなわち、粗化部により密着部３０４が構成されている。第１ヒートシンク１８の構成は、第１実施形態と同じとされている。
図１２に示すように、第２ヒートシンク３０は、第１ヒートシンク１８同様、Ｃｕなどの金属材料を用いて形成された基材３０５、及び、基材３０５の表面のうち、少なくとも対向面３００側に設けられた皮膜３０６を有している。基材３０５は、略直方体状をなしている。皮膜３０６は、基材３０５の表面に形成された金属薄膜３０７、及び、金属薄膜３０７を構成する主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜３０８を有している。
本実施形態では、金属薄膜３０７のうち、凹凸酸化膜３０８の形成されていない部分が、無電解Ｎｉめっき膜と、無電解Ｎｉめっき膜上に形成されたＡｕめっき膜を有している。一方、凹凸酸化膜３０８の形成されている部分は、無電解Ｎｉめっき膜を有している。このように、対向面３００において凹凸酸化膜３０８の形成領域にＡｕめっき膜が存在しないのは、レーザ光の照射によりＡｕめっき膜を除去するとともに、下層の無電解Ｎｉめっき膜から凹凸酸化膜３０８を形成するためである。金属薄膜３０７は、基材３０５の表面のうち、裏面３０１側を除く部分に形成されている。
凹凸酸化膜３０８は、凹凸酸化膜１８９と同様に形成されている。凹凸酸化膜３０８は、レーザ光の照射により形成されている。具体的には、無電解Ｎｉめっき膜及び無電解Ｎｉめっき膜上のＡｕめっき膜が形成された第２ヒートシンク３０を準備する。そして、凹凸酸化膜１８９同様の条件で、パルス発振のレーザ光を照射する。これにより、上層のＡｕめっき膜を除去しつつ、下層の無電解Ｎｉめっき膜の表層部分を溶融、気化させ、金属薄膜３０７の表面上に凹凸酸化膜３０８を形成する。
このようにパルス発振のレーザ光により凹凸酸化膜３０８を形成するため、金属薄膜３０７の表面のうち、密着部３０４に対応する部分には、金属薄膜１８８の凹部１８８ａ同様に複数の凹部３０７ａが形成される。１パルスごとに１つの凹部３０７ａが形成される。また、凹凸酸化膜３０８の表面には、凸部１８９ａ同様に凸部３０８ａが形成される。
本実施形態では、対向面３００のうち、周囲部３０３の全域がレーザ光の照射エリアとされ、溝部３０２の外周端よりも内側、すなわち実装部の全域がレーザ光の非照射エリアとされる。このため、密着部１８４に隣接する非密着部１８５同様、密着部３０４に隣接する部分（たとえば溝部３０２の壁面）にも、凹凸酸化膜３０８が形成される。しかしながら、第２ヒートシンク３０は、金属薄膜３０７としてＡｕめっき膜を有している。したがって、Ａｕの効果により、はんだ２８は溝部３０２内に濡れ拡がる。
なお、本実施形態において、第２ヒートシンク３０が第２導電部材に相当し、第１ヒートシンク１８が第１導電部材に相当する。また、密着部１８４が第１密着部に相当し、密着部３０４が第２密着部に相当する。また、コレクタ電極１２１が第１電極に相当し、エミッタ電極１２２が第２電極に相当する。
次に、上記した半導体装置１０の効果について説明する。
封止樹脂体１４の成形時における空気の巻き込み、封止樹脂体１４の材料である樹脂タブレット内の空気、吸湿した水分の気化などにより、図１３に示すように、非密着部１８５及びはんだ１６に隣接してボイド４０が生じる虞がある。
図１４は、ボイド４０の有無とはんだ１６の歪み（塑性歪）との関係について、シミュレーションを行った結果を示している。このシミュレーションでは、素子のサイズを１３．４ｍｍ×１５ｍｍ、はんだ１６の厚みを４０μｍ、はんだ２４の厚みを１５０μｍとした。また、素子厚については、０．０８ｍｍ（８０μｍ）とした。そして、封止樹脂体１４の温度を１８０℃から−４０℃まで変化させ、１８０℃に対する−４０℃でのはんだ１６の変位からはんだ歪（％）を求めた。
なお、図１４中の剥離のみとは、非密着部１８５に封止樹脂体１４が密着しておらず、非密着部１８５から封止樹脂体１４が剥離している場合を示している。すなわち、ボイド４０が生じていない場合を示している。一方、ボイド１及びボイド２は、ボイド４０が生じている場合を示している。ボイド１は、ボイド４０の厚みを、はんだ１６の厚みと、半導体チップ１２の厚みの１／２との和に等しくした場合を示している。ボイド２は、ボイド４０の厚みを、はんだ１６の厚みと、半導体チップ１２の厚みとの和に等しくした場合を示している。
図１４に示したように、ボイド４０が生じると、はんだ歪が大きくなることが明らかである。また、ボイド４０が厚い（大きい）ほど、はんだ歪が大きくなることが明らかである。このように、はんだ歪が大きくなると、はんだ１６の接続信頼性が低下してしまう。このため、ボイド４０の有無を検出することが重要である。
ボイド４０の検出には、超音波探傷装置（SAT：Scanning Acoustic Tomograph）を用いることができる。しかしながら、Ｚ方向において、第１ヒートシンク１８側からボイド４０を検出しようとしても、ボイド４０の手前に、非密着部１８５における封止樹脂体１４の剥離が存在するため、ＳＡＴ像は図１５に示すようになる。図１５に示す符号４１は、非密着部１８５に対する封止樹脂体１４の剥離部を示している。このように、ボイド４０が剥離部４１に隠れてしまい、ボイド４０と剥離部４１の識別ができない。すなわち、ボイド４０を検出することができない。
先行実施形態に示したように、第２ヒートシンク３０の対向面３００に密着部３０４を設けない構成では、対向面３００の周囲部３０３に対して封止樹脂体１４が剥離する。このため、第２ヒートシンク３０側からボイド４０を検出しようとしても、ボイド４０の手前に第２ヒートシンク３０側の剥離部が存在する。したがって、ボイド４０が剥離部に隠れてしまい、ボイド４０を検出することができない。
これに対し、本実施形態では、第２ヒートシンク３０の対向面３００に密着部３０４を設けており、Ｚ方向の平面視において、密着部３０４が非密着部１８５と重なっている。非密着部１８５の直上において、封止樹脂体１４が第２ヒートシンク３０に密着しているため、第２ヒートシンク３０と封止樹脂体１４との界面の状態が、ボイド４０の検出の妨げにならない。
したがって、超音波探傷の深さを調整することで、剥離部４１の手前に位置するボイド４０を、精度良く検出することができる。第２ヒートシンク３０側からのＳＡＴ像は図１６に示すようになる。これにより、はんだ１６の接続信頼性を向上し、ひいては製品寿命の低下を抑制することができる。
特に本実施形態では、Ｚ方向の平面視において、密着部３０４が非密着部１８５の全域と重なっている。したがって、非密着部１８５のどの部分にボイド４０が生じても、ボイド４０を検出することができる。
本実施形態では、表面に非常に微細な凹凸が形成された凹凸酸化膜３０８により、密着部３０４が構成されている。したがって、アンカー効果や接触面積の増加により、封止樹脂体１４を密着させることができる。また、レーザ光の照射によって密着部１８４，３０４をともに形成できるため、製造工程を簡素化することもできる。
なお、周囲部３０３の全域を密着部３０４とする例を示したが、これに限定されない。密着部３０４が非密着部１８５の全域と重なるように、周囲部３０３の一部のみに密着部３０４を設けてもよい。
第１ヒートシンク１８の密着部１８４として、凹凸酸化膜１８９を有する粗化部の例を示したが、これに限定されない。第２実施形態に示した樹脂層１９１を有する密着部１８４との組み合わせも可能である。
（第４実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
本実施形態では、第２ヒートシンク３０の密着部３０４が、Ｚ方向の平面視において、非密着部１８５の一部のみと重なるように設けられている。それ以外の構成は、第３実施形態と同じである。
図１７において、密着部３０４は、平面矩形環状をなす非密着部１８５のうち、周方向の一部のみと重なるように設けられている。具体的には、非密着部１８５のうち、封止樹脂体１４を成形する図示しない型のゲート位置との関係でボイド４０が生じやすい部分に対応して密着部３０４が設けられている。図１７ではサイドゲートを採用しており、密着部３０４は、Ｚ方向の平面視において、ゲートからの位置が半導体チップ２０周りにおいて最も遠い位置を含むように設けられている。密着部３０４は、非密着部１８５の四隅のひとつに対応して設けられている。
このように非密着部１８５の一部のみに対応して密着部３０４を設けても、非密着部１８５上のボイド４０を検出することができる。Ｚ方向において、密着部３０４の直下のボイド４０を検出することができる。
なお、密着部３０４の位置は、図１７に示す例に限定されない。たとえばセンターゲートを採用する場合、図１８に示す第２変形例のように、密着部３０４を、矩形環状をなす非密着部１８５の辺の中央付近に設けてもよい。
また、図１９に示す第３変形例のように、密着部３０４を、矩形環状をなす非密着部１８５の四隅のそれぞれに設けてもよい。これによれば、非密着部１８５の四隅のいずれにボイド４０が生じても、検出することができる。
また、図２０に示す第４変形例のように、密着部３０４を、周方向ではなく、幅方向において非密着部１８５の一部のみと重なるように設けてもよい。これによっても、Ｚ方向において、密着部３０４の直下のボイド４０を検出することができる。
なお、図１７〜図２０は、図１１に対応している。図１７〜図２０においても、図１１同様、非密着部１８５と密着部３０４の重なりを明確にするため、密着部３０４にハッチングを施している。
この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。
半導体装置１０として、半導体チップ１２をひとつ備える１ｉｎ１パッケージ構造の例を示したが、これに限定されない。一相分の上下アームを構成する２つの半導体チップ１２を備える構成や、三相分の上下アームを構成する６つの半導体チップ１２を備える構成にも適用できる。すなわち、２ｉｎ１パッケージ構造や６ｉｎ１パッケージ構造にも適用できる。
ＩＧＢＴとＦＷＤが同一の半導体チップ１２に形成される例を示したが、これに限定されない。ＩＧＢＴとＦＷＤを別チップとしてもよい。
第１ヒートシンク１８の裏面１８１及び第２ヒートシンク３０の裏面３０１が封止樹脂体１４から露出される例を示したが、これに限定されない。裏面１８１，３０１の少なくとも一方が封止樹脂体１４によって覆われた構成としてもよい。
金属薄膜１８８を構成する金属はＮｉに限定されない。すなわち、凹凸酸化膜１８９もＮｉの酸化物に限定されない。凹凸酸化膜１８９としては、金属薄膜１８８を構成する金属と同じ金属の酸化物であればよい。
密着部１８４を構成する粗化部として、レーザ照射による粗化部の例を示したが、これに限定されない。たとえば粗化めっきを施すことで、密着部１８４のみに封止樹脂体１４を密着させ、非密着部１８５には封止樹脂体１４が密着しない構成としてもよい。
半導体装置１０が、半導体チップ１２、封止樹脂体１４、はんだ１６、導電部材としての第１ヒートシンク１８、はんだ２４、ターミナル２６、はんだ２８、及び第２ヒートシンク３０を備える例を示したが、これに限定されない。半導体装置は、電極を有する半導体チップと、金属基材を含み、電極との対向面に、半導体チップの実装部と実装部を取り囲む周囲部を有する導電部材と、電極と実装部との間に介在し、電極と導電部材とを接続するはんだと、半導体チップ、金属部材の少なくとも対向面、及びはんだを一体的に封止する封止樹脂体を備えればよい。そして、導電部材が、周囲部として、実装部を取り囲むように設けられ、封止樹脂体が密着する密着部と、実装部と密着部との間に設けられ、はんだが接続されず、密着部よりも封止樹脂体に対する密着性が低くされた非密着部を有せばよい。両面放熱構造の半導体装置に限定されず、片面放熱構造の半導体装置にも適用できる。
密着部３０４を構成する粗化部として、レーザ照射による粗化部の例を示したが、これに限定されない。たとえば粗化めっきを施すことで、密着部３０４に封止樹脂体１４を密着させるようにしてもよい。さらには、第２実施形態に示したように、密着部３０４の形成領域に、封止樹脂体１４との密着性を高める樹脂層を設けてもよい。
１０…半導体装置、１２…半導体チップ、１２０…半導体基板、１２１…コレクタ電極、１２２…エミッタ電極、１２３…保護膜、１４…封止樹脂体、１４０…一面、１４１…裏面、１４２…側面、１６…はんだ、１８…第１ヒートシンク、１８０…対向面、１８１…裏面、１８２…実装部、１８３…周囲部、１８４…密着部、１８５…非密着部、１８６…基材、１８７…皮膜、１８８…金属薄膜、１８８ａ…凹部、１８９…凹凸酸化膜、１８９ａ…凸部、１９０…自然酸化膜、１９１…樹脂層、２０…主端子、２２…信号端子、２４…はんだ、２６…ターミナル、２８…はんだ、３０…第２ヒートシンク、３００…対向面、３０１…裏面、３０２…溝部、３０３…周囲部、３０４…密着部、３０５…基材、３０６…皮膜、３０７…金属薄膜、３０７ａ…凹部、３０８…凹凸酸化膜、３０８ａ…凸部、３２…主端子、４０…ボイド、４１…剥離部

Claims (10)

  1. 電極（１２１）を有する半導体チップ（１２）と、
    金属基材（１８６）を含み、前記電極との対向面に、前記半導体チップの実装部（１８２）と、前記実装部を取り囲む周囲部（１８３）と、を有する導電部材（１８）と、
    前記電極と前記実装部との間に介在し、前記電極と前記導電部材とを接続するはんだ（１６）と、
    前記半導体チップ、前記導電部材の少なくとも対向面、及び前記はんだを一体的に封止する封止樹脂体（１４）と、
    を備え、
    前記導電部材が、前記周囲部として、前記実装部を取り囲むように設けられ、前記封止樹脂体が密着する密着部（１８４）と、前記実装部と前記密着部との間に設けられ、前記はんだが接続されず、前記密着部よりも前記封止樹脂体に対する密着性が低くされた非密着部（１８５）と、を有する半導体装置。
  2. 前記非密着部の幅が、０．２ｍｍ以上とされている請求項１に記載の半導体装置。
  3. 前記非密着部の幅が、０．５ｍｍ以下とされている請求項１又は請求項２に記載の半導体装置。
  4. 前記密着部は、表面が連続して凹凸をなす粗化部である請求項１〜３いずれか１項に記載の半導体装置。
  5. 前記導電部材が、前記金属基材の表面に形成された皮膜（１８７）を含み、
    前記皮膜が、前記金属基材の表面に形成された金属薄膜（１８８）と、前記金属薄膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜（１８９）と、を有し、
    前記凹凸酸化膜が、前記密着部の全域と、前記非密着部の少なくとも前記密着部側の部分と、に設けられ、
    前記凹凸酸化膜における凸部の高さは、前記密着部のほうが前記非密着部よりも高くされている請求項４に記載の半導体装置。
  6. 前記周囲部のうち、前記密着部のみに、前記封止樹脂体との密着性を高める樹脂層（１９１）が形成されている請求項１〜３いずれか１項に記載の半導体装置。
  7. 前記半導体チップが、厚み方向の一面側に前記電極である第１電極を有するとともに、前記一面と反対の面側に第２電極（１２２）を有し、
    前記厚み方向において、前記導電部材である第１導電部材との間に前記半導体チップを挟むように設けられ、前記第２電極と電気的に接続された第２導電部材（３０）をさらに備え、
    前記封止樹脂体が、前記第２導電部材における前記第１導電部材との対向面も一体的に封止しており、
    前記第１導電部材が、前記周囲部として、前記密着部である第１密着部及び前記非密着部を有し、
    前記第２導電部材が、前記第１導電部材との対向面に、前記封止樹脂体が密着する部分であり、前記厚み方向の平面視において前記非密着部の少なくとも一部と重なるように設けられた第２密着部（３０４）を有する請求項１〜６いずれか１項に記載の半導体装置。
  8. 前記第２密着部は、前記非密着部の全域と重なるように設けられている請求項７に記載の半導体装置。
  9. 前記第２密着部は、前記実装部を取り囲む前記非密着部のうち、周方向の一部のみと重なるように設けられている請求項７に記載の半導体装置。
  10. 前記第２密着部は、表面が連続して凹凸をなす粗化部である請求項７〜９いずれか１項に記載の半導体装置。
JP2017117217A 2017-03-22 2017-06-14 半導体装置 Active JP6696480B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2018/003734 WO2018173511A1 (ja) 2017-03-22 2018-02-05 半導体装置
CN201880015263.6A CN110383464B (zh) 2017-03-22 2018-02-05 半导体装置
US16/527,543 US10943859B2 (en) 2017-03-22 2019-07-31 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017056316 2017-03-22
JP2017056316 2017-03-22

Publications (3)

Publication Number Publication Date
JP2018160653A true JP2018160653A (ja) 2018-10-11
JP2018160653A5 JP2018160653A5 (ja) 2019-03-14
JP6696480B2 JP6696480B2 (ja) 2020-05-20

Family

ID=63796723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017117217A Active JP6696480B2 (ja) 2017-03-22 2017-06-14 半導体装置

Country Status (3)

Country Link
US (1) US10943859B2 (ja)
JP (1) JP6696480B2 (ja)
CN (1) CN110383464B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020179143A1 (ja) * 2019-03-05 2020-09-10 トヨタ自動車株式会社 半導体装置
JP2020188106A (ja) * 2019-05-14 2020-11-19 株式会社デンソー 半導体モジュール
US10943859B2 (en) 2017-03-22 2021-03-09 Denso Corporation Semiconductor device
WO2021182047A1 (ja) * 2020-03-11 2021-09-16 ローム株式会社 半導体装置
JP7528867B2 (ja) 2021-06-03 2024-08-06 株式会社デンソー 半導体装置とその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6737221B2 (ja) * 2017-04-11 2020-08-05 株式会社デンソー 電動パワーステアリング制御装置および電子ユニット。
JP2022125445A (ja) * 2021-02-17 2022-08-29 三菱電機株式会社 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147266A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011082305A (ja) * 2009-10-06 2011-04-21 Renesas Electronics Corp 半導体装置およびその製造方法
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置
JP2016020001A (ja) * 2013-12-09 2016-02-04 株式会社デンソー 金属部材およびその表面加工方法、半導体装置およびその製造方法、複合成形体
JP2016143846A (ja) * 2015-02-05 2016-08-08 三菱電機株式会社 半導体装置
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP2002231883A (ja) 2001-01-31 2002-08-16 Hitachi Ltd パワー半導体モジュールおよびそれを用いた電力変換装置
JP2005311019A (ja) 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
DE112013003902B4 (de) 2012-09-07 2022-05-12 Hitachi Astemo, Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2018055667A1 (ja) * 2016-09-20 2018-03-29 三菱電機株式会社 半導体装置
US11437333B2 (en) * 2016-12-30 2022-09-06 Texas Instruments Incorporated Packaged semiconductor device with a reflow wall
JP6696480B2 (ja) 2017-03-22 2020-05-20 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147266A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011082305A (ja) * 2009-10-06 2011-04-21 Renesas Electronics Corp 半導体装置およびその製造方法
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置
JP2016020001A (ja) * 2013-12-09 2016-02-04 株式会社デンソー 金属部材およびその表面加工方法、半導体装置およびその製造方法、複合成形体
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法
JP2016143846A (ja) * 2015-02-05 2016-08-08 三菱電機株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943859B2 (en) 2017-03-22 2021-03-09 Denso Corporation Semiconductor device
WO2020179143A1 (ja) * 2019-03-05 2020-09-10 トヨタ自動車株式会社 半導体装置
JP2020188106A (ja) * 2019-05-14 2020-11-19 株式会社デンソー 半導体モジュール
JP7120150B2 (ja) 2019-05-14 2022-08-17 株式会社デンソー 半導体モジュール
WO2021182047A1 (ja) * 2020-03-11 2021-09-16 ローム株式会社 半導体装置
JP7528867B2 (ja) 2021-06-03 2024-08-06 株式会社デンソー 半導体装置とその製造方法

Also Published As

Publication number Publication date
US10943859B2 (en) 2021-03-09
US20190355656A1 (en) 2019-11-21
CN110383464B (zh) 2023-06-30
JP6696480B2 (ja) 2020-05-20
CN110383464A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
JP6696480B2 (ja) 半導体装置
WO2018173511A1 (ja) 半導体装置
JP6485398B2 (ja) 電子装置及びその製造方法
JP6578900B2 (ja) 半導体装置及びその製造方法
JP6930495B2 (ja) 半導体装置
US10262953B2 (en) Semiconductor device
US11742256B2 (en) Semiconductor device
JP6686691B2 (ja) 電子装置
JP5729126B2 (ja) 半導体装置の製造方法
JP6335619B2 (ja) 配線基板及び半導体パッケージ
JP6485397B2 (ja) 電子装置及びその製造方法
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP2019176058A (ja) 半導体装置
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP2019212808A (ja) 半導体装置の製造方法
JP2016207743A (ja) 配線基板及びその製造方法、半導体装置
JP2007027308A (ja) 半導体装置
CN209747497U (zh) 一种芯片基板和封装芯片
JP2013110188A (ja) 半導体装置及びその製造方法
KR200483254Y1 (ko) 반도체 패키지
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
JP2023164755A (ja) 半導体装置の製造方法
JP2019186522A (ja) チップホルダ付きリードフレーム構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200406

R151 Written notification of patent or utility model registration

Ref document number: 6696480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250