JP2013110188A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013110188A
JP2013110188A JP2011252411A JP2011252411A JP2013110188A JP 2013110188 A JP2013110188 A JP 2013110188A JP 2011252411 A JP2011252411 A JP 2011252411A JP 2011252411 A JP2011252411 A JP 2011252411A JP 2013110188 A JP2013110188 A JP 2013110188A
Authority
JP
Japan
Prior art keywords
conductive foil
conductive
semiconductor chip
protective film
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011252411A
Other languages
English (en)
Inventor
Kiyoshi Mita
清志 三田
Yuji Umetani
祐二 梅谷
Toshiya Okutsu
俊哉 奥津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2011252411A priority Critical patent/JP2013110188A/ja
Publication of JP2013110188A publication Critical patent/JP2013110188A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】導電箔とその保護膜が形成された絶縁基材に対して平行に半導体チップを固着し、熱膨張による応力を起因とした半導体装置の損傷の防止を図る。
【解決手段】絶縁基材１１の表面上に導電箔１２が配置され、導電箔１２を覆って、その一部を露出する複数の第１の開口部１７Ａ、及び複数の第２の開口部１７Ｂを有する保護膜１７が配置されている。各第１の開口部１７Ａで露出する導電箔１２の表面上に導電突起体１４が配置される。表面に複数のパッド電極１２を有した半導体チップ２０は、その裏面が複数の導電突起体１４と対向するように、ダイボンドペースト１５を介して保護膜１７上に固着される。各第２の開口部１７Ｂで露出する導電箔１２は、それぞれボンディングワイヤを介してパッド電極２１と接続される。絶縁基材１１の表面上の半導体チップ２０等は、封止材１６に覆われて封止される。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、特に、絶縁基材に導電箔の配線パターンとその保護膜が形成された基板上において半導体チップが封止材により封止されてなる半導体装置及びその製造方法に関する。
従来、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの半導体チップをエポキシ樹脂等の封止材で封止した半導体装置が開発されている。この半導体装置の１つとして、絶縁基材に導電箔の配線パターンとその保護膜が形成されてなる基板（例えばプリント基板）において、半導体チップが封止材により封止されるタイプがある。
図５は、このタイプの半導体装置の構造の一例を簡略して示す断面図である。基板１１０を構成する絶縁基材１１１（例えばエポキシ樹脂を含む材料からなる）には、ビアホール１１１Ａを通して絶縁基材１１１の表面及び裏面に延びる導電箔１１２が配置されている。導電箔１１２は、例えばメッキ法等により形成された銅箔であり、配線パターンとしてパターニングされている。絶縁基材１１１の表面には、導電箔１１２を覆って、いわゆるソルダーレジスト（例えば熱硬化性エポキシ樹脂）からなる第１の保護膜１１７が配置されている。第１の保護膜１１７には、ワイヤボンディング等が必要な箇所に、導電箔１１２の一部を露出する複数の開口部１１７Ａが設けられている。絶縁基材１１１の裏面にも、第１の保護膜１１７と同様の材料からなる第２の保護膜１１８が配置されている。第２の保護膜１１８には、外部との接続が必要となる箇所に、導電箔１１２の一部を露出する複数の開口部１１８Ｃが設けられている。
ＩＣ等の半導体チップ１２０は、その表面にパッド電極１２１を有している。半導体チップ１２０は、その裏面を基板１１０の第１の保護膜１１７と対向させて、接着層となるダイボンドペースト１１５を介して、基板１１０上に固着（即ちダイボンド）されている。
半導体チップ１２０の表面のパッド電極１２１と、第１の保護膜１１７の開口部１１７Ａで露出する導電箔１１２は、ボンディングワイヤ１１３（例えば金を含む材料からなる金属細線）を介して電気的に接続（即ちワイヤボンディング）されている。そして封止材（例えば樹脂パッケージ）１１６が、絶縁基材１１の表面上の導電箔１２、第１の保護膜１７、半導体チップ２０、複数のボンディングワイヤ１３を覆って、これらを封止している。
絶縁基材に導電箔の配線パターンとその保護膜が形成された基板上で、半導体チップが封止材により封止されてなる半導体装置については、例えば特許文献１に開示されている。
特開２００９−１５２３７２号公報
しかしながら、上記絶縁基材１１１の表面側で導電箔１１２を覆う第１の保護膜１１７は、配線パターンとしてパターニングされた導電箔１１２の凹凸に応じて、凹凸や傾斜を有して形成されてしまう。つまり第１の保護膜１１７の表面は、絶縁基材１１１の表面に対して平行あるいは略平行な平坦面とはならない。この第１の保護膜１１７の凹凸や傾斜によって、図５に示すように、半導体チップ１２０は絶縁基材１１１の表面に対して平行あるいは略平行に載置されず（即ち一定の離間距離が保たれず）、傾いた状態で固着されやすくなっていた。
半導体装置の使用時等においてジュール熱が生じると、半導体チップ１２０の基板（例えばシリコン基板）、絶縁基材１１１、導電箔１１２、第１の保護膜１１７等は、それぞれの異なる熱膨張係数に応じて熱膨張し、その熱膨張の差異によって機械的応力が生じる。そして上述した半導体チップ１２０の傾きの影響によって、上記機械的な応力が半導体装置において局所的に集中しやすくなり、当該箇所に、導電膜１１２の剥離や第１の保護膜１１７の剥離等の損傷が生じるおそれがあった。
そこで本発明は、導電箔の配線パターンとその保護膜が形成された絶縁基材に対して平行に半導体チップを固着して、熱膨張による応力を起因とした半導体装置の損傷の防止を図る。
本発明の半導体装置は、絶縁基材と、前記絶縁基材の表面上に配線パターンとして配置された導電箔と、前記導電箔の一部を露出する複数の第１の開口部、及び複数の第２の開口部を有し、前記導電箔を含む前記絶縁基材の表面を覆う保護膜と、前記複数の第１の開口部で露出する前記導電箔の表面上に配置された複数の導電突起体と、表面に複数のパッド電極を有し、裏面が前記複数の導電突起体と対向して直接接するように、ダイボンドペーストを介して前記保護膜上に固着された半導体チップと、前記複数の第２の開口部で露出する前記導電箔と前記複数のパッド電極をそれぞれ接続する複数のボンディングワイヤと、前記絶縁基材の表面上の前記導電箔、前記保護膜、前記半導体チップ、前記複数のボンディングワイヤを覆って封止する封止材と、を備え、前記複数の第１の開口部において、前記導電箔と前記導電突起体からなる積層体は、前記半導体チップを前記絶縁基材の表面に対して平行に支持する高さを有することを特徴とする。
また、本発明の半導体装置の製造方法は、表面に配線パターンとして導電箔が形成され、前記導電箔の一部を露出する複数の第１の開口部及び複数の第２の開口部を有して前記導電箔を覆う保護膜が形成された絶縁基材と、表面に複数のパッド電極を有した半導体チップと、を準備し、前記複数の第１の開口部で露出する前記導電箔の表面上に複数の導電突起体を形成する工程と、前記導電突起体の形成工程の後、前記保護膜上にダイボンドペーストを形成する工程と、前記ダイボンドペーストの塗布工程の後、前記半導体チップを、その裏面が前記複数の導電突起体と対向して直接接するように前記保護膜上に圧着し、前記ダイボンドペーストを介して固着する工程と、ワイヤボンダーによって形成される複数のボンディングワイヤを介して、前記複数の第２の開口部で露出する前記導電箔と前記複数のパッド電極をそれぞれ接続する工程と、前記絶縁基材の表面上の前記導電箔、前記保護膜、前記半導体チップ、前記複数のボンディングワイヤを、封止材で覆って封止する工程と、を備え、前記複数の第１の開口部において、前記導電箔と前記導電突起体からなる積層体は、前記半導体チップを前記絶縁基材の表面に対して平行に支持する高さを有することを特徴とする。
本発明によれば、導電箔とその保護膜が形成された絶縁基材において、導電箔の表面に複数の導電突起体を形成することで、絶縁基材に対して平行に半導体チップを固着することができる。これにより、熱膨張による応力を起因とした半導体装置の損傷の防止を図る。
本発明の実施形態による半導体装置を説明する平面図である。 本発明の実施形態による半導体装置を説明する断面図である。 導電突起体の断面形状を説明する図である。 導電突起体の断面形状を説明する図である。 従来例による半導体装置を示す断面図である。
本発明の実施形態による半導体装置について、図面を参照して説明する。図１は、この半導体装置の平面図であり、主要な構成要素のみを図示している。図２は、図１のＸ−Ｘ線における断面図である。
最初に、半導体装置の概略構成について説明する。図１及び図２に示すように、基板１０を構成する絶縁基材１１（例えばエポキシ樹脂を含む材料からなる）には、複数のビアホール１１Ａが設けられ、ビアホール１１Ａを通して絶縁基材１１の表面及び裏面に延びる導電箔１２が配置されている。導電箔１２は、例えばメッキ法等により形成された銅箔であり、配線パターンとしてパターニングされている。導電箔１２は、いずれの配線パターンにおいても、全て同一あるいは略同一の厚さを有している。
絶縁基材１１の表面には、導電箔１２を覆って、いわゆるソルダーレジスト（例えば熱硬化性エポキシ樹脂）からなる第１の保護膜１７が配置されている。第１の保護膜１７には、ワイヤボンディング等が必要な箇所に、導電箔１２の一部を露出する複数の第１の開口部１７Ａ、及び複数の第２の開口部１７Ｂが設けられている。複数の第２の開口部１７Ｂは、絶縁基材１１の周端部に沿って配置されており、複数の第１の開口部１７Ａは、複数の第２の開口部１７Ｂの形成領域よりも内側に配置されている。
また、絶縁基材１１の裏面にも、導電箔１２を覆って、第１の保護膜１７と同様の材料からなる第２の保護膜１８が配置されている。第２の保護膜１８には、外部との接続が必要となる箇所に、導電箔１２の一部を露出する複数の第３の開口部１８Ａが設けられている。
複数の第１の開口部１７Ａで露出する各導電箔１２の表面上には、互いに同一あるいは略同一の高さを有した複数の導電突起体１４がそれぞれ形成されている。複数の導電突起体１４は、それらの形状についても同一あるいは略同一であることが好ましい。
そして、第１の保護膜１７の表面上には、ＩＣ等の半導体チップ２０が、その裏面が複数の導電突起体１４と対向して直接接するように、接着層となるダイボンドペースト１５（例えば、エポキシ等を含む絶縁性ペーストや、銀粒子等を含む導電性ペーストなど）を介して固着（即ちダイボンド）されている。
第１の半導体チップ２０は、その内部に、例えばトランジスタ等を含む集積回路を有し、周端部２０Ｅに沿った表面に複数のパッド電極２１を有している。各パッド電極２１は、ボンディングワイヤ１３（例えば金を含む金属材料からなる金属細線）を介して、各第２の開口部１７Ｂで露出する導電箔１２と接続される。
他方、半導体チップ２０の裏面には、裏面電極２２（例えば銅を含む金属層からなる）が配置されている。ただし、半導体チップ２０の裏面は平坦化か略平坦であるものとし、その裏面で裏面電極２２が平坦か略平坦に形成されているものとする。裏面電極２２は、半導体チップ２０の裏面の全面あるいは略全面に形成されることが好ましい。この裏面電極２２の表面（下面）と、導電突起体１４の上端は、直接接している。半導体チップ２０、あるいはその集積回路は、裏面電極２２、導電突起体１４、導電箔１２（ビアホール１１Ａを通して絶縁基材１１の表面及び裏面に延びる）を介することで、接地電位または電源電位の供給を受けることができる。
絶縁基材１１の表面上の導電箔１２、第１の保護膜１７、半導体チップ２０、複数のボンディングワイヤ１３は、絶縁性の封止材１６（例えば樹脂パッケージ）に覆われて封止されている。
なお、第１の開口部１７Ａ、その第１の開口部１７Ａで露出する導電箔１２、及びその導電箔１２に形成される導電突起体１４は、半導体チップ２０が固着される領域の周端部に沿って、あるいはその周端部の近傍に沿って配置されることが好ましい。
それらの配置の一例として、図１及び図２では、半導体チップ２０が平面的に矩形状であるものとし、半導体チップ２０が固着される領域の四隅に導電突起体１４が配置された場合を示している。複数の導電突起体１４（及びそれに対応する第１の開口部１７Ａと導電箔１２）の配置箇所は、３箇所以上であれば、図１及び図２の例に限定されず、半導体チップ２０の大きさ等に対応して適宜変更されてもよい。
上記構成によれば、半導体チップ２０は、同一あるいは略同一の高さを有した複数の導電突起体１４によって支持されることで、導電箔１２の表面に対して平行あるいは略平行に、即ち導電箔１２の表面と一定の離間距離Ｄ１を保って、第１の保護膜１７上に固着される。また、各導電箔１２の厚さは、いずれの配線パターンにおいても同一あるいは略同一であることから、半導体チップ２０は絶縁基材１１に対しても平行あるいは略平行に固着される。つまり、複数の第１の開口部１７Ａの全てにおいて、導電箔１２と導電突起体１４からなる積層体は、半導体チップ２０を絶縁基材１２の表面に対して平行あるいは略平行に支持する高さを有する。
そして、半導体装置の使用時等においてジュール熱が生じた場合、半導体チップ２０の基板（例えばシリコン基板）、絶縁基材１１、導電箔１２、第１の保護膜１７は、それぞれの異なる熱膨張係数に応じて熱膨張し、その熱膨張の差異によって機械的応力が生じても、半導体チップ２０は、複数の導電突起体１４に支持され絶縁基材１１に対して平行あるいは略平行に固着されているため、上記機械的応力は、局所的に集中することなく、均等に分散しやすくなる。これにより、半導体装置において上記機械的応力を起因とする導電膜１２の剥離や第１の保護膜１７の剥離等の損傷を防止することができる。
また、半導体チップ２０に生じたジュール熱は、導電突起体１４を通して効率よく導電箔１２に伝わって放出されるため、ジュール熱の影響を極力小さくすることができる。特に、半導体チップ２０の発熱しやすい領域、例えばトランジスタの形成領域と重畳する領域に、複数の導電突起体１４のうちの少なくとも一部を配置すれば、上述した熱放出効果をより確実に高めることができる。
以下に、上述した導電突起体１４の詳細について説明する。導電突起体１４の形状は、図３（Ａ）の断面図の示すように、その下端部１４Ａ（導電箔１２の表面と接する側の端）は平坦面となっている。さらに、導電突起体１４の上端部１４Ｂも、導電箔１２の表面に対して平行あるいは略平行な平坦面を有することが好ましい。この上端部１４Ｂの平坦面が半導体チップ２０の裏面側（即ち裏面電極２２）と接することで、半導体チップ２０は、より確実に、導電箔１２上で安定的に支持されると共に、導電箔１２の表面と絶縁基材１１の表面に対する平行性が高められる。
また、この構成によれば、導電突起体１４と半導体チップ２０の接触面積、及び導電突起体１４と導電箔１２の接触面積が広がることから、半導体チップ２０に生じたジュール熱を、導電突起体１４を通して、より効率よく導電箔１２に放出することができる。
導電突起体１４は、好ましくは、ボンディングワイヤ１３の形成装置、つまりワイヤボンダーを用いて形成される。即ち、導電突起体１４は、基本的には、ワイヤボンダーが溶融した金属材料を球状体として、第１の開口部１７Ａで露出する導電箔１２の表面上に点状に溶着し、所定の圧力で押し付けることで形成される。
導電突起体１４の金属材料は、ワイヤボンダーで使用できるものであれば特に限定されないが、良好な導電性と熱伝導性を得るためには、例えば金を含むもの、あるいは銅を含むものであることが好ましい。製造プロセスの簡略化が要求される場合、導電突起体１４の金属材料は、ボンディングワイヤ１３と同一の金属材料を用いることができる。
導電突起体１４の上端部１４Ｂの平坦面は、溶融した金属材料を球状体として導電箔１２の表面上に点状に溶着して所定の圧力で押し付けた後に、ワイヤボンダーの金属材料の吐出口を導電箔１２の表面と平行な方向、あるいは絶縁基材１１の表面と平行な方向に高速でスライドさせるという、ワイヤボンダーの動作モードによって形成することができる。
導電突起体１４の導電箔１２からの高さＨ１は、ワイヤボンダーが金属材料の吐出量、押し付け時の圧力、吐出口の動作等のパラメータを制御することで、例えば約２０μｍ〜１５０μｍの範囲で設定することができる。この導電突起体１４の高さＨ１が、導電箔１２と半導体チップ２０の間の一定の離間距離Ｄ１を決定する。
なお、各導電突起体１４の導電箔１２からの高さＨ１は、理想的には全て同一であることが好ましいが、実際のプロセスで形成される各導電突起体１４の高さＨ１は、加工精度による僅かな誤差を含む。この誤差は、ワイヤボンダーを形成装置として用いることによって極めて小さくできる。例えば高さＨ１が約２０μｍで設定された場合の誤差は約２μｍ以下、高さＨ１が約１５０μｍで設定された場合の誤差は約１５μｍ以下とすることができる。つまり、高さＨ１の誤差を設定値の約１０％以下に抑えることができる。この程度の高さＨ１の誤差は、本発明が奏する効果について影響を与えるものではない。
下端部１４Ａの径Ｒ１と上端部１４Ｂの径Ｒ２は、ワイヤボンダーが金属材料の吐出量、押し付け時の圧力、吐出口の動作等のパラメータを制御することで、例えば約１５μｍ〜１００μｍの範囲で設定することができる。このとき、下端部１４Ａの径Ｒ１を、上端部１４Ｂの径Ｒ２よりも大きく設定することで、下端部１４Ａと導電箔１２の密着性を高めることができ、また、その下端部１４Ａの高い密着性により、導電箔１２の表面に対する平行性を劣化させることなく、上端部１４Ｂの平坦面を形成しやすくなる。
さらに上記構成の変形例として、導電突起体１４は、図３（Ｂ）に示すように、ワイヤボンダーによって２段に積層して形成することもできる。このような導電突起体１４の積層構造によれば、その高さＨ１を大きくすることができるため、導電箔１２と半導体チップ２０の離間距離Ｄ１も大きくすることができる。
なお、導電突起体１４は、全て同一あるいは略同一の高さＨ１を有していれば、上記以外の形状で形成されてもよい。例えば、図４（Ａ）に示すように上端部１４Ｂが上方に突出し、その先端が尖っていてもよく、また、図４（Ｂ）に示すように上端部１４Ｂが上方に突出し、その先端が平坦面となるものであってもよい。これらの形状は、ワイヤボンダーの動作モードに応じて適宜選択することができる。
以下に、上述した半導体装置の製造方法について説明する。最初に、絶縁基材１１に導電箔１２、第１の保護膜１７、及び第２の保護膜１８が形成された基板１０を準備する。第１の保護膜１７には、導電箔１２の一部を露出する複数の第１の開口部１７Ａ及び複数の第２の開口部１７Ｂが設けられている。この基板１０において、上述したように、好ましくはワイヤボンダーにより、複数の第１の開口部１７Ａで露出した導電箔１２の表面上に複数の導電突起体１４を形成する。
この導電突起体１４の形成工程の後、第１の保護膜１７上にダイボンドペースト１５を塗布する。ダイボンドペースト１５は、例えばマルチニードルによって、点状に塗布されてもよいし、ライン状に塗布されてもよい。
その後、半導体チップ２０を、その裏面が導電突起体１４と対向して直接接するように、第１の保護膜１７の表面上に圧着し、ダイボンドペースト１５を介して固着する。
次に、ワイヤボンダーによって、各第２の開口部１７Ｂで露出する導電箔１２と各パッド電極２１を接続する複数のボンディングワイヤ１３を形成し、さらに、
絶縁基材１１の表面上の導電箔１２、第１の保護膜１７、半導体チップ２０、複数のボンディングワイヤ１３を、封止材１６で覆って封止する。
なお、本発明は上記実施形態に限定されず、要旨を逸脱しない範囲で変更が可能なことは言うまでもない。例えば、上記実施形態の導電突起体１４は、導電箔１２の表面上に形成されるもとしたが、本発明はこれに限定されない。例えば、各第１の開口部で露出する導電箔１２上に、さらに、互いに同一の厚さを有した導電膜がそれぞれ積層され、その積層された導電膜の表面上に、導電突起体１４がそれぞれ形成されてもよい。あるいは、導電突起体１４は、上記効果を損なうことなく形成できる箇所であれば、導電箔１２の表面上以外、例えば他の電極や金属層の表面上に形成されてもよい。
また、上記実施形態では、半導体チップ２０の裏面には、裏面電極２２が形成されるものとしたが、この裏面電極２２は必ずしも形成されなくてもよい。この場合、導電突起体１４と直接接する半導体チップ２０の裏面、あるいは他の構成物は平坦面を有していればよい。
また、上記実施形態では、導電突起体１４は、ワイヤボンダーを用いて形成されるものとしたが、これ以外の方法で形成されてもよい。
１０ 基板 １１ 絶縁基材
１２ 導電箔（配線パターン） １３ ボンディングワイヤ
１４ 導電突起体 １５ ダイボンドペースト
１６ 封止材 １７ 第１の保護膜
１７Ａ 第１の開口部 １７Ｂ 第２の開口部
１８ 第２の保護膜 ２０ 半導体チップ
２１ パッド電極 ２２ 裏面電極

Claims (6)

  1. 絶縁基材と、
    前記絶縁基材の表面上に配線パターンとして配置された導電箔と、
    前記導電箔の一部を露出する複数の第１の開口部、及び複数の第２の開口部を有し、前記導電箔を含む前記絶縁基材の表面を覆う保護膜と、
    前記複数の第１の開口部で露出する前記導電箔の表面上に配置された複数の導電突起体と、
    表面に複数のパッド電極を有し、裏面が前記複数の導電突起体と対向して直接接するように、ダイボンドペーストを介して前記保護膜上に固着された半導体チップと、
    前記複数の第２の開口部で露出する前記導電箔と前記複数のパッド電極をそれぞれ接続する複数のボンディングワイヤと、
    前記絶縁基材の表面上の前記導電箔、前記保護膜、前記半導体チップ、前記複数のボンディングワイヤを覆って封止する封止材と、を備え、
    前記複数の第１の開口部において、前記導電箔と前記導電突起体からなる積層体は、前記半導体チップを前記絶縁基材の表面に対して平行に支持する高さを有することを特徴とする半導体装置。
  2. 前記保護膜は有機樹脂を含むソルダーレジストであることを特徴とする請求項１に記載の半導体装置。
  3. 前記絶縁基板を貫通するビアホールを備え、前記導電箔は前記ビアホールを通して前記絶縁基材の裏面上に延在することを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記導電箔は、銅を含む金属材料を用いたメッキ膜からなることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 表面に配線パターンとして導電箔が形成され、前記導電箔の一部を露出する複数の第１の開口部及び複数の第２の開口部を有して前記導電箔を覆う保護膜が形成された絶縁基材と、表面に複数のパッド電極を有した半導体チップと、を準備し、
    前記複数の第１の開口部で露出する前記導電箔の表面上に複数の導電突起体を形成する工程と、
    前記導電突起体の形成工程の後、前記保護膜上にダイボンドペーストを形成する工程と、
    前記ダイボンドペーストの塗布工程の後、前記半導体チップを、その裏面が前記複数の導電突起体と対向して直接接するように前記保護膜上に圧着し、前記ダイボンドペーストを介して固着する工程と、
    ワイヤボンダーによって形成される複数のボンディングワイヤを介して、前記複数の第２の開口部で露出する前記導電箔と前記複数のパッド電極をそれぞれ接続する工程と、
    前記絶縁基材の表面上の前記導電箔、前記保護膜、前記半導体チップ、前記複数のボンディングワイヤを、封止材で覆って封止する工程と、を備え、
    前記複数の第１の開口部において、前記導電箔と前記導電突起体からなる積層体は、前記半導体チップを前記絶縁基材の表面に対して平行に支持する高さを有することを特徴とする半導体装置の製造方法。
  6. 前記導電突起体を形成する工程は、前記ワイヤボンダーにより、溶融した金属材料を前記第１の開口部で露出する前記導電箔の表面上に点状に溶着する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
JP2011252411A 2011-11-18 2011-11-18 半導体装置及びその製造方法 Pending JP2013110188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011252411A JP2013110188A (ja) 2011-11-18 2011-11-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011252411A JP2013110188A (ja) 2011-11-18 2011-11-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013110188A true JP2013110188A (ja) 2013-06-06

Family

ID=48706682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011252411A Pending JP2013110188A (ja) 2011-11-18 2011-11-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013110188A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095489A (ja) * 2013-11-08 2015-05-18 新光電気工業株式会社 半導体装置
EP3244445A1 (en) * 2016-05-10 2017-11-15 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP2008141109A (ja) * 2006-12-05 2008-06-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2009054747A (ja) * 2007-08-27 2009-03-12 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP2008141109A (ja) * 2006-12-05 2008-06-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2009054747A (ja) * 2007-08-27 2009-03-12 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095489A (ja) * 2013-11-08 2015-05-18 新光電気工業株式会社 半導体装置
EP3244445A1 (en) * 2016-05-10 2017-11-15 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
TWI277187B (en) Semiconductor device and manufacturing method for the same
KR100441532B1 (ko) 반도체장치
JP4651359B2 (ja) 半導体装置およびその製造方法
TWI395316B (zh) 多晶片模組封裝件
JP2004312008A (ja) 半導体マルチチップパッケージ及びその製造方法
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
KR20040043839A (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
TWI559464B (zh) 封裝模組及其基板結構
JP2011243724A (ja) 半導体装置およびその製造方法
JP2009049248A (ja) 半導体装置及びその製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2013110188A (ja) 半導体装置及びその製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP5095957B2 (ja) 回路装置の製造方法
CN104465427A (zh) 封装结构及半导体工艺
TW202131418A (zh) 半導體裝置及其製造方法
JPH07193174A (ja) パッケージ部品及びその製造方法
JP2007250906A (ja) 半導体装置及びその製造方法
JP2013093483A (ja) 半導体装置及びその製造方法
CN105023873A (zh) 基板结构及其制作方法
JP2012094731A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141003

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160802