JP2004312008A - 半導体マルチチップパッケージ及びその製造方法 - Google Patents

半導体マルチチップパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2004312008A
JP2004312008A JP2004107243A JP2004107243A JP2004312008A JP 2004312008 A JP2004312008 A JP 2004312008A JP 2004107243 A JP2004107243 A JP 2004107243A JP 2004107243 A JP2004107243 A JP 2004107243A JP 2004312008 A JP2004312008 A JP 2004312008A
Authority
JP
Japan
Prior art keywords
chip
support structure
insulating support
chip package
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004107243A
Other languages
English (en)
Inventor
Dong-Kuk Kim
東局 金
Chang Cheol Lee
昌哲 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030021922A external-priority patent/KR20040087501A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004312008A publication Critical patent/JP2004312008A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体マルチチップパッケージ及びその製造方法を提供する。
【解決手段】 本発明によるマルチチップパッケージのパッケージ基板は上部に配置されている接続端子を有する。第１チップはその実質的な中央部分上に形成されているセンターボンディングパッドを含み、パッケージ基板上に配置されている。絶縁用支持構造物は第１チップ上のボンディングパッドの外側に形成されている。接続端子のうちの１つとセンターボンディングパッドのうちの１つ以上とはボンディングワイヤーによって電気的に連結されている。第２チップは、ボンディングパッドの上側に配置され、絶縁用支持構造物上に置かれている。それにより、インターポーザの有無にかかわらず、センターパッド構成を有する下部チップを使用してマルチチップパッケージを製造できる。
【選択図】 図１１

Description

本発明は、半導体装置に係り、さらに具体的には、半導体マルチチップパッケージ及びその製造方法に関する。
一般的に、半導体チップはセンターパッド構成であるか周辺パッド構成である。センターパッド構成を有する半導体チップ（以下、‘センターパッド型半導体チップ’）はボンディングパッド１２がチップの中央領域上に形成されていることをいい、周辺パッド構成を有する半導体チップ（以下、‘周辺パッド型半導体チップ’）はボンディングパッド１４がチップの周辺領域上に形成されていることをいう。図１Ａには、センターパッド型半導体チップの平面図が示されており、図１Ｂには、周辺パッド型半導体チップの平面図が示されている。一般的に高速で動作する半導体装置としてはセンターパッド型半導体チップがさらに適している。
センターパッド構成を有する半導体チップに対して、長いボンディングワイヤーによる短絡現象が防止できる１つの方法は特許文献１に開示されている。前記文献によれば、ボンディングパッドとリード間の半導体チップ外部空間に別途に絶縁層を半導体チップの高さより高く形成し、ボンディングワイヤーが下に垂れて半導体チップと接触する現象が防止できる。
そして、現在、半導体製造産業では、高速、多機能半導体装置を高い実装密度で実装するための要求を充足する半導体マルチチップパッケージを製造するのに甚だしい投資をしている。そのような努力の１つとして、半導体製造産業では周辺パッド型半導体チップが積層されている半導体マルチチップパッケージを提案した。
従来技術によるマルチチップパッケージの１つは図２に示されている。図２を参照すれば、半導体マルチチップパッケージは積層されたチップ２０、４０を含むが、それぞれのチップは周辺パッド型半導体チップである。チップ２０、４０は１つのチップ上面に他の１つのチップが積層されている構造であるが、チップ２０、４０間にはスペーサ３０が位置している。しかし、図２に示されているマルチチップパッケージは、下部チップとしてセンターパッド型半導体チップを使用して製造できない。なぜなら、センターパッド型半導体チップはスペーサが位置できる十分な空間が提供できないためである。
図３には、従来技術によって、センターパッド構成、すなわち、半導体チップの中央領域に形成されているパッド配線パターン（図示せず、“センターパッド配線パターン”）を有するようにもとから構成されている下部チップ３２、すなわち、下部チップとしてセンターパッド型半導体チップを含む半導体マルチチップパッケージ３２の一例を示している。
図４及び図５には、センターパッド配線パターン３６を周辺ボンディングパッド３８に再配置する方法が示されているが、ここで周辺ボンディングパッド３８は実際にワイヤーボンディング工程が行われる部分である。図３ないし図５を参照すれば、示されたような従来技術によるマルチチップパッケージ３２は、もとからセンターパッド構成を有するように構成された半導体チップが積層されている構造３２、３４を含む。
言い換えれば、センターパッド配線パターン３６は再配置パターン３９を通じて周辺ボンディングパッド３８と連結される。このような方法を使用すれば、下部チップ３２とボンディングパッド３８間にスペーサ３７を位置させることによって、センターパッド配線パターン３６を有する積層されたチップ３２、３４を含むマルチチップパッケージを形成できる。
しかし、パッド配線パターンを再配置させるためには高コストがかかり、そして、工程及びパッケージの信頼性がまだ信頼できる水準に到達していない。したがって、高信頼性、かつ経済的な方法でセンターパッド型半導体チップを含む半導体マルチチップパッケージを製造する方法に対する要求は存在し続ける。
特開２００１−６８６１４号公報
本発明が解決しようとする技術的課題は、センターパッド型半導体チップを利用して経済的、かつ高信頼性のチップ積層型半導体マルチチップパッケージ及びその製造方法を提供するところにある。
本発明によれば、センターパッド型半導体チップを使用して高密度半導体マルチチップパッケージが製造できる。これは既存の製造設備を使用して達成でき、高コストがかかり、信頼性がそれほど高くないパッド再配置工程を使用せずに達成できる。
本発明の一実施例によれば、マルチチップパッケージはパッケージ基板を含むが、パッケージ基板はその上部に配置されている接続端子を含む。第１チップが前記パッケージ基板上に配置されており、望ましくは、前記第１チップはそのチップ上の実質的な中央部分に形成されている第１ボンディングパッドを含む。望ましくは、絶縁用支持構造物が前記第１チップ上のボンディングパッド外側に形成されている。望ましくは、ボンディングワイヤーが前記接続端子のうち１つと前記第１ボンディングパッドらのうち１つ以上とを電気的に連結する。前記ボンディングワイヤーの一部分は前記絶縁用支持構造物を使用して前記第１チップから離すことが望ましい。第２チップが前記ボンディングワイヤーの上部に配置されており、前記絶縁用支持構造物上に置かれている。
インターポーザ２７０の有無に構わず、本発明の一部分として開示されている絶縁用構造物２６０を使用すれば、センターパッド構成を有する下部チップを使用してマルチチップパッケージを製造できる。その上、本明細書に開示される方法によれば従来技術による製造方法に比べてコストが節約でき、既存の設備を使用してパッケージ工程を行うことができる。また、ワイヤースイープや垂れのような従来技術による問題点を解決できる。
その他の実施例の具体的な事項は詳細なる説明及び図面に含まれている。
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、本発明はここで説明される実施例に限定されず他の形態に具体化できる。むしろ、ここで紹介される実施例は本発明の技術的思想が徹底かつ完全に開示できるように、そして当業者に本発明の思想を十分に伝わせるために例示的に提供されるものである。図面において、層の厚さ及び／または領域などのサイズは明確性を期するために誇張されたものである。明細書全体にかけて同じ参照番号は同じ構成要素を示す。
図１２には、本発明の望ましい実施例による半導体マルチチップパッケージが示されている。図１２を参照すれば、マルチチップパッケージ４００はパッケージ基板２００を含むが、パッケージ基板２００はその上部に配置されている接続端子２２０を含む。第１チップ２１０はセンターパッド構成であるので、そのチップ上の実質的な中央部分に形成されている第１ボンディングパッド２１５を有する。第１チップ２１０はパッケージ基板２００上に搭載されている。
絶縁用支持構造物２６０が第１チップ２１０上のボンディングパッド２１５外側に形成されている。例えば、絶縁用支持構造物２６０は第１チップ２１０の相互対向する面に沿ってそれぞれ離れて形成でき、絶縁用支持構造物２６０間にはボンディングパッド２１５が位置する。絶縁用支持構造物２６０は、例えば、第１チップ２１０の少なくとも相互対向する２面の周辺領域に沿ってライン形態に延びている場合もある（図９参照）。
しかし、絶縁用支持構造物２６０は決してライン形態に限定されるものではなく、本発明の意図の範囲内では他の形態に製造できる。例えば、絶縁用支持構造物２６０は第１チップ２１０の２つまたはそれ以上の端部の長手方向に沿って配置されている分離されたマウンド形状の構造物でありうる。絶縁用支持構造物２６０は図１４Ａ及び図１４Ｂに示されているように、第１チップ２１０のコーナーに形成されることもできる。分離されたマウンド形状の構造物を使用すれば、絶縁用支持構造物を形成するのに要求される材料の量を減少させうるために、ライン形態の支持構造物２６０と比較して製造コスト及び工程時間が節約できる。また、絶縁用支持構造物２６０は図９に示されたような直線型に限定されることではない。本発明を実施するのに、波動型ライン形態のように、直線型とは異なる形態の絶縁用支持構造物を使用することもできる。その上、製造する目的によっては第１チップ２１０の相互対向する周辺領域上に、ライン形態の絶縁用支持構造物２６０を１つ以上形成させることもできる。
接続端子２２０のうちの１つと第１ボンディングパッド２１５のうちの１つ間にはボンディングワイヤー２３０が連結される。ボンディングワイヤー２３０は絶縁用支持構造物２６０によって第１チップ２１０から離間されている。ボンディングワイヤー２３０ループの上端部が絶縁用支持構造物２６０の上端部より実質的に高くないことがさらに望ましい。第２ボンディングパッド３１５を有する第２チップ３１０がボンディングワイヤー２３０上に配置されて絶縁用支持構造物２６０上に位置する。
図１３は、本発明の技術的思想が具現された他の実施例が示されている。図１３を参照すれば、ボンディングワイヤー２３０が絶縁用支持構造物２６０上に位置するよりは絶縁用支持構造物２６０の内部を貫通する。このような構造では、絶縁用支持構造物２６０は第２チップ３１０を直接支持できる。
本発明のさらに他の実施例によれば、ボンディングワイヤー２３０が絶縁用支持構造物２６０と直接接触する必要がない。製造目的によっては、例えば、ボンディングワイヤー２３０がライン形態の支持構造物２６０または分離されたマウンド形態の支持構造物２６０と直接接触せずに、その上に配列されているかそれに沿って形成されている場合もある。
図１１には、本発明の他の側面を示す断面図が示されている。図１１を参照すれば、マルチチップパッケージ４００は第１チップ２１０と第２チップ３１０との接着のためにその間に介在されているインターポーザ２７０を含む。インターポーザ２７０は第２チップ３１０を支持し、第１チップ２１０に連結されているボンディングワイヤー２３０と第２チップ３１０とが接触することを防止する。インターポーザ２７０を形成する物質（例えば、シリカのようなフィラーを含有していないエポキシ）は絶縁用支持構造物（２６０、図１０参照）と離間されて位置し、インターポーザ２７０を形成する。第２チップ３１０を支持し、ボンディングワイヤー２３０を絶縁させるために、インターポーザ２７０の代りに絶縁用支持構造物２６０及び／または絶縁用テープ３４０を使用する方法で、本発明は様々な他の形態にも具現できる。
また、図１２を参照すれば、マルチチップパッケージ４００は、例えば、第２チップ３１０とボンディングワイヤー２３０間に、それらを相互隔離させうるように絶縁用テープ３４０をさらに含むこともできる。絶縁用テープ３４０は第２チップ３１０の低面上に形成されていることが望ましい。図示しなかったが、絶縁用テープ３４０はボンディングワイヤー２３０と直接接触することもできる。また、図１３または図１４Ｂと関連して述べたように、もしボンディングワイヤー２３０が支持構造物２６０を貫通するならば、絶縁用テープ３４０は例えば、絶縁用支持構造物２６０と直接接触することもできる。その代りに、絶縁用テープ３４０はボンディングワイヤー２３０または絶縁用支持構造物２６０と接触せずに、インターポーザ２７０と接触することもできる。
マルチチップパッケージ４００は第１チップ２１０及び第２チップ３１０を密封させるエポキシモルディング化合物ＥＭＣ ３５０をさらに含むことができる。図示しなかったが、インターポーザ２７０が第１チップ２１０上に形成されていない場合には、ＥＭＣ３５０がインターポーザ２７０の代わりに第１チップ２１０及び第２チップ３１０間に配置されることが望ましい。
＜製造方法＞
これから図６ないし図１２を参照して、前述した半導体マルチチップパッケージ４００の製造方法について詳細に記述する。図６を参照すれば、半導体マルチチップパッケージ４００はパッケージ基板２００上に下部（または第１）半導体チップ２１０を搭載して形成する。これはこの分野の通常的な製造技術を使用して達成できる。例えば、接着剤２４０をディスペンス(dispense)するディスペンスユニットを具備する従来のダイボンダーを使用して接着剤２４０をパッケージ基板２００に加える。接着剤は半導体パッケージ分野で通常的に使われる通常的な接着用物質である。
パッケージ基板２００は印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）か、例えばリードフレームまたは配線テープのような他のパッケージ基板でありうる。基板２００にはパッケージ基板２００及び第１チップ２１０を電気的に連結させるための接続端子（または配線連結コンタクト）２２０が具備されている。第１チップ２１０はその実質的な中央領域上に形成されている第１ボンディングパッド（センターボンディングパッド）２１５を有する。下部半導体チップ２１０は接着剤２４０を使用してパッケージ基板２００に接着できる。
図７を参照すれば、液体タイプの非伝導性エポキシ樹脂、または例えば、ハイブリッド型接着剤、シリコン型接着剤、フィルム型接着剤のような他の適切な非伝導性絶縁物質を下部チップ２１０の周辺部表面（すなわち、周辺領域の表面）に加えることによって絶縁用支持構造物２６０を形成する。この工程は、例えば、ディスペンス技術などのような従来の技術を使用して行える。パッケージ基板２００上に接着剤２４０を加えるのに使用したものと同じ、ダイボンダーのディスペンサーユニットを使用して下部チップ２１０の周辺部表面上にエポキシ樹脂が提供できる。例えば、絶縁用支持構造物２６０は下部チップ２１０の周辺領域に沿ってライン状に形成するか（図９参照）、または例えばセンターボンディングパッド２１５に対応して整列されているような、多数の分離されたマウンド状の構造物のように形成できる。
次に、前記結果物に対して１００℃またはそれ以上の温度で熱処理を実施し、接着剤２４０のみならず絶縁用支持構造物２６０のエポキシ樹脂を硬化させる。その結果、絶縁用支持構造物２６０が下部チップ２１０の周辺領域上に形成される。絶縁用支持構造物２６０の幅ｄ１はボンディングパッド２１５の中央部と第１チップ２１０の最も近い端部間の距離ｄ２の１／２より狭いことが望ましい。その上、支持構造物２６０の高さｈは約２５ないし２００μm間であることが望ましい。
図８を参照すれば、接続端子２２０の一部は金または銅のような導電性物質よりなる第１ボンディングワイヤー２３０を通じて第１ボンディングパッド２１５に電気的に連結される。このようなワイヤーボンディング工程は通常的な技術、例えば、ウェッジボンディング技術、またはバンプリバースボールボンディング技術のような技術を使用して行えるが、前記したワイヤーボンディング技術に限定されることではない。ワイヤーボンディング工程は第１チップ２１０上の実質的な中央部分に形成されている第１ボンディングパッド２１５に直接行える。第１ボンディングワイヤー２３０は参照符号Ａで表示されている部分のように、支持構造物２６０の上面と直接接触できる（すなわち、支持構造物２６０の真上に位置できる）。ボンディングワイヤー２３０は支持構造物２６０を貫通する形状であってもよく（図１３参照）、または支持構造物２６０とは接触しないように絶縁用支持構造物２６０の上に位置することもできる。絶縁用支持構造物２６０を使用すれば、ボンディングワイヤーが垂れる現象のような従来の問題点を減少させうる。
図１０を参照すれば、インターポーザ用物質１７０を下部チップ２１０の表面上に提供する。インターポーザ用物質１７０は液体であってもよく、そして絶縁用支持構造物２６０を形成するのに使用する物質と同じ物質でありうる。インターポーザ用物質１７０は通常的なディスペンス技術を使用して加える。
図１１を参照すれば、上部（または第２）半導体チップ３１０を第１チップ２１０上に搭載させる。第２チップ３１０はセンターパッド型半導体チップであるか周辺パッド型半導体チップでありうる。第１ボンディングワイヤー２３０のループの高さと形態は、第１ボンディングワイヤー２３０が第２チップ３１０の底面と接触しないように調節できる。このような理由によって、第１ボンディングワイヤー２３０は、第２チップ３１０を第１チップ２１０上に容易に積層できるように、低いループ高さと実質的に平らな部分とを有することが望ましい。その結果、パッケージの厚さを薄くすることができ、第１ボンディングワイヤー２３０と第２チップ３１０とが接触ことによる所望しない素子の不良を防止できる。
任意的であるが、第２チップ３１０はその底面に配置されている絶縁用テープ３４０を含むことができる。絶縁用テープ３４０は第２チップ３１０の底面が第１ボンディングワイヤー２３０と接することを防止し、第２チップ３１０を第１チップ２１０にさらに近く位置させることによって全体パッケージの厚さを薄める。
しかし、絶縁用テープ３４０は必ずしも必要な構成要素ではなく、絶縁用テープ３４０がない場合にも、第１チップ２１０と第２チップ３１０間に位置するインターポーザ２７０及び／または絶縁用支持構造物２６０を使用することによって第１ボンディングワイヤー２３０と第２チップ３１０とを十分に隔離できる。例えば、図１３及び図１４Ｂと関連して述べたように、第１ボンディングワイヤー２３０が支持構造物２６０を貫通する場合には、第１チップ２１０と第２チップ３１０間には絶縁用テープ３４０が必要ない。このような実施例では、第１ボンディングワイヤー２３０が第２チップ３１０の底面から十分に離れて位置するために、第１ボンディングワイヤー２３０と第２チップ３１０とは相互隔離されている。したがって、本発明の様々な実施例によれば、第１ボンディングワイヤー２３０の高さ（第１ボンディングワイヤーのループの高さ）を実質的に低くでき、結果的に全体パッケージの厚さを実質的に薄くすることができる。
第２チップ３１０を第１チップ２１０に搭載または接着させる間、インターポーザ用物質１７０が下に押されて下部チップ２１０の周辺領域側に広がる。この工程中に、第１チップ２１０の長手方向に延びている絶縁用支持構造物２６０（図９参照）は、インターポーザ用物質１７０が第１チップ２１０の境界内部に入れられてパッケージ基板２００上に漏れることを防止することによってダム構造物の役割をする。絶縁用支持構造物２６０が第１チップ２１０の２面以上の面に配列されることも可能であるが、下部チップ２１０上に上部チップ３１０を搭載させるか接着させる時、インターポーザ用物質１７０内にボイドが生成される恐れがあるために、絶縁用支持構造物２６０は第１チップ２１０の相互対向する２面に沿って伸びるように形成することが望ましい。
インターポーザ用物質１７０が下部チップ２１０の側壁に沿って流れることを防止することによって、インターポーザ２７０が適切な厚さを維持可能にする。その上、インターポーザ用物質１７０が下部チップ２１０とハウジング３５０間に流れることを防止することによって、それら間の接着が弱くなることを防止できる。例えば、インターポーザ用物質１７０が下部チップ２１０の端部を外れて流れるようになれば、弱い接着特性を有するインターポーザ用物質１７０が、第１及び第２チップ２１０、３１０を密封するエポキシモルディング化合物と下部チップ２１０間に介在されるようになり、その結果ハウジング３５０（図１２参照）を形成するエポキシモルディング化合物と下部チップ２１０とが強く直接接着されることを防止する。したがって、インターポーザ用物質１７０が流れるようになれば、全体パッケージの信頼性を落とす。絶縁用支持構造物２６０もまた、接着工程を進行する間に第１チップ２１０と第２チップ３１０間で、相互平行な関係を維持させる。これはまた生産性を向上させて全体パッケージの厚さを薄くする。
第２チップ３１０を第１チップ２１０上に搭載した後には、約５０℃ないし約２００℃の温度で熱処理し、インターポーザ用物質１７０を硬化させることによって、インターポーザ２７０を形成する。インターポーザ２７０は硬化されたインターポーザ２７０内のボンディングワイヤー２３０を外部から保護するだけでなく、下部チップ２１０及び上部チップ３１０を相互に接着させる。インターポーザ２７０はトランスファモルディング工程を進行する間に流動するモルディング化合物によって第１ボンディングワイヤー２３０がスイープされるか垂れる現象が防止できるために、従来に密封用物質によって引き起こされたワイヤースイープやワイヤー垂れのようなモルディング工程の問題点を効果的に防止できる。その上、インターポーザ２７０は第１チップ２１０と第２チップ３１０とを相互隔離させる役割をする。
接続端子２２０の残りの部分は第２ボンディングワイヤー３３０によって上部チップ３１０に形成されている第２ボンディングパッド３１５に電気的に連結する。これは前記したように、従来のワイヤーボンディング技術を使用して遂行できる。上部チップ３１０はさらに前記したものと同一または類似した方法を使用して形成した絶縁用支持構造物を含むことができる。
図１２を参照すれば、前記工程の結果物に対してモルディング工程を実施してハウジング３５０を形成する。これはエポキシモルディング化合物を使用する従来のモルディング工程で行うことができる。しかし、ハウジング３５０はセラミックなどのように、エポキシモルディング化合物とは異なる物質で形成することもできるが、この場合には従来のモルディング工程とは異なる工程を使用する。前述したように、インターポーザ２７０はトランスファモルディング工程が進行される間に第１ワイヤー２３０がエポキシモルディング化合物によってスイープされるか垂れることを防止する。したがって、ワイヤースイープやワイヤーの垂れ現象のある従来のパッケージと比較して、本発明によれば、ボンディングワイヤーの信頼性やパッケージの信頼性が向上する。本実施例の一側面によれば、ソルダーボールアレイのような導電性ボールアレイがパッケージ基板２００の低面上に形成されて、ボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージを形成することによって外部システムに電気的に接続されることもできる。
＜他の実施例＞
図１３には、本発明による他の実施例が示されている。図１３を参照すれば、本実施例は第１ボンディングワイヤー２３０を形成した後で絶縁用支持構造物２６０を形成する点を除外すれば、図６ないし図１３Ｂに示した実施例と類似している。したがって、本実施例では、第１ボンディングワイヤー２３０が絶縁用支持構造物２６０を貫通する。図面に示された実施例では、第１ボンディングワイヤー２３０が絶縁用支持構造物２６０の中間部分を貫通するために、第１ボンディングワイヤー２３０が固定されており、絶縁用支持構造物２６０によって保護される。本実施例の１つの利点は、第１ボンディングワイヤー２３０の高さが絶縁用支持構造物２６０の上端部の高さに比べて低いということである。したがって、上部チップ３１０の底面が第１ボンディングワイヤー２３０から十分に離され、ワイヤースイープやワイヤー垂れ現象が防止でき、絶縁テープ３４０が必要ではない。また、上部チップ３１０を下部チップ２１０に対して平行することができる。
本発明のさらに他の実施例によれば、単一チップパッケージは本発明の技術的思想から様々な利点が得られる。本実施例によれば、絶縁用支持構造物２６０を形成した後で、その結果物に対してモルディング工程及びソルダーボールアレイを形成する工程を行うことができる。このような単一チップパッケージに対する実施例では、絶縁用支持構造物２６０はモルディング工程が進行される間に第１ボンディングワイヤー２３０のスイープや垂れる現象を防止する役割をする。
＜ウェーハレベルの製造技術＞
図１５及び図１６には、本発明のさらに他の実施例によるウェーハレベルの製造技術が示されている。ウェーハレベルの製造技術は、絶縁用支持構造物２６０をウェーハ段階で形成できる点を除いては、図６ないし図１３Ｂを参照して前述した製造工程と類似している。
図１５を参照すれば、ウェーハは多数のチップ２１０を含み、それぞれはその上部に形成されている絶縁用支持構造物２６０を有する。絶縁用支持構造物２６０は前記したディスペンス技術と類似したウェーハレベルのディスペンス技術を使用して形成できる。絶縁用支持構造物２６０はスクリーンプリント技術を使用して形成することもできる。図１６にはライン形状の絶縁用支持構造物２６０を形成するために使用するスクリーンマスク４０２が示されている。分離されて散在された多数の絶縁用支持構造物１６０を形成する工程でもスクリーンマスク４０２を使用できる。スクリーンプリント技術を使用すれば、絶縁用支持構造物２６０の幅と高さをさらに容易に制御できる。絶縁用支持構造物２６０を形成した後には、多数のチップ２１０を個別化させるためにウェーハを切断する工程（ダイシング工程）を実施する。次に、前記した製造工程またはこれと類似した製造方法を行うことによって、本発明の実施例によるマルチチップパッケージを形成する。ウェーハレベルで絶縁用支持構造物２６０を形成する方法は単一チップパッケージを形成する工程にも使用できる。
＜３つ以上のチップを含むマルチチップパッケージ＞
図１７には、３つ以上の半導体チップが積層されている本発明のさらに他の実施例によるマルチチップパッケージが示されている。
図１７を参照すれば、本発明の実施例によるマルチチップパッケージ５００は３つまたはそれ以上の積層されたチップ５１０、５２０、５３０、５４０を含む。単純に示すために、本図面ではあらゆるボンディングワイヤー５１２が１つの接続端子５１４に連結されるものと示されている。しかし、それぞれのボンディングワイヤー５１２は必要に応じて接続端子５１４に連結されることは当業者には明らかである。積層されたチップ５１０、５２０、５３０、５４０のそれぞれはセンターパッド構成を有するかまたは周辺パッド構成を有することができる。積層されたチップ５１０、５２０、５３０、５４０共に同じパッド構成を有する必要はない。
たとえ本明細書では特定の実施例を参照して本発明を示して説明したが、本発明の技術的思想を外れずに様々な多様な変形例が可能であることは当業者であれば、誰でも分かることである。
本発明は、センターパッド構成を有する半導体チップを含む半導体パッケージの製造に有用である。特に、センターパッド構成を有する半導体チップを下部に配置したマルチチップパッケージの製造分野に有用に適用できる。
従来技術によるセンターパッド型半導体チップを示す平面図である。 従来技術による周辺パッド型半導体チップを示す平面図である。 周辺パッド型半導体チップを含む従来技術によるマルチチップパッケージに対する断面図である。 周辺ボンディングパッドによって再配置されたセンターパッド型半導体チップを含む従来技術によるマルチチップパッケージに対する断面図である。 中央領域から周辺領域に再配置されたボンディングパッドを有する従来技術による半導体チップに対する平面図である。 中央領域から周辺領域に再配置されたボンディングパッドを有する従来技術による半導体チップに対する断面図である。 本発明の一実施例によって半導体マルチチップパッケージを製造する方法を示す断面図である。 本発明の一実施例によって半導体マルチチップパッケージを製造する方法を示す断面図である。 本発明の一実施例によって半導体マルチチップパッケージを製造する方法を示す断面図である。 本発明の一実施例によって半導体マルチチップパッケージを製造する方法を示す断面図である。 本発明の一実施例によって半導体マルチチップパッケージを製造する方法を示す断面図である。 本発明の一実施例によって半導体マルチチップパッケージを製造する方法を示す断面図である。 本発明の一実施例によって半導体マルチチップパッケージを製造する方法を示す断面図である。 本発明の他の実施例による絶縁用支持構造物に対する断面図である。 本発明の一側面及び他の側面によるマルチチップパッケージに含まれており、その上部に絶縁用支持構造物が配置されている半導体チップを示す平面図である。 本発明の一側面及び他の側面によるマルチチップパッケージに含まれており、その上部に絶縁用支持構造物が配置されている半導体チップを示す平面図である。 本発明のさらに他の実施例によるウェーハレベルパッケージに対する平面図である。 図１５に示されている構造を有するウェーハレベルパッケージを製造するのに使われるスクリーンマスクに対する平面図である。 本発明のさらに他の実施例による半導体マルチチップパッケージを示す断面図である。
符号の説明
２００ パッケージ基板
２１０ 第１チップ
２１５ 第１ボンディングパッド
２２０ 接続端子
２３０ ボンディングワイヤー
２４０ 接着剤
２６０ 絶縁用構造物
２７０ インターポーザ
３１０ 第２チップ
３１５ 第２ボンディングパッド
３３０ 第２ボンディングワイヤー

Claims (58)

  1. 上部に接続端子が配置されているパッケージ基板と、
    前記パッケージ基板の上部に搭載されており、実質的な中央部分上に配置されている第１ボンディングパッドを含む第１チップと、
    前記第１ボンディングパッドの外側に位置するように前記第１チップ上に形成されている絶縁用支持構造物と、
    前記接続端子うちの１つと前記第１ボンディングパッドうちの１つ以上とを連結するボンディングワイヤーと、
    第２ボンディングパッドを含み、前記ボンディングワイヤーの上側に配置されており、前記絶縁用支持構造物上に置かれる第２チップと、を含むマルチチップパッケージ。
  2. 前記絶縁用支持構造物は前記第１チップの両側対面に沿って延びていることを特徴とする請求項１に記載のマルチチップパッケージ。
  3. 前記絶縁用支持構造物はライン形態に延びていることを特徴とする請求項２に記載のマルチチップパッケージ。
  4. 前記ボンディングワイヤーは前記絶縁用支持構造物を貫通することを特徴とする請求項３に記載のマルチチップパッケージ。
  5. 前記ボンディングワイヤーは前記絶縁用支持構造物上に置かれており、前記ボンディングワイヤーは前記絶縁用支持構造物と直接接触しないことを特徴とする請求項３に記載のマルチチップパッケージ。
  6. 前記ボンディングワイヤーは前記絶縁用支持構造物の真上に置かれていることを特徴とする請求項３に記載のマルチチップパッケージ。
  7. 前記絶縁用支持構造物は相互分離されている多数のマウンド形状構造物であることを特徴とする請求項１に記載のマルチチップパッケージ。
  8. 前記相互分離されている多数のマウンド形状構造物は前記第１チップのコーナーにそれぞれ形成されていることを特徴とする請求項７に記載のマルチチップパッケージ。
  9. 前記ボンディングワイヤーは前記絶縁用支持構造物を貫通することを特徴とする請求項７に記載のマルチチップパッケージ。
  10. 前記ボンディングワイヤーは前記絶縁用支持構造物上に置かれており、前記ボンディングワイヤーは前記絶縁用支持構造物と直接接触しないことを特徴とする請求項７に記載のマルチチップパッケージ。
  11. 前記ボンディングワイヤーは前記絶縁用支持構造物の真上に置かれていることを特徴とする請求項７に記載のマルチチップパッケージ。
  12. 前記マルチチップパッケージは前記第１チップ及び前記第２チップ間に介在されているインターポーザをさらに含むことを特徴とする請求項１に記載のマルチチップパッケージ。
  13. 前記インターポーザの相当部分は前記絶縁用支持構造物間の前記第１チップ上に位置することを特徴とする請求項１２に記載のマルチチップパッケージ。
  14. 前記インターポーザは前記第２チップが前記ボンディングワイヤーと接触することを防止するように前記第２チップを支持することを特徴とする請求項１２に記載のマルチチップパッケージ。
  15. 前記インターポーザは前記絶縁用支持構造物と同じ物質で形成されていることを特徴とする請求項１２に記載のマルチチップパッケージ。
  16. 前記インターポーザはフィラーを含有していないエポキシで形成されていることを特徴とする請求項１２に記載のマルチチップパッケージ。
  17. 前記マルチチップパッケージは前記第２チップと前記ボンディングワイヤー間に配置された絶縁テープをさらに含むことを特徴とする請求項１に記載のマルチチップパッケージ。
  18. 前記絶縁テープは前記ボンディングワイヤーと直接接触することを特徴とする請求項１７に記載のマルチチップパッケージ。
  19. 前記絶縁テープは前記絶縁用支持構造物と直接接触することを特徴とする請求項１７に記載のマルチチップパッケージ。
  20. 前記ボンディングワイヤーループの上端部は前記絶縁用支持構造物のトップより実質的に高くないことを特徴とする請求項１に記載のマルチチップパッケージ。
  21. 前記マルチチップパッケージは前記第１チップと前記第２チップとを密封するハウジングをさらに含むことを特徴とする請求項１に記載のマルチチップパッケージ。
  22. 前記ハウジングはエポキシモルディング化合物で形成することを特徴とする請求項２１に記載のマルチチップパッケージ。
  23. 前記エポキシモルディング化合物は前記第１チップと前記第２チップ間にも配置されていることを特徴とする請求項２１に記載のマルチチップパッケージ。
  24. 前記パッケージ基板はリードフレームまたは配線テープであることを特徴とする請求項１に記載のマルチチップパッケージ。
  25. 前記絶縁用支持構造物の幅は前記ボンディングパッドの中央と前記ボンディングパッドに最も近い前記第１チップの端部間の距離の１／２より狭いことを特徴とする請求項１に記載のマルチチップパッケージ。
  26. 前記絶縁用支持構造物は約２５ないし２００μmの高さを有することを特徴とする請求項１に記載のマルチチップパッケージ。
  27. 前記第２チップはその実質的な端部領域に形成されているボンディングパッドを含むことを特徴とする請求項１に記載のマルチチップパッケージ。
  28. 前記第２チップはその実質的な中央領域に形成されているボンディングパッドを含むことを特徴とする請求項１に記載のマルチチップパッケージ。
  29. 前記マルチチップパッケージは前記第２チップ上に積層されている１つまたはそれ以上のチップをさらに含むことを特徴とする請求項１に記載のマルチチップパッケージ。
  30. 前記マルチチップパッケージを構成するチップのうち１つ以上のチップが他のチップとボンディングパッドとの位置が異なることを特徴とする請求項２９に記載のマルチチップパッケージ。
  31. 前記マルチチップパッケージはボールグリッドアレイパッケージを形成するように前記パッケージ基板の低面上に形成されているソルダーボールをさらに含むことを特徴とする請求項１に記載のマルチチップパッケージ。
  32. 前記絶縁用支持構造物はその間に配置されている前記第１ボンディングパッドによって相互離隔されていることを特徴とする請求項１に記載のマルチチップパッケージ。
  33. 前記ボンディングワイヤーは前記絶縁用支持構造物と平行に配列されていることを特徴とする請求項１に記載のマルチチップパッケージ。
  34. 上部に接続端子が配置されているパッケージ基板と、
    前記パッケージ基板の上部に搭載されており、実質的な中央部分上に配置されている第１ボンディングパッドを含む第１チップと、
    前記第１ボンディングパッドの外側に位置するように前記第１チップ上に形成されている絶縁用支持構造物と、
    前記接続端子のうちの１つと前記第１ボンディングパッドうちの１つ以上とを連結し、前記絶縁用支持構造物によって前記第１チップと離隔されているボンディングワイヤーと、
    第２ボンディングパッドを含み、前記ボンディングワイヤーの上側に配置されており、前記絶縁用支持構造物上に置かれる第２チップと、
    前記第１チップと前記第２チップ間に介在されている絶縁用インターポーザを含むマルチチップパッケージ。
  35. 前記マルチチップパッケージは前記パッケージ基板の底面に形成されている導電性ボールアレイをさらに含むことを特徴とする請求項３４に記載のマルチチップパッケージ。
  36. 前記ボンディングワイヤーは前記第２チップの下方に配置されている実質的に平らな部分を有することを特徴とする請求項３４に記載のマルチチップパッケージ。
  37. パッケージ基板と、
    前記パッケージ基板上に搭載されており、その実質的な中央部上に配置されているセンターボンディングパッドを具備する第１チップと、
    前記第１チップ上に積層されており、前記パッケージ基板に電気的に連結されている第２チップと、
    前記パッケージ基板と前記センターボンディングパッドとを電気的に連結するボンディングワイヤーと、を含むマルチチップパッケージ。
  38. 前記マルチチップパッケージは前記第１チップ上の前記センターボンディングパッドの外側に形成されている絶縁用支持構造物をさらに含むことを特徴とする請求項３７に記載のマルチチップパッケージ。
  39. 前記マルチチップパッケージは前記第１チップと前記第２チップ間に配置されているインターポーザをさらに含むことを特徴とする請求項３８に記載のマルチチップパッケージ。
  40. 前記マルチチップパッケージは前記第２チップの低面上に形成されている絶縁テープをさらに含むことを特徴とする請求項３９に記載のマルチチップパッケージ。
  41. パッケージ基板を提供する段階と、
    その実質的な中央部上に配置されているセンターボンディングパッドを具備する第１チップを前記パッケージ基板上に搭載する段階と、
    ボンディングワイヤーを使用して前記パッケージ基板と前記センターボンディングパッドのうち少なくとも１つとを電気的に連結する段階と、
    前記第１チップ上に第２チップを積層する段階と、を含むマルチチップパッケージの製造方法。
  42. 前記第１チップ上の前記センターボンディングパッドの外側に絶縁用支持構造物を形成する段階をさらに含むことを特徴とする請求項４１に記載のマルチチップパッケージの製造方法。
  43. 前記第２チップを積層する段階以前に、
    前記第１チップ上の前記絶縁用支持構造物間にインターポーザを形成する段階をさらに含むことを特徴とする請求項４２に記載のマルチチップパッケージの製造方法。
  44. 前記第２チップはその低面上に形成されている絶縁テープを含むことを特徴とする請求項４１に記載のマルチチップパッケージの製造方法。
  45. 上部に接続端子が配置されているパッケージ基板を提供する段階と、
    その実質的な中央部分上に配置されているセンターボンディングパッドを含む第１チップを前記パッケージ基板上に搭載する段階と、
    前記センターボンディングパッドの外側に位置するように前記第１チップ上に絶縁用支持構造物を形成する段階と、
    ボンディングワイヤーを使用して前記接続端子のうち１つと前記センターボンディングパッドのうち１つ以上とを電気的に連結する段階と、
    前記ボンディングワイヤーの上側に、かつ前記絶縁用支持構造物上に第２チップを積層する段階と、を含むマルチチップパッケージの製造方法。
  46. 前記絶縁用支持構造物を形成する段階はディスペンス技術を使用して行うことを特徴とする請求項４５に記載のマルチチップパッケージの製造方法。
  47. 前記絶縁用支持構造物を形成する段階は前記接続端子のうちの１つと前記センターボンディングパッドのうちの１つ以上とを電気的に連結する段階後に実施することを特徴とする請求項４５に記載のマルチチップパッケージの製造方法。
  48. 前記ボンディングワイヤーは前記絶縁用支持構造物を貫通することを特徴とする請求項４７に記載のマルチチップパッケージの製造方法。
  49. 前記絶縁用支持構造物は前記第１チップの両側対面に沿って延びていることを特徴とする請求項４５に記載のマルチチップパッケージの製造方法。
  50. 前記絶縁用支持構造物は前記第１チップの両側対面に沿ってライン形態に延びていることを特徴とする請求項４９に記載のマルチチップパッケージの製造方法。
  51. 前記絶縁用支持構造物は相互分離されている多数のマウンド形状の構造物であることを特徴とする請求項４５に記載のマルチチップパッケージの製造方法。
  52. 前記第２チップを積層する段階以前に、前記第１チップ上の前記絶縁用支持構造物間にインターポーザを形成する段階をさらに含むことを特徴とする請求項４５に記載のマルチチップパッケージの製造方法。
  53. 前記インターポーザを形成する段階は前記第１チップ上にインターポーザ用物質を形成することを含み、前記第２チップを積層する段階は前記インターポーザ用物質を前記第１チップ上の周辺部の表面上に広げることを含むことを特徴とする請求項５２に記載のマルチチップパッケージの製造方法。
  54. 前記第２チップはその低面上に形成されている絶縁テープを含むことを特徴とする請求項４５に記載のマルチチップパッケージの製造方法。
  55. 実質的な中央部分上にセンターボンディングパッドが形成されている集積回路チップを含むウェーハを提供する段階と、
    前記ウェーハに含まれた前記１つ以上の集積回路チップ上に前記センターボンディングパッドの外側に位置する絶縁用支持構造物を形成する段階と、
    前記集積回路チップを切断する段階と、を含むウェーハレベルパッケージ方法。
  56. 前記絶縁用支持構造物を形成する段階はディスペンス技術を使用して行うことを特徴とする請求項５５に記載のウェーハレベルパッケージ方法。
  57. 前記絶縁用支持構造物を形成する段階はスクリーンプリント技術を使用して行うことを特徴とする請求項５５に記載のウェーハレベルパッケージ方法。
  58. 上部に配置された接続端子を含むパッケージ基板を提供する段階と、
    前記絶縁用支持構造物を含む前記切断された集積回路チップのうちの１つを前記パッケージ基板上に搭載する段階と、
    ボンディングワイヤーを使用して前記接続端子のうちの１つと前記センターボンディングパッドのうちの少なくとも１つとを電気的に連結する段階と、
    前記ボンディングワイヤーの上側に、かつ前記絶縁用支持構造物上に他の前記集積回路チップを積層する段階と、をさらに含むことを特徴とする請求項５５に記載のウェーハレベルパッケージ方法。
JP2004107243A 2003-04-08 2004-03-31 半導体マルチチップパッケージ及びその製造方法 Pending JP2004312008A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030021922A KR20040087501A (ko) 2003-04-08 2003-04-08 센터 패드 반도체 칩의 패키지 및 그 제조방법
US10/787,679 US7298032B2 (en) 2003-04-08 2004-02-25 Semiconductor multi-chip package and fabrication method

Publications (1)

Publication Number Publication Date
JP2004312008A true JP2004312008A (ja) 2004-11-04

Family

ID=33455672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004107243A Pending JP2004312008A (ja) 2003-04-08 2004-03-31 半導体マルチチップパッケージ及びその製造方法

Country Status (5)

Country Link
US (1) US20080026506A1 (ja)
JP (1) JP2004312008A (ja)
CN (1) CN1551351A (ja)
DE (1) DE102004018434A1 (ja)
TW (1) TWI258823B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007083120A (ja) * 2005-09-20 2007-04-05 Shibaura Mechatronics Corp ペースト塗布装置及びペースト塗布方法
JP2008004650A (ja) * 2006-06-21 2008-01-10 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
US7829991B2 (en) 1998-06-30 2010-11-09 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP2011018797A (ja) * 2009-07-09 2011-01-27 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8072082B2 (en) 2008-04-24 2011-12-06 Micron Technology, Inc. Pre-encapsulated cavity interposer
JP4998268B2 (ja) * 2005-08-24 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8581417B2 (en) 2009-01-30 2013-11-12 Elpida Memory, Inc. Semiconductor device stack with bonding layer and wire retaining member
WO2016145852A1 (zh) * 2015-03-16 2016-09-22 苏州晶方半导体科技股份有限公司 芯片封装方法及芯片封装结构

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269680A1 (en) * 2004-06-08 2005-12-08 Min-Chih Hsuan System-in-package (SIP) structure and fabrication thereof
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
DE102005054353A1 (de) * 2005-11-15 2006-08-17 Infineon Technologies Ag Elektronisches Bauelement sowie ein Verfahren zum Herstellen eines solchen Bauelements
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
CN101567364B (zh) * 2008-04-21 2011-01-26 力成科技股份有限公司 芯片在引脚上的多芯片封装构造
US8460972B2 (en) * 2009-11-05 2013-06-11 Freescale Semiconductor, Inc. Method of forming semiconductor package
US8217474B2 (en) * 2009-12-28 2012-07-10 Solid State System Co., Ltd. Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device
CN102487025B (zh) * 2010-12-08 2016-07-06 飞思卡尔半导体公司 用于长结合导线的支撑体
CN102386165A (zh) * 2011-10-28 2012-03-21 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
CN102412241B (zh) * 2011-11-17 2014-12-17 三星半导体(中国)研究开发有限公司 半导体芯片封装件及其制造方法
CN103367172A (zh) * 2012-03-27 2013-10-23 南亚科技股份有限公司 接合线固定方法
CN103377952A (zh) * 2012-04-13 2013-10-30 南亚科技股份有限公司 接合线固定方法
US9431364B2 (en) * 2013-01-07 2016-08-30 Cypess Semiconductor Corporation Multi-chip package assembly with improved bond wire separation
KR102053349B1 (ko) * 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
US10847450B2 (en) * 2016-09-28 2020-11-24 Intel Corporation Compact wirebonding in stacked-chip system in package, and methods of making same
KR102394796B1 (ko) * 2016-10-26 2022-05-06 주식회사 엘엑스세미콘 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈
AT519780B1 (de) * 2017-03-20 2020-02-15 Zkw Group Gmbh Verfahren zum Herstellen von Bondverbindungen
CN108010898A (zh) * 2017-11-02 2018-05-08 上海玮舟微电子科技有限公司 一种芯片封装结构
CN109887850B (zh) * 2019-02-18 2021-10-01 长江存储科技有限责任公司 一种3d封装多点焊接的方法及装置、设备及存储介质
CN115394212B (zh) * 2022-08-29 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板及拼接显示屏

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
KR100297451B1 (ko) * 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6400007B1 (en) * 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6683385B2 (en) * 2002-04-23 2004-01-27 Ultratera Corporation Low profile stack semiconductor package

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829991B2 (en) 1998-06-30 2010-11-09 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP4998268B2 (ja) * 2005-08-24 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2007083120A (ja) * 2005-09-20 2007-04-05 Shibaura Mechatronics Corp ペースト塗布装置及びペースト塗布方法
JP2008004650A (ja) * 2006-06-21 2008-01-10 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法
US8039970B2 (en) 2007-01-31 2011-10-18 Kabushiki Kaisha Toshiba Stacked semiconductor device and method of manufacturing the same
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
US8072082B2 (en) 2008-04-24 2011-12-06 Micron Technology, Inc. Pre-encapsulated cavity interposer
US8399297B2 (en) 2008-04-24 2013-03-19 Micron Technology, Inc. Methods of forming and assembling pre-encapsulated assemblies and of forming associated semiconductor device packages
US8581417B2 (en) 2009-01-30 2013-11-12 Elpida Memory, Inc. Semiconductor device stack with bonding layer and wire retaining member
US8970052B2 (en) 2009-01-30 2015-03-03 Ps4 Luxco S.A.R.L. Semiconductor device stack with bonding layer and wire retaining member
JP2011018797A (ja) * 2009-07-09 2011-01-27 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
WO2016145852A1 (zh) * 2015-03-16 2016-09-22 苏州晶方半导体科技股份有限公司 芯片封装方法及芯片封装结构
US10276540B2 (en) 2015-03-16 2019-04-30 China Wafer Level Csp Co., Ltd. Chip packaging method and chip packaging structure

Also Published As

Publication number Publication date
TWI258823B (en) 2006-07-21
US20080026506A1 (en) 2008-01-31
TW200425357A (en) 2004-11-16
CN1551351A (zh) 2004-12-01
DE102004018434A1 (de) 2004-12-09

Similar Documents

Publication Publication Date Title
JP2004312008A (ja) 半導体マルチチップパッケージ及びその製造方法
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
KR100499289B1 (ko) 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US6545366B2 (en) Multiple chip package semiconductor device
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
KR100594229B1 (ko) 반도체 패키지 및 그 제조방법
US6759745B2 (en) Semiconductor device and manufacturing method thereof
US6531784B1 (en) Semiconductor package with spacer strips
US7911045B2 (en) Semiconductor element and semiconductor device
JP5529371B2 (ja) 半導体装置及びその製造方法
JP3676646B2 (ja) 半導体パッケージ及びその製造方法
US20100015760A1 (en) Semiconductor device and manufacturing method thereof
US9443823B2 (en) Semiconductor device including filling material provided in space defined by three semiconductor chips
JP2009044110A (ja) 半導体装置及びその製造方法
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US20120217657A1 (en) Multi-chip module package
JP4496241B2 (ja) 半導体素子とそれを用いた半導体パッケージ
US9252126B2 (en) Multi Chip Package-type semiconductor device
KR20190090162A (ko) 반도체 패키지 및 그 제조 방법
JP2004193363A (ja) 半導体装置及びその製造方法
KR100652374B1 (ko) 반도체 멀티 칩 패키지 및 그 제조방법
JP3881658B2 (ja) 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法
US20140042589A1 (en) Semiconductor device
JP4652428B2 (ja) 半導体装置およびその製造方法