JP4496241B2 - 半導体素子とそれを用いた半導体パッケージ - Google Patents

半導体素子とそれを用いた半導体パッケージ Download PDF

Info

Publication number
JP4496241B2
JP4496241B2 JP2007212712A JP2007212712A JP4496241B2 JP 4496241 B2 JP4496241 B2 JP 4496241B2 JP 2007212712 A JP2007212712 A JP 2007212712A JP 2007212712 A JP2007212712 A JP 2007212712A JP 4496241 B2 JP4496241 B2 JP 4496241B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
adhesive layer
insulating
insulating adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007212712A
Other languages
English (en)
Other versions
JP2009049118A (ja
Inventor
良二 松嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007212712A priority Critical patent/JP4496241B2/ja
Priority to US12/191,574 priority patent/US7911045B2/en
Publication of JP2009049118A publication Critical patent/JP2009049118A/ja
Application granted granted Critical
Publication of JP4496241B2 publication Critical patent/JP4496241B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は半導体素子とそれを用いた半導体パッケージに関する。
半導体装置の小型化や高密度実装化等を実現するために、１つのパッケージ内に複数の半導体素子を積層して封止した積層型の半導体パッケージが実用化されている。積層型の半導体パッケージにおいて、複数の半導体素子は配線基板やリードフレーム等の回路基材上に接着剤層を介して順に積層される。各半導体素子の電極パッドは、回路基材の接続パッドと金属ワイヤを介して電気的に接続される。このような積層体を樹脂封止することによって、積層型の半導体パッケージが構成される。
半導体素子の表面は絶縁保護膜で覆われているものの、表面の外周部分には絶縁保護膜が形成されていないため、表面と側面との間の角部には半導体素子を構成する半導体基板や配線層等が露出している。このような半導体素子にワイヤボンディングを適用した場合、金属ワイヤは半導体素子の角部と接触しないようなループ高さを維持しつつワイヤリングする必要がある。積層型の半導体パッケージにおいては、複数の半導体素子の積層厚、ひいてはパッケージ厚さの削減が求められているものの、最上層の半導体素子に接続された金属ワイヤのループ高さがパッケージ厚さを厚くする要因となっている。
すなわち、最上層の半導体素子に接続される金属ワイヤは、必然的に複数の半導体素子の積層厚を超えた部分を通過するように配置される。このようなワイヤ形状を有する複数の半導体素子の積層体を樹脂封止する場合、封止樹脂の厚さは最上層の半導体素子に接続されたワイヤの形状分だけ厚くする必要がある。これがパッケージ厚さを厚くする要因となっている。さらに、ループ高さを保ってワイヤリングされた金属ワイヤは、樹脂封止時にワイヤ流れを起こしやすいという問題を有している。ワイヤ流れは隣接する異電位ワイヤ間の接触によるショート不良等を引起す要因となる。
特許文献１には半導体素子の角部と金属ワイヤとの接触を防止するために、半導体素子の電極形成面の一部と側面を覆うように樹脂ブロックを配置することが記載されている。樹脂ブロックは基板上に形成されるため、半導体素子を多段に積層する場合には金属ワイヤの半導体素子との接触防止効果を得ることができない。また、特許文献２にはフリップチップ実装用の半導体素子の側面や裏面（バンプ形成面とは反対側の面）に保護樹脂層を形成することが記載されている。ここではフリップチップ実装用の半導体素子を対象としているため、半導体素子を多段に積層することは考慮されていない。
特開２０００−３０７０３６号公報 特開２００１−２４４２８１号公報
本発明の目的は、複数の半導体素子を積層するにあたって、金属ワイヤ等による接続部材の高さを低くすることを可能にした半導体素子と、そのような半導体素子を用いることによって、封止材料の厚さひいてはパッケージ厚さを薄くすることを可能にした半導体パッケージを提供することにある。
本発明の態様に係る半導体素子は、半導体素子本体と、前記半導体素子本体の表面に配置された電極パッドと、前記電極パッドを露出させつつ、前記表面をその外周領域を除いて覆う絶縁保護膜と、前記半導体素子本体の裏面、側面および前記表面と前記側面との間の角部を少なくとも覆うように形成された絶縁性接着剤層とを具備することを特徴としている。
本発明の態様に係る半導体パッケージは、素子搭載部と接続部とを有する回路基材と、前記回路基材の前記素子搭載部上に積層されて搭載された、本発明の態様に係る半導体素子を複数備える半導体素子群であって、前記複数の半導体素子は前記絶縁性接着剤層を介して接着されている半導体素子群と、前記回路基材の前記接続部と前記複数の半導体素子の前記電極パッドとを電気的に接続する接続部材と、前記複数の半導体素子を前記接続部材と共に封止する封止部とを具備することを特徴としている。
本発明の態様に係る半導体素子は、半導体素子本体の裏面、側面および表面と側面との間の角部を絶縁性接着剤層で覆っているため、接続部材の高さを低くすることができる。その上で、絶縁性接着剤層を使用して複数の半導体素子を積層することができる。このような半導体素子を適用することによって、複数の半導体素子を積層して搭載した半導体パッケージの信頼性を保ちつつ、薄型化を実現することが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。図１および図２は本発明の実施形態による半導体素子の構成を示す図であり、図１は半導体素子の断面図、図２は図１の一部を拡大して示す断面図である。これらの図に示す半導体素子１は、半導体素子本体として半導体基板（Ｓｉ基板等）２を具備している。半導体基板２の表面２ａ側には電極パッド（Ａｌパッド等）３が配置されている。
半導体素子１を構成する半導体基板２は、チップリング４で囲われた素子領域５と、その外周部分に当たる外周領域６とを有している。外周領域６は半導体ウェーハを切断して半導体素子１を個片化する際のダイシング領域に相当する。半導体基板２の素子領域５内には、図示を省略したトランジスタ等を含む素子構造体が形成されている。さらに、半導体基板２の表面２ａ上には、多層配線膜やパッシベーション膜等を構成する積層膜７が形成されている。チップリング４は積層膜７内に設けられている。
積層膜７はＣｕ配線等の金属配線８と絶縁膜９とで構成された多層構造の配線層１０とパッシベーション層１１とを有している。金属配線８は素子領域５内に設けられており、その一端は電極パッド３と接続されている。言い換えると、Ａｌパッド等からなる電極パッド３は金属配線８上に形成されている。絶縁膜９は金属配線８の層間絶縁膜として機能するものであり、例えばＳｉＯx膜や低誘電率絶縁膜等で構成される。低誘電率絶縁膜はフッ素がドープされた酸化ケイ素（ＳｉＯＦ）、炭素がドープされた酸化ケイ素（ＳｉＯＣ）、有機シリカ、これらの多孔質体等で構成される。配線層１０上にはＳｉＯx膜やＳｉＮx膜等の絶縁膜で構成されたパッシベーション層１１が設けられている。
パッシベーション層１１上には絶縁保護膜（素子保護膜）１２としてポリイミド樹脂等からなる絶縁樹脂層が設けられている。これらパッシベーション層１１や絶縁保護膜１２は電極パッド３が半導体素子１の表面に露出するように形成されている。積層膜７を構成するパッシベーション層１１は半導体基板２の表面２ａ全体に形成されているが、絶縁保護膜１２は素子領域５を覆うように形成されている。すなわち、絶縁保護膜１２は半導体基板２の表面２ａのうち外周領域６を除く部分を覆うように形成されている。
このように、半導体基板２の外周領域６には絶縁保護膜１２が存在していない。これは外周領域６が半導体ウェーハのダイシング領域に相当するためである。外周領域（ダイシング領域）６まで絶縁保護膜（ポリイミド樹脂層等の絶縁樹脂層）１２が存在していると、半導体ウェーハをブレードダイシング（切断）する際に絶縁保護膜１２が剥離したり、またブレードが絶縁保護膜１２で目詰まりを起こして切断不良（チッピングや欠け等）が生じやすくなるためである。従来の半導体素子はこの状態でワイヤボンディングを実施していたため、ボンディングワイヤ（金属ワイヤ）は半導体素子の絶縁保護膜で覆われていない角部と接触しないようなループ高さを維持する必要があった。
上述したような点に対して、この実施形態の半導体素子１は半導体基板２の裏面２ｂ、側面２ｃ、および表面２ａのうちの絶縁保護膜１２が配置されていない部分（外周領域６）を覆うように形成された絶縁性接着剤層１３を有している。絶縁性接着剤層１３は少なくとも半導体基板２の裏面２ｂから側面２ｃと表面２ａとの間の角部までを覆うように形成されていればよい。半導体基板２の裏面２ｂに配置された絶縁性接着剤層１３は、後述するように半導体素子１を回路基材上に積層して搭載する際に、回路基材と半導体素子１との間の接着剤や半導体素子１間の接着剤として使用されるものである。
絶縁性接着剤層１３は５μｍ以上の厚さを有することが好ましい。絶縁性接着剤層１３の厚さが５μｍ未満であると、回路基材と半導体素子１との間の接着性や半導体素子１間の接着性が低下するおそれがある。絶縁性接着剤層１３を単に接着剤として使用する場合、その厚さが厚すぎると複数の半導体素子１の積層厚を厚くするだけであるため、絶縁性接着剤層１３の厚さは３０μｍ以下とすることが好ましい。典型的な絶縁性接着剤層１３の厚さは、例えば１０μｍである。絶縁性接着剤層１３にスペーサ層としての機能を持たせる場合には、その厚さは６０μｍ以下とすることが好ましい。この場合、絶縁性接着剤層１３の厚さは２０μｍ以上とすることが好ましい。絶縁性接着剤層１３の厚さは一様である必要はなく、例えば半導体基板２の裏面２ｂを覆う部分のみを厚くしてもよい。
この実施形態の半導体素子１においては、回路基材との接着剤や半導体素子１間の接着剤として用いられる絶縁性接着剤層１３を、半導体基板２の裏面のみならず、半導体基板２の側面２ｃや表面２ａの外周領域６（少なくとも側面２ｃと表面２ａとの間の角部）にまで形成している。従って、半導体素子１の表面は絶縁保護膜１２や絶縁性接着剤層１３で覆われており、さらに角部は絶縁性接着剤層１３で覆われている。絶縁性接着剤層１３は後に詳述するように、例えば接着性を有する熱硬化性絶縁樹脂で構成される。
半導体素子１の角部を絶縁性接着剤層１３で覆うことによって、電極パッド３と回路基材の接続部との間を電気的に接続する接続部材としてのボンディングワイヤ（金属ワイヤ）のループ高さを、半導体素子１の角部と接触しないように維持する必要がなくなる。金属ワイヤは積極的に半導体素子１の表面や角部と接触させることもできる。従って、電極パッド３に接続される金属ワイヤ（接続部材）のループ高さを抑え、低ルーピングでの配線が可能となる。具体的には、金属ワイヤを半導体素子１の表面に這わせることで、ループ高さは電極パッド３との接続部分の高さで規定される最小高さとすることができ、さらに接続高さを低くできればワイヤ径と同等とすることも可能である。
さらに、半導体素子１の表面を絶縁保護膜１２や絶縁性接着剤層１３で覆うと共に、側面も絶縁性接着剤層１３で覆うことで、電極パッド３との接続にワイヤボンディングに代えて、導電性樹脂の塗布層等を適用することも可能となる。すなわち、半導体素子１の表面や側面に導電性樹脂を直接塗布することができるため、導電性樹脂層で半導体素子１の電極パッド３と回路基材との間、また積層した半導体素子１の電極パッド３間を接続することが可能となる。電極パッド３との接続部材として金属ワイヤに代えて導電性樹脂層を適用することで、接続部材の高さをさらに低くすることができる。
上述したように、接続部材としての金属ワイヤのループ高さを低く抑えたり、また接続部材として導電性樹脂層を適用することによって、後述するように複数の半導体素子１を積層してパッケージングする場合の封止材料の厚さ、ひいては半導体パッケージの厚さを薄くすることができる。さらに、接続部材として金属ワイヤを用いる場合に、その少なくとも一部を半導体素子の表面に接触させることで、樹脂封止時のワイヤ流れを抑制することができる。これらによって、複数の半導体素子を積層して搭載した半導体パッケージの小型・薄型化、さらに高歩留化や高信頼性化等を実現することが可能となる。
次に、上述した半導体素子１の製造工程について説明する。まず、絶縁性接着剤層１３を除いて、通常の半導体素子の製造工程にしたがって半導体ウェーハを作製する。半導体ウェーハは、複数の素子領域と、これら素子領域を区画するように格子状に設けられたダイシング領域とを有している。各素子領域内にはトランジスタを含む集積回路や配線等が形成されている。半導体ウェーハの表面には積層膜７や絶縁保護膜１２が形成されている。絶縁保護膜１２は前述したように素子領域内に形成されている。
図３Ａに示すように、ダイシングブレード２１を用いて半導体ウェーハ２２をダイシング領域に沿ってハーフダイシングする。ハーフダイシングは半導体ウェーハ２２の表面（素子形成面）２２ａ側からダイシングブレード２１で溝２３を形成し、この溝２３の深さが半導体ウェーハ２２の厚さの範囲内となるように実施される。次いで、図３Ｂに示すように、溝２３を形成した半導体ウェーハ２２の表面２２ａに保護テープ２４を貼りつける。この後、図３Ｃに示すように、半導体ウェーハ２２の裏面２２ｂを砥石２５で研削する。裏面研削は半導体ウェーハ２２の表面２２ａ側から形成した溝２３に達するまで行われる。半導体ウェーハ２２の裏面２２ｂは必要に応じてバフ等で研磨される。
表面２２ａ側から溝２３を形成した半導体ウェーハ２２の裏面２２ｂを、溝２３に達するまで研削（裏面研削）することによって、複数の素子領域がそれぞれ半導体素子１として個片化される。この段階では複数の半導体素子１はそれぞれ保護テープ２４に保持されているため、全体としてはウェーハ形状を保っている。この状態を図４に示す。保護テープ２４は複数の半導体素子１の表面側をそれぞれ保持している。隣接する半導体素子１の間には、ハーフダイシングで形成した溝２３の幅に相当する空間２６が存在している。さらに、半導体素子１の表面と保護テープ２４との間にも、絶縁保護膜１２が存在していない部分に対応して空間２７が存在している。
次に、図５Ａに示すように、保護テープ２４に保持されてウェーハ形状を保っている複数の半導体素子１を、絶縁性接着剤層１３を成形するための金型２８内に配置する。絶縁性接着剤層１３の成形には、例えばコンプレッション成形のようなモールド成形が適用される。ウェーハ形状が保持された複数の半導体素子１は、その表面（集積回路や電極の形成面）が上方を向くように金型２８内に配置される。なお、絶縁性接着剤層１３の形成にはモールド成形に代えて、液状の絶縁性接着剤の塗布等を適用することも可能である。
複数の半導体素子１を配置した金型２８内に、絶縁性接着剤層１３の形成材料となる絶縁樹脂材料２９を投入した後、図５Ｂに示すように金型２８を閉じて、絶縁樹脂材料２９に応じた圧力と温度を加えて成型する。絶縁性接着剤層１３の形成材料となる絶縁樹脂材料２９としては、例えばエポキシ樹脂のような接着性を有する熱硬化性絶縁樹脂が用いられる。なお、成形性や接着性を満足していれば、絶縁樹脂材料２９としてアクリル樹脂のような熱可塑性絶縁樹脂や紫外線硬化型の絶縁樹脂等を使用してもよい。
圧力と温度が加えられた絶縁樹脂材料２９は、図６に示すように、半導体素子１の裏面を覆うように層状に成形されると同時に、隣接する半導体素子１間の空間２６や半導体素子１の表面と保護テープ２４との間の空間２７に充填される。このようにして、ウェーハ形状が保持された複数の半導体素子１の所定面を絶縁樹脂材料２９で被覆（封止）することによって、半導体素子１の裏面、側面、および表面のうちの絶縁保護膜１２が形成されていない部分を覆う絶縁性接着剤層１３が形成される。
絶縁樹脂材料２９として熱硬化性絶縁樹脂を用いる場合には、絶縁性接着剤層１３が回路基材への実装工程で接着剤として機能するように、半硬化状態（Ｂステージ）の熱硬化性絶縁樹脂層を形成する。このように、半導体素子１の段階における絶縁性接着剤層１３は、半硬化状態の熱硬化性絶縁樹脂層を備えている。絶縁樹脂材料２９として熱可塑性絶縁樹脂を使用する場合には、半導体素子１の絶縁性接着剤層１３は熱可塑性絶縁樹脂層を備えており、絶縁樹脂材料２９として紫外線硬化型絶縁樹脂を使用する場合には、半導体素子１の絶縁性接着剤１３は硬化前の紫外線硬化型絶縁樹脂層を備えている。
次に、保護テープ２４に保持されて、かつ絶縁性接着剤層１３（絶縁樹脂材料２９）で覆われた複数の半導体素子１を、金型２８から取り出した後、図７Ａに示すようにダイシングテープ３０に貼り付ける。ダイシングテープ３０は複数の半導体素子１の絶縁性接着剤層１３で覆われた裏面側に貼り付けられる。複数の半導体素子１をダイシングテープ３０に貼り付けた後に、表面側の保護テープ２４を剥離する。この後、図７Ｂに示すように、隣接する半導体素子１間に存在する絶縁性接着剤層１３をブレード３１で切断することによって、複数の半導体素子１をそれぞれ個片化する。図７Ｂにおいて、符号３２はブレード３１による切断溝を示している。
このようにして、表面の大部分（素子領域）が絶縁保護膜１２で被覆され、かつ絶縁保護膜１２で被覆されていない部分（外周領域）、裏面および側面を絶縁性接着剤層１３で覆った半導体素子１が作製される。この状態を図８に示す。絶縁性接着剤層１３を切断するブレード３１には、ダイシングブレード２１より刃厚が薄いものを使用する。これによって、半導体素子１の側面も絶縁性接着剤層１３で覆われた状態を維持することができる。絶縁性接着剤層１３の切断には、レーザ加工等を適用することも可能である。
次に、本発明の実施形態による半導体パッケージについて、図９ないし図１１を参照して説明する。図９は第１の実施形態によるスタック型マルチチップ構造の半導体パッケージの構成を示す断面図である。同図に示す半導体パッケージ４１は、素子搭載用の回路基材として回路基板４２を有している。回路基板４２は半導体素子を搭載することが可能で、かつ表面や内部に設けられた配線網を有するものであればよい。回路基材はリードフレームのような素子搭載部と回路部とを一体化したものであってもよい。
回路基板４２を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板を適用することができる。回路基板４２の具体例としては、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線基板が挙げられる。回路基板４２の下面側には外部接続端子４３が設けられている。ここではＢＧＡパッケージを示しているため、回路基板４２の下面に外部接続端子４３として半田バンプが設けられている。半導体パッケージ４１はＬＧＡパッケージ等にも適用可能であり、この場合には外部接続端子４３として金属ランドが適用される。
回路基板４２の上面には素子搭載部が設けられており、その周囲には外部接続端子４３と配線網を介して電気的に接続された接続パッド４４が設けられている。接続パッド４４はワイヤボンディング時の接続部、導電性樹脂層との接続部等となる。回路基板４２の素子搭載部には複数の半導体素子１が積層されて搭載されており、半導体素子群４５を構成している。図９は４個の半導体素子１Ａ〜１Ｄを階段状に積層した状態を示している。
第１ないし第４の半導体素子１Ａ〜１Ｄには前述した実施形態の半導体素子１が適用されており、その裏面、側面、および表面のうちの絶縁保護膜１２が形成されていない部分（外周領域）には絶縁性接着剤層１３が形成されている。第１の半導体素子１Ａはその裏面側に存在する絶縁性接着剤層１３を介して回路基板４２の素子搭載部と接着されている。第２の半導体素子１Ｂはその裏面側に存在する絶縁性接着剤層１３を介して第１の半導体素子１Ａと接着されている。第３および第４の半導体素子１Ｃ、１Ｄも同様であり、絶縁性接着剤層１３を介して下層側の半導体素子１Ｂ、１Ｃと接着されている。
第１ないし第４の半導体素子１Ａ〜１Ｄの具体例としては、例えばＮＡＮＤ型フラッシュメモリのような半導体メモリ素子が挙げられる。これら多段に積層された半導体素子上、具体的には最上層の半導体素子１Ｄ上には、必要に応じてコントローラ素子等を積層してもよい。半導体素子群４５を構成する半導体素子１の数は複数個（少なくとも２個）であればよく、４個に限られるものではない。半導体素子群４５は２個または３個、あるいは５個以上の半導体素子１で構成してもよい。
第１ないし第４の半導体素子１Ａ〜１Ｄに設けられた電極パッド３Ａ〜３Ｄは、それぞれ半導体素子１の外形の一辺（例えば一方の長辺）に沿って配列されている。すなわち、第１ないし第４の半導体素子１Ａ〜１Ｄはそれぞれ片側パッド構造を有している。片側パッド構造を有する第１ないし第４の半導体素子１Ａ〜１Ｄは、各電極パッド３Ａ〜３Ｄが露出するように階段状に積層されている。例えば、半導体素子１が長辺片側パッド構造を有する場合、第１ないし第４の半導体素子１Ａ〜１Ｄの短辺を揃え、かつ電極パッド３Ａ〜３Ｄが露出するように長辺をずらして積層される。
第１ないし第４の半導体素子１Ａ〜１Ｄの電極パッド３Ａ〜３Ｄは、配線基板４２の接続パッド４４と金属ワイヤ４６を介して電気的に接続されている。各電極パッド３Ａ〜３Ｄの電気特性や信号特性等が等しい場合には、積層された半導体素子１Ａ〜１Ｄの電極パッド３Ａ〜３Ｄを金属ワイヤ４６で順に接続することができる。この場合の金属ワイヤ４６は個々にボンディンク工程を実施して接続してもよいし、１本の金属ワイヤ４６で電極パッド３Ａ〜３Ｄを順に接続してもよい。
金属ワイヤ４６は例えばリバースボンディングを適用して接続されている。すなわち、電極パッド３上には図示を省略した金属バンプが予め形成されている。金属ワイヤ４６の一端は回路基板４２の接続パッド４４にボール接続されており、他端は電極パッド３上に形成された金属バンプに接続されている。そして、回路基板４２上に積層された複数の半導体素子１Ａ〜１Ｄを、金属ワイヤ４６と共に樹脂封止部４７で封止することよって、積層構造を有する半導体パッケージ４１が構成される。樹脂封止部４７には一般的なエポキシ樹脂等が用いられ、その形成にはトランスファー成形等が適用される。
図１０は４個の半導体素子１Ａ〜１Ｄを階段状に積層し、さらにその上にスペーサ４８を介して４個の半導体素子１Ｅ〜１Ｈを反対方向に階段状に積層した状態を示している。図１０に示す半導体パッケージ４１において、第１ないし第４の半導体素子１Ａ〜１Ｄは各電極パッド３Ａ〜３Ｄが露出するように階段状に積層されており、第５ないし第８の半導体素子１Ｅ〜１Ｈは各電極パッド３Ｅ〜３Ｈが露出するように、第１ないし第４の半導体素子１Ａ〜１Ｄとは反対方向に階段状に積層されている。
この場合にも図９と同様に、第１の半導体素子１Ａはその裏面側に存在する絶縁性接着剤層１３を介して回路基板４２の素子搭載部に接着される。第２ないし第４の半導体素子１Ｂ〜１Ｄはその裏面側に存在する絶縁性接着剤層１３を介して下層側の半導体素子と接着される。第４の半導体素子１Ｅはその裏面側に存在する絶縁性接着剤層１３を介してスペーサ４８に接着され、第５ないし第８の半導体素子１Ｅ〜１Ｈはその裏面側に存在する絶縁性接着剤層１３を介して下層側の半導体素子と接着される。
第１ないし第４の半導体素子１Ａ〜１Ｄの電極パッド３Ａ〜３Ｄは第１の金属ワイヤ４６Ａを介して第１の接続パッド４４Ａと接続され、第５ないし第８の半導体素子１Ｅ〜１Ｈの電極パッド３Ｅ〜３Ｈは第２の金属ワイヤ４６Ｂを介して第２の接続パッド４４Ｂと接続されている。第１ないし第４の半導体素子１Ａ〜１Ｄの電極パッド３Ａ〜３Ｄのうち、電気特性や信号特性が等しい電極パッド３Ａ〜３Ｄは第１の金属ワイヤ４６Ａで順に接続されている。第５ないし第８の半導体素子１Ｅ〜１Ｈも同様であり、電気特性や信号特性が等しい電極パッド３Ｅ〜３Ｈは第２の金属ワイヤ４６Ｂで順に接続されている。
上述した半導体パッケージ４１においては、半導体素子１の裏面のみならず、側面や表面の外周領域も絶縁性接着剤層１３で覆われているため、金属ワイヤ４７のループ高さを半導体素子１の角部と接触しないように維持する必要がない。従って、金属ワイヤ４６のループ高さを極力低くすることができる。特に、最上段に位置する半導体素子１に接続された金属ワイヤ４６のループ高さは樹脂封止部４７の厚さ、ひいては半導体パッケージ４１の厚さに影響を及ぼすが、これを低くすることで半導体パッケージ４１の厚さ自体を薄くすることが可能となる。すなわち、複数の半導体素子１を積層して搭載した半導体パッケージ４１の小型・薄型化、さらに高歩留化や高信頼性化等を実現することができる。
さらに、金属ワイヤ４７は半導体素子１の表面に存在する絶縁保護膜１２や絶縁性接着剤層１３に接触させることができるため、トランスファー成形等を適用して樹脂封止部４７を形成する際の樹脂流によるワイヤ流れを防止することができる。これは金属ワイヤ４６を絶縁保護膜１２や絶縁性接着剤層１３に接触させることで、樹脂流に対する抵抗力が向上することに加えて、金属ワイヤ４６のワイヤ立ち上り部が転倒しにくくなることによる。そして、金属ワイヤ４６のワイヤ流れを防ぐことによって、異電位ワイヤ間の接触によるショート不良の発生等を抑制することができる。従って、積層構造を有する半導体パッケージ４１の製造歩留りや信頼性をさらに高めることが可能となる。
図９や図１０では電極パッド３と接続パッド４４との間を電気的に接続する接続部材として金属ワイヤ４６を用いているが、接続部材はこれに限られるものではない。前述したように、半導体素子１の表面は絶縁保護膜１２や絶縁性接着剤層１３で覆われていると共に、側面も絶縁性接着剤層１３で覆われているため、電極パッド３と接続パッド４４との間に導電性樹脂の塗布層を形成することができる。このように、接続部材には導電性樹脂の塗布層等を適用することも可能であり、この場合には接続部材の高さをさらに低くすることができる。従って、複数の半導体素子１を積層して搭載した半導体パッケージ４１の小型・薄型化、さらに高歩留化や高信頼性化等を実現することが可能となる。
上述した実施形態の半導体パッケージ４１は、例えば以下のようにして作製される。まず、図１１Ａに示すように、回路基板４２上に第１の半導体素子１Ａを配置し、さらにその上に第２の半導体素子１Ｂを階段状に配置する。同様に、第２の半導体素子１Ｂ上に第３および第４の半導体素子１Ｃ、１Ｄを順に配置する。次いで、図１１Ｂに示すように、回路基板４２上に第１ないし第４の半導体素子１Ａ〜１Ｄを積層した積層物を熱処理して、回路基板４２と第１の半導体素子１Ａとの間、および各半導体素子１間を接着する。
回路基板４２と第１の半導体素子１Ａとの間、および各半導体素子１間の接着は、半導体素子１の裏面に設けられた絶縁性接着剤層１３により実施される。絶縁性接着剤層１３に半硬化状態の熱硬化性絶縁樹脂を適用した場合、接着後の絶縁性接着剤層１３は硬化状態（Ｃステージ）の絶縁樹脂となる。このように、半導体パッケージ４１を作製した段階においては、半導体素子１は硬化状態（Ｃステージ）の絶縁樹脂層（絶縁性接着剤層）１３を介して回路基板４２もしくは隣接する半導体素子１と接着されている。
次いで、図１１Ｃに示すように、回路基板４２の接続パッド４４と各半導体素子１Ａ〜１Ｄの電極パッド３Ａ〜３Ｄとを金属ワイヤ４６で電気的に接続する。接続部材として導電性樹脂を用いる場合には、回路基板４２の接続パッド４４と各半導体素子１Ａ〜１Ｄの電極パッド３Ａ〜３Ｄとを電気的に接続するように、半導体素子１の表面（絶縁保護膜１２および絶縁性接着剤層１３で覆われた表面）および側面（絶縁性接着剤層１３で覆われた側面）、さらに回路基板４２の表面に導電性樹脂を塗布する。導電性樹脂の塗布にはディスペンサ等が用いられる。この後、樹脂封止工程や外部接続端子の形成工程を経ることによって、半導体パッケージ４１が作製される。
次に、本発明の第２の実施形態による半導体パッケージについて、図１２および図１３を参照して説明する。図１２は第２の実施形態による半導体パッケージの構成を示す断面図である。図１２に示す半導体パッケージ５１は、第１の実施形態と同様に回路基材として配線基板５２を有している。配線基板５２の構成は第１の実施形態と同様である。配線基板５２の下面側には外部接続端子５３として半田バンプ等が設けられている。
回路基板５２の上面には素子搭載部が設けられており、その周囲には外部接続端子５３と配線網を介して電気的に接続された接続パッド５４が設けられている。回路基板５２の素子搭載部には複数の半導体素子１が積層されて搭載されており、半導体素子群５５を構成している。図１２は４個の半導体素子１Ａ〜１Ｄを積層した状態を示しているが、半導体素子１の積層数はこれに限らず、複数個（２個以上）であればよい。第１ないし第４の半導体素子１Ａ〜１Ｄは矩形状でかつ同一の形状を有し、それぞれ長辺および短辺を揃えて積層されている。回路基板５２に対する素子占有面積が最小となるように、第１ないし第４の半導体素子１Ａ〜１Ｄはそれぞれ各辺を揃えて積層されている。
第１ないし第４の半導体素子１Ａ〜１Ｄの電極パッド３Ａ〜３Ｄは、回路基板５２の接続パッド５４と第１ないし第４の金属ワイヤ５６Ａ〜５６Ｄを介して電気的に接続されている。金属ワイヤ５６には一般的なＡｕワイヤやＣｕワイヤ等の金属細線が用いられる。金属ワイヤ５６はループ高さを低減することが可能な逆ボンディングを適用してワイヤボンディングすることが好ましい。すなわち、電極パッド３上に予め金属バンプを形成しておき、金属ワイヤ５６の一端を接続パッド５４にボール接続し、他端を電極パッド３上に形成された金属バンプに接続することが好ましい。
第１ないし第４の半導体素子１Ａ〜１Ｄは各辺を揃えて積層されているため、第１ないし第３の半導体素子１Ａ、１Ｂ、１Ｃに接続された第１ないし第３の金属ワイヤ５６Ａ、５６Ｂ、５６Ｃにはそれぞれ上段側の半導体素子１が干渉する。そこで、第１の金属ワイヤ５６Ａの電極パッド３Ａとの接続側端部（素子側端部）は、上段に位置する第２の半導体素子１Ｂの絶縁性接着剤層１３内に埋め込まれている。同様に、第２および第３の金属ワイヤ５６Ｂ、５６Ｃの素子側端部は、それぞれ上段に位置する第３および第４の半導体素子１Ｃ、１Ｄの絶縁性接着剤層１３内に埋め込まれている。
第１ないし第３の金属ワイヤ５６Ａ、５６Ｂ、５６Ｃの素子側端部が埋め込まれる第２ないし第４の半導体素子１Ｂ、１Ｃ、１Ｄの絶縁性接着剤層１３は、スペーサ層としての機能を併せ持つものである。前述した実施形態と同様に、金属ワイヤ５６は半導体素子１の表面（絶縁保護膜１２および絶縁性接着剤層１３で覆われた表面）を這わせることができるため、その高さを極力低くすることができる。このことは、第１ないし第３の半導体素子１Ａ、１Ｂ、１Ｃに接続された金属ワイヤ５６Ａ、５６Ｂ、５６Ｃについては埋め込みに必要な厚さを薄くできることを意味し、最上段の第４の半導体素子１Ｄに接続された金属ワイヤ５６Ｄについては樹脂封止厚を薄くできることを意味する。
スペーサ層として機能させる絶縁性接着剤層１３の厚さは、ループ高さを維持する必要があった従来装置の金属ワイヤを埋め込む場合に比べて薄くすることができる。具体的には、スペーサ層として機能する絶縁性接着剤層１３の厚さは６０μｍ以下とすることができる。ただし、あまり薄くしすぎるとスペーサ層としての機能が低下するため、絶縁性接着剤層１３の厚さは３０μｍ以上とすることが好ましい。さらに、第１ないし第４の半導体素子１Ａ〜１Ｄを金属ワイヤ５６Ａ〜５６Ｄと共に封止する樹脂封止部５７の厚さを薄くすることができる。従って、複数の半導体素子１を積層して搭載した半導体パッケージ５１の小型・薄型化、さらに高歩留化や高信頼性化等を実現することが可能となる。
この実施形態の半導体パッケージ５１は、例えば以下のようにして作製される。まず、図１３Ａに示すように、回路基板５２上に第１の半導体素子１Ａを接着する。第１の半導体素子１Ａはその裏面に設けられた絶縁性接着剤層１３を介して回路基板５２と接着される。続いて、回路基板５２の接続パッド５４と第１の半導体素子１Ａの電極パッド３Ａとを第１の金属ワイヤ５６Ａで電気的に接続する。次いで、図１３Ｂに示すように、第１の半導体素子１Ａ上に第２の半導体素子１Ｂを接着する。第２の半導体素子１Ｂはその裏面に設けられた絶縁性接着剤層１３を介して第１の半導体素子１Ａと接着される。
この際、第１の半導体素子１Ａに接続された第１の金属ワイヤ５６Ａの素子側端部は、接着工程時に軟化もしくは溶融した第２の半導体素子１Ｂの絶縁性接着剤層１３内に埋め込まれる。第１の金属ワイヤ５６Ａは第２の半導体素子１Ｂを接着する際の圧力で、第１の半導体素子１Ａの表面と接触しつつ、第２の半導体素子１Ｂの絶縁性接着剤層１３内に埋め込まれる。同様にして、第２の金属ワイヤ５６Ｂの接続、第３および第４の半導体素子１Ｃ、１Ｄの接着、および第３および第４の金属ワイヤ５６Ｃ、５６Ｄの接続を実施する。この後、樹脂封止工程や外部接続端子の形成工程を経ることによって、小型・薄型で信頼性に優れた半導体パッケージ５１が作製される。
なお、本発明は上記した各実施形態に限定されるものではなく、積層して回路基材上に搭載される各種構造の半導体素子、さらに回路基材上に複数の半導体素子を積層して搭載した各種構造の半導体パッケージに適用することができる。そのような半導体素子や半導体パッケージについても、本発明に含まれるものである。本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の実施形態による半導体素子を示す断面図である。 図１に示す半導体素子の一部を拡大して示す断面図である。 図１に示す半導体素子の製造工程における半導体ウェーハのダイシング状態を示す断面図である。 図１に示す半導体素子の製造工程における半導体ウェーハへの保護テープの貼り付け状態を示す断面図である。 図１に示す半導体素子の製造工程における半導体ウェーハの裏面研削状態を示す断面図である。 半導体ウェーハの裏面研削後の状態を示す断面図である。 図１に示す半導体素子の製造工程における絶縁性接着剤層の形成工程を示す断面図である。 図１に示す半導体素子の製造工程における絶縁性接着剤層の形成状態を示す断面図である。 絶縁性接着剤層を形成した後の半導体ウェーハの状態を示す断面図である。 図１に示す半導体素子の製造工程における絶縁性接着剤層を切断するためのダイシングテープの貼り付け状態を示す断面図である。 図１に示す半導体素子の製造工程における絶縁性接着剤層の切断状態を示す断面図である。 絶縁性接着剤層を切断した後の半導体ウェーハの状態を示す断面図である。 本発明の第１の実施形態による半導体パッケージを示す断面図である。 図９に示す半導体パッケージの変形例を断面図である。 図９に示す半導体パッケージの製造工程における回路基板上に第１の半導体素子を配置した状態を示す図である。 図９に示す半導体パッケージの製造工程における回路基板上に複数の半導体素子を接着した状態を示す図である。 図９に示す半導体パッケージの製造工程における複数の半導体素子へのワイヤボンディング工程を示す断面図である。 本発明の第２の実施形態による半導体パッケージを示す断面図である。 図１２に示す半導体パッケージの製造工程における回路基板上に接着された第１の半導体素子にワイヤボンディングを実施した状態を示す断面図である。 図１２に示す半導体パッケージの製造工程における第１の半導体素子上に第２の半導体素子を接着した状態を示す図である。
符号の説明
１…半導体素子、２…半導体基板、２ａ…表面、２ｂ…裏面、２ｃ…側面、３…電極パッド、５…素子領域、６…外周領域（ダイシング領域）、７…積層膜、１２…絶縁保護膜、１３…絶縁性接着剤層、４１，５１…半導体パッケージ、４２，５２…回路基板、４４，５４…接続パッド、４５，５５…半導体素子群、４６，５６…金属ワイヤ、４７，５７…樹脂封止部。

Claims (4)

  1. 半導体素子本体と，
    前記半導体素子本体の表面に配置された電極パッドと，
    前記電極パッドを露出させつつ，前記表面をその外周領域を除いて覆う絶縁保護膜と，
    前記半導体素子本体の裏面，側面および前記表面と前記側面との間の角部を少なくとも覆うように形成された絶縁性接着剤層と，
    を具備し，
    前記絶縁性接着剤層は前記絶縁保護膜で覆われていない前記表面の外周領域まで覆うように形成されていることを特徴とする半導体素子。
  2. 請求項１記載の半導体素子において，
    前記絶縁性接着剤層は半硬化状態の熱硬化性絶縁樹脂層を備えることを特徴とする半導体素子。
  3. 素子搭載部と接続部とを有する回路基材と，
    前記回路基材の前記素子搭載部上に，前記裏面が前記回路基材の方を向くように積層されて搭載された，請求項１記載の半導体素子を複数備える半導体素子群であって，前記複数の半導体素子は前記絶縁性接着剤層を介して接着されている半導体素子群と，
    前記回路基材の前記接続部と前記複数の半導体素子の前記電極パッドとを電気的に接続する接続部材と，
    前記複数の半導体素子を前記接続部材と共に封止する封止部と，
    を具備し，
    前記絶縁性接着剤層は硬化状態であることを特徴とする半導体パッケージ。
  4. 請求項３記載の半導体パッケージにおいて，
    前記複数の半導体素子は前記電極パッドを露出させるように階段状に積層されていることを特徴とする半導体パッケージ。
JP2007212712A 2007-08-17 2007-08-17 半導体素子とそれを用いた半導体パッケージ Expired - Fee Related JP4496241B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007212712A JP4496241B2 (ja) 2007-08-17 2007-08-17 半導体素子とそれを用いた半導体パッケージ
US12/191,574 US7911045B2 (en) 2007-08-17 2008-08-14 Semiconductor element and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007212712A JP4496241B2 (ja) 2007-08-17 2007-08-17 半導体素子とそれを用いた半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2009049118A JP2009049118A (ja) 2009-03-05
JP4496241B2 true JP4496241B2 (ja) 2010-07-07

Family

ID=40501086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007212712A Expired - Fee Related JP4496241B2 (ja) 2007-08-17 2007-08-17 半導体素子とそれを用いた半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4496241B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
KR20110138789A (ko) * 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지
JP2012054397A (ja) 2010-09-01 2012-03-15 Toshiba Corp 半導体素子およびその製造方法、半導体装置
JP5289484B2 (ja) * 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
JP5912616B2 (ja) 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
US11764126B2 (en) * 2018-11-12 2023-09-19 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302164A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JPH11219962A (ja) * 1998-01-30 1999-08-10 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2001168132A (ja) * 1999-12-08 2001-06-22 Rohm Co Ltd 半導体電子部品
JP2004253422A (ja) * 2003-02-18 2004-09-09 Renesas Technology Corp 半導体装置
JP2007194491A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置、インタポーザチップ、および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302164A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JPH11219962A (ja) * 1998-01-30 1999-08-10 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2001168132A (ja) * 1999-12-08 2001-06-22 Rohm Co Ltd 半導体電子部品
JP2004253422A (ja) * 2003-02-18 2004-09-09 Renesas Technology Corp 半導体装置
JP2007194491A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置、インタポーザチップ、および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009049118A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
US7911045B2 (en) Semiconductor element and semiconductor device
US8941246B2 (en) Semiconductor device and manufacturing method thereof
JP4998268B2 (ja) 半導体装置及びその製造方法
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP5280014B2 (ja) 半導体装置及びその製造方法
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
JP2005183923A (ja) 半導体装置およびその製造方法
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP2009044110A (ja) 半導体装置及びその製造方法
JP2004312008A (ja) 半導体マルチチップパッケージ及びその製造方法
KR20200024499A (ko) 브리지 다이를 포함하는 스택 패키지
JP2011003715A (ja) 半導体装置
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
JP4496241B2 (ja) 半導体素子とそれを用いた半導体パッケージ
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
JP2000031309A (ja) チップスタックパッケ―ジ
JP2003188263A (ja) 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP4435187B2 (ja) 積層型半導体装置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP2007214238A (ja) 半導体装置およびその製造方法
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
JP2005167286A (ja) 半導体装置およびその製造方法
KR100610916B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R151 Written notification of patent or utility model registration

Ref document number: 4496241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees