CN102412241B - 半导体芯片封装件及其制造方法 - Google Patents

半导体芯片封装件及其制造方法 Download PDF

Info

Publication number
CN102412241B
CN102412241B CN201110375005.9A CN201110375005A CN102412241B CN 102412241 B CN102412241 B CN 102412241B CN 201110375005 A CN201110375005 A CN 201110375005A CN 102412241 B CN102412241 B CN 102412241B
Authority
CN
China
Prior art keywords
semiconductor chip
substrate
pad
projection
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110375005.9A
Other languages
English (en)
Other versions
CN102412241A (zh
Inventor
徐磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201110375005.9A priority Critical patent/CN102412241B/zh
Publication of CN102412241A publication Critical patent/CN102412241A/zh
Application granted granted Critical
Publication of CN102412241B publication Critical patent/CN102412241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明提供一种半导体芯片封装件及其制造方法。所述半导体芯片封装件包括：基板；第一半导体芯片，通过引线键合方式安装在基板上，第一半导体芯片的输入输出端通过多条键合引线电连接到基板的焊盘；第二半导体芯片，通过倒装芯片方式安装在基板上，第二半导体芯片的输入输出端通过多个连接突起电连接到基板的焊盘；包封材料层，包封第一半导体芯片和第二半导体芯片，其中，所述多条键合引线中的至少一条键合引线与所述多个连接突起中的至少一个连接突起结合到基板的同一焊盘。因此，可以简化半导体芯片封装件的制造工艺，节约制造成本，缩小制造出的半导体芯片封装件的体积，提高制造出的半导体芯片封装件的可靠性。

Description

半导体芯片封装件及其制造方法
技术领域
本发明总地涉及半导体芯片封装件制造领域，更具体地讲，本发明涉及一种半导体芯片封装件和该半导体芯片封装件的制造方法。
背景技术
在传统的多芯片封装件中，将多个半导体芯片安装在基板上，并采用包封材料来包封这些半导体芯片，以形成具有多个半导体芯片的封装件。通常，采用引线键合方式或倒装芯片方式来将半导体芯片安装在基板上。
图6是示出根据现有技术的半导体芯片封装件的示意性剖视图，如图6中所示，现有技术中的半导体芯片封装件包括采用引线键合方式安装在基板上的下部半导体芯片，以及采用倒装芯片方式安装在下部半导体芯片上的上部半导体芯片。因此，在下部半导体芯片的将要安装上部半导体芯片的表面上需要形成再布线层。此外，为了将上部半导体芯片的输入输出端分别电连接到基板，在进行下部半导体芯片的引线键合时，需要连接在再布线层和基板之间的额外的键合引线。因此，需要增加键合引线的数量，并相应地需要更精密的引线键合设备来执行引线键合，以保证不会出现电短路的情况。
图7A是示出根据现有技术的采用普通的引线键合方式安装在基板上的半导体芯片的示意性透视图，图7B是示出了图7A中的键合引线与基板的焊盘结合的部分的示意性俯视图和示意性侧视图。如图7A和图7B中所示，可以将芯片2放置在基板1上，芯片2可以通过键合引线4电连接到基板1的焊盘5上。标号3指示键合引线4的第一键合点位置，标号6指示键合引线4的第二键合点位置。如图7B中所示，在第二键合点位置处，键合引线的与基板的焊盘结合的部分成C字形，标号W1指示C字形的结合部分的宽度，标号W2指示基板的焊盘的宽度，标号P1指示基板1的焊盘5的节距。
图7C是示出根据现有技术的采用超精细节距针脚式结合的引线键合方式所形成的键合引线与基板的焊盘结合的部分的示意性俯视图和示意性侧视图。如图7C中所示，在超精细节距针脚式结合的引线键合方式的情况下，基板的焊盘的节距P2小于图7B中所示的节距P1，宽度W4小于图7B中所示的宽度W2，所形成的C字形的结合部分的宽度W3也小于图7B中所示的宽度W1。因此，可以通过这样的超精细节距针脚式结合的引线键合方式设置数量比图7A和图7B中所示的采用普通的引线键合方式设置在半导体芯片与基板之间的键合引线的数量更多的键合引线。然而，图7C中示出的C字形的结合部分的尺寸小于图7B中示出的C字形的结合部分的尺寸，因此，键合引线与基板的焊盘之间的结合可能这样的结合部分的尺寸的缩小而变得不牢固。因此，在现有技术中，可以在C字形的结合部分处设置另外的保护突起，如图7D中所示，来增加键合引线与基板的焊盘之间的结合力，以保护并提高在第二键合点处形成的键合引线与基板上的焊盘之间的结合的稳定性。
发明内容
本发明的示例性实施例的目的在于克服在现有技术中的上述和其他缺点。为此，本发明的示例性实施例提供一种半导体芯片封装件及其制造方法。
根据本发明的示例性实施例，一种半导体芯片封装件可以包括：基板；第一半导体芯片，通过引线键合方式安装在基板上，第一半导体芯片的输入输出端通过多条键合引线电连接到基板的焊盘；第二半导体芯片，通过倒装芯片方式安装在基板上，第二半导体芯片的输入输出端通过多个连接突起电连接到基板的焊盘；包封材料层，包封第一半导体芯片和第二半导体芯片，其中，所述多条键合引线中的至少一条键合引线与所述多个连接突起中的至少一个连接突起结合到基板的同一焊盘。
所述至少一条键合引线可以通过超精细节距针脚式结合方式结合到所述同一焊盘。
所述至少一个连接突起可以包括焊球和顶部上覆盖有焊料层的金属柱中的至少一种。
所述至少一个连接突起可以通过回流焊接方式结合到所述同一焊盘。
所述至少一个连接突起可以包括与第二半导体芯片电绝缘的虚设连接突起。
所述至少一个连接突起的尺寸可以与其他的连接突起的尺寸不同。
第一半导体芯片可以设置在基板的表面上，第一半导体芯片的输入输出端可以通过引线键合方式电连接到基板的表面上的焊盘。第二半导体芯片可以设置在第一半导体芯片的一侧，第二半导体芯片的输入输出端可以通过倒装芯片方式电连接到基板的表面上的焊盘。
包封材料层可以具有填充在第一半导体芯片和设置在第一半导体芯片的一侧处的第二半导体芯片之间的一部分。
基板可以具有凹槽。第一半导体芯片可以设置在基板的凹槽中，第一半导体芯片的输入输出端可以通过引线键合方式电连接到基板的表面上的焊盘。第二半导体芯片可以设置在第一半导体芯片的上方以与第一半导体芯片叠置，第二半导体芯片的输入输出端可以通过倒装芯片方式电连接到基板的表面上的焊盘。
包封材料层可以具有填充在第一半导体芯片和设置在第一半导体芯片的上方以与第一半导体芯片叠置的第二半导体芯片之间的一部分。
根据本发明的示例性实施例，一种半导体芯片封装件的制造方法可以包括下述步骤：准备基板；通过引线键合方式将第一半导体芯片安装在基板上，其中，第一半导体芯片的输入输出端通过多条键合引线电连接到基板的焊盘；通过倒装芯片方式将第二半导体芯片安装在基板上，其中，第二半导体芯片的输入输出端通过多个连接突起电连接到基板的焊盘；形成包封材料层，以包封第一半导体芯片和第二半导体芯片，其中，所述多条键合引线中的至少一条键合引线与所述多个连接突起中的至少一个连接突起结合到基板的同一焊盘。
可以通过超精细节距针脚式结合方式将所述至少一条键合引线结合到所述同一焊盘。
所述至少一个连接突起可以包括焊球和顶部上覆盖有焊料层的金属柱中的至少一种。
通过回流焊接方式可以将所述至少一个连接突起结合到所述同一焊盘。
所述至少一个连接突起可以包括与第二半导体芯片电绝缘的虚设连接突起。
所述至少一个连接突起的尺寸可以与其他的连接突起的尺寸不同。
可以将第一半导体芯片设置在基板的表面上，可以通过引线键合方式将第一半导体芯片的输入输出端电连接到基板的表面上的焊盘。可以将第二半导体芯片设置在第一半导体芯片的一侧，可以通过倒装芯片方式将第二半导体芯片的输入输出端电连接到基板的表面上的焊盘。
在形成包封材料层时，可以将包封材料层形成为具有填充在第一半导体芯片和设置在第一半导体芯片的一侧处的第二半导体芯片之间的一部分。
可以将第一半导体芯片设置在基板的凹槽中，可以通过引线键合方式将第一半导体芯片的输入输出端电连接到基板的表面上的焊盘。可以将第二半导体芯片设置在第一半导体芯片的上方以与第一半导体芯片叠置，可以通过倒装芯片方式将第二半导体芯片的输入输出端电连接到基板的表面上的焊盘。
在形成包封材料层时，可以将包封材料层形成为具有填充在第一半导体芯片和设置在第一半导体芯片的上方以与第一半导体芯片叠置的第二半导体芯片之间的一部分。
根据本发明的示例性实施例，通过将倒装芯片工艺中使用的连接突起代替引线键合工艺中保护键合引线与基板的焊盘之间的结合的保护突起，可以简化半导体芯片封装件的制造工艺，节约制造成本，缩小制造出的半导体芯片封装件的体积，提高制造出的半导体芯片封装件的可靠性。根据本发明的示例性实施例，可以根据设计需要灵活地布置以引线键合方式安装的第一半导体芯片和以倒装芯片方式安装的第二半导体芯片的位置，也可以按设计需要灵活地在以引线键合方式安装的第一半导体芯片、以倒装芯片方式安装的第二半导体芯片和基板之间建立期望的电连接，因而简化了半导体芯片封装件的制造工艺，节约了制造成本。
根据本发明的示例性实施例，在采用超精细节距针脚式结合的引线键合方式将第一半导体芯片安装在基板上的情况下，对于键合引线结合到基板的焊盘的第二键合点位置，由于基板的焊盘的宽度较小，所以在第二键合位置处键合引线与基板的焊盘之间的结合力比较弱，但是可以通过以倒装芯片方式安装到基板上的第二半导体芯片的结合突起作为保护突起，从而增强了第二键合位置处的键合引线与基板的焊盘之间的结合力，保护了它们之间的结合不受外部冲击等的损坏，并因此省略了保护突起以及制作保护突起的工艺过程，提高了制造效率，降低了制造成本。
附图说明
通过下面结合附图的详细描述，可以更清楚地理解本发明的上面的和其他的方面、特征和其他优点，在附图中：
图1是示出根据本发明的示例性实施例的半导体芯片封装件的示意性剖视图；
图2是示出图1的半导体芯片封装件中的安装在基板上的第一半导体芯片的示意性透视图；
图3是示出图1的半导体芯片封装件中的安装在基板上的第一半导体芯片和第二半导体芯片的透视图；
图4是示出图3中的A部分的放大示图；
图5是示出根据本发明的另一示例性实施例的半导体芯片封装件的示意性剖视图；
图6是示出根据现有技术的半导体芯片封装件的示意性剖视图；
图7A是示出根据现有技术的采用普通的引线键合方式安装在基板上的半导体芯片的示意性透视图；
图7B是示出了图7A中的键合引线的与基板的焊盘结合的部分的示意性俯视图和示意性侧视图；
图7C是示出根据现有技术的采用超精细节距针脚式结合的引线键合方式所形成的键合引线的与基板的焊盘结合的部分的示意性俯视图和示意性侧视图；
图7D是示出在图7C中示出的键合引线的与基板的焊盘结合的部分处设置有保护突起的示意性俯视图和示意性侧视图。
具体实施方式
下文中，将参照附图来详细描述本发明的示例性实施例。然而，本发明的示例性实施例可以以许多不同的形式来实施，且不应该限于这里阐述的示例。相反，提供这些示例使得本公开将是彻底并完整的，并将本发明的范围充分地传达给本领域技术人员。为了清楚起见，在附图中夸大了各个部件的尺寸和相对尺寸。在附图中，相同的标号始终表示相同的元件。
图1是示出根据本发明的示例性实施例的半导体芯片封装件的示意性剖视图；图2是示出图1的半导体芯片封装件中的安装在基板上的第一半导体芯片的示意性透视图；图3是示出图1的半导体芯片封装件中的安装在基板上的第一半导体芯片和第二半导体芯片的透视图；图4是示出图3中的A部分的放大示图。
如图1至图4中所示，根据本发明的示例性实施例的半导体芯片封装件可以包括基板Sub、第一半导体芯片10、第二半导体芯片20和包封材料层30。
在本发明的一个示例性实施例中，基板Sub可以为印刷电路板(PCB)。然而，本发明的示例性实施例不限于此，在本发明的其他的示例性实施例中，基板Sub可以为引线框架等各种用于封装件的基板。
第一半导体芯片10可以通过引线键合方式安装在基板Sub上。如图中所示，第一半导体芯片10的输入输出端可以通过多条键合引线11电连接到基板Sub的焊盘Pad。第二半导体芯片20可以通过倒装芯片方式安装在基板Sub上。如图中所示，第二半导体芯片20的输入输出端通过多个连接突起21电连接到基板Sub的焊盘Pad。
根据本发明的示例性实施例，至少一条键合引线11可以与至少一个连接突起21结合到基板Sub的同一焊盘Pad。
具体地讲，第一半导体芯片10可以通过各种引线键合方法结合到基板Sub的焊盘Pad。例如，第一半导体芯片10可以通过超精细节距针脚式结合的引线键合方法结合到基板Sub的焊盘Pad。可以在键合引线11与基板Sub的焊盘Pad的结合部分处形成保护突起，以保护键合引线11与基板Sub的焊盘Pad之间的结合。然而，在本发明的示例性实施例中，在通过倒装芯片工艺将第二半导体芯片20安装在基板Sub上时，可以将在倒装芯片工艺中使用的至少一个连接突起21结合到至少一条键合引线11与基板Sub的焊盘Pad的结合部分。这样，可以通过所述至少一个连接突起21来保护键合引线11与基板Sub的焊盘Pad之间的结合，即，以倒装芯片工艺所使用的连接突起21来代替保护突起，从而可以省略部分或全部的保护突起。因此，根据本发明的示例性实施例，简化了半导体芯片封装件的制造工艺，节约了制造成本，提高了可靠性。
如上所述，在本发明的示例性实施例中，多条键合引线11中的至少一条键合引线11可以与多个连接突起21中的至少一个连接突起21结合到基板Sub的同一焊盘Pad。在这样的情况下，所述至少一条键合引线11可以与第一半导体芯片10的输入输出端电连接，所述至少一个连接突起21可以与第二半导体芯片20的输入输出端电连接。因此，与现有技术的包括引线键合方式安装的半导体芯片和倒装芯片方式安装的半导体芯片的多芯片封装件相比，根据本发明的示例性实施例的半导体芯片封装件在不需要额外设置再布线层和/或额外的键合引线的情况下即可实现引线键合方式安装的第一半导体芯片10和倒装芯片方式安装的第二半导体芯片20与基板Sub(例如，基板Sub的焊盘Pad)之间的电连接，和/或可以实现引线键合方式安装的第一半导体芯片10与倒装芯片方式安装的第二半导体芯片20之间的电连接。
在本发明的其他的示例性实施例中，连接突起21可以包括虚设连接突起。虚设连接突起可以用于将第二半导体芯片20安装在基板Sub上，但是虚设连接突起可以与第二半导体芯片20电绝缘，即，虚设连接突起没有电连接到第二半导体芯片20的输入输出端。至少一条键合引线11可以与至少一个虚设连接突起结合到基板Sub的同一焊盘Pad，因此虚设连接突起可以保护键合引线11与基板Sub的焊盘Pad之间的结合，并支撑第二半导体芯片20。因此，在本发明的当前的实施例中，在以连接突起20代替至少一个保护突起的同时，可以按设计需要灵活地在第一半导体芯片10和基板Sub之间、第一半导体芯片20和第二半导体芯片20之间、以及第一半导体芯片10、第二半导体芯片20和基板Sub之间建立期望的电连接。
根据本发明的示例性实施例，用于倒装芯片工艺的连接突起21可以包括焊球和顶部上覆盖有焊料层的金属柱中的至少一种。焊球和焊料层的材料可以包括锡、锡/银、锡/银/铜等。金属柱的材料可以包括铜等。在连接突起21是焊球的情况下，可以通过电镀后回流、印刷后回流或微球附着焊盘(Microball attach to pad)等各种工艺将焊球设置在第二半导体芯片20上。在采用顶部上覆盖有焊料层的金属柱作为连接突起21的情况下，可以通过电镀工艺在第二半导体芯片20上形成金属柱，然后通过电镀后回流、印刷后回流或微球附着焊盘等各种工艺将焊球设置在金属柱的顶部并形成焊料层。然而，本发明的示例性实施例不限于此，连接突起21可以为其他经过回流焊工艺后可以与基板Sub的焊盘Pad形成连接的材料。
在这样的情况下，可以在将第二半导体芯片设置在基板Sub上之后执行回流焊接工艺，以使得连接突起21结合到基板Sub的焊盘Pad。
根据本发明的示例性实施例，当第一半导体芯片10通过超精细节距针脚式结合方式结合到基板Sub的焊盘Pad的情况下，与用于超精细节距针脚式结合工艺的键合引线11结合到同一焊盘Pad的连接突起21可以具有适合于保护键合引线11与基板Sub的焊盘Pad之间的结合的尺寸。在这样的情况下，用于倒装芯片工艺的其他的结合突起21也可以具有所述尺寸，或者可以根据需要而具有不同的尺寸。换句话说，与键合引线11结合到同一焊盘Pad的连接突起21可以与其他的连接突起的尺寸不同。
在本发明的一个示例性实施例中，如图1至图4中所示，第一半导体芯片10可以设置在基板Sub的表面上。第一半导体芯片10的输入输出端可以通过引线键合方式电连接到基板Sub的表面上的焊盘Pad。第二半导体芯片20可以设置在第一半导体芯片10的一侧。第二半导体芯片20的输入输出端可以通过倒装芯片方式电连接到基板的表面上的焊盘。
根据本发明的当前的示例性实施例的半导体芯片封装件的包封材料层30可以包封第一半导体芯片10和第二半导体芯片20。如图1中所示，包封材料层30可以具有填充在第一半导体芯片10和设置在第一半导体芯片10的一侧处的第二半导体芯片20之间的一部分，以确保在第一半导体芯片10与第二半导体芯片20不会出现不期望的电短路。
然而，根据本发明的示例性实施例的半导体芯片封装件不限于上面描述的将第二半导体芯片设置在第一半导体芯片的一侧的结构。图5是示出根据本发明的另一示例性实施例的半导体芯片封装件的示意性剖视图。
如图5中所示，根据本发明的另一示例性实施例的半导体芯片封装件可以包括基板Sub′、第一半导体芯片10、第二半导体芯片20和包封材料层30。在此，为了清楚起见，将省略与在前面描述的根据本发明的示例性实施例的半导体芯片封装件中的元件相同的元件的具体描述。
基板Sub′可以设置有凹槽，从而第一半导体芯片10可以设置在基板Sub′的凹槽中。第一半导体芯片10的输入输出端可以通过引线键合方式电连接到基板Sub′的表面上的焊盘Pad。例如，第一半导体芯片10的输入输出端可以通过多条键合引线11电连接到基板Sub′的焊盘Pad。引线键合的方式可以为超精细节距针脚式结合。
在本发明的当前的示例性实施例中，第二半导体芯片20可以设置在第一半导体芯片10的上方以与第一半导体芯片10叠置。第二半导体芯片20的输入输出端可以通过倒装芯片方式电连接到基板Sub′的表面上的焊盘Pad。例如，第二半导体芯片20的输入输出端可以通过多个连接突起21电连接到基板Sub′的表面上的焊盘Pad。
根据本发明的示例性实施例，在通过倒装芯片工艺将第二半导体芯片20安装在基板Sub上时，可以将在倒装芯片工艺中使用的至少一个连接突起21结合到至少一条键合引线11与基板Sub′的焊盘Pad的结合部分。这样，可以通过所述至少一个连接突起21来保护键合引线11与基板Sub′的焊盘Pad之间的结合，即，以倒装芯片工艺所使用的连接突起21来代替保护突起，从而可以省略部分或全部的保护突起。因此，根据本发明的示例性实施例的半导体芯片封装件，简化了制造工艺，节约了制造成本，提高了可靠性。
如上所述，在本发明的示例性实施例中，多条键合引线11中的至少一条键合引线11可以与多个连接突起21中的至少一个连接突起21结合到基板Sub′的同一焊盘Pad。在这样的情况下，所述至少一条键合引线11可以与第一半导体芯片10的输入输出端电连接，所述至少一个连接突起21可以与第二半导体芯片20的输入输出端电连接。因此，与现有技术的包括引线键合方式安装的半导体芯片和倒装芯片方式安装的半导体芯片的多芯片封装件相比，根据本发明的示例性实施例的半导体芯片封装件在不需要额外设置再布线层和/或额外的键合引线的情况下即可实现引线键合方式安装的第一半导体芯片10和倒装芯片方式安装的第二半导体芯片20与基板Sub′(例如，基板Sub′的焊盘Pad)之间的电连接，和/或可以实现引线键合方式安装的第一半导体芯片10与倒装芯片方式安装的第二半导体芯片20之间的电连接。
在本发明的其他的示例性实施例中，所述至少一个连接突起21可以包括虚设连接突起。虚设连接突起可以用于将第二半导体芯片20安装在基板Sub上，但是虚设连接突起可以与第二半导体芯片20电绝缘，即，虚设连接突起没有电连接到第二半导体芯片20的输入输出端。至少一条键合引线11可以与至少一个虚设连接突起结合到基板Sub的同一焊盘Pad，因此虚设连接突起可以保护键合引线11与基板Sub′的焊盘Pad之间的结合，并支撑第二半导体芯片20。因此，在本发明的当前的实施例中，在以连接突起20代替至少一个保护突起的同时，可以按设计需要灵活地在第一半导体芯片10和基板Sub之间、第一半导体芯片20和第二半导体芯片20之间、以及第一半导体芯片10、第二半导体芯片20和基板Sub之间建立期望的电连接。
根据本发明的示例性实施例，当第一半导体芯片10通过超精细节距针脚式结合方式结合到基板Sub′的焊盘Pad的情况下，与用于超精细节距针脚式结合工艺的键合引线11结合到同一焊盘Pad的连接突起21可以具有适合于保护键合引线11与基板Sub′的焊盘Pad之间的结合的尺寸。在这样的情况下，用于倒装芯片工艺的其他的结合突起21也可以具有所述尺寸，或者可以根据需要而具有不同的尺寸。换句话说，与键合引线11结合到同一焊盘Pad的连接突起21可以与其他的连接突起的尺寸不同。
根据本发明的当前的示例性实施例的半导体芯片封装件的包封材料层30可以包封第一半导体芯片10和第二半导体芯片20。如图5中所示，包封材料层30可以具有填充在第一半导体芯片10和设置在第一半导体芯片10的上方以与第一半导体芯片10叠置的第二半导体芯片20之间的一部分，以确保在第一半导体芯片10与第二半导体芯片20不会出现不期望的电短路。
下面将结合附图详细说明根据本发明的示例性实施例的半导体芯片封装件的制造方法。
首先，准备基板Sub。在本发明的一个示例性实施例中，基板Sub可以为印刷电路板(PCB)。接下来，可以通过引线键合方式将第一半导体芯片10安装在基板Sub上。第一半导体芯片10的输入输出端可以通过多条键合引线11电连接到基板Sub的焊盘Pad。可以通过倒装芯片方式将第二半导体芯片20安装在基板Sub上。第二半导体芯片20的输入输出端可以通过多个连接突起21电连接到基板Sub的焊盘Pad。根据本发明的示例性实施例，可以将至少一条键合引线11与至少一个连接突起21结合到基板的同一焊盘Pad，从而可以根据设计需要简单地实现第一半导体芯片10、第二半导体芯片20和基板Sub之间的电连接。最后，可以形成包封材料层30，以包封第一半导体芯片10和第二半导体芯片20。因此，完成了根据本发明的示例性实施例的半导体芯片封装件的制造方法
在本发明的一个示例性实施例中，可以通过例如超精细节距针脚式结合的引线键合方法将键合引线11结合到焊盘Sub。在这样的情况下，可以在键合引线11与基板Sub的焊盘Pad的结合部分处形成保护突起，以保护键合引线11与基板Sub的焊盘Pad之间的结合。然而，在本发明的示例性实施例中，在通过倒装芯片工艺将第二半导体芯片20安装在基板Sub上时，可以将在倒装芯片工艺中使用的至少一个连接突起21结合到至少一条键合引线11与基板Sub的焊盘Pad的结合部分。这样，可以通过所述至少一个连接突起21来保护键合引线11与基板Sub的焊盘Pad之间的结合，即，以倒装芯片工艺所使用的连接突21起来代替保护突起，从而可以省略部分或全部的保护突起。因此，根据本发明的示例性实施例，简化了半导体芯片封装件的制造工艺，节约了制造成本，提高了可靠性。
如上所述，在本发明的示例性实施例中，多条键合引线11中的至少一条键合引线11可以与多个连接突起21中的至少一个连接突起21结合到基板Sub的同一焊盘Pad。在这样的情况下，所述至少一个连接突起21可以与第二半导体芯片20的输入输出端电连接。因此，与现有技术的包括引线键合方式安装的半导体芯片和倒装芯片方式安装的半导体芯片的多芯片封装件相比，根据本发明的示例性实施例的半导体芯片封装件在不需要额外设置再布线层和/或额外的键合引线的情况下即可实现引线键合方式安装的第一半导体芯片10和倒装芯片方式安装的第二半导体芯片20与基板Sub(例如，基板Sub的焊盘Pad)之间的电连接以及引线键合方式安装的第一半导体芯片10与倒装芯片方式安装的第二半导体芯片20之间的电连接。
在本发明的其他的示例性实施例中，连接突起21可以包括虚设连接突起。虚设连接突起可以与第二半导体芯片20电绝缘。虚设连接突起可以保护键合引线11与基板Sub的焊盘Pad之间的结合，并支撑第二半导体芯片20。因此，在本发明的当前的实施例中，在以连接突起20代替保护突起的同时，可以按设计需要灵活地在第一半导体芯片20、第二半导体芯片20和基板Sub之间建立期望的电连接。
根据本发明的示例性实施例，用于倒装芯片工艺的连接突起21可以包括焊球和顶部上覆盖有焊料层的金属柱中的至少一种。在连接突起21是焊球的情况下，可以通过电镀后回流、印刷后回流或微球附着焊盘等各种工艺将焊球设置在第二半导体芯片20上。在采用顶部上覆盖有焊料层的金属柱作为连接突起21的情况下，可以通过电镀工艺在第二半导体芯片20上形成金属柱，然后通过电镀后回流、印刷后回流或微球附着焊盘等各种工艺将焊球设置在金属柱的顶部并形成焊料层。在这样的情况下，可以在将第二半导体芯片设置在基板Sub上之后执行回流焊接工艺，以使得连接突起21结合到基板Sub的焊盘Pad。
根据本发明的示例性实施例，当第一半导体芯片10通过超精细节距针脚式结合方式结合到基板Sub的焊盘Pad的情况下，与用于超精细节距针脚式结合工艺的键合引线11结合到同一焊盘Pad的连接突起21可以具有适合于保护键合引线11与基板Sub的焊盘Pad之间的结合的尺寸。在这样的情况下，用于倒装芯片工艺的其他的结合突起21也可以具有所述尺寸，或者可以根据需要而具有不同的尺寸。换句话说，与键合引线11结合到同一焊盘Pad的连接突起21可以与其他的连接突起的尺寸不同。
在本发明的一个示例性实施例中，如图1至图4中所示，可以将第一半导体芯片10设置在基板Sub的表面上。可以通过引线键合方式将第一半导体芯片10的输入输出端电连接到基板Sub的表面上的焊盘Pad。可以将第二半导体芯片20设置在第一半导体芯片10的一侧。可以通过倒装芯片方式将第二半导体芯片20的输入输出端电连接到基板Sub的表面上的焊盘Pad。
在本发明的当前的示例性实施例中，在形成包封材料层30时，如图1中所示，可以将包封材料层30形成为具有填充在第一半导体芯片10和设置在第一半导体芯片10的一侧处的第二半导体芯片20之间的一部分，以确保在第一半导体芯片10与第二半导体芯片20不会出现不期望的电短路。
然而，根据本发明的示例性实施例的半导体芯片封装件的制造方法不限于此。如图5中所示，基板Sub′可以具有凹槽，可以将第一半导体芯片10设置在基板Sub′的凹槽中。可以通过引线键合方式将第一半导体芯片10的输入输出端电连接到基板Sub′的表面上的焊盘Pad。例如，可以通过多条键合引线11将第一半导体芯片10的输入输出端电连接到基板Sub′的焊盘Pad。引线键合的方式可以为超精细节距针脚式结合。
在本发明的当前的示例性实施例中，可以将第二半导体芯片20设置在第一半导体芯片10的上方以与第一半导体芯片10叠置。可以通过倒装芯片方式将第二半导体芯片20的输入输出端电连接到基板Sub′的表面上的焊盘Pad。例如，可以通过多个连接突起21将第二半导体芯片20的输入输出端电连接到基板Sub′的表面上的焊盘Pad。
根据本发明的示例性实施例，在通过倒装芯片工艺将第二半导体芯片20安装在基板Sub上时，可以将在倒装芯片工艺中使用的至少一个连接突起21结合到至少一条键合引线11与基板Sub′的焊盘Pad的结合部分。这样，可以通过所述至少一个连接突起21来保护键合引线11与基板Sub′的焊盘Pad之间的结合，即，以倒装芯片工艺所使用的连接突起21来代替保护突起，从而可以省略部分或全部的保护突起。因此，根据本发明的示例性实施例的半导体芯片封装件，简化了制造工艺，节约了制造成本，提高了可靠性。
如上所述，在本发明的示例性实施例中，多条键合引线11中的至少一条键合引线11可以与多个连接突起21中的至少一个连接突起21结合到基板Sub′的同一焊盘Pad。在这样的情况下，所述至少一个连接突起21可以与第二半导体芯片20的输入输出端电连接。因此，与现有技术的包括引线键合方式安装的半导体芯片和倒装芯片方式安装的半导体芯片的多芯片封装件相比，根据本发明的示例性实施例的半导体芯片封装件在不需要额外设置再布线层和/或额外的键合引线的情况下即可实现引线键合方式安装的第一半导体芯片10和倒装芯片方式安装的第二半导体芯片20与基板Sub′(例如，基板Sub′的焊盘Pad)之间的电连接以及引线键合方式安装的第一半导体芯片10与倒装芯片方式安装的第二半导体芯片20之间的电连接。
在本发明的其他的示例性实施例中，所述至少一个连接突起21可以包括虚设连接突起。虚设连接突起可以与第二半导体芯片20电绝缘。虚设连接突起可以保护键合引线11与基板Sub′的焊盘Pad之间的结合，并支撑第二半导体芯片20。因此，在本发明的当前的实施例中，在以连接突起20代替保护突起的同时，可以按设计需要灵活地在第一半导体芯片20、第二半导体芯片20和基板Sub′之间建立期望的电连接。
根据本发明的示例性实施例，当第一半导体芯片10通过超精细节距针脚式结合方式结合到基板Sub′的焊盘Pad的情况下，与用于超精细节距针脚式结合工艺的键合引线11结合到同一焊盘Pad的连接突起21可以具有适合于保护键合引线11与基板Sub′的焊盘Pad之间的结合的尺寸。在这样的情况下，用于倒装芯片工艺的其他的结合突起21也可以具有所述尺寸，或者可以根据需要而具有不同的尺寸。换句话说，与键合引线11结合到同一焊盘Pad的连接突起21可以与其他的连接突起的尺寸不同。
在本发明的当前的示例性实施例中，在形成包封材料层30时，如图5中所示，可以将包封材料层30形成为具有填充在第一半导体芯片10和设置在第一半导体芯片10的上方以与第一半导体芯片10叠置的第二半导体芯片20之间的一部分，以确保在第一半导体芯片10与第二半导体芯片20不会出现不期望的电短路。
虽然上面参照本发明的一些示例性实施例描述了具有各种结构的半导体芯片封装件及其制造方法，但是本发明的示例性实施例不限于此。在本发明的另一些示例性实施例中，可以根据设计需要灵活地布置第一半导体芯片和第二半导体芯片的位置。例如，根据本发明的示例性实施例的半导体芯片封装件可以包括采用引线键合方式安装的多个第一半导体芯片和采用倒装芯片方式安装的多个第二半导体芯片。在这样的情况下，至少一个第二半导体芯片的至少一个连接突起可以与至少一个第一半导体芯片的键合引线结合到一个焊盘。在本发明的另一示例性实施例中，一个第二半导体芯片的至少一个连接突起可以与一个第一半导体芯片的键合引线结合到同一焊盘，同时，该第二半导体芯片的至少另一个连接突起可以与另一个第一半导体芯片的键合引线结合到同一焊盘。
根据本发明的示例性实施例，通过将倒装芯片工艺中使用的连接突起代替引线键合工艺中保护键合引线与基板的焊盘之间的结合的保护突起，可以简化半导体芯片封装件的制造工艺，节约制造成本，缩小制造出的半导体芯片封装件的体积，提高制造出的半导体芯片封装件的可靠性。根据本发明的示例性实施例，可以根据设计需要灵活地布置以引线键合方式安装的第一半导体芯片和以倒装芯片方式安装的第二半导体芯片的位置，也可以按设计需要灵活地在以引线键合方式安装的第一半导体芯片、以倒装芯片方式安装的第二半导体芯片和基板之间建立期望的电连接，因而简化了半导体芯片封装件的制造工艺，节约了制造成本。
根据本发明的示例性实施例，在采用超精细节距针脚式结合的引线键合方式将第一半导体芯片安装在基板上的情况下，对于键合引线结合到基板的焊盘的第二键合点位置，由于基板的焊盘的宽度较小，所以在第二键合位置处键合引线与基板的焊盘之间的结合力比较弱，但是可以通过以倒装芯片方式安装到基板上的第二半导体芯片的结合突起作为保护突起，从而增强了第二键合位置处的键合引线与基板的焊盘之间的结合力，保护了它们之间的结合不受外部冲击等的损坏，并因此省略了保护突起以及制作保护突起的工艺过程，提高了制造效率，降低了制造成本。
虽然已经示出并描述了本发明的示例性实施例的示例，但是本领域技术人员应该理解的是，本发明的示例性实施例不限于此，在不脱离如权利要求所限定的本发明的精神和范围的情况下，可以对这些示例性实施例进行各种修改。

Claims (18)

1.一种半导体芯片封装件，其特征在于所述半导体芯片封装件包括：
基板；
第一半导体芯片，通过引线键合方式安装在基板上，第一半导体芯片的输入输出端通过多条键合引线电连接到基板的表面上的焊盘；
第二半导体芯片，通过倒装芯片方式安装在基板上，第二半导体芯片的输入输出端通过多个连接突起电连接到基板的表面上的焊盘；
包封材料层，包封第一半导体芯片和第二半导体芯片，
其中，所述多条键合引线中的至少一条键合引线与所述多个连接突起中的至少一个连接突起结合到基板的同一焊盘，
其中，第一半导体芯片和第二半导体芯片设置在基板的同一侧。
2.如权利要求1所述的半导体芯片封装件，其特征在于所述至少一条键合引线通过超精细节距针脚式结合的引线键合方式结合到所述同一焊盘。
3.如权利要求1所述的半导体芯片封装件，其特征在于所述至少一个连接突起包括焊球和顶部上覆盖有焊料层的金属柱中的至少一种。
4.如权利要求3所述的半导体芯片封装件，其特征在于所述至少一个连接突起通过回流焊接方式结合到所述同一焊盘。
5.如权利要求1所述的半导体芯片封装件，其特征在于所述至少一个连接突起包括与第二半导体芯片电绝缘的虚设连接突起。
6.如权利要求1所述的半导体芯片封装件，其特征在于所述至少一个连接突起的尺寸与其他的连接突起的尺寸不同。
7.如权利要求1所述的半导体芯片封装件，其特征在于包封材料层具有填充在第一半导体芯片和设置在第一半导体芯片的一侧处的第二半导体芯片之间的一部分。
8.如权利要求1-6中的任意一项权利要求所述的半导体芯片封装件，其特征在于：
基板具有凹槽；
第一半导体芯片设置在基板的凹槽中，第一半导体芯片的输入输出端通过引线键合方式电连接到基板的表面上的焊盘；
第二半导体芯片设置在第一半导体芯片的上方以与第一半导体芯片叠置，第二半导体芯片的输入输出端通过倒装芯片方式电连接到基板的表面上的焊盘。
9.如权利要求8所述的半导体芯片封装件，其特征在于包封材料层具有填充在第一半导体芯片和设置在第一半导体芯片的上方以与第一半导体芯片叠置的第二半导体芯片之间的一部分。
10.一种半导体芯片封装件的制造方法，其特征在于所述半导体芯片封装件的制造方法包括下述步骤：
准备基板；
通过引线键合方式将第一半导体芯片安装在基板上，其中，第一半导体芯片的输入输出端通过多条键合引线电连接到基板的表面上的焊盘；
通过倒装芯片方式将第二半导体芯片安装在基板上，其中，第二半导体芯片的输入输出端通过多个连接突起电连接到基板的表面上的焊盘；
形成包封材料层，以包封第一半导体芯片和第二半导体芯片，
其中，所述多条键合引线中的至少一条键合引线与所述多个连接突起中的至少一个连接突起结合到基板的同一焊盘，
其中，第一半导体芯片和第二半导体芯片设置在基板的同一侧。
11.如权利要求10所述的半导体芯片封装件的制造方法，其特征在于通过超精细节距针脚式结合方式将所述至少一条键合引线结合到所述同一焊盘。
12.如权利要求10所述的半导体芯片封装件的制造方法，其特征在于所述至少一个连接突起包括焊球和顶部上覆盖有焊料层的金属柱中的至少一种。
13.如权利要求12所述的半导体芯片封装件的制造方法，其特征在于通过回流焊接方式将所述至少一个连接突起结合到所述同一焊盘。
14.如权利要求10所述的半导体芯片封装件的制造方法，其特征在于所述至少一个连接突起包括与第二半导体芯片电绝缘的虚设连接突起。
15.如权利要求10所述的半导体芯片封装件的制造方法，其特征在于所述至少一个连接突起的尺寸与其他的连接突起的尺寸不同。
16.如权利要求10所述的半导体芯片封装件的制造方法，其特征在于在形成包封材料层时，将包封材料层形成为具有填充在第一半导体芯片和设置在第一半导体芯片的一侧处的第二半导体芯片之间的一部分。
17.如权利要求10-15中的任意一项权利要求所述的半导体芯片封装件的制造方法，其特征在于：
将第一半导体芯片设置在基板的凹槽中，通过引线键合方式将第一半导体芯片的输入输出端电连接到基板的表面上的焊盘；
将第二半导体芯片设置在第一半导体芯片的上方以与第一半导体芯片叠置，通过倒装芯片方式将第二半导体芯片的输入输出端电连接到基板的表面上的焊盘。
18.如权利要求17所述的半导体芯片封装件的制造方法，其特征在于在形成包封材料层时，将包封材料层形成为具有填充在第一半导体芯片和设置在第一半导体芯片的上方以与第一半导体芯片叠置的第二半导体芯片之间的一部分。
CN201110375005.9A 2011-11-17 2011-11-17 半导体芯片封装件及其制造方法 Active CN102412241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110375005.9A CN102412241B (zh) 2011-11-17 2011-11-17 半导体芯片封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110375005.9A CN102412241B (zh) 2011-11-17 2011-11-17 半导体芯片封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN102412241A CN102412241A (zh) 2012-04-11
CN102412241B true CN102412241B (zh) 2014-12-17

Family

ID=45914237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110375005.9A Active CN102412241B (zh) 2011-11-17 2011-11-17 半导体芯片封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN102412241B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150144148A (ko) * 2014-06-16 2015-12-24 에스케이하이닉스 주식회사 반도체 장치
CN110265307B (zh) * 2019-06-06 2024-03-29 湖南省矽茂半导体有限责任公司 制造半导体封装方法及其封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929130A (zh) * 2005-09-07 2007-03-14 旺宏电子股份有限公司 多芯片堆叠式封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1671476B1 (de) * 1966-03-17 1971-12-30 Siemens Ag Gas diffusionselektrode fuer elektrochemische vorrichtungen insbesondere fuer brennstoffelemente und elektrolyseure
JP3479121B2 (ja) * 1994-08-05 2003-12-15 アピックヤマダ株式会社 Ｂｇａパッケージの樹脂モールド方法
CN1306607C (zh) * 2003-03-26 2007-03-21 矽品精密工业股份有限公司 具有散热片的半导体封装件
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
CN101587847B (zh) * 2009-06-15 2011-01-12 美新半导体（无锡）有限公司 利用pcb基板进行垂直互连的多芯片组件封装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929130A (zh) * 2005-09-07 2007-03-14 旺宏电子股份有限公司 多芯片堆叠式封装结构

Also Published As

Publication number Publication date
CN102412241A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
CN102456677B (zh) 球栅阵列封装结构及其制造方法
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
US9449941B2 (en) Connecting function chips to a package to form package-on-package
CN105742262B (zh) 半导体封装及其制造方法
CN101232004A (zh) 芯片堆叠封装结构
US11869829B2 (en) Semiconductor device with through-mold via
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US8836093B2 (en) Lead frame and flip chip package device thereof
US20090310322A1 (en) Semiconductor Package
CN102646663B (zh) 半导体封装件
US20170325333A1 (en) Circuit module such as a high-density lead frame array power module, and method of making same
US9472528B2 (en) Integrated electronic package and method of fabrication
CN103915405A (zh) 半导体器件和制造半导体器件的方法
US7015591B2 (en) Exposed pad module integrating a passive device therein
KR101712459B1 (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
CN107342237B (zh) 制造半导体封装件的方法和制造PoP半导体装置的方法
CN102412241B (zh) 半导体芯片封装件及其制造方法
KR100913171B1 (ko) 스택 패키지의 제조방법
KR20140045461A (ko) 집적회로 패키지
CN103400826B (zh) 半导体封装及其制造方法
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
CN108288608B (zh) 芯片封装体及其制备方法
CN101527292B (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant