CN1929130A - 多芯片堆叠式封装结构 - Google Patents

多芯片堆叠式封装结构 Download PDF

Info

Publication number
CN1929130A
CN1929130A CNA2005101375119A CN200510137511A CN1929130A CN 1929130 A CN1929130 A CN 1929130A CN A2005101375119 A CNA2005101375119 A CN A2005101375119A CN 200510137511 A CN200510137511 A CN 200510137511A CN 1929130 A CN1929130 A CN 1929130A
Authority
CN
China
Prior art keywords
chip
active surface
neighboring area
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101375119A
Other languages
English (en)
Other versions
CN100524738C (zh
Inventor
蔡振荣
林志文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1929130A publication Critical patent/CN1929130A/zh
Application granted granted Critical
Publication of CN100524738C publication Critical patent/CN100524738C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

提出一种多芯片堆叠式封装结构，包括一引线框的薄封装结构，封装结构具有两个或两个以上的芯片堆叠结构。封装结构能够包括两个或两个以上的堆叠芯片，以减少整体的堆叠厚度。封装结构也借着堆叠四个或四个以上的芯片在封装结构周围细小的区域上，以减少堆叠厚度。

Description

多芯片堆叠式封装结构
技术领域
本发明涉及一种多芯片堆叠式封装结构，尤其涉及一种能够提供两个或两个以上堆叠芯片，以减少整体堆叠厚度，藉以增加芯片封装密度与集成度的多芯片堆叠式封装结构。
背景技术
由于对电子设备小型化且具备多功能的需求，对于半导体封装小型化且减少封装对外观影响的需求也逐渐增加。除此之外，还要能够增加元件的封装密度。目前能够满足这样要求的技术，是将半导体管芯或芯片，经由彼此堆叠的方式封装在一起。
多芯片封装技术是使用在封装两个或更多的半导体管芯在一个封装单元内，使单一封装单元能够提供更多功能或数据储存能力。例如，存储器芯片例如闪速存储芯片，就是采用这种封装方式让单一存储器模块能够提供更多的数据储存能力。
为了连接一个半导体管芯与其它电路，管芯连接在一个引线框链中的一个引线框的承座上(采用传统封装技术)，引线框链包含一连串彼此连接的引线框，例如十个引线框连成一列。标准引线框的管芯连结承座比管芯本身要大，并且承座被引脚(lead fingers)各自的多条引线所包围。管芯的连接焊盘因此可以一个接一个地以打线作业的方式，以细金线或细铝线连接于引脚上。接着将一保护层覆盖在管芯的表面，使管芯以及部分的管芯所接触到的引线框封装在一塑料/树脂材料内，引线框链中其它的管芯/引线框组合也比照办理。修饰成形作业中，将完成的连接封装物分离，并将各封装物的引线弯曲成想要的形式。
一般封装多芯片常碰到的问题，特别是在使用引线框的封装方式时，内部的电连接，管芯间信号的传导，以及管芯与封装件输出/输入端点间的信号传导会受到限制。在引线框封装中，这些点包含引线框的引线，这些引线与管芯上焊盘的数目相比相对较少，因此，引线框上的多芯片封装形式中，管芯与引线的连接一般会受限于采用简单的扇出(fan-out)，而管芯之间的连接以及信号传递也会受到很大的限制。需要更复杂的管芯间连接以及信号传递能力的多管芯封装已经可以用较贵的多层封装方式完成，例如球栅阵列封装(ball grid array，BGA)。
其它一般多管芯封装会遭遇到的问题，特别是引线框形式的封装，是管芯连接可用面积以及整体封装高度的限制。因此，必须提供一种多芯片堆叠式封装结构，能够提供两个或两个以上堆叠芯片以减少堆叠厚度，藉以增加芯片封装密度以及集成性。
发明内容
根据本发明的目的据以实施并做广泛地描述，提出一种多芯片堆叠式封装结构，包括至少一第一芯片，具有一第一有源表面以及一第一背面，第一有源表面包括一中央区域以及一周边区域，第一有源表面的周边区域上具有多个第一焊盘；一引线框包括多个引线以及一芯片承座，芯片承座具有至少一第一黏接面以及一第二黏接面，第一黏接面黏接第一有源表面，并露出第一焊盘；至少一第二芯片，具有一第二有源表面以及一第二背面，第二有源表面包括一中央区域以及一周边区域，第二有源表面的周边区域上具有多个第二焊盘。第二有源表面黏接于引线框的第二黏接面，并露出第二焊盘；以及多条金线，其中部分金线电连接第一焊盘与至少部分引线，而部分金线电连接第二焊盘与至少部分引线。
根据本发明的目的，再提出一种多芯片堆叠式封装结构，包括：至少一第一芯片堆叠组，至少包括两芯片，第一芯片堆叠组包括：一第一芯片，具有一第一有源表面以及一第一背面，第一有源表面包括一中央区域以及一周边区域，第一有源表面的周边区域具有多个第一焊盘；一第二芯片，具有一第二有源表面以及一第二背面，第二有源表面包括一中央区域以及一周边区域，第二有源表面的周边区域具有多个第二焊盘。第二背面黏接第一有源表面，并露出第一焊盘；一引线框，包括多条引线以及一芯片承座，芯片承座具有一第一黏接面以及一第二黏接面，第一黏接面黏接于第二芯片的第二有源表面，并露出第一焊盘及第二焊盘；至少一第二芯片堆叠组，至少包括两芯片，第二芯片堆叠组包括：一第三芯片，具有一第三有源表面以及一第三背面，第三有源表面包括一中央区域以及一周边区域，第三有源表面的周边区域具有多个第三焊盘；一第四芯片，具有一第四有源表面以及一第四背面，第四有源表面包括一中央区域以及一周边区域，第四有源表面的周边区域具有多个第四焊盘。第四背面黏接第三有源表面，并露出第三焊盘，第四有源表面黏接于引线框的第二黏接面，并露出第三焊盘及第四焊盘；以及多条金线，其中部分金线电连接第一焊盘与至少部分引线，部分金线电连接第二焊盘与至少部分引线，部分金线电连接第三焊盘与至少部分引线，而部分金线电连接第四焊盘与至少部分引线。
其余本发明的特征与优点将于以下描述，藉由描述及本发明的实施方式可更凸显及得知其余本发明的特征与优点。本发明的目的与其它优点将藉由以下描述以及权利要求，以及附图说明所指出的半导体结构与制造方法，加以实现达成。
需要明白上列的一般性描述与下列的详细描述为本发明的示范与解释之用，是为了提供本发明权利要求的进一步解释。
附图说明
附图包含在本说明书内，并且也为本说明书的部分内容，用以描述本发明的实施例，与文字描述一起用以解释本发明的特征、优点，以及精神。
图1～2绘示本发明的实施例的多芯片堆叠式封装结构的剖面图；
图3A～3B绘示图1～2中本发明的实施例的多芯片堆叠式封装结构的平面图；
图3C～3D绘示图1～2中本发明的实施例的多芯片堆叠式封装结构的平面图；
图3E～3F绘示图1～2中本发明的实施例的多芯片堆叠式封装结构的平面图；
图4A～4D绘示本发明的实施例的另一多芯片堆叠式封装结构；
图5～6绘示本发明进一步实施例的多芯片堆叠式封装结构的剖面图；
图7A～7B绘示图5～6中本发明的实施例的多芯片堆叠式封装结构的平面图；以及
图7C～7D绘示图5～6中本发明的实施例的多芯片堆叠式封装结构的平面图。
主要元件符号说明
100、200、400、410、420、430、500、600：多芯片堆叠式封装结构
110、210、432、515、615：第一芯片
115、215、438、516、616：第一有源表面
120、220、517、617：第一背面
125、225、440、518、618：第一焊盘
130、230、436、530、630：引线框
135、235、335、531、631、731：引线
140、240、532、632：芯片承座
145、245、533、633：第一黏接面
150、250、544、644：第二黏接面
155、255、434、520、620：第二芯片
160、260、521、621：第二有源表面
165、265、522、622：第二背面
170、270、444、523、623：第二焊盘
175、275、448、560：金线
180、280、580、680：封胶
285、685：第一背面的部分
290、690：第二背面的部分
510、610：第一芯片堆叠组
540、640：第二芯片堆叠组
545、645：第三芯片
546、646：第三有源表面
547、647：第三背面
548、648：第三焊盘
550、650：第四芯片
551、651：第四有源表面
552、652：第四背面
553、653：第四焊盘
具体实施方式
本发明的实施例的详细标示，请参照附图范例。其中所有图示中标示相同或类似的部分，采用相同或相似的标号。
本发明的实施例，提供一种具有两个或更多的芯片堆叠结构的引线框薄型封装结构。本发明的封装结构藉由将两个或更多芯片，堆叠在一薄型小尺寸封装(thin small outline package，TSOP)结构的区域内，以减少堆叠厚度。本发明应用于增加芯片封装密度并集成不同功能于一封装中，例如存储卡技术。
图1绘示本发明的实施例的多芯片堆叠式封装结构100的剖面图。多芯片堆叠式封装结构100包括至少一第一芯片110。第一芯片110具有一第一有源表面115以及一第一背面120，第一有源表面115包括一中央区域，以及一具有多个第一焊盘125的周边区域。多芯片堆叠式封装结构100也包括一引线框130。引线框130包括多条引线135以及一芯片承座140，芯片承座140具有至少一第一黏接面145以及一第二黏接面150。第一黏接面145黏接第一有源表面115并露出第一焊盘125。
再参照图1，多芯片堆叠式封装结构100包括至少一第二芯片155。第二芯片155具有一第二有源表面160以及一第二背面165，第二有源表面160包括一中央区域，以及一具有多个第二焊盘170的周边区域。第二有源表面160黏接芯片承座140上的第二黏接面150，并露出第二焊盘170。多条金线175连接第一焊盘125与第二焊盘170，其中部分金线175电连接第一焊盘125与至少部分引线135，而部分金线175电连接第二焊盘170与至少部分引线135。
再参照图1，第一黏接面145、第一有源表面115、第二黏接面150以及第二有源表面160，可以非导电的固态胶体或液态胶体黏接。一般采用液态胶体，例如非导电银胶；或者固态胶体，例如非导电薄膜。另外可以一封胶180包覆多芯片堆叠式封装结构100，覆盖引线框130、第一芯片110、第二芯片155，以及多条金线175。封胶180可以是塑料或树脂材料。
图2绘示本发明的实施例的另一多芯片堆叠式封装结构的剖面图。本发明的多芯片堆叠式封装结构200至少包括一第一芯片210。第一芯片210具有一第一有源表面215以及一第一背面220，第一有源表面215包括一中央区域以及一周边区域，第一有源表面215的周边区域具有多个第一焊盘225。多芯片堆叠式封装结构200也包括一引线框230。引线框230包括多条引线235以及一芯片承座240，芯片承座240具有至少一第一黏接面245以及一第二黏接面250。第一黏接面245黏接于第一有源表面215并露出第一焊盘225。
再参照图2，多芯片堆叠式封装结构200包括至少一第二芯片255。第二芯片255具有一第二有源表面260以及一第二背面265，第二有源表面260包括一中央区域以及一周边区域，第二有源表面260的周边区域具有多个第二焊盘270，第二有源表面260黏接于芯片承座240的第二黏接面250，并露出第二焊盘270。多条金线275连接于第一焊盘225以及第二焊盘270，其中部分金线275电连接第二焊盘270以及至少部分引线235。
再参照图2，第一黏接面245、第一有源表面215、第二黏接面250以及第二有源表面260，可以固态胶体或液态胶体黏接。多芯片堆叠式封装结构200可以一封胶280包覆多芯片堆叠式封装结构200，覆盖引线框230、部分第一芯片210、部分第二芯片255、多条金线275，以及露出至少第一背面220的部分285及第二背面265的部分290。
图3A绘示图1中的多芯片堆叠式封装结构100的平面图。更明确地，图3A绘示第一芯片110位于引线框130下面，第一芯片110被多条引线135包围，并移除第二芯片155。根据本实施例，图标中位于引线框130左侧的第一焊盘125，可以仅分布于第一芯片110的第一有源表面115的周边区域的一边缘。这种设计可以让其它引线335有空间接触第二芯片155而不会干扰(结构方面或电方面)第二焊盘170。
根据上述实施例，当第二芯片155设置在引线框130及第一芯片110上面(如图3B所示)时，可以产生如图1中的多芯片堆叠式封装结构100或第2图中的多芯片堆叠式封装结构200。如图3B所示，第二芯片155的两边缘对齐第一芯片110的两边缘。所产生的多芯片堆叠式封装结构具有比现有结构总厚度较少的优点，适用于标准引线框以及表面安装技术(surface mounttechnology，SMT)工艺。
图3C为图1中的部分多芯片堆叠式封装结构100的平面图。更明确地，图3C绘示第一芯片110位于引线框130下面，第一芯片110被多条引线135包围，而第二芯片155被移除。根据本实施例，第一焊盘125可以分布于第一芯片110的第一有源表面115的周边区域的两相邻的边缘上。这种设计可以让引线335(位于图3中第一芯片110的对角线上)有空间接触第一芯片110而不会干扰(机械方面或电方面)到位于第一芯片110的第一有源表面115的周边区域的两相邻的任一边缘上的第一焊盘125。类似地，如图3中的第二芯片155，可以具有第二焊盘170(绘示于图3D中的第二芯片155的下面)，第二焊盘170位于第二芯片155的第二有源表面160的周边区域的两相邻的边缘。这种设计让其它引线355有空间可以接触第二芯片155而不会干扰(结构方面或电方面)第二焊盘170。
根据上述的实施例，当第二芯片155设置于引线框130及第一芯片110(如图3D所示)上面时，可以产生如图1中的多芯片堆叠式封装结构100或图2中的多芯片堆叠式封装结构200。如图3D所示，第一芯片110及第二芯片155的对角线相对齐，使得第二芯片155沿第一芯片110的对角线相对平移。所产生的多芯片堆叠式封装结构也具有比现有结构总厚度较少的优点，适用于标准引线框以及表面安装技术(SMT)工艺。
请参照图3E，再绘示图1中的部分多芯片堆叠式封装结构100的平面图。更明确地，图3E绘示第一芯片110位于引线框130下面，第一芯片110被多条引线135所包围。根据本实施例，第一焊盘125可以分布于第一芯片110的第一有源表面115的周边区域的两相对的边缘上。为了描绘方便，图3E中的金线175连接第一焊盘125以及引线135。这种设计让其它引线335(位于图3F中第二芯片155的对角线上)有空间可以接触第二芯片155而不会干扰(结构方面或电方面)第二焊盘170。
根据上述的实施例，当第二芯片155设置在引线框130以及第一芯片110(如图3F所示)上面时，可产生如图1中的多芯片堆叠式封装结构100或图2中的多芯片堆叠式封装结构200。所产生的多芯片堆叠式封装结构也具有比现有结构总厚度较少的优点，适用于标准引线框以及表面安装技术(SMT)工艺。
在图3A～3F的任一结构中，所产生的多芯片堆叠式封装结构可以一封胶180(如图1所示)覆盖，或是一封胶280(如图2所示)覆盖，并露出第一背面120的部分285以及第二背面165的部分290。
其它本发明替代的封胶结构400、410、420及430如图4A～4D所示。这些结构类似于图1及图2中的结构，让引线可位于任一芯片上的两相对的边缘上，如图3E及图3F所示。因此，各结构400、410、420及430包括至少一第一芯片432，至少一第二芯片434，以及一引线框436设置在第一芯片432及第二芯片434之间。在图4B及图4D中，第一芯片432具有一第一有源表面438，第一有源表面438包括多个第一焊盘440。在图4A及图4C中，第二芯片434具有一第二有源表面442，第二有源表面442包括多个第二焊盘444。引线框436包括多个引线446，并以金线448连接第一焊盘440、第二焊盘444。
图5绘示本发明的多芯片堆叠式封装结构500的剖面图。多芯片堆叠式封装结构500包括至少一第一芯片堆叠组510，第一芯片堆叠组510至少包括两芯片，至少两芯片包括一第一芯片515。第一芯片515具有一第一有源表面516与一第一背面517，第一有源表面516包括一中央区域以及一周边区域，第一有源表面516的周边区域具有多个第一焊盘518。第一芯片堆叠组510也包括一第二芯片520，第二芯片520具有一第二有源表面521以及一第二背面522。第二有源表面521包括一中央区域以及一周边区域，第二有源表面521的周边区域具有多个第二焊盘523。在符合本实施例的条件下，第二背面522可以黏接于第一有源表面516，并露出第一焊盘518。
再参照图5，多芯片堆叠式封装结构500也包括一引线框530，引线框530包括多条引线531以及一芯片承座532。芯片承座532具有一第一黏接面533以及一第二黏接面544，第一黏接面533黏接于第二芯片520的第二有源表面521，并露出第一焊盘518及第二焊盘523。
多芯片堆叠式封装结构500还包括至少一第二芯片堆叠组540，第二芯片堆叠组540包括至少两芯片，至少两芯片包括一第三芯片545。第三芯片545具有一第三有源表面546以及一第三背面547，第三有源表面546包括一中央区域以及一周边区域，第三有源表面546的周边区域具有多个第三焊盘548。第二芯片堆叠组540还包括一第四芯片550，第四芯片550具有一第四有源表面551及一第四背面552。第四有源表面551可以黏接于芯片承座532的第二黏接面544，并露出第三焊盘548及第四焊盘553。
图5中还有多条金线560，其中部分金线560电连接第一焊盘518以及至少部分引线531，部分金线560电连接第二焊盘523以及至少部分引线531。部分金线560电连接第三焊盘548以及少部分引线531，而部分金线560电连接第四焊盘553以及至少部分引线531。
再参照图5，第一黏接面533、第一有源表面516、第二黏接面544以及第二有源表面521，可以固态胶体或液态胶体黏接。多芯片堆叠式封装结构500可以一封胶580包覆多芯片堆叠式封装结构500，覆盖引线框530、第一芯片堆叠组510、第二芯片堆叠组540，以及多条金线560。
图6为本发明的另一多芯片堆叠式封装结构600的剖面图。多芯片堆叠式封装结构600包括至少一第一芯片堆叠组610，第一芯片堆叠组610包括至少两芯片，至少两芯片包括一第一芯片615。第一芯片615具有一第一有源表面616以及一第一背面617，第一有源表面616包括一中央区域以及一周边区域，第一有源表面616的周边区域具有多个第一焊盘618。第一芯片堆叠组610还包括一第二芯片620，第二芯片620具有一第二有源表面621以及一第二背面622，第二有源表面621包括一中央区域以及一周边区域，第二有源表面621的周边区域具有多个第二焊盘623。在符合本实施例的前提下，第二背面622可以黏接于第一有源表面616并露出第一焊盘618。
再参照图6，多芯片堆叠式封装结构600也包括一引线框630，引线框630包括多条引线631以及一芯片承座632。芯片承座632具有一第一黏接面633及一第二黏接面644，第一黏接面633黏接于第二芯片620的第二有源表面621，并露出第一焊盘618及第二焊盘623。
多芯片堆叠式封装结构600还包括至少一第二芯片堆叠组640，包括至少两芯片，至少两芯片包括一第三芯片645。第三芯片645具有一第三有源表面646以及一第三背面647，第三有源表面646包括一中央区域及一周边区域，第三有源表面646的周边区域具有多个第三焊盘648。第二芯片堆叠组640还包括一第四芯片650，第四芯片650具有一第四有源表面651以及一第四背面652，第四有源表面651包括一中央区域及一周边区域，第四有源表面651的周边区域具有多个第四焊盘653。在符合本实施例的前提下，第四背面652也可以黏接于第三有源表面646并露出第三焊盘648。第四有源表面651可以黏接于芯片承座632的第二黏接面644，并露出第三焊盘648及第四焊盘653。
图6中还有多条金线660，其中部分金线660电连接第一焊盘618以及至少部分引线631。部分金线660电连接第二焊盘623以及至少部分引线631。部分金线660电连接第三焊盘648以及至少部分引线631。以及部分金线660电连接第四焊盘653以及至少部分引线631。
再参照图6，第一黏接面633、第一有源表面616、第二黏接面644以及第二有源表面621，可以一固态胶体或液态胶体黏接。多芯片堆叠式封装结构600可以一封胶680包覆多芯片堆叠式封装结构600，覆盖引线框630、部分第一芯片堆叠组610、部分第二芯片堆叠组640，以及多条金线660。但是露出第一背面617的部分685以及第三背面647的部分690。
图7A绘示图5的部分多芯片堆叠式封装结构500的平面图。更明确地，图7A绘示第一芯片堆叠组510在引线框530下面，第一芯片堆叠组510被多条引线531所包围，而第二芯片堆叠组540被移除。根据本实施例，绘示于引线框530的左侧的第一焊盘518及第二焊盘523，可以各自仅分布于第一芯片515的第一有源表面516及第二芯片520的第二有源表面521的周边区域的一边缘。这种设计可以让其它引线731有空间接触第一芯片515及第二芯片520的任一，或两者同时，而不会干扰(结构方面或电方面)第一焊盘518及第二焊盘523。类似地，如图7B中的第二芯片堆叠组540，可以具有如引线框530的右侧的第三焊盘548及第四焊盘553(分别位于图7B中第三芯片545及第四芯片550的下面)，也仅各自分布于第三芯片545第三有源表面546及第四芯片550的第四有源表面551的周边区域的一边缘。这种设计可以让其它引线731有空间接触第一芯片515、第二芯片520、第三芯片545，及第四芯片550的任一或全部，而不会干扰(结构方面或电方面)第三焊盘548及第四焊盘553。
根据上述的实施例，当第二芯片堆叠组540设置于引线框530以及第一芯片堆叠组510(如图7B所示)上面时，可以产生如图5中的多芯片堆叠式封装结构500或图6中的多芯片堆叠式封装结构600。如图7B所示，第二芯片堆叠组540的两边缘对齐第一芯片堆叠组510的两边缘。所产生的多芯片堆叠式封装结构也具有比现有结构总厚度较少的优点，适用于标准引线框以及表面安装技术(surface mount technology，SMT)工艺。
请参照图7C，其绘示多芯片堆叠式封装结构500(如图5所示)的平面图。更明确地，图7C绘示第一芯片堆叠组510在引线框530下面，被多条引线531所包围，而第二芯片堆叠组540被移除。根据本实施例，第一焊盘518及第二焊盘523可以分布于第一芯片515的第一有源表面516及第二芯片520的第二有源表面521的周边区域的相邻的两边缘上。这种设计可以让其它引线731(如图7C中所示在第一芯片堆叠组510的对角线上)有空间接触第一芯片515及第二芯片520的任一、或两者同时，而不会干扰(结构方面或电方面)第一焊盘518及第二焊盘523。类似地，如图7D中的第二芯片堆叠组540，第三焊盘548及第四焊盘553可以各自分布于第三芯片545的第三有源表面546及第四芯片550的第四有源表面551的周边区域的两相邻的边缘。类似地，这种设计可以让其它引线731有空间接触第一芯片515、第二芯片520、第三芯片545，及第四芯片550的任一或全部，而不会干扰(结构方面或电方面)第三焊盘548及第四焊盘553。
根据上述的实施例，当第二芯片堆叠组540设置于引线框530以及第一芯片堆叠组510(如图7D所示)上面时，可以产生如图5中的多芯片堆叠式封装结构500或图6中的多芯片堆叠式封装结构600。如图7D所示，第二芯片堆叠组540与第一芯片堆叠组510的对角线相对齐，使得第二芯片堆叠组540沿对角线相对于第一芯片堆叠组510平移。所产生的多芯片堆叠式封装结构也具有比现有结构总厚度较少的优点，适用于标准引线框以及表面安装技术(surface mount technology，SMT)工艺。
在图7A～图7D中的任一结构，所产生的多芯片堆叠式封装结构可以一封胶580(如图5所示)覆盖，或是一封胶680(如图6所示)覆盖，并露出第一背面617的部分685以及第三背面647的部分690。
虽然我们将两个芯片堆叠组都以两个芯片堆叠完成，但本发明并不因此受限。芯片组可以包括两个芯片以上，并且引线框上面及下面的芯片数量不需相同。
综上所述，虽然本发明已以一优选实施例披露如上，然其并非用以限定本发明，任何普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (22)

1.一种多芯片堆叠式封装结构，包括：
至少一第一芯片，具有一第一有源表面以及一第一背面，该第一有源表面包括一中央区域以及一周边区域，该第一有源表面的该周边区域上具有多个第一焊盘；
一引线框，包括多个引线以及一芯片承座，该芯片承座具有至少一第一黏接面以及一第二黏接面，该第一黏接面黏接该第一有源表面，并露出所述多个第一焊盘；
至少一第二芯片，具有一第二有源表面以及一第二背面，该第二有源表面包括一中央区域以及一周边区域，该第二有源表面的该周边区域上具有多个第二焊盘，该第二有源表面黏接于该引线框的该第二黏接面，并露出所述多个第二焊盘；以及
多条金线，其中部分所述多条金线电连接所述多个第一焊盘与至少部分所述多个引线，而部分所述多条金线电连接所述多个第二焊盘与至少部分所述多个引线。
2.如权利要求1所述的结构，其中该第一黏接面、该第一有源表面、该第二黏接面以及该第二有源表面以一非导电的固态胶体或液态胶体黏接。
3.如权利要求1所述的结构，其中所述多个第一焊盘仅分布于至少一该第一芯片上的该第一有源表面的该周边区域上的一边缘。
4.如权利要求1所述的结构，其中所述多个第二焊盘仅分布于至少一该第二芯片上的该第二有源表面的该周边区域上的一边缘。
5.如权利要求1所述的结构，其中所述多个第一焊盘分布于至少一该第一芯片上的该第一有源表面的该周边区域上的两相邻的边缘。
6.如权利要求1所述的结构，其中所述多个第二焊盘分布于至少一该第二芯片上的该第二有源表面的该周边区域上的两相邻的边缘。
7.如权利要求1所述的结构，其中所述多个第一焊盘分布于至少一该第一芯片上的该第一有源表面的该周边区域上的两相对的边缘。
8.如权利要求1所述的结构，其中所述多个第二焊盘分布于至少一该第二芯片上的该第二有源表面的该周边区域上的两相对的边缘。
9.如权利要求1所述的结构，还包括一封胶，该封胶覆盖于该引线框、至少一该第一芯片、至少一该第二芯片，以及所述多条金线。
10.如权利要求1所述的结构，还包括一封胶，该封胶覆盖于该引线框、部分的至少一该第一芯片、部分的至少一该第二芯片以及所述多个引线，并露出至少部分的该第一背面以及至少部分的该第二背面。
11.一种多芯片堆叠式封装结构，包括：
至少一第一芯片堆叠组，至少包括两芯片，该第一芯片堆叠组包括：
一第一芯片，具有一第一有源表面以及一第一背面，该第一有源表面包括一中央区域以及一周边区域，该第一有源表面的该周边区域具有多个第一焊盘；
一第二芯片，具有一第二有源表面以及一第二背面，该第二有源表面包括一中央区域以及一周边区域，该第二有源表面的该周边区域具有多个第二焊盘；
其中，该第二背面黏接该第一有源表面，并露出所述多个第一焊盘；
一引线框，包括多条引线以及一芯片承座，该芯片承座具有一第一黏接面以及一第二黏接面，该第一黏接面黏接于该第二芯片的该第二有源表面，并露出所述多个第一焊盘及所述多个第二焊盘；
至少一第二芯片堆叠组，至少包括两芯片，该第二芯片堆叠组包括：
一第三芯片，具有一第三有源表面以及一第三背面，该第三有源表面包括一中央区域以及一周边区域，该第三有源表面的该周边区域具有多个第三焊盘；
一第四芯片，具有一第四有源表面以及一第四背面，该第四有源表面包括一中央区域以及一周边区域，该第四有源表面的该周边区域具有多个第四焊盘；
其中，该第四背面黏接该第三有源表面，并露出所述多个第三焊盘，该第四有源表面黏接于该引线框的该第二黏接面，并露出所述多个第三焊盘及所述多个第四焊盘；以及
多条金线，其中部分所述多条金线电连接所述多个第一焊盘与至少部分所述多条引线，部分所述多条金线电连接所述多个第二焊盘与至少部分所述多条引线，部分所述多条金线电连接所述多个第三焊盘与至少部分所述多条引线，而部分所述多条金线电连接所述多个第四焊盘与至少部分所述多条引线。
12.如权利要求11所述的结构，其中该第一黏接面、该第二有源表面、该第二背面、该第一有源表面、该第二黏接面、该第四有源表面、该第四背面，以及该第三有源表面以一非导电的固态胶体或液态胶体黏接。
13.如权利要求11所述的结构，其中所述多个第一焊盘仅分布于至少一该第一芯片上的该第一有源表面的该周边区域上的一边缘。
14.如权利要求11所述的结构，其中所述多个第二焊盘仅分布于至少一该第二芯片上的该第二有源表面的该周边区域上的一边缘。
15.如权利要求11所述的结构，其中所述多个第三焊盘仅分布于至少一该第三芯片上的该第三有源表面的该周边区域上的一边缘。
16.如权利要求11所述的结构，其中所述多个第四焊盘仅分布于至少一该第四芯片上的该第四有源表面的该周边区域上的一边缘。
17.如权利要求11所述的结构，其中所述多个第一焊盘分布于至少一该第一芯片上的该第一有源表面的该周边区域上的两相邻的边缘。
18.如权利要求11所述的结构，其中所述多个第二焊盘分布于至少一该第二芯片上的该第二有源表面的该周边区域上的两相邻的边缘。
19.如权利要求11所述的结构，其中所述多个第三焊盘分布于至少一该第三芯片上的该第三有源表面的该周边区域上的两相邻的边缘。
20.如权利要求11所述的结构，其中所述多个第四焊盘分布于至少一该第四芯片上的该第四有源表面的该周边区域上的两相邻的边缘。
21.如权利要求11所述的结构，还包括一封胶，该封胶覆盖于该引线框、至少一该第一芯片堆叠组、至少一该第二芯片堆叠组，以及所述多条金线。
22.如权利要求11所述的结构，还包括一封胶，该封胶覆盖于该引线框、部分的至少一该第一芯片堆叠组、部分的至少一该第二芯片堆叠组以及所述多条引线，并露出至少部分的该第一背面以及至少部分的该第三背面。
CNB2005101375119A 2005-09-07 2005-12-29 多芯片堆叠式封装结构 Expired - Fee Related CN100524738C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/219,815 2005-09-07
US11/219,815 US20070052079A1 (en) 2005-09-07 2005-09-07 Multi-chip stacking package structure

Publications (2)

Publication Number Publication Date
CN1929130A true CN1929130A (zh) 2007-03-14
CN100524738C CN100524738C (zh) 2009-08-05

Family

ID=37829297

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101375119A Expired - Fee Related CN100524738C (zh) 2005-09-07 2005-12-29 多芯片堆叠式封装结构

Country Status (2)

Country Link
US (1) US20070052079A1 (zh)
CN (1) CN100524738C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412241A (zh) * 2011-11-17 2012-04-11 三星半导体(中国)研究开发有限公司 半导体芯片封装件及其制造方法
CN104681553A (zh) * 2013-11-27 2015-06-03 英飞凌科技股份有限公司 电子部件
CN104167402B (zh) * 2009-05-28 2017-04-05 精工爱普生株式会社 电子设备
WO2022127061A1 (zh) * 2020-12-15 2022-06-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US20090166820A1 (en) * 2007-12-27 2009-07-02 Hem Takiar Tsop leadframe strip of multiply encapsulated packages
JP2010108204A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd マルチチッププロセッサ
DE102008054735A1 (de) * 2008-12-16 2010-06-17 Robert Bosch Gmbh Leadless-Gehäusepackung
CN102468277A (zh) * 2010-11-11 2012-05-23 三星半导体(中国)研究开发有限公司 多芯片层叠封装结构及其制造方法
US8951847B2 (en) 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
JP6081229B2 (ja) 2013-03-01 2017-02-15 株式会社東芝 半導体装置、無線装置、及び記憶装置
JP5535351B1 (ja) * 2013-03-01 2014-07-02 株式会社東芝 半導体装置
CN110034087B (zh) * 2019-05-06 2024-07-02 上海金克半导体设备有限公司 一种多芯片封装晶体管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179264A (ja) * 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
EP0737361A1 (en) * 1994-10-27 1996-10-16 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
JP2972096B2 (ja) * 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
JP3007023B2 (ja) * 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
US5814881A (en) * 1996-12-20 1998-09-29 Lsi Logic Corporation Stacked integrated chip package and method of making same
TW497376B (en) * 1999-05-14 2002-08-01 Siliconware Precision Industries Co Ltd Dual-die semiconductor package using lead as die pad
JP2001274316A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 半導体装置及びその製造方法
US6476474B1 (en) * 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same
TW480686B (en) * 2001-04-03 2002-03-21 Siliconware Precision Industries Co Ltd Intersecting stacked type dual die package structure and manufacturing process
US6603072B1 (en) * 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
KR100415281B1 (ko) * 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
US20040021230A1 (en) * 2002-08-05 2004-02-05 Macronix International Co., Ltd. Ultra thin stacking packaging device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167402B (zh) * 2009-05-28 2017-04-05 精工爱普生株式会社 电子设备
CN102412241A (zh) * 2011-11-17 2012-04-11 三星半导体(中国)研究开发有限公司 半导体芯片封装件及其制造方法
CN102412241B (zh) * 2011-11-17 2014-12-17 三星半导体(中国)研究开发有限公司 半导体芯片封装件及其制造方法
CN104681553A (zh) * 2013-11-27 2015-06-03 英飞凌科技股份有限公司 电子部件
WO2022127061A1 (zh) * 2020-12-15 2022-06-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构

Also Published As

Publication number Publication date
CN100524738C (zh) 2009-08-05
US20070052079A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
CN1929130A (zh) 多芯片堆叠式封装结构
CN1193424C (zh) 半导体装置
CN104350593B (zh) 具有居间垂直侧边芯片的多管芯半导体结构及其半导体封装
CN1612340A (zh) 具有多个倒装芯片的多芯片封装及其制造方法
US8368198B2 (en) Stacked package of semiconductor device
WO2011162504A2 (ko) 적층형 반도체 패키지
CN1897240A (zh) 多芯片器件及其制造方法
CN1858907A (zh) 半导体器件及其制造方法
CN1940973A (zh) 闪存卡
CN101034689A (zh) 双密封半导体封装及其制造方法
CN101060117A (zh) 芯片堆叠结构以及可制成芯片堆叠结构的晶圆结构
CN1531088A (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
CN1157790C (zh) 芯片堆叠封装结构
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN1228839C (zh) 一种多晶粒封装结构
CN1858908A (zh) 封装元件
KR101672967B1 (ko) 에지에 사이드 패드를 포함하는 반도체 스택 패키지, 및 이를 포함하는 고밀도 메모리 모듈, 전자 회로 기기
CN1324668C (zh) 半导体装置及其制造方法
CN2499978Y (zh) 三维堆叠封装散热模块
CN1862800A (zh) 电子元器件平面凸点式超薄封装基板及其制作方法
KR20130018489A (ko) 반도체 패키지 및 그 제조방법
CN1214460C (zh) 加强散热型四方扁平无接脚封装
CN1190842C (zh) 具堆栈芯片的半导体封装件
CN2904298Y (zh) 芯片封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20191229