CN102468277A - 多芯片层叠封装结构及其制造方法 - Google Patents

多芯片层叠封装结构及其制造方法 Download PDF

Info

Publication number
CN102468277A
CN102468277A CN2010105465609A CN201010546560A CN102468277A CN 102468277 A CN102468277 A CN 102468277A CN 2010105465609 A CN2010105465609 A CN 2010105465609A CN 201010546560 A CN201010546560 A CN 201010546560A CN 102468277 A CN102468277 A CN 102468277A
Authority
CN
China
Prior art keywords
chip
substrate
range
encapsulating structure
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105465609A
Other languages
English (en)
Inventor
徐磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN2010105465609A priority Critical patent/CN102468277A/zh
Publication of CN102468277A publication Critical patent/CN102468277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明涉及一种多芯片层叠封装结构及其制造方法，该多芯片层叠封装结构包括：多个芯片；基板，在基板的中部具有一个中心窗口，在基板的两端各具有一个端部窗口；模封树脂层，填充在芯片周围，用于保护芯片并将芯片与外界隔离，其中，所述多个芯片中的一个芯片位于所述中心窗口下方并通过中心窗口电连接到基板，多个芯片中的另一个芯片位于基板上方并通过所述端部窗口电连接到基板。

Description

多芯片层叠封装结构及其制造方法
技术领域
本发明涉及一种球栅封装结构及其制造方法，更具体地讲，涉及一种能够减少焊线的使用量并且减小整个封装结构的体积的多芯片层叠封装结构及其制造方法。
背景技术
随着电子产品特别是便携式消费性电子产品(例如，移动电话、个人数字助理等)向着轻薄的方向发展，这些产品对于小型化和功能集成化的要求进一步提升，因此，对电子器件的封装也越来越注重于小型化。
为了提高封装密度，通常采用芯片堆叠的方式进行封装。图1是示出根据现有技术的多芯片层叠封装结构的示图。图1示出了多个芯片在基板的一侧堆叠。在如图1所示的在两个芯片1和2的尺寸相差较大时，由于较小尺寸的芯片2距离基板3上的焊盘较远，所以所需要的焊线4的长度就较长，在注塑的时候容易发生引线偏移(wire sweeping)的问题，影响封装产品良率和质量。同时，由于两个芯片的焊线在基板的同一侧连接到基板3，所以它们引线的交叠部分可能产生引线短路(wire short)，影响封装结构的质量。
发明内容
为了解决现有技术中的一种或多种问题，本发明的一方面提供了一种多芯片层叠封装结构，该多芯片层叠封装结构包括：多个芯片；基板，在基板的中部具有一个中心窗口，在基板的两端各具有一个端部窗口；模封树脂层，填充在芯片周围，用于保护芯片并将芯片与外界隔离，其中，所述多个芯片中的一个芯片位于所述中心窗口下方并通过中心窗口电连接到基板，多个芯片中的另一个芯片位于基板上方并通过所述端部窗口电连接到基板。
一个以上的芯片可与位于基板上方的所述另一个芯片电连接并堆叠在所述另一个芯片上。
多芯片层叠封装结构还可包括焊球，所述焊球位于基板下方，用于电连接到外部电路。
位于中心窗口下方的所述一个芯片的尺寸可小于位于基板上方的所述另一个芯片的尺寸。
较大尺寸的芯片在芯片的端部具有焊盘。
多个芯片与基板之间以及多个芯片之间可利用焊线进行电连接。
焊线可以是金线、铜线、银线或其他导电材料形成的导线。
基板的两个表面均具有焊盘，以使焊线电连接到基板。
模封树脂层由环氧树脂或其他塑封材料形成。
本发明的另一方面提供了一种多芯片层叠封装结构的制造方法，该方法包括以下步骤：准备基板，在基板的中部形成一个中心窗口，并在基板的两端各形成一个端部窗口；将一个芯片设置在所述中心窗口下方；通过所述中心窗口将所述一个芯片电连接到基板；注入模封树脂，使模封树脂层覆盖位于中心窗口下方的所述一个芯片的部分；将另一个芯片设置在基板上方；通过所述端部窗口将所述另一个芯片电连接到基板；注入模封树脂，使模封树脂层填充在芯片的周围；去除多余的模封树脂层和基板部分，以获得最终的封装结构。
该方法还可包括将一个以上的芯片与位于所述基板上方的所述另一个芯片电连接并堆叠在所述另一个芯片上。
该方法还可包括在基板下方设置焊球，所述焊球用于电连接到外部电路。
附图说明
通过下面结合附图进行的示例性实施例的描述，本发明的这些和/或其他方面和优点将会变得明显且更易于理解，附图中：
图1是示出根据现有技术的多芯片层叠封装结构的示图；
图2是示出根据本发明实施例的多芯片层叠封装结构的示图；
图3A至图3I是示出制造根据本发明实施例的多芯片层叠封装结构的方法的流程图。
图4是示出根据本发明另一实施例的多芯片层叠封装结构的示图。
具体实施方式
在下文中参照附图更充分地描述了本发明，在附图中示出了本发明的实施例。然而，本发明可以用许多不同的形式来实施，且不应该解释为局限于在这里所提出的实施例。相反，提供这些实施例使得本公开是彻底的，并将把本发明的范围充分地传达给本领域技术人员。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。附图中相同的标号表示相同的元件。
为了便于描述，在这里可使用空间相对术语，如“上方”、“下方”等，用来描述如在图中所示的一个元件与其他元件的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其他元件“下方”的元件随后将被定位为“在”其他元件“上方”。
图2是示出根据本发明实施例的多芯片层叠封装结构的示图。如图2所示，根据本发明一个实施例的多芯片层叠封装结构包括：芯片10和20；基板30，在其中部具有一个中心窗口O1，在其两端各具有一个端部窗口O2和O3；模封树脂层51和52，分别由两次注塑工艺形成，填充在芯片周围用于保护芯片并将芯片与外界隔离；焊球60，位于基板30下方，用于电连接到外部电路(未示出)。在该多芯片层叠封装结构中，芯片10位于中心窗口O1的下方，芯片20位于基板30的上方。芯片10的上表面包括焊盘，用于连接焊线41以电连接到基板30上表面上的焊盘。芯片20的下表面的端部包括焊盘，从这焊盘延伸的焊线42分别通过端部窗口O2和O3连接到基板30。
根据本发明的多芯片层叠封装结构可包括多个芯片，但是，为了便于说明仅以设置两个芯片10和20的情况作为示例性实施例。当需要将多个芯片布置在基板上方和下方时，可以通过焊线将一个以上的芯片分别电连接到基板并在芯片20上堆叠。
芯片10的尺寸可小于芯片20的尺寸，从而有利于最大限度地减少整个封装结构中焊线的长度，有利于减小封装结构的尺寸。
中心开口O1和端部开口O2和O3的面积没有特别的限制，只要便于将连接到芯片上的焊线连接到基板上即可。同时，可以根据形成窗口的工艺和难度来确定窗口的大小。可使用蚀刻工艺在基板上形成期望位置和数量的窗口。
可以使用金线、铜线、银线或其他导电材料形成的导线作为焊线。
模封树脂层可由环氧树脂或其他塑封材料形成。
接下来，将参照图3A至图3I来详细描述根据本发明实施例的多芯片层叠封装结构的制造方法。如上所述，考虑到说明上的简单，以具有两个芯片的封装结构的制造方法作为实施例的示例进行详细说明。
在该方法中，首先，如图3A所示，准备基板30，在基板30的中部形成一个中心窗口O1，并在基板的两端各形成一个端部窗口O2和O3。
然后，如图3B所示，将芯片10设置在中心窗口O1下方。
接下来，如图3C所示，使用焊线41通过中心窗口O1将位于芯片10的上表面上的焊盘与基板30上表面上的焊盘电连接。
然后，如图3D所示，执行注塑工艺。注入模封树脂，使模封树脂层51覆盖位于中心窗口O1下方的芯片10的部分，以将芯片10和焊线41与外部隔开。
接着，如图3E所示，在基板30上方设置芯片20。
然后，如图3F所示，使用焊线42将位于芯片20的下表面的端部的焊盘电连接到基板下表面的焊盘上。
接下来，如图3G所示，执行注塑工艺。注入模封树脂，使模封树脂层52填充在芯片的周围。
然后，如图3H所示，在基板下方设置焊球60，以使封装结构电连接到外部电路。可以采用本领域技术人员常用的方法来设置焊球60。
最后，如图3I所示，通过半导体封装切割工艺(例如，刀片切割(Bladesingulation))将如图3I所示的虚线部分去除，而获得最终的封装结构。然而，本发明并不局限于此，还可以使用蚀刻方法来将虚线部分去除。
如上所述，为了便于描述，参照图2和图3A至图3I描述了根据本发明实施例的包括两个芯片的封装结构和制造该封装结构的方法，但是本领域技术人员应该清楚的是，根据本发明可以获得多芯片层叠封装结构，只需在上述参照图3F和图3G所述的两个步骤之间加入设置多个芯片的步骤，也就是说，可以在设置芯片20完成之后，将第三芯片70通过焊线连接到基板30并层叠在芯片20上，然后执行注塑工艺，最终获得如图4所示的封装结构。此外，可以根据需要而增加第四、第五至更多数量的芯片。
通过如上所述的方法可以获得这样的封装结构，即，整体封装结构在宽度上与芯片20的宽度相同，并且在该结构中使用了最短长度的焊线，使得封装结构紧凑，实现了芯片级(CSP)封装。
虽然出于简要的目的，本发明仅以包括两个芯片的封装结构作为实施例的示例，但是毫无疑义的是，可以通过本发明的方法来实现多芯片层叠封装结构，在这样的多芯片层叠封装结构中，基于本发明的构思，可以在基板上方顺序地堆叠尺寸依次增大的芯片，使得封装结构的空间效率最大化。
根据本发明实施例的多芯片层叠封装结构特别适合于堆叠在基板上方和下方的尺寸不同的多个芯片的封装，基本上解决了现有技术中存在的悬空问题和线偏移问题，特别来说，使得获得封装结构的尺寸非常小，特别适于用在小型便携移动电子装置中。
虽然示出并描述了本发明的一些示例性实施例，但是本领域的技术人员应该知晓，在不脱离本发明的原理和精神的情况下，可以对这些示例性实施例作出改变，本发明的范围由权利要求及其等同物来限定。

Claims (18)

1.一种多芯片层叠封装结构，所述多芯片层叠封装结构包括：
多个芯片；
基板，在基板的中部具有一个中心窗口，在基板的两端各具有一个端部窗口；
模封树脂层，填充在芯片周围，用于保护芯片并将芯片与外界隔离，
其中，所述多个芯片中的一个芯片位于所述中心窗口下方并通过中心窗口电连接到基板，多个芯片中的另一个芯片位于基板上方并通过所述端部窗口电连接到基板。
2.如权利要求1所述的多芯片层叠封装结构，其中，一个以上的芯片与位于基板上方的所述另一个芯片电连接并堆叠在所述另一个芯片上。
3.如权利要求1或2所述的多芯片层叠封装结构，其中，所述多芯片层叠封装结构还包括焊球，所述焊球位于基板下方，用于电连接到外部电路。
4.如权利要求1所述的多芯片层叠封装结构，其中，位于中心窗口下方的所述一个芯片的尺寸小于位于基板上方的所述另一个芯片的尺寸。
5.如权利要求4所述的多芯片层叠封装结构，其中，所述较大尺寸的芯片在芯片的端部具有焊盘。
6.如权利要求1或2所述的多芯片层叠封装结构，其中，所述多个芯片与基板之间以及多个芯片之间利用焊线进行电连接。
7.如权利要求6所述的多芯片层叠封装结构，其中，所述焊线是金线、铜线、银线或其他导电材料形成的导线。
8.如权利要求6所述的多芯片层叠封装结构，其中，所述基板的两个表面均具有焊盘，以将焊线连接到基板。
9.如权利要求1所述的多芯片层叠封装结构，其中，所述模封树脂层由环氧树脂或其他塑封材料形成。
10.一种多芯片层叠封装结构的制造方法，所述方法包括以下步骤：
准备基板，在基板的中部形成一个中心窗口，并在基板的两端各形成一个端部窗口；
将一个芯片设置在所述中心窗口下方；
通过所述中心窗口将所述一个芯片电连接到基板；
注入模封树脂，使模封树脂层覆盖位于中心窗口下方的所述一个芯片的部分；
将另一个芯片设置在基板上方；
通过所述端部窗口将所述另一个芯片电连接到基板；
注入模封树脂，使模封树脂层填充在芯片的周围；
去除多余的模封树脂层和基板部分，以获得最终的封装结构。
11.如权利要求10所述的方法，所述方法还包括将一个以上的芯片与位于所述基板上方的所述另一个芯片电连接并堆叠在所述另一个芯片上。
12.如权利要求10或11所述的方法，所述方法还包括在基板下方设置焊球，所述焊球用于电连接到外部电路。
13.如权利要求10所述的方法，其中，位于所述中心窗口下方的所述一个芯片的尺寸小于位于基板上方的所述另一个芯片的尺寸。
14.如权利要求13所述的方法，其中，所述较大尺寸的芯片在芯片的端部具有焊盘。
15.如权利要求10或11所述的方法，其中，所述多个芯片与基板之间以及多个芯片之间利用焊线进行电连接。
16.如权利要求15所述的方法，其中，所述焊线是金线、铜线、银线或其他导电材料形成的导线。
17.如权利要求15所述的方法，其中，所述基板的两个表面均具有焊盘，以使焊线电连接到基板。
18.如权利要求10所述的方法，其中，所述模封树脂层由环氧树脂或其他塑封材料形成。
CN2010105465609A 2010-11-11 2010-11-11 多芯片层叠封装结构及其制造方法 Pending CN102468277A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105465609A CN102468277A (zh) 2010-11-11 2010-11-11 多芯片层叠封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105465609A CN102468277A (zh) 2010-11-11 2010-11-11 多芯片层叠封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102468277A true CN102468277A (zh) 2012-05-23

Family

ID=46071709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105465609A Pending CN102468277A (zh) 2010-11-11 2010-11-11 多芯片层叠封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102468277A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206513A (zh) * 2014-12-15 2016-12-07 爱思开海力士有限公司 包括多个堆叠芯片的半导体封装

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455455A (zh) * 2002-05-03 2003-11-12 海力士半导体有限公司 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
CN1462070A (zh) * 2002-05-31 2003-12-17 威宇科技测试封装（上海）有限公司 一种芯片封装结构
CN1484308A (zh) * 2002-09-17 2004-03-24 ���˻�˹�����̩�˹ɷ����޹�˾ 开口式多芯片堆叠封装体
US20040183179A1 (en) * 2003-03-20 2004-09-23 Wen-Lo Shieh Package structure for a multi-chip integrated circuit
US20070052079A1 (en) * 2005-09-07 2007-03-08 Macronix International Co., Ltd. Multi-chip stacking package structure
CN101477979A (zh) * 2008-01-03 2009-07-08 三星电子株式会社 多芯片封装体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455455A (zh) * 2002-05-03 2003-11-12 海力士半导体有限公司 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
CN1462070A (zh) * 2002-05-31 2003-12-17 威宇科技测试封装（上海）有限公司 一种芯片封装结构
CN1484308A (zh) * 2002-09-17 2004-03-24 ���˻�˹�����̩�˹ɷ����޹�˾ 开口式多芯片堆叠封装体
US20040183179A1 (en) * 2003-03-20 2004-09-23 Wen-Lo Shieh Package structure for a multi-chip integrated circuit
US20070052079A1 (en) * 2005-09-07 2007-03-08 Macronix International Co., Ltd. Multi-chip stacking package structure
CN101477979A (zh) * 2008-01-03 2009-07-08 三星电子株式会社 多芯片封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206513A (zh) * 2014-12-15 2016-12-07 爱思开海力士有限公司 包括多个堆叠芯片的半导体封装
CN106206513B (zh) * 2014-12-15 2019-09-13 爱思开海力士有限公司 包括多个堆叠芯片的半导体封装

Similar Documents

Publication Publication Date Title
US7807502B2 (en) Method for fabricating semiconductor packages with discrete components
US7462930B2 (en) Stack chip and stack chip package having the same
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
US7981796B2 (en) Methods for forming packaged products
JP2005183923A (ja) 半導体装置およびその製造方法
CN104364902A (zh) 半导体封装、其制造方法及封装体叠层
WO2007026392A1 (ja) 半導体装置およびその製造方法
CN102280418A (zh) 带有散热装置的半导体封装
KR20110039299A (ko) 반도체 디바이스에서의 와이어온와이어 스티치 본딩
CN103745931A (zh) 引线框架和封装结构的形成方法
JP2005539403A (ja) 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール
CN102569268A (zh) 半导体装置及其制造方法
CN202549824U (zh) 芯片封装结构
CN101847590A (zh) 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
US8502375B2 (en) Corrugated die edge for stacked die semiconductor package
US10886253B2 (en) Semiconductor package
CN103745967A (zh) 引线框架和封装结构
CN102468277A (zh) 多芯片层叠封装结构及其制造方法
CN203055893U (zh) 一种再布线热增强型fcqfn封装器件
CN101621046B (zh) 使用具有空隙的穿通电极的半导体封装
JP2008227079A (ja) 半導体装置およびその製造方法
CN108630626A (zh) 无基板封装结构
CN113410215A (zh) 半导体封装结构及其制备方法
CN203085511U (zh) 一种再布线多芯片aaqfn封装器件
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20120523