CN106206513A - 包括多个堆叠芯片的半导体封装 - Google Patents

包括多个堆叠芯片的半导体封装 Download PDF

Info

Publication number
CN106206513A
CN106206513A CN201510236289.1A CN201510236289A CN106206513A CN 106206513 A CN106206513 A CN 106206513A CN 201510236289 A CN201510236289 A CN 201510236289A CN 106206513 A CN106206513 A CN 106206513A
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor
substrate
engagement finger
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510236289.1A
Other languages
English (en)
Other versions
CN106206513B (zh
Inventor
柳在雄
郑钟曙
郑昭贤
申盛哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106206513A publication Critical patent/CN106206513A/zh
Application granted granted Critical
Publication of CN106206513B publication Critical patent/CN106206513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种包括多个堆叠芯片的半导体封装。半导体封装可以包括：基板，其具有第一表面以及背离第一表面的第二表面、穿过基板的中心部分而限定的窗口、以及设置在第二表面上的多个第一接合指状物、多个第二接合指状物以及多个外部电极；两个或更多个第一半导体芯片，每一个第一半导体芯片具有与第一半导体芯片的边缘相邻地设置的多个第一接合垫，并且第一半导体芯片中的每一个在露出第一接合垫的面朝下类型的位置单独地附接至基板的第一表面；以及第二半导体芯片，其具有设置在第二半导体芯片的中心部分处的多个第二接合垫，并且在经由窗口露出第二接合垫的面朝下类型的位置被附接至第一半导体芯片中的每一个。

Description

包括多个堆叠芯片的半导体封装
相关申请的交叉参考
本申请主张2014年12月15日于韩国知识产权局提交的韩国专利申请No.10-2014-0179994的优先权，通过引用将该韩国专利申请整体并入本文。
技术领域
各实施例总体涉及一种半导体封装，并且更具体地，涉及一种包括多个堆叠芯片的多芯片封装。
背景技术
随着电子产品的尺寸逐渐缩小而且高度功能化，需要具有更高容量的半导体芯片来满足期望的功能。因此，需要在小尺寸的产品上安装更多数量的半导体芯片。
由于制造具有更高容量的半导体芯片、或在有限的空间内安装更多数量的半导体芯片的技术存在缺陷，因此最近的趋势是致力于在单个封装中嵌入更多数量的半导体芯片。
此外，正在开发用于改善电气特征的各种技术，即使嵌入一个或更多个半导体芯片，也不增加封装的整体厚度。
发明内容
在一个实施例中，一种半导体封装可以包括：基板，其具有第一表面以及背离所述第一表面的第二表面、穿过所述基板的中心部分而限定的窗口、以及设置在所述第二表面上的多个第一接合指状物、多个第二接合指状物和多个外部电极。半导体封装可以包括两个或更多个第一半导体芯片，其每一个具有与所述第一半导体芯片的边缘相邻地设置的多个第一接合垫，并且所述第一半导体芯片的每一个在露出所述第一接合垫的面朝下类型的位置单独地附接至所述基板的第一表面。半导体封装可以包括第二半导体芯片，其具有设置在所述第二半导体芯片的中心部分处的多个第二接合垫，并且在经由所述窗口露出所述第二接合垫的面朝下类型的位置被附接至所述第一半导体芯片中的每一个。
在一实施例中，一种包括半导体封装的电子系统可包括耦接至总线的控制器、接口、输入/输出单元以及存储设备，所述控制器以及所述存储设备包括半导体封装。所述半导体封装可包括基板，其具有第一表面以及背离所述第一表面的第二表面、穿过所述基板的中心部分而限定的窗口、以及设置在所述第二表面上的多个第一接合指状物、多个第二接合指状物和多个外部电极。所述半导体封装可包括第一半导体芯片，其具有与所述第一半导体芯片的边缘相邻地设置的多个第一接合垫，并且所述第一半导体芯片中的每一个在露出所述第一接合垫的面朝下类型的位置单独地附接至所述基板的第一表面。所述半导体封装可包括第二半导体芯片，其具有设置在所述第二半导体芯片的中心部分处的多个第二接合垫，并且在经由所述窗口露出所述第二接合垫的面朝下类型的位置被附接至所述第一半导体芯片中的每一个。
在一实施例中，一种包括半导体封装的存储卡，其可包括含有所述半导体封装的存储器以及用于控制所述存储器的存储控制器。所述半导体封装可包括基板，其具有第一表面以及背离所述第一表面的第二表面、穿过所述基板的中心部分而限定的窗口、以及设置在所述第二表面上的多个第一接合指状物、多个第二接合指状物和多个外部电极。所述半导体封装可包括第一半导体芯片，其具有与所述第一半导体芯片的边缘相邻地设置的多个第一接合垫，并且所述第一半导体芯片的每一个在露出所述第一接合垫的面朝下类型的位置单独地附接至所述基板的第一表面。所述半导体封装可包括第二半导体芯片，其具有设置在所述第二半导体芯片的中心部分处的多个第二接合垫，并且在经由所述窗口露出所述第二接合垫的面朝下类型的位置被附接至所述第一半导体芯片中的每一个。
附记：
附记1、一种半导体封装，该半导体封装包括：
基板，所述基板具有第一表面以及背离所述第一表面的第二表面、穿过所述基板的中心部分而限定的窗口、以及设置在所述第二表面上的多个第一接合指状物、多个第二接合指状物和多个外部电极；
两个或更多个第一半导体芯片，每一个第一半导体芯片具有与所述第一半导体芯片的边缘相邻地设置的多个第一接合垫，并且所述第一半导体芯片中的每一个在露出所述第一接合垫的面朝下类型的位置单独地附接至所述基板的所述第一表面；以及
第二半导体芯片，所述第二半导体芯片具有设置在所述第二半导体芯片的中心部分处的多个第二接合垫，并且在经由所述窗口露出所述第二接合垫的面朝下类型的位置被附接至所述第一半导体芯片中的每一个。
附记2、根据附记1所述的半导体封装，所述半导体封装进一步包括：
多个第一连接构件，所述多个第一连接构件电耦接所述第一接合垫以及所述第一接合指状物；以及
多个第二连接构件，所述多个第二连接构件经由所述窗口电耦接所述第二接合垫以及所述第二接合指状物。
附记3、根据附记2所述的半导体封装，其中所述第一接合指状物沿第一方向与所述基板的边缘相邻地设置在所述基板的所述第二表面上，并且所述第二接合指状物沿不同于所述第一方向的第二方向与所述窗口相邻地设置在所述基板的所述第二表面上。
附记4、根据附记3所述的半导体封装，其中所述第一方向基本垂直于所述第二方向。
附记5、根据附记4所述的半导体封装，其中所述第一半导体芯片被附接为允许所述第一半导体芯片的边缘沿基本垂直于所述第一方向的所述第二方向伸出，并且具有与所伸出的所述边缘相邻地设置有所述第一接合垫的结构。
附记6、根据附记5所述的半导体封装，其中两个第一半导体芯片在所述窗口的两侧分别被附接至所述基板的所述第一表面。
附记7、根据附记5所述的半导体封装，其中四个第一半导体芯片被附接至所述基板的所述第一表面，允许两个第一半导体芯片的外边缘能够在所述窗口的每一侧沿所述第二方向伸出，并且所述四个第一半导体芯片具有与伸出的所述外边缘相邻地设置有所述第一接合垫的结构。
附记8、根据附记2所述的半导体封装，其中所述第一连接构件以及所述第二连接构件包括导线。
附记9、根据附记2所述的半导体封装，所述半导体封装进一步包括：
粘合构件，所述粘合构件插置在所述基板的所述第一表面与所述第一半导体芯片之间以及所述第一半导体芯片与所述第二半导体芯片之间；以及
囊封构件(encapsulation member)，所述囊封构件被形成为覆盖所述第一半导体芯片、所述第二半导体芯片、所述第一连接构件以及所述第二连接构件，并且填充所述窗口。
附记10、根据附记4所述的半导体封装，所述半导体封装进一步包括：
囊封构件，所述囊封构件被形成为沿所述第一方向以及垂直于所述第一方向的所述第二方向，覆盖所述基板的第一表面和侧表面以及所述第一半导体芯片与所述第二半导体芯片的下表面和侧表面，并且覆盖所述基板的所述第二表面和所述窗口的边缘部分。
附记11、根据附记4所述的半导体封装，所述半导体封装进一步包括：
囊封构件，所述囊封构件被形成为露出所述基板的关于所述第二方向的两个侧表面以及所述第一半导体芯片的相对应的侧表面，并且覆盖所述基板和所述第一半导体芯片的关于垂直于所述第一方向的所述第二方向的两个侧表面及边缘部分。
附记12、根据附记2所述的半导体封装，所述半导体封装进一步包括：
囊封构件，所述囊封构件被形成为覆盖所述第二半导体芯片的侧表面和下表面，或被形成为只覆盖所述第二半导体芯片的所述侧表面。
附记13、根据附记2所述的半导体封装，所述半导体封装进一步包括：
两个或更多个第三半导体芯片，每一个第三半导体芯片具有与所述第三半导体芯片的外边缘相邻沿基本垂直于所述第一接合垫的排列方向的方向设置的多个第三接合垫，并且所述第三半导体芯片中的每一个在面朝下类型的位置单独地附接至所述第二半导体芯片，使得与设置的所述第三接合垫的相邻的所述外边缘向外伸出；
第四半导体芯片，所述第四半导体芯片具有沿与所述第一接合垫的排列方向基本相同的方向与所述第四半导体芯片的边缘相邻地设置的多个第四接合垫，并且在面朝下类型的位置附接至所述第三半导体芯片，使得与设置的所述第四接合垫相邻的所述边缘向外伸出；
多个第三接合指状物，所述第三接合指状物与所述基板的、与所述第三接合垫相邻的边缘相邻地设置；
多个第四接合指状物，所述多个第四接合指状物与所述基板的、与所述第四接合垫相邻的边缘相邻地设置；
多个第三连接构件，所述多个第三连接构件电耦接所述第三半导体芯片的所述第三接合垫以及所述基板的所述第三接合指状物；以及
多个第四连接构件，所述多个第四连接构件电耦接所述第四半导体芯片的所述第四接合垫以及所述基板的所述第四接合指状物。
附记14、根据附记13所述的半导体封装，其中所述多个第三接合垫与所述第三半导体芯片的一个外边缘相邻地设置，并且所述第三半导体芯片在所述窗口的两侧被附接至所述第二半导体芯片，允许所述第三半导体芯片的、与设置的所述第三接合垫相邻的所述一个外边缘向外伸出。
附记15、根据附记13所述的半导体封装，其中所述第四半导体芯片被附接至所述第三半导体芯片，使得所述第四半导体芯片的边缘向外伸出，并且所述第四半导体芯片具有与所伸出的边缘相邻地设置有所述多个第四接合垫的结构。
附记16、根据附记13所述的半导体封装，其中所述第三连接构件以及所述第四连接构件包括导线。
附记17、根据附记13所述的半导体封装，所述半导体封装进一步包括：
粘合构件，所述粘合构件插置在所述基板的所述第一表面与所述第一半导体芯片之间、所述第一半导体芯片与所述第二半导体芯片之间、所述第二半导体芯片与所述第三半导体芯片之间、以及所述第三半导体芯片与所述第四半导体芯片之间；以及
囊封构件，所述囊封构件被设置为覆盖所述第一半导体芯片至所述第四半导体芯片以及所述第一连接构件至所述第四连接构件，并且填充所述窗口。
附记18、根据附记13所述的半导体封装，其中所述第一接合指状物沿第一方向与所述基板的边缘相邻地设置在所述基板的所述第二表面上，并且所述第二接合指状物沿基本垂直于所述第一方向的第二方向且与所述窗口相邻地设置在所述基板的所述第二表面上，并且所述半导体封装进一步包括：
囊封构件，所述囊封构件被形成为沿所述第一方向以及垂直于所述第一方向的所述第二方向，覆盖所述基板的所述第一表面和侧表面以及所述第一半导体芯片至第四半导体芯片的下表面和侧表面，并且覆盖所述基板的所述第二表面和所述窗口的边缘部分。
附记19、根据附记13所述的半导体封装，其中所述第一接合指状物沿第一方向与所述基板的边缘相邻地设置在所述基板的所述第二表面上，并且所述第二接合指状物沿基本垂直于所述第一方向的第二方向且与所述窗口相邻地设置在所述基板的所述第二表面上，并且所述半导体封装进一步包括：
囊封构件，所述囊封构件被形成为露出所述第三半导体芯片关于所述第二方向的外侧表面，并且露出所述第四半导体芯片关于垂直于所述第二方向的所述第一方向的两个侧表面。
附记20、根据附记13所述的半导体封装，其中所述第一接合指状物沿第一方向与所述基板的边缘相邻地设置在所述基板的所述第二表面上，并且所述第二接合指状物沿基本垂直于所述第一方向的第二方向且与所述窗口相邻地设置在所述基板的所述第二表面上，并且所述半导体封装进一步包括：
囊封构件，所述囊封构件被形成为覆盖所述第四半导体芯片的侧表面和下表面，或被形成为只覆盖所述第四半导体芯片的关于所述第二方向的侧表面。
附图说明
图1是描绘根据实施例的一种半导体封装的示例的表示的仰视图。
图2是描绘图1的移除了囊封构件的半导体封装的仰视图。
图3是沿着图1的线A-A'所取的横截面图。
图4是沿着图1的线B-B'所取的横截面图。
图5及图6是描绘根据实施例的一种半导体封装的示例的表示的横截面图。
图7是描绘根据实施例的移除了囊封构件的一种半导体封装的示例的表示的仰视图。
图8是沿着图7的线C-C'所取的横截面图。
图9是描绘根据实施例的一种半导体封装的示例的表示的横截面图。
图10是描绘根据实施例的移除了囊封构件的一种半导体封装的示例的表示的仰视图。
图11是沿着图10的线D-D'所取的横截面图。
图12是沿着图10的线E-E'所取的横截面图。
图13和图14是描绘根据实施例的一种半导体封装的示例的表示的横截面图。
图15是描绘一种电子系统的示例的表示的框图，在该电子系统中可以应用根据各实施例中的每一个实施例的半导体封装。
图16是描绘一种存储卡的示例的表示的框图，该存储卡包括根据各实施例中的每一个实施例的半导体封装。
具体实施方式
下文将参照附图通过实施例的各种示例来描述包括多个堆叠芯片的半导体封装。
各实施例可以是针对即使嵌入了多个半导体芯片也能够实现薄的封装的半导体封装。
各实施例可以是针对一种半导体封装，该半导体封装包括经由基板的结构的修改而改善的电气特征。
各实施例可以针对一种半导体封装，该半导体封装被设置为即使使用多条线或多个互连也由于避免了干扰而抑制短路的发生。
参照图1至图4，根据实施例的半导体封装100可以分别包括基板10、第一半导体芯片20及第二半导体芯片30。半导体封装100可以分别包括第一连接构件72及第二连接构件74。根据实施例的半导体封装100可以进一步包括粘合构件60、囊封构件80、以及连接端子90。
基板10例如可以是印刷电路板。基板10可以具有基本四边形板的形状。基板10具有第一表面10a以及背离第一表面10a的第二表面10b。基板10可包括穿过其(即，所述基板10的)中心部分所限定的窗口W。基板10可包括多个第一接合指状物12a、多个第二接合指状物12b、以及多个外部电极14。第一接合指状物12a、多个第二接合指状物12b、以及多个外部电极14可以设置在第二表面10b上。
窗口W可以穿过基板10的中心部分限定。当从底部观察时，这种窗口W可被限定为具有沿第二方向Y延伸的基本矩形截面的形状，并且在其两个端部可以是圆形的。窗口W可以具有露出所有第二接合垫32的尺寸。接合垫32可被设置在第二半导体芯片30的中心部分上。
第一接合指状物12a可以沿第一方向X与基板10的两个边缘相邻地设置，并且第二接合指状物12b可以沿垂直于或基本垂直于第一方向X的第二方向Y与基板10的限定出窗口W的边缘部分相邻地设置。沿第一方向X在与窗口W相邻的部分处可以不设置第一接合指状物12a以及第二接合指状物12b。虽然在实施例中，将第一方向描述为X方向，并且将第二方向描述为Y方向，但将注意到的是，当情况需要时，X方向以及Y方向可以彼此颠倒。
外部电极14可以用作要附接用于连接至外部电路的连接端子90(例如焊料球)的部分。外部电极14可被形成为具有垫形状。外部电极14可被设置在基板10的第二表面10b上的由第一接合指状物12a及第二接合指状物12b所围绕的部分处，除了这些部分的沿第一方向X的外端部之外。
通过形成在基板10的第二表面10b上的迹线(trace)、或形成在基板10中的内部线路，第一接合指状物12a以及外部电极14可以彼此电连接，并且第二接合指状物12b以及外部电极14可以彼此电连接。在实施例中，第一接合指状物12a以及第二接合指状物12b也可以经由迹线或内部线路彼此电连接。
第一半导体芯片20的每一个可以具有四边形板的形状，其具有上表面20a以及背离上表面20a的下表面20b。第一半导体芯片20的每一个可以是一种边缘垫类型芯片(edge-pad type chip)，在该芯片中多个第一接合垫22沿第一方向X与上表面20a的边缘相邻地设置。两个这种第一半导体芯片20被附接至基板10的第一表面10a，使得它们分别沿第一方向X被设置在窗口W的两侧上。第一半导体芯片20可以被附接为使得当沿第二方向Y观察时，第一半导体芯片20的外侧表面20c与基板10相对应的侧表面10c齐平或基本齐平。
两个第一半导体芯片20可以用一种面朝下的类型，按照使得第一半导体芯片20的上表面20a面对基板10的第一表面10a并且使得第一半导体芯片20的与第一接合垫22的边缘相邻沿第二方向Y从基板10伸出的方式，在窗口W的两侧被附接至基板10的第一表面10a。在实施例中，两个第一半导体芯片20可以在朝向基板10的第一表面10a面向下的位置被附接至第一表面10a。两个第一半导体芯片20可以按照使得第一半导体芯片20的上表面20a面对基板10的第一表面10a的方式，定位在窗口W的两侧上。第一半导体芯片20与第一接合垫22的边缘相邻沿第二方向Y从基板10的周边伸出(即，参见图4)。因此，沿第二方向Y，第一半导体芯片20的每一个的宽度大于基板10的宽度(即，参见图4)，并且沿第一方向X，第一半导体芯片20的每一个的长度小于从基板10的侧表面10c到窗口W测量的长度(即，参见图3)。
这种第一半导体芯片20的每一个可以是存储芯片，并且其中可包括形成为与多个第一接合垫22电连接的内部电路(未示出)。
第二半导体芯片30可以具有四边形板的形状，其具有上表面30a以及背离上表面30a的下表面30b。第二半导体芯片可以是中心垫类型芯片(center-pad type chip)，该中心垫类型芯片包括在上表面30a的中心部分被设置成一行或两行(例如，两行)的多个第二接合垫32(即，参见图2)。在实施例中，第二半导体芯片30可以是与第一半导体芯片20相同方式的存储芯片，并且其中可包括形成为和多个第二接合垫32电连接的内部电路(未示出)。在实施例中，第二半导体芯片30可以是逻辑芯片。第二半导体芯片30可以以面朝下的类型，在窗口W之上被附接至第一半导体芯片20，使得第二半导体芯片30的上表面30a面对第一半导体芯片20的下表面20b并且第二半导体芯片30的第二接合垫32经由基板10的窗口W露出。在实施例中，第二半导体芯片30可以是在面向下的位置，在窗口W之上被附接至第一半导体芯片20，由此上表面30a面向第一半导体芯片20的下表面20b。第二半导体芯片30的第二接合垫32可经由基板10的窗口W露出(即，参见图2及图3)。在实施例中，第二半导体芯片30沿第一方向X可以具有比第一半导体芯片20更长的长度，并且沿第二方向Y具有大于基板10且小于第一半导体芯片20的宽度。
粘合构件60可包括粘合带或是粘合膏。粘合构件60可插置在基板10的第一表面10a与第一半导体芯片20的上表面20a之间。粘合构件60可插置在第一半导体芯片20的下表面20b与第二半导体芯片30的上表面30a之间。
形成第一连接构件72以电连接基板10的第一接合指状物12a以及第一半导体芯片20的、与基板10的第一接合指状物12a相邻地设置的第一接合垫22。第一连接构件72可以是由金属材料形成的导线，该金属材料例如但不限于金、银或铜。
形成第二连接构件74以电连接第二半导体芯片30的、经由基板10的窗口W露出的第二接合垫32以及基板10的、与第二半导体芯片30的第二接合垫32相邻地设置的第二接合指状物12b。第二连接构件74可以是由金属材料形成的导线，该金属材料例如但不限于金、银或铜。
可以形成囊封构件80以保护第一半导体芯片20、第二半导体芯片30、第一连接构件72以及第二连接构件74。在实施例中，囊封构件80可被形成在基板10的第一表面10a上，以覆盖第二半导体芯片30的下表面30b以及侧表面30c。在实施例中，囊封构件80可以按照覆盖第一半导体芯片20的包括第一接合垫22的边缘部分以及基板10的包括第一接合指状物12a的边缘部分的方式，沿第一方向X形成，以覆盖第一接合指状物12a、第一接合垫22、以及形成为将第一接合指状物12a和第一接合垫22彼此电连接的第一连接构件72。在实施例中，囊封构件80可以形成在窗口W中以及在基板10的第二表面10b的绕窗口W的部分上，以覆盖第二接合指状物12b、第二接合垫32、和形成为电连接第二接合指状物12b以及第二接合垫32的第二连接构件74，并且填充窗口W。囊封构件80可包括(例如但不限于)环氧树脂模制化合物(epoxy molding compound)。
可以设置连接端子90以将根据各种实施例的半导体封装100安装至外部电路，并且连接端子90分别附接至设置在基板10的第二表面10b上的外部电极14。这种连接端子90可以例如但不限于是焊料球。在实施例中，连接端子90可以是例如但不限于导电膏、导电图案以及导电接脚中的任何一种或它们的组合。
在实施例中，囊封构件80可沿第二方向Y形成，以覆盖包括基板10的侧表面10c以及第一半导体芯片20的侧表面20c的边缘部分。在实施例中，囊封构件80可沿第二方向Y形成，以露出基板10的侧表面10c和/或第一半导体芯片20的侧表面20c。
参照图5及图6，在根据实施例的半导体封装200中，囊封构件80可被形成为不覆盖第二半导体芯片30的下表面30b，而覆盖第二半导体芯片30的侧表面30c，并且可以沿第一方向X按照不覆盖第一半导体芯片20的侧表面20c的方式被形成在第一半导体芯片20的上表面20a及下表面20b的边缘部分上。根据实施例的半导体封装200，由于第二半导体芯片30的下表面30b从囊封构件80露出的事实，因此从第一半导体芯片20以及第二半导体芯片30所产生的热量可以被快速地逸散至外部。
在根据上述实施例的半导体封装100中，基板10可以具有一种结构，在该结构中所有第一接合指状物12a、第二接合指状物12b以及外部电极14都设置在相同的表面上，即第二表面10b上。在接合指状物12a和12b以及外部电极14以这种方式设置在相同表面上的实施例中，特别是在用于信号交换的线路设置在单个层上的实施例中，由于不需要用于在多层结构中传输信号的例如通孔的路径，因此可以缩短信号传输路径，并且可以获得改善的信号传输特征。
由于不存在根据基板10的第一表面10a之上的线的形状的空间限制，因此即使堆叠多个半导体芯片20及30，也可以将根据实施例的半导体封装100(即，半导体封装200)实现为薄的封装。
由于减少了在堆叠的半导体芯片20及30以及基板10之间的连接构件72和74(例如导线的)间的干扰，因此在根据实施例的半导体封装100(即，半导体封装200)中，不会发生短路问题。
参照图7和图8，根据实施例的半导体封装300可包括基板10。半导体封装300可以分别包括第一半导体芯片20及第二半导体芯片30。半导体封装300可以分别包括第一连接构件72及第二连接构件74。根据实施例的半导体封装300可以进一步包括粘合构件60、囊封构件80、以及连接端子90。
基板10例如可以是具有四边形板的形状的印刷电路板。基板10具有第一表面(即，图5的第一表面10a)以及背离第一表面的第二表面(即，图5的第二表面10b)，并且包括穿过基板10的中心部分限定的窗口W。基板10可包括设置在基板10的第二表面上的多个第一接合指状物12a、多个第二接合指状物12b、以及多个外部电极14。
窗口W是穿过基板10的中心部分限定的，使得窗口W沿第二方向Y延伸，并且当从底部观察时，第二半导体芯片30的所有第二接合垫32都经由窗口W露出。第一接合指状物12a可沿第一方向X与基板10的两个边缘相邻地设置，并且第二接合指状物12b可沿基本垂直于第一方向X的第二方向Y与基板10的限定出窗口W的边缘部分相邻地设置。外部电极14可以用作要附接连接端子90(例如焊料球)的部分，并且可被设置在基板10的第二表面上的由第一接合指状物12a及第二接合指状物12b所围绕的部分，除了这些部分的沿第一方向X的外端部之外。
第一接合指状物12a以及外部电极14可以彼此电连接。第二接合指状物12b以及外部电极14可以彼此电连接。在实施例中，第一接合指状物12a以及第二接合指状物12b也可以彼此电连接。
第一半导体芯片20的每一个具有沿第一方向X与第一半导体芯片的一个外边缘相邻地设置有多个第一接合垫22的结构。第一半导体芯片20可被设置为使得两个第一半导体芯片20以彼此分开的方式在窗口W的每一侧设置在基板10的第一表面上，并且使得第一半导体芯片20的、与设置的第一接合垫22相邻的外边缘从基板10的边缘伸出。
第一半导体芯片20的每一个并不具有沿第一方向X与第一半导体芯片20的两个边缘相邻地设置有第一接合垫22的结构，而是具有沿第一方向X只与第一半导体芯片20的一个外边缘相邻地设置有第一接合垫22的结构。当以其整体观察时，四个第一半导体芯片20在窗口W的两侧上在面朝下类型的位置被附接至基板10的第一表面，使得两个第一半导体芯片20以彼此分开的方式被设置在窗口W的每一侧，并且使得第一半导体芯片20的、与设置的第一接合垫22相邻的外边缘沿第二方向Y从基板10伸出。可附接四个第一半导体芯片20，使得当沿第二方向Y观察时，第一半导体芯片20的外侧表面与基板10的相对应的侧表面齐平。第一半导体芯片20可以是存储芯片。
第二半导体芯片30可以具有四边形板的形状，其具有上表面以及背离上表面(即，图5的上表面30a)的下表面(即，图5的下表面30b)，并且可以是中心垫类型芯片，在该芯片中多个第二接合垫32在上表面的中心部分处被设置成一行或两行(例如，两行)。第二半导体芯片30可在其中包括形成为与多个第二接合垫32电连接的内部电路(未示出)。第二半导体芯片30可以是存储芯片或逻辑芯片。第二半导体芯片30可以在面向下的位置、或是面朝下类型的位置，借助于粘合构件60被附接至四个第一半导体芯片20，使得其第二接合垫32是经由基板10的窗口W露出。
粘合构件60可包括(例如但不限于)粘合带或是粘合膏。粘合构件60可被插置在基板10的第一表面以及第一半导体芯片20的上表面之间。粘合构件60可被插置在第一半导体芯片20的下表面以及第二半导体芯片30的上表面之间。
第一连接构件72可以是导线，并且可形成为电连接基板10的第一接合指状物12a以及第一半导体芯片20的与基板10的第一接合指状物12a相邻地设置的第一接合垫22。
第二连接构件74可以是导线，并且可被形成为经由基板10的窗口W电连接第二半导体芯片30的第二接合垫32以及基板10的第二接合指状物12b。
囊封构件80可包括(例如但不限于)环氧树脂模制化合物，并且可形成在基板10的第一表面上，以覆盖第二半导体芯片30的下表面及侧表面。囊封构件80可沿第一方向X形成，以覆盖第一半导体芯片20的包括第一接合垫22的两个边缘部分以及基板10的包括第一接合指状物12a的两个边缘部分，以覆盖第一连接构件72。在实施例中，囊封构件80可形成在窗口W中以及在基板10的第二表面的绕窗口W附近的部分上，以覆盖第二连接构件74。
虽然，在各实施例中，囊封构件80沿第二方向Y形成以覆盖基板10和第一半导体芯片20的包括侧表面的边缘部分，但将注意到，不同于此的是(虽然未示出)，囊封构件80可沿第二方向Y形成而不覆盖基板10以及第一半导体芯片20的侧表面。
参照图9，在根据实施例的半导体封装400中，囊封构件80可被形成为不覆盖第二半导体芯片30的下表面30b，而覆盖第二半导体芯片30的侧表面30c。囊封构件80可沿第一方向X形成以不覆盖第一半导体芯片20的外侧表面20c，而覆盖第一半导体芯片20的上表面20a及下表面20b的边缘部分。
连接端子90可以是焊料球，并且可以分别被附接至外部电极14。外部电极14可被设置在基板10的第二表面10b上。在实施例中，连接端子90可以是(例如但不限于)导电膏、导电图案以及导电接脚中的任一种。
参照图10至图12，根据实施例的半导体封装500可分别包括基板10、以及第一至第四半导体芯片20、30、40及50。半导体封装500可分别包括第一至第四连接构件72、74、76及78。根据实施例的半导体封装500可以进一步包括粘合构件60、囊封构件80、以及连接端子90。
基板10可被设置成四边形板的形状，其具有第一表面(即，图5的10a)以及背离第一表面的第二表面(即，图5的10b)。基板10可分别包括多个第一至第四接合指状物12a、12b、12c及12d。基板10可包括设置在基板10的第二表面上的多个外部电极14。
第一接合指状物12a沿第一方向X与基板10的两个边缘相邻地设置在基板10的第二表面上。第二接合指状物12b沿第二方向Y与窗口W相邻地设置在基板10的第二表面上。第三接合指状物12c沿第二方向Y与基板10的两个边缘相邻地设置在基板10的第二表面上。第四接合指状物12d沿第一方向X在与窗口W相邻且未设置第一接合指状物12a及第二接合指状物12b的部分处(也即，在与沿第二方向Y的窗口W的两个端部相邻的部分处)设置在基板10的第二表面上。在实施例中，第四接合指状物12d沿第一方向X在与沿第二方向Y的窗口W的两个端部相邻的部分处并且在沿第一方向X的第一接合指状物12a之间的连续空间中设置在基板10的第二表面上，如图10所示。外部电极14在由第一接合指状物12a、第二接合指状物12b以及第三接合指状物12c所围绕的部分处设置在基板10的第二表面上。
第一半导体芯片20的每一个可以是一种边缘垫类型芯片，在该芯片中多个第一接合垫22沿第一方向X与其上表面的边缘相邻地设置，并且第一半导体芯片20在面朝下类型的位置被附接至基板10的第一表面，且粘合构件60插置在第一半导体芯片20与基板10之间，使得第一半导体芯片20的、与第一接合垫22相邻地设置的边缘沿第二方向Y从基板10的周边伸出。用与图1至图3中所描绘的实施例相同的方式，第一半导体芯片20可以具有沿第一方向X与第一半导体芯片20的两个边缘相邻地设置有多个第一接合垫22的结构。在实施例中，虽然没有描绘，但是用与在图7及图8中所描绘的实施例相同的方式，第一半导体芯片20可以具有只与第一半导体芯片20中的每一个第一半导体芯片20的一个外边缘相邻地设置有多个第一接合垫22的结构。
第二半导体芯片30可以是中心垫类型芯片，在该芯片中多个第二接合垫32设置在第二半导体芯片30的上表面(即，图5的30a)的中心部分处，并且在面朝下类型的位置被附接至第一半导体芯片20，且粘合构件60插置在第二半导体芯片30以及第一半导体芯片20之间，使得第二接合垫32经由基板10的窗口W露出。
第三半导体芯片40的每一个可包括沿第二方向Y与第三半导体芯片40的外边缘相邻地设置的多个第三接合垫42。例如，第三接合垫42可以沿第二方向Y与第三半导体芯片40的一个外边缘相邻地设置在第三半导体芯片40的上表面40a上。两个第三半导体芯片40在面朝下类型的位置被附接至第二半导体芯片30，且粘合构件60插置在第三半导体芯片40以及第二半导体芯片30之间，使得第三半导体芯片40的、与设置的第三接合垫42相邻的一个外边缘沿第一方向X从基板10的周边的两个端部都伸出，且两个第三半导体芯片40彼此分开。例如，第三半导体芯片40沿第一方向X可以具有比第一半导体芯片20更长的长度，并且沿第二方向Y具有小于第一半导体芯片20的宽度。第三半导体芯片40可以是存储芯片。
在实施例中，虽然没有描绘，第三半导体芯片40可以具有这样一种结构，在该结构中多个第三接合垫42沿第二方向Y与第三半导体芯片40的两个边缘相邻地设置，并且这样的一个第三半导体芯片40可被附接至第二半导体芯片30，使得第三半导体芯片40的、与设置的第三接合垫42相邻的两个边缘沿第一方向X从基板10的周边的两个端部都伸出。因此，第三半导体芯片40可以沿第一方向X具有比基板10更长的长度，并且沿第二方向Y具有小于第一半导体芯片20的宽度。在该示例中，应理解，只有一个第三半导体芯片40被附接至第二半导体芯片30。
第四半导体芯片50可以是边缘垫类型芯片，在该芯片中多个第四接合垫52沿第一方向X与第四半导体芯片50的边缘相邻地设置。这样的第四半导体芯片50可以在面朝下类型的位置被附接至第三半导体芯片40，且粘合构件60插置在第四半导体芯片50以及第三半导体芯片40之间，使得第四半导体芯片50的、与设置的第四接合垫52相邻的边缘沿第二方向Y伸出。例如，沿第二方向Y，第四半导体芯片50的宽度可以大于第二半导体芯片30的宽度，并且沿第一方向X，第四半导体芯片50的长度不受限制。第四半导体芯片50的第四接合垫52可以设置在与基板10的第四接合指状物12d相邻的部分处，也就是，第四半导体芯片50可设置在第三半导体芯片40之间的空间中。第四半导体芯片50可以是存储芯片。
可以形成第一连接构件72以电连接基板10的第一接合指状物12a和第一半导体芯片20的第一接合垫22，基板10的第一接合指状物12a沿第一方向X与基板10的边缘相邻地设置，第一半导体芯片20的第一接合垫22与基板10的第一接合指状物12a相邻地设置。可以形成第二连接构件74以电连接基板10的第二接合指状物12b和第二半导体芯片30的第二接合垫32，基板10的第二接合指状物12b沿第二方向Y与基板10的窗口W相邻地设置，第二半导体芯片30的第二接合垫32经由窗口W露出。
可以形成第三连接构件76以电连接基板10第三接合指状物12c和第三半导体芯片40的第三接合垫42，基板10第三接合指状物12c沿第二方向Y与基板10的边缘相邻地设置，第三半导体芯片40的第三接合垫42与基板10的第三接合指状物12c相邻地设置。可以形成第四连接构件78以电连接基板10的第四接合指状物12d和第四半导体芯片50的第四接合垫52，基板10的第四接合指状物12d沿第一方向X与基板10的窗口W的两个端部相邻地设置，第四半导体芯片50的第四接合垫52与基板10的第四接合指状物12d相邻地设置。
在根据实施例的半导体封装500中，第一至第四连接构件72、74、76及78可包括由诸如(例如但不限于)金、银或铜的金属材料形成的导线。由于这样的第一至第四连接构件72、74、76及78形成在不同的位置处并由此减少了干扰，因此在根据各实施例的半导体封装500中的第一至第四连接构件72、74、76及78之间不会产生短路问题。
粘合构件60可包括(例如但不限于)粘合膏或是粘合带，并且可插置在基板10的第一表面与第一半导体芯片20之间、第一半导体芯片20与第二半导体芯片30之间、第二半导体芯片30与第三半导体芯片40之间、以及在第三半导体芯片40与第四半导体芯片50之间。
囊封构件80可以形成在基板10的第一表面上，以覆盖第一至第四半导体芯片20、30、40及50。可以形成囊封构件80以覆盖第一至第四半导体芯片20、30、40及50的侧表面及下表面、第一、第三及第四连接构件72、76及78、以及基板10的侧表面以及第二表面的边缘部分。囊封构件80可以形成在窗口W中以及在基板10的第二表面的绕窗口W的部分上，以覆盖第二连接构件74并且填充窗口W。
连接端子90可以是焊料球，并且可分别被附接至设置在基板10的第二表面上的外部电极14。在实施例中，连接端子90可以是(例如但不限于)导电膏、导电图案以及导电接脚中的任一种。
在根据各实施例的半导体封装500中，通过将第一至第三半导体芯片20、30及40设置为存储芯片并且将第四半导体芯片50设置为逻辑芯片，可以实现系统级封装(system in package，SIP)。
图13及图14包括和参照图10至图12所描述的那些类似的元件，但是，在根据实施例的半导体封装600中，囊封构件80可以形成为当沿第二方向Y观察时，不覆盖第三半导体芯片40的外侧表面40c。囊封构件80可以形成为不覆盖第四半导体芯片50的下表面50b。囊封构件80还可以形成为当沿第一方向X观察时，不覆盖第三半导体芯片40的外侧表面。在根据实施例的半导体封装600中，因为从第三及第四半导体芯片40及50所产生的热量可被逸散至外部，所以可以改善热性能。
根据上述各实施例的半导体封装可被应用至各种类型的半导体器件以及具有所述半导体器件的封装模块。
参照图15，应用根据各实施例的每一个的半导体封装的电子系统1000可包括控制器1100、输入/输出单元1200、以及存储设备1300。控制器1100、输入/输出单元1200以及存储设备1300可以经由提供数据移动路径的总线1550彼此电耦接。
例如，控制器1100可包括微处理器、数字信号处理器、微控制器、以及能够对这些部件执行类似功能的逻辑器件中的至少任一种。控制器1100以及存储设备1300可包括根据各实施例的半导体封装。输入/输出单元1200可包括选自小型键盘、键盘、显示设备等中的至少一种。
存储设备1300可以储存将由控制器1100执行的数据和/或命令。存储设备1300可包括诸如DRAM之类的易失性存储设备和/或诸如闪存之类的非易失性存储设备。例如，闪存可被安装到诸如移动终端和台式计算机之类的信息处理系统。这样的闪存可用固态硬盘(solid state disk，SSD)来配置。在该情况下，电子系统1000可以在闪存系统中稳定地储存大量数据。
这样的电子系统1000可以进一步包括用于将数据传送至通信网络或从通信网络接收数据的接口1400。接口1400可以是有线型或无线型。例如，接口1400可包括天线或有线/无线收发器。
同时，虽然没有示出，但是电子系统1000可以进一步包括应用芯片组、摄像图像处理器(camera image processor,CIP)、输入/输出设备等。
电子系统1000可以实现为移动系统、个人计算机、工业用计算机、或是执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、网络平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统、以及信息发送/接收系统中的任一种。
在电子系统1000是能够执行无线通信的设备的示例中，电子系统1000可以用在通信系统中，诸如CDMA(code division multiple access，码分多址接入)系统、GSM(globalsystem for mobile communications，全球移动通信)系统、NADC(North American DigitalCellular，北美数字移动蜂窝)系统、E-TDMA(enhanced-time division multiple access，增强的时分多址接入)系统、WCDMA(wideband code division multiple access，宽带码分多址接入)系统、CDMA2000、LTE(long term evolution，长期演进)系统以及Wibro(wireless broadband internet，无线宽带网络)系统。
参照图16，存储卡2000可包括根据各实施例的每一个的半导体封装，可包括存储器2100以及存储控制器2200。存储控制器2200例如可包括但不限于非易失性存储设备。存储器2100和存储控制器2200可以存储数据、或读取存储的数据。
存储器2100可包括应用根据实施例的半导体封装的非易失性存储设备中的至少任一种，并且存储控制器2200可以响应于来自主机2300的读取/写入请求来控制存储器2100读取存储的数据、或存储数据。
虽然上文已经描述了各实施例，但是对于本领域技术人员将理解的是所描述的实施例只是作为示例的方式。因此，本文描述的具有多个堆叠芯片的半导体封装不应基于所描述的实施例而被限制。

Claims (10)

1.一种半导体封装，该半导体封装包括：
基板，所述基板具有第一表面以及背离所述第一表面的第二表面、穿过所述基板的中心部分而限定的窗口、以及设置在所述第二表面上的多个第一接合指状物、多个第二接合指状物和多个外部电极；
两个或更多个第一半导体芯片，每一个第一半导体芯片具有与所述第一半导体芯片的边缘相邻地设置的多个第一接合垫，并且所述第一半导体芯片中的每一个在露出所述第一接合垫的面朝下类型的位置单独地附接至所述基板的所述第一表面；以及
第二半导体芯片，所述第二半导体芯片具有设置在所述第二半导体芯片的中心部分处的多个第二接合垫，并且在经由所述窗口露出所述第二接合垫的面朝下类型的位置被附接至所述第一半导体芯片中的每一个。
2.根据权利要求1所述的半导体封装，所述半导体封装进一步包括：
多个第一连接构件，所述多个第一连接构件电耦接所述第一接合垫以及所述第一接合指状物；以及
多个第二连接构件，所述多个第二连接构件经由所述窗口电耦接所述第二接合垫以及所述第二接合指状物。
3.根据权利要求2所述的半导体封装，其中所述第一接合指状物沿第一方向与所述基板的边缘相邻地设置在所述基板的所述第二表面上，并且所述第二接合指状物沿不同于所述第一方向的第二方向与所述窗口相邻地设置在所述基板的所述第二表面上。
4.根据权利要求3所述的半导体封装，其中所述第一方向基本垂直于所述第二方向。
5.根据权利要求4所述的半导体封装，其中所述第一半导体芯片被附接为允许所述第一半导体芯片的边缘沿基本垂直于所述第一方向的所述第二方向伸出，并且具有与伸出的所述边缘相邻地设置有所述第一接合垫的结构。
6.根据权利要求5所述的半导体封装，其中两个第一半导体芯片在所述窗口的两侧分别被附接至所述基板的所述第一表面。
7.根据权利要求5所述的半导体封装，其中四个第一半导体芯片被附接至所述基板的所述第一表面，允许两个第一半导体芯片的外边缘能够在所述窗口的每一侧沿所述第二方向伸出，并且所述四个第一半导体芯片具有与所伸出的所述外边缘相邻地设置有所述第一接合垫的结构。
8.根据权利要求2所述的半导体封装，所述半导体封装进一步包括：
两个或更多个第三半导体芯片，每一个第三半导体芯片具有与所述第三半导体芯片的外边缘相邻沿基本垂直于所述第一接合垫的排列方向的方向设置的多个第三接合垫，并且所述第三半导体芯片中的每一个在面朝下类型的位置单独地附接至所述第二半导体芯片，使得与设置的所述第三接合垫的相邻的所述外边缘向外伸出；
第四半导体芯片，所述第四半导体芯片具有沿与所述第一接合垫的排列方向基本相同的方向与所述第四半导体芯片的边缘相邻地设置的多个第四接合垫，并且在面朝下类型的位置附接至所述第三半导体芯片，使得与设置的所述第四接合垫相邻的所述边缘向外伸出；
多个第三接合指状物，所述第三接合指状物与所述基板的、与所述第三接合垫相邻的边缘相邻地设置；
多个第四接合指状物，所述多个第四接合指状物与所述基板的、与所述第四接合垫相邻的边缘相邻地设置；
多个第三连接构件，所述多个第三连接构件电耦接所述第三半导体芯片的所述第三接合垫以及所述基板的所述第三接合指状物；以及
多个第四连接构件，所述多个第四连接构件电耦接所述第四半导体芯片的所述第四接合垫以及所述基板的所述第四接合指状物。
9.根据权利要求8所述的半导体封装，其中所述多个第三接合垫与所述第三半导体芯片的一个外边缘相邻地设置，并且所述第三半导体芯片在所述窗口的两侧被附接至所述第二半导体芯片，允许所述第三半导体芯片的、与设置的所述第三接合垫相邻的所述一个外边缘向外伸出。
10.根据权利要求8所述的半导体封装，其中所述第四半导体芯片被附接至所述第三半导体芯片，使得所述第四半导体芯片的边缘向外伸出，并且所述第四半导体芯片具有与所伸出的边缘相邻地设置有所述多个第四接合垫的结构。
CN201510236289.1A 2014-12-15 2015-05-11 包括多个堆叠芯片的半导体封装 Active CN106206513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140179994A KR102216195B1 (ko) 2014-12-15 2014-12-15 복수 개의 칩을 적층한 반도체 패키지
KR10-2014-0179994 2014-12-15

Publications (2)

Publication Number Publication Date
CN106206513A true CN106206513A (zh) 2016-12-07
CN106206513B CN106206513B (zh) 2019-09-13

Family

ID=56111918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510236289.1A Active CN106206513B (zh) 2014-12-15 2015-05-11 包括多个堆叠芯片的半导体封装

Country Status (4)

Country Link
US (1) US9536861B2 (zh)
KR (1) KR102216195B1 (zh)
CN (1) CN106206513B (zh)
TW (1) TWI655737B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140123129A (ko) * 2013-04-10 2014-10-22 삼성전자주식회사 반도체 패키지
US10319698B2 (en) * 2016-11-17 2019-06-11 Intel Corporation Microelectronic device package having alternately stacked die
KR102615775B1 (ko) * 2017-01-31 2023-12-20 에스케이하이닉스 주식회사 반도체 장치
KR20210000812A (ko) * 2019-06-25 2021-01-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11527480B2 (en) * 2020-04-30 2022-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN112864121A (zh) * 2021-01-14 2021-05-28 长鑫存储技术有限公司 芯片结构、封装结构及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703713B1 (en) * 2002-09-10 2004-03-09 Siliconware Precision Industries Co., Ltd. Window-type multi-chip semiconductor package
CN1577840A (zh) * 2003-07-04 2005-02-09 三星电子株式会社 半导体器件的堆叠封装
US20050199993A1 (en) * 2004-03-10 2005-09-15 Jong-Joo Lee Semiconductor package having heat spreader and package stack using the same
US20060197206A1 (en) * 2005-02-22 2006-09-07 Kim Dalson Y S Stacked device package for peripheral and center device pad layout device
KR20070088177A (ko) * 2006-02-24 2007-08-29 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
CN102468277A (zh) * 2010-11-11 2012-05-23 三星半导体(中国)研究开发有限公司 多芯片层叠封装结构及其制造方法
US8294255B2 (en) * 2009-05-21 2012-10-23 Samsung Electronics Co., Ltd. Semiconductor package
US20120267796A1 (en) * 2011-04-21 2012-10-25 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US20130168843A1 (en) * 2011-12-29 2013-07-04 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
CN103887274A (zh) * 2012-12-20 2014-06-25 三星电子株式会社 半导体封装件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393101B1 (ko) * 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100587081B1 (ko) * 2004-06-30 2006-06-08 주식회사 하이닉스반도체 개선된 열방출 특성을 갖는 반도체 패키지
KR20110107117A (ko) * 2010-03-24 2011-09-30 주식회사 하이닉스반도체 반도체 패키지

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703713B1 (en) * 2002-09-10 2004-03-09 Siliconware Precision Industries Co., Ltd. Window-type multi-chip semiconductor package
CN1577840A (zh) * 2003-07-04 2005-02-09 三星电子株式会社 半导体器件的堆叠封装
US20050199993A1 (en) * 2004-03-10 2005-09-15 Jong-Joo Lee Semiconductor package having heat spreader and package stack using the same
US20060197206A1 (en) * 2005-02-22 2006-09-07 Kim Dalson Y S Stacked device package for peripheral and center device pad layout device
KR20070088177A (ko) * 2006-02-24 2007-08-29 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
US8294255B2 (en) * 2009-05-21 2012-10-23 Samsung Electronics Co., Ltd. Semiconductor package
CN102468277A (zh) * 2010-11-11 2012-05-23 三星半导体(中国)研究开发有限公司 多芯片层叠封装结构及其制造方法
US20120267796A1 (en) * 2011-04-21 2012-10-25 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US20130168843A1 (en) * 2011-12-29 2013-07-04 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
CN103887274A (zh) * 2012-12-20 2014-06-25 三星电子株式会社 半导体封装件

Also Published As

Publication number Publication date
US9536861B2 (en) 2017-01-03
KR20160072420A (ko) 2016-06-23
KR102216195B1 (ko) 2021-02-16
TWI655737B (zh) 2019-04-01
US20160172331A1 (en) 2016-06-16
CN106206513B (zh) 2019-09-13
TW201622092A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
CN106206513A (zh) 包括多个堆叠芯片的半导体封装
TWI586054B (zh) 記憶卡轉接器
CN104167406B (zh) 半导体封装件
CN205231038U (zh) 包括阶梯型基板的半导体封装
US9105503B2 (en) Package-on-package device
US20110175222A1 (en) Semiconductor package
US20150318270A1 (en) Semiconductor package and method of manufacturing the same
CN108074912A (zh) 包括互连器的半导体封装
US20160056127A1 (en) Semiconductor package
CN103545280A (zh) 多芯片封装体
US10553567B2 (en) Chip stack packages
CN205248255U (zh) 封装叠加型堆叠封装
US9659909B2 (en) Semiconductor packages including flexible wing interconnection substrate
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
CN105932000A (zh) 半导体器件
CN111524879B (zh) 具有层叠芯片结构的半导体封装
CN106057766A (zh) 基板和包括其的半导体封装及包括半导体封装的电子系统
US10083136B2 (en) Electronic component, semiconductor package, and electronic device using the same
US20160013161A1 (en) Semiconductor package
US9966359B2 (en) Semiconductor package embedded with a plurality of chips
US9875990B2 (en) Semiconductor package including planar stacked semiconductor chips
US20150137389A1 (en) Semiconductor package
CN105845642A (zh) 层叠封装及移动终端
US20140021602A1 (en) Substrate for semiconductor package and semiconductor package having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant