CN112864121A - 芯片结构、封装结构及其制作方法 - Google Patents

芯片结构、封装结构及其制作方法 Download PDF

Info

Publication number
CN112864121A
CN112864121A CN202110048328.0A CN202110048328A CN112864121A CN 112864121 A CN112864121 A CN 112864121A CN 202110048328 A CN202110048328 A CN 202110048328A CN 112864121 A CN112864121 A CN 112864121A
Authority
CN
China
Prior art keywords
substrate
lead
opening
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110048328.0A
Other languages
English (en)
Inventor
范增焰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110048328.0A priority Critical patent/CN112864121A/zh
Publication of CN112864121A publication Critical patent/CN112864121A/zh
Priority to PCT/CN2021/104952 priority patent/WO2022151676A1/zh
Priority to US17/467,613 priority patent/US20220223560A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种芯片结构、封装结构及其制作方法。其中，芯片结构包括基底，基底上表面设有多个焊盘，其中，至少两个焊盘属性相同；导电互连层，包括若干导电互连结构，导电互连结构将属性相同的焊盘电连接，且用于与封装基板上的引脚电连接。本申请可以有效降低芯片封装时的引线角度。

Description

芯片结构、封装结构及其制作方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片结构、封装结构及其制作方法。
背景技术
随着半导体技术的发展，芯片上的焊盘间距越来越小。在芯片封装时，其上的焊盘要与封装基板上的引脚通过引线连接。
然而，在芯片的焊盘越来越多，且焊盘间距越来越小时，连接焊盘与引脚的引线的引线角度会增加，甚至可能超过引线工艺能力。
发明内容
基于此，有必要针对现有技术中的引线角度增加的问题提供一种芯片结构、封装结构及其制作方法。
为了实现上述目的，一方面，本发明提供了一种芯片结构，包括：
基底，所述基底上表面设有多个焊盘，其中，至少两个所述焊盘属性相同；
导电互连层，包括若干导电互连结构，所述导电互连结构将属性相同的所述焊盘电连接，且用于与封装基板上的引脚电连接。
上述芯片结构，通过导电互连结构将基底上的同属性的焊盘串联起来，芯片封装时，引线可以连接在导电互连结构上。因此，本申请可以使引线工艺空间变大，从而可以有效降低芯片封装时的引线角度。
在其中一个实施例中，所述芯片结构还包括第一绝缘层，所述第一绝缘层内具有暴露所述焊盘的第一开口，且所述第一绝缘层覆盖于所述第一开口外围的所述基底上表面，所述导电互连结构经由所述第一开口将属性相同的所述焊盘电连接。
在其中一个实施例中，所述芯片结构还包括第二绝缘层，所述第二绝缘层内具有暴露所述焊盘的第二开口，且所述第二绝缘层覆盖于所述第二开口外围的所述第一绝缘层的表面，所述导电互连结构经由所述第二开口将属性相同的所述焊盘电连接。
在其中一个实施例中，所述第二开口在所述基底上的正投影位于所述第一开口在所述基底上的正投影内部。
在其中一个实施例中，所述导电互连结构包括相互连接的连接区和第一引线区，所述连接区将属性相同的所述焊盘电连接，所述第一引线区用于与所述引脚电连接。
一种封装结构，包括：
封装基板，所述封装基板上设有多个引脚；
如上所述的芯片结构；
引线，一端与所述引脚电连接，另一端与所述导电互连结构电连接。
在其中一个实施例中，所述封装基板内开设有窗口，且所述引脚形成于所述封装基板的一侧，所述芯片结构贴置于所述封装基板的背离所述引脚的另一侧，且所述引线穿过所述窗口电连接所述引脚与所述导电互连结构。
在其中一个实施例中，所述引线经由第一焊点与所述引脚电连接，并经由第二焊点与所述导电互连结构电连接；所述第一焊点与所述第二焊点之间连线的水平夹角小于35°。
在其中一个实施例中，所述导电互连结构包括第二引线区，第二焊点位于所述第二引线区，在同一投影平面上，所述第二引线区的正投影与与其对应的引脚的正投影至少部分重合。
在其中一个实施例中，在同一投影平面上，所述第二引线区的正投影位于与其对应的引脚的正投影内部。
一种芯片结构的制作方法，包括：
提供基底，所述基底上表面设有多个焊盘，其中，至少两个所述焊盘属性相同；
于所述基底上方形成导电互连层，所述导电互连层包括若干导电互连结构，所述导电互连结构将属性相同的所述焊盘电连接。
在其中一个实施例中，所述于所述基底上方形成导电互连层之前还包括：
于所述焊盘以及所述基底未被所述焊盘覆盖的上表面形成第一绝缘材料层；
对所述第一绝缘材料层进行图形化，以形成具有第一开口的第一绝缘层，所述第一开口暴露所述焊盘；
所述导电互连结构经由所述第一开口将属性相同的所述焊盘电连接。
在其中一个实施例中，所述于所述基底上方形成导电互连层之前还包括：
于所述第一绝缘层的表面及所述第一开口内形成第二绝缘材料层；
图形化所述第二绝缘材料层，以形成具有第二开口的第二绝缘层，所述第二开口暴露所述焊盘；
所述导电互连结构经由所述第二开口将属性相同的所述焊盘电连接。
在其中一个实施例中，所述第二开口在所述基底上的正投影位于所述第一开口在所述基底上的正投影内部。
一种封装结构的制作方法，包括：
提供封装基板，所述封装基板上设有多个引脚；
提供如上所述的芯片结构；
将所述芯片结构贴置于所述封装基板上；
提供引线，并将所述引线一端与所述引脚电连接，另一端与所述导电互连结构电连接。
在其中一个实施例中，所述封装基板内开设有窗口，且所述引脚形成于所述封装基板的一侧，所述芯片结构贴置于所述封装基板的背离所述引脚的另一侧，且所述引线穿过所述窗口电连接所述引脚与所述导电互连结构。
在其中一个实施例中，所述引线经由第一焊点与所述引脚电连接，并经由第二焊点与所述导电互连结构电连接；所述第一焊点与所述第二焊点之间连线的水平夹角小于35°。
在其中一个实施例中，所述导电互连结构包括第二引线区，第二焊点位于所述第二引线区，在同一投影平面上，所述第二引线区的正投影与与其对应的引脚的正投影至少部分重合。
在其中一个实施例中，在同一投影平面上，所述第二引线区的正投影位于与其对应的引脚的正投影内部。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中芯片结构的俯视结构示意图；
图2为一实施例中封装结构的俯视结构示意图；
图3a为传统技术中的引线角度示意图；
图3b为一实施例中的引线角度示意图；
图4为一实施例中芯片结构的剖面结构示意图；
图5为另一实施例中芯片结构的剖面结构示意图；
图6为一实施例中导电互连结构的俯视结构示意图；
图7为又一实施例中芯片结构的剖面结构示意图；
图8为一实施例中封装结构的剖面结构示意图；
图9为一实施例中芯片结构的制作方法的流程图；
图10a-图10k为一实施例中芯片结构的制作过程中所得结构的剖面结构示意图；
图11为一实施例中封装结构的制作方法的流程图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的开口，实际可以为梯形或者倒梯形，并且形状可以并不规则。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
在一个实施例中，请参阅图1，提供一种芯片结构100，包括基底110以及导电互连层120。
基底110可以包括衬底(例如硅衬底)以及形成在衬底上的元器件等(未图示)。基底110的上表面设有多个焊盘111，所述焊盘111可以将所述元器件电学引出。请参阅图2，焊盘111用于与封装基板200上的引脚210电连接，从而在芯片结构100与封装基板200之间取得电性连接。
传统技术中的芯片结构100在进行封装时，需要将其上的每个焊盘111均通过引线300与封装基板200上的引脚210连接，从而取得电信号。
采用该种方式，当芯片结构100上的焊盘111越来越多，和/或焊盘111间距越来越小时，一些焊盘111与相应引脚210的距离变远。因此，连接焊盘111与相应引脚210的引线300的引线拉长，引线角度α增加，引线300中间可能会出线凹陷(请参阅图3a)。引线角度即引线300与芯片结构100以及封装基板200的连接点的水平角度，即两个连接点的连线在水平面上与水平方向的夹角。
此时，会增加引线工艺难度，甚至有可能会超过引线工艺能力。同时，当焊盘111间距越来越小时，在进行塑封过程中，由于引线300过于密集，各个引线300可能会出现短接问题。
而参阅图1以及图3b在本申请的芯片结构100中，增设了导电互连层120。导电互连层120将属性相同的焊盘111电连接。具体地，导电互连层120包括若干导电互连结构121。属性相同的焊盘111可以电连接至同一导电互连结构121。
可以理解的是，这里“属性相同的焊盘111”指的是功能或功效相同的焊盘111。
因此，请参阅图2，本申请的芯片结构100在进行封装时，导电互连结构121通过引线300与封装基板200上的引脚210连接，从而可以使得与导电互连结构121电连接的各个焊盘111均可通过导电互连结构121而获取封装基板200上的电信号。
同时，在进行封装时，引线300一端与引脚210连接，而另一端与导电互连结构121连接。因此，此时引线300的设置空间可以有效增大，引线工艺可以更加灵活。此时，请参阅图3b，相对于图3a，相关引线角度α有效降低，从而降低引线工艺难度。
同时，属性相同的焊盘111通过同一导电互连结构121而与封装基板200电连接，也可以有效所使用的引线300的数量，从而降低封装成本。并且，引线300数量减少，也可以有效预防各个引线300之间的短接问题。
可以理解的是，在本申请实施例中的芯片结构100的多个焊盘111之中，还可以有一些与其他焊盘111的属性均不相同的焊盘111。这里将具有其他焊盘111与其属性相同的焊盘111记作关联焊盘，而与其他焊盘111的属性均不相同的焊盘111记作独立焊盘。
在进行封装时，独立焊盘可以直接通过引线300与封装基板200的引脚连接。
当然，也可以在导电互连层120设有与至少部分独立焊盘电连接的导电互连结构121，从而使得独立焊盘也通过导电互连层120而获取封装基板200上的电信号。此时，也可以有效改善独立焊盘的相关引线角度。
或者，芯片结构100上的所有焊盘111也可以均具有与其属性相同的焊盘111，具体可以根据实际需求设置，本申请对此均没有限制。
同时，导电互连层120可以全部覆盖也可以部分覆盖独立焊盘和/或关联焊盘，本申请对此均没有限定。
在一个实施例中，请参阅图4或者图5，芯片结构100还包括第一绝缘层130。第一绝缘层130内具有第一开口130a。第一开口130a暴露焊盘111。并且，第一绝缘层130覆盖于第一开口130a外围的基底110上表面。导电互连结构121经由第一开口130a将属性相同的焊盘111电连接。
当在传统工艺基础上形成本实施例的芯片结构100时，第一绝缘层130可以为钝化层。钝化层用于进行钝化保护，其厚度通常较薄。
此时，进一步地，请参阅图4，还可以设置芯片结构100包括第二绝缘层140。第二绝缘层140内具有暴露焊盘111的第二开口140a。并且，第二绝缘层140覆盖于第二开口140a外围的第一绝缘层130的表面。
导电互连结构121经由第二开口140a将属性相同的焊盘111电连接。
通过设置第二绝缘层140，可以有效承载导电互连层120，从而保证芯片结构性能稳定。具体地，第二绝缘层140的材料可以包括但不限于为光刻胶。
作为示例，第二开口140a在基底110上的正投影位于第一开口130a在基底110上的正投影内部。此时，可以便于在第二开口140内填满导电互连层120。
当然，本实施例对第二开口140a与第一开口130a的关系并不做限制。
并且，本实施例的芯片结构100也可以不在传统工艺基础上形成。此时，请参阅图5，可以在工艺过程中，可以直接形成一层具有足够厚度且具有钝化保护作用的第一绝缘层130，然后直接在第一绝缘层130上形成导电互连层120。此时，可以有效简化芯片结构100的结构，减少形成芯片结构100的工序。
在一个实施例中，请参阅图6，导电互连结构121包括连接区121a和第一引线区121b。连接区121a将属性相同的焊盘111电连接。第一引线区121b用于与引脚210电连接。
本实施例将，连接区121a和第一引线区121b分别设置，进而可以通过灵活设置第一引线区121b，进一步降低引线工艺的引线角度，并且进一步降低各个引线300之间的短接风险。
在一个实施例中，请参阅图7，导电互连层120设有导电层1201与种子层1202。种子层1202至少位于焊盘111的表面。导电层1201位于种子层的表面。通过种子层1202的设置，形成进行良好的电镀工艺，从而形成质量良好的导电层1201。
在一个实施例中，提供一种封装结构，包括上述芯片结构100、封装基板200以及引线300。请参阅图2，线300的一端与封装基板200的引脚210电连接，另一端与芯片结构100的导电互连结构121电连接。
在一个实施例中，请参阅图8，封装基板200内开设有窗口200a。引脚210形成于封装基板200的一侧。芯片结构100贴置于封装基板200的背离引脚210的另一侧。并且，引线300穿过窗口200a电连接引脚210与导电互连结构121。
此时，封装结构采用窗口型球栅阵列(WBGA)形式。芯片结构100的设置可以有效降低WBGA封装的引线工艺难度，并且有效防止引线之间的短接问题。
在一个实施例中，请参阅图3b，引线300经由第一焊点A与引脚210电连接，并经由第二焊点B与导电互连结构121电连接。第一焊点A与第二焊点B之间连线的水平夹角α小于35°。即引线角度小于35°，此时能够得到很好的打线弧形和稳定的工艺。
在一个实施例中，导电互连结构121包括第二引线区。第二焊点位于第二引线区。
具体地，第二引线区可以为上述实施例提及的第一引线区121b。或者，在一些导电互连结构121中，在同一区域进行连接与引线。此时，第二引线区也可以为导电互连结构121本身。本实施例对此并没有限制。
在本实施例中，设置在同一投影平面上，第二引线区的正投影与与其对应的引脚210的正投影至少部分重合，此时可以有效降低引线工艺的引线角度。
进一步地，可以设置在同一投影平面上，第二引线区的正投影位于与其对应的引脚210的正投影内部。此时，可以使得两个焊点的连线方向接近为水平方向，进而使得引线角度接近为0°，进而进一步优化引线工艺。
在一个实施例中，请参阅图9，提供一种芯片结构100的制作方法，包括：
步骤S11，提供基底110，基底110上表面设有多个焊盘111，其中，至少两个焊盘111属性相同，请参阅图10a；
步骤S12，于基底110上方形成导电互连层120，导电互连层120包括若干导电互连结构121，导电互连结构121将属性相同的焊盘111电连接，请参阅图10j。
在一个实施例例中，步骤S12之前，还包括：
步骤S01，于焊盘111以及基底110未被焊盘111覆盖的上表面形成第一绝缘材料层10，请参阅图10b；
步骤S02，对第一绝缘材料层10进行图形化，以形成具有第一开口130a的第一绝缘层130，第一开口暴露焊盘111，请参阅图10c。
此时，步骤S12中形成的导电互连结构121经由第一开口130a将属性相同的焊盘电连接。
在一个实施例中，在上述实施例的基础上，还包括：
步骤S03，于第一绝缘层130的表面及第一开口130a内形成第二绝缘材料层20，请参阅图10d；
步骤S04，图形化第二绝缘材料层20，以形成具有第二开口140a的第二绝缘层140，第二开口140a暴露焊盘111，请参阅图10e。
第二绝缘层140的第二开口140a形成在第二绝缘材料层20中。
作为示例，第二绝缘材料层20可以为第一光刻胶层。此时，图形化第二绝缘材料层可以为对第一光刻胶层进行曝光显影，从而形成第一图形化光刻胶层，以作为第二绝缘层140。以光刻胶作为第二绝缘层的材料，可以有效减少工艺步骤，提高工艺效率。
在本实施例中，步骤S12中形成的导电互连结构121经由第二开口140a将属性相同的焊盘111电连接。
同时，作为示例，第二开口140a在基底110上的正投影可以位于第一开口130a在基底110上的正投影内部。
在一个实施例中，导电互连层120设有导电层1201与种子层1202。步骤S12包括：
步骤S121，于第二绝缘层140的表面及暴露出的焊盘111的表面形成种子材料层30，请参阅图10f；
步骤S122，于种子材料层30的表面形成第二光刻胶层40，请参阅图10g；
步骤S123，对第二光刻胶层40进行曝光显影，以得到第二图形化光刻胶层41，第二图形化光刻胶层41内具有第三开口41a，属性相同的焊盘111暴露于同一第三开口41a，请参阅图10h；
步骤S124，于第三开口41a内形成导电层1201，请参阅图10i；
步骤S125，去除第二图形化光刻胶层41，并去除导电互连层120外围的种子材料层30，导电互连层120与第二绝缘层140之间剩余的种子材料层30为种子层1202，请参阅图10j。
此外，在本申请实施例中，在步骤S12于基底110上方形成导电互连层120之后，还可以包括：
步骤S13，形成具有第四开口1501的钝化保护层150，第四开口暴露导电互连结构121，请参阅图10k。
钝化保护层150可以对导电互连层120进行有效的钝化保护。
作为示例，钝化保护层150可以形成于导电互连层120以及导电互连层120暴露的第二绝缘层140上。第四开口1501暴露导电互连结构121，进而可以用于连接引线300。
此外，关于芯片结构的制作方法的一些具体限定可以参见上文中对于芯片结构的限定，在此不再赘述。
在一个实施例中，请参阅图11，提供一种封装结构的制作方法，包括：
步骤S21，提供封装基板200，封装基板200上设有多个引脚210；
步骤S22，提供如上文中的芯片结构100；
步骤S23，将芯片结构100贴置于封装基板200上；
步骤S24，提供引线300，并将引线300一端与引脚210电连接，另一端与导电互连结构121电连接。
在一个实施例中，封装基板200内开设有窗口200a。引脚210形成于封装基板200的一侧，芯片结构100贴置于封装基板200的背离引脚210的另一侧。并且，引线300穿过窗口200a电连接引脚210与导电互连结构121。
在一个实施例中，引线300经由第一焊点A与引脚210电连接，并经由第二焊点B与导电互连结构121电连接。第一焊点A与第二焊点B之间连线的水平夹角小于35°。
在一个实施例中，导电互连结构121包括第二引线区，第二焊点B位于第二引线区。在同一投影平面上，第二引线区的正投影与与其对应的引脚210的正投影至少部分重合。
在一个实施例中，在同一投影平面上，第二引线区的正投影位于与其对应的引脚的正投影内部。
此外，关于封装结构的制作方法的一些具体限定可以参见上文中对于封装结构的限定，在此不再赘述。
应该理解的是，虽然图9以及图11的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图9以及图11中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“一个实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (19)

1.一种芯片结构，其特征在于，包括：
基底，所述基底上表面设有多个焊盘，其中，至少两个所述焊盘属性相同；
导电互连层，包括若干导电互连结构，所述导电互连结构将属性相同的所述焊盘电连接，且用于与封装基板上的引脚电连接。
2.根据权利要求1所述的芯片结构，其特征在于，所述芯片结构还包括第一绝缘层，所述第一绝缘层内具有暴露所述焊盘的第一开口，且所述第一绝缘层覆盖于所述第一开口外围的所述基底上表面，所述导电互连结构经由所述第一开口将属性相同的所述焊盘电连接。
3.根据权利要求2所述的芯片结构，其特征在于，所述芯片结构还包括第二绝缘层，所述第二绝缘层内具有暴露所述焊盘的第二开口，且所述第二绝缘层覆盖于所述第二开口外围的所述第一绝缘层的表面，所述导电互连结构经由所述第二开口将属性相同的所述焊盘电连接。
4.根据权利要求3所述的芯片结构，其特征在于，所述第二开口在所述基底上的正投影位于所述第一开口在所述基底上的正投影内部。
5.根据权利要求1所述的芯片结构，其特征在于，所述导电互连结构包括相互连接的连接区和第一引线区，所述连接区将属性相同的所述焊盘电连接，所述第一引线区用于与所述引脚电连接。
6.一种封装结构，其特征在于，包括：
封装基板，所述封装基板上设有多个引脚；
如权利要求1-5任一项所述的芯片结构；
引线，一端与所述引脚电连接，另一端与所述导电互连结构电连接。
7.根据权利要求6所述的封装结构，其特征在于，所述封装基板内开设有窗口，且所述引脚形成于所述封装基板的一侧，所述芯片结构贴置于所述封装基板的背离所述引脚的另一侧，且所述引线穿过所述窗口电连接所述引脚与所述导电互连结构。
8.根据权利要求6或7所述的封装结构，其特征在于，所述引线经由第一焊点与所述引脚电连接，并经由第二焊点与所述导电互连结构电连接；所述第一焊点与所述第二焊点之间连线的水平夹角小于35°。
9.根据权利要求6或7所述的封装结构，其特征在于，所述导电互连结构包括第二引线区，第二焊点位于所述第二引线区，在同一投影平面上，所述第二引线区的正投影与与其对应的引脚的正投影至少部分重合。
10.根据权利要求9所述的封装结构，其特征在于，在同一投影平面上，所述第二引线区的正投影位于与其对应的引脚的正投影内部。
11.一种芯片结构的制作方法，其特征在于，包括：
提供基底，所述基底上表面设有多个焊盘，其中，至少两个所述焊盘属性相同；
于所述基底上方形成导电互连层，所述导电互连层包括若干导电互连结构，所述导电互连结构将属性相同的所述焊盘电连接。
12.根据权利要求11所述的芯片结构的制作方法，其特征在于，所述于所述基底上方形成导电互连层之前还包括：
于所述焊盘以及所述基底未被所述焊盘覆盖的上表面形成第一绝缘材料层；
对所述第一绝缘材料层进行图形化，以形成具有第一开口的第一绝缘层，所述第一开口暴露所述焊盘；
所述导电互连结构经由所述第一开口将属性相同的所述焊盘电连接。
13.根据权利要求12所述的芯片结构的制作方法，其特征在于，所述于所述基底上方形成导电互连层之前还包括：
于所述第一绝缘层的表面及所述第一开口内形成第二绝缘材料层；
图形化所述第二绝缘材料层，以形成具有第二开口的第二绝缘层，所述第二开口暴露所述焊盘；
所述导电互连结构经由所述第二开口将属性相同的所述焊盘电连接。
14.根据权利要求13所述的芯片结构的制作方法，其特征在于，所述第二开口在所述基底上的正投影位于所述第一开口在所述基底上的正投影内部。
15.一种封装结构的制作方法，其特征在于，包括：
提供封装基板，所述封装基板上设有多个引脚；
提供如权利要求1至5中任一项所述的芯片结构；
将所述芯片结构贴置于所述封装基板上；
提供引线，并将所述引线一端与所述引脚电连接，另一端与所述导电互连结构电连接。
16.根据权利要求15所述的封装结构的制作方法，其特征在于，所述封装基板内开设有窗口，且所述引脚形成于所述封装基板的一侧，所述芯片结构贴置于所述封装基板的背离所述引脚的另一侧，且所述引线穿过所述窗口电连接所述引脚与所述导电互连结构。
17.根据权利要求16所述的封装结构的制作方法，其特征在于，所述引线经由第一焊点与所述引脚电连接，并经由第二焊点与所述导电互连结构电连接；所述第一焊点与所述第二焊点之间连线的水平夹角小于35°。
18.根据权利要求16所述的封装结构的制作方法，其特征在于，所述导电互连结构包括第二引线区，第二焊点位于所述第二引线区，在同一投影平面上，所述第二引线区的正投影与与其对应的引脚的正投影至少部分重合。
19.根据权利要求18所述的封装结构的制作方法，其特征在于，在同一投影平面上，所述第二引线区的正投影位于与其对应的引脚的正投影内部。
CN202110048328.0A 2021-01-14 2021-01-14 芯片结构、封装结构及其制作方法 Pending CN112864121A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110048328.0A CN112864121A (zh) 2021-01-14 2021-01-14 芯片结构、封装结构及其制作方法
PCT/CN2021/104952 WO2022151676A1 (zh) 2021-01-14 2021-07-07 芯片结构、封装结构及其制作方法
US17/467,613 US20220223560A1 (en) 2021-01-14 2021-09-07 Chip structure, packaging structure and manufacturing method of chip structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110048328.0A CN112864121A (zh) 2021-01-14 2021-01-14 芯片结构、封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN112864121A true CN112864121A (zh) 2021-05-28

Family

ID=76006017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110048328.0A Pending CN112864121A (zh) 2021-01-14 2021-01-14 芯片结构、封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN112864121A (zh)
WO (1) WO2022151676A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022151676A1 (zh) * 2021-01-14 2022-07-21 长鑫存储技术有限公司 芯片结构、封装结构及其制作方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307943A (ja) * 1991-04-05 1992-10-30 Mitsubishi Electric Corp 半導体装置
JPH07183320A (ja) * 1993-12-24 1995-07-21 Nec Eng Ltd ボンディングワイヤ接続構造及びボンディングワイヤ接続方法
JPH0883878A (ja) * 1994-09-09 1996-03-26 Kawasaki Steel Corp 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
KR960039449A (ko) * 1995-04-27 1996-11-25 문정환 반도체 패키지, 리드프레임 및 제조방법
JP2000315765A (ja) * 1999-04-28 2000-11-14 Shinko Electric Ind Co Ltd 半導体装置とそれに用いる配線基板
KR20000074004A (ko) * 1999-05-17 2000-12-05 마이클 디. 오브라이언 반도체 패키지 및 그 제조 방법
US20020030259A1 (en) * 2000-06-23 2002-03-14 Choi Ill Heung Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
US20040061222A1 (en) * 2002-09-30 2004-04-01 Jin-Chuan Bai Window-type ball grid array semiconductor package
JP2007079097A (ja) * 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd ディスプレイ装置
US20070170575A1 (en) * 2006-01-26 2007-07-26 Samsung Electronics Co., Ltd. Stack chip and stack chip package having the same
US20070228563A1 (en) * 2006-03-29 2007-10-04 Han Kwon W High-performance semiconductor package
KR20080099457A (ko) * 2007-05-09 2008-11-13 삼성전자주식회사 반도체 패키지 및 그 형성방법, 인쇄 회로 기판 그리고전자장치
TW200917393A (en) * 2007-07-30 2009-04-16 Stats Chippac Ltd Semiconductor device and method of providing common voltage bus and wire bondable redistribution
US20090243099A1 (en) * 2008-03-27 2009-10-01 Powertech Technology Inc. Window type bga semiconductor package and its substrate
KR20100125745A (ko) * 2009-05-21 2010-12-01 삼성전자주식회사 반도체 패키지
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
CN102163577A (zh) * 2010-01-29 2011-08-24 瑞萨电子株式会社 半导体器件和半导体器件的制造方法
CN202523701U (zh) * 2011-11-30 2012-11-07 彭兰兰 一种晶片封装结构
US20160172331A1 (en) * 2014-12-15 2016-06-16 SK Hynix Inc. Semiconductor package including a plurality of stacked chips

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567650A (ja) * 1991-09-09 1993-03-19 Seiko Epson Corp 半導体装置
CN201655790U (zh) * 2010-04-17 2010-11-24 四川大雁微电子有限公司 一种铜铝线混合键合半导体芯片封装件
CN204991758U (zh) * 2015-08-11 2016-01-20 深圳市聚飞光电股份有限公司 一种led封装结构
CN112864121A (zh) * 2021-01-14 2021-05-28 长鑫存储技术有限公司 芯片结构、封装结构及其制作方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307943A (ja) * 1991-04-05 1992-10-30 Mitsubishi Electric Corp 半導体装置
JPH07183320A (ja) * 1993-12-24 1995-07-21 Nec Eng Ltd ボンディングワイヤ接続構造及びボンディングワイヤ接続方法
JPH0883878A (ja) * 1994-09-09 1996-03-26 Kawasaki Steel Corp 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
KR960039449A (ko) * 1995-04-27 1996-11-25 문정환 반도체 패키지, 리드프레임 및 제조방법
JP2000315765A (ja) * 1999-04-28 2000-11-14 Shinko Electric Ind Co Ltd 半導体装置とそれに用いる配線基板
KR20000074004A (ko) * 1999-05-17 2000-12-05 마이클 디. 오브라이언 반도체 패키지 및 그 제조 방법
US20020030259A1 (en) * 2000-06-23 2002-03-14 Choi Ill Heung Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
US20040061222A1 (en) * 2002-09-30 2004-04-01 Jin-Chuan Bai Window-type ball grid array semiconductor package
JP2007079097A (ja) * 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd ディスプレイ装置
US20070170575A1 (en) * 2006-01-26 2007-07-26 Samsung Electronics Co., Ltd. Stack chip and stack chip package having the same
US20070228563A1 (en) * 2006-03-29 2007-10-04 Han Kwon W High-performance semiconductor package
KR20080099457A (ko) * 2007-05-09 2008-11-13 삼성전자주식회사 반도체 패키지 및 그 형성방법, 인쇄 회로 기판 그리고전자장치
TW200917393A (en) * 2007-07-30 2009-04-16 Stats Chippac Ltd Semiconductor device and method of providing common voltage bus and wire bondable redistribution
US20090243099A1 (en) * 2008-03-27 2009-10-01 Powertech Technology Inc. Window type bga semiconductor package and its substrate
KR20100125745A (ko) * 2009-05-21 2010-12-01 삼성전자주식회사 반도체 패키지
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
CN102163577A (zh) * 2010-01-29 2011-08-24 瑞萨电子株式会社 半导体器件和半导体器件的制造方法
CN202523701U (zh) * 2011-11-30 2012-11-07 彭兰兰 一种晶片封装结构
US20160172331A1 (en) * 2014-12-15 2016-06-16 SK Hynix Inc. Semiconductor package including a plurality of stacked chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022151676A1 (zh) * 2021-01-14 2022-07-21 长鑫存储技术有限公司 芯片结构、封装结构及其制作方法

Also Published As

Publication number Publication date
WO2022151676A1 (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
US6445001B2 (en) Semiconductor device with flip-chip structure and method of manufacturing the same
US6472745B1 (en) Semiconductor device
US7777333B2 (en) Structure and method for fabricating flip chip devices
JP4775007B2 (ja) 半導体装置及びその製造方法
US11810849B2 (en) Connection structure and method of forming the same
US6369407B1 (en) Semiconductor device
US9324681B2 (en) Pin attachment
US9443793B2 (en) Semiconductor device
CN107958889B (zh) 半导体装置
US7656046B2 (en) Semiconductor device
CN112864121A (zh) 芯片结构、封装结构及其制作方法
CN101924087B (zh) 一种倒装芯片凸块结构及其制作工艺
US7638365B2 (en) Stacked chip package and method for forming the same
US20230207508A1 (en) Semiconductor packages having vias
CN109994446B (zh) 具有金属凸块的半导体装置和制造该半导体装置的方法
CN112397462A (zh) 半导体封装结构及其制造方法
KR100567225B1 (ko) 칩 패드가 셀 영역 위에 형성된 집적회로 칩과 그 제조방법 및 멀티 칩 패키지
US7205671B2 (en) Semiconductor device
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US20240074049A1 (en) Printed circuit board
CN112736052A (zh) 一种封装结构及其制备方法、封装芯片
CN107017230A (zh) 多层级芯片互连

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination