JP2007079097A - ディスプレイ装置 - Google Patents
ディスプレイ装置 Download PDFInfo
- Publication number
- JP2007079097A JP2007079097A JP2005266555A JP2005266555A JP2007079097A JP 2007079097 A JP2007079097 A JP 2007079097A JP 2005266555 A JP2005266555 A JP 2005266555A JP 2005266555 A JP2005266555 A JP 2005266555A JP 2007079097 A JP2007079097 A JP 2007079097A
- Authority
- JP
- Japan
- Prior art keywords
- tcp
- circuit board
- electrode
- drive circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73229—Wire and TAB connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
【課題】製造における工数と原価の上昇を抑え、接続工程の簡素化が可能な実装構造を備えるディスプレイ装置を提供する。
【解決手段】表示パネル11および駆動回路基板10と、表示パネル11と駆動回路基板10との間を電気的に接続するテープキャリアパッケージ(TCP)17とを備え、TCP17が半導体素子1の主面にある出力電極6とワイヤボンディングにより接続された出力端子15と、半導体素子1の入力電極7とインナーリードボンディングにより接続された入力端子16とを備る構成とする。
【選択図】図1
【解決手段】表示パネル11および駆動回路基板10と、表示パネル11と駆動回路基板10との間を電気的に接続するテープキャリアパッケージ(TCP)17とを備え、TCP17が半導体素子1の主面にある出力電極6とワイヤボンディングにより接続された出力端子15と、半導体素子1の入力電極7とインナーリードボンディングにより接続された入力端子16とを備る構成とする。
【選択図】図1
Description
本発明は、液晶ディスプレイパネルやプラズマディスプレイパネル(以下、PDPと略記する)等の表示パネルと駆動回路基板とを、半導体素子を実装したテープキャリアパッケージ(Tape Carrier Package(以下、TCPと略記する))を介して電気的に接続したディスプレイ装置に関する。
液晶(LCD)やPDP等の平板型表示装置の大型化や携帯電話をはじめとする小型携帯機器の多機能化にともない電子装置回路の高密度実装が求められている。そのために、TCP(Tape Carrier Package)、BGA(Ball Grid Array Package)、CSP(Cip Scale Package)といった高密度実装に適した各種の半導体素子のパッケージが開発されてきている。中でも、FCP(Film Carrier Package)ともいわれるTCPは、ICチップをテープフィルムと接続して樹脂で封止するTAB(Tape Automated Bonding)技術を用いたパッケージであり、フレキシブルなテープキャリア(TABテープ)のインナーリードとIC上に形成したバンプ電極とを熱圧着する方式を用いて薄型化が可能なため、例えば液晶やPDP等の表示装置の駆動用ドライバ等に利用し、表示パネルと駆動回路基板間を電気的に接続する方法として、ディスプレイ装置の製造に多用されてきている(例えば、特許文献1、特許文献2、特許文献3参照)。
図3は従来のディスプレイ装置においてTCPを用いたPDPと駆動回路基板との接続構造を示す断面図である。図3において、PDPの表示部本体202のガラス基板204、205に形成されている多数の電極に対し、駆動回路基板212からの表示用信号等をドライバIC209を備えたTCP208によって、表示部本体202と金属シャーシ203の背面側に設けられている駆動回路基板212との間を配線接続している。
ここで、ガラス基板204、205の側縁部には、多数の電極が形成されている。また、TCP208にはドライバIC209を介在させて上述の多数の電極端子と駆動回路基板212とを接続するための多数の配線パターンが形成されている。そして、ガラス基板204、205の側縁部に形成されている電極端子と、TCP208の端部に形成されている配線パターンの接続端部とを接続し、さらにTCP208を金属シャーシ203の背面側へ回り込ませてドライバIC209を金属シャーシ203側に固定して、TCP208の他端部を駆動回路基板212に接続することによって、TCP208を介して駆動回路基板212と表示部本体202との配線接続を行っている。
特開昭61−185782号公報
特開2000−268735号公報
特開2002−351346号公報
しかしながら、図3に示した従来のディスプレイ装置では、ドライバIC209に多数設けられている入力端子と、駆動回路基板212側に多数形成されている接続端子とを接続するための駆動回路基板212側の配線パターンをTCP208で形成しようとすると、ドライバIC209の入力端子のピッチ間隔に比べて、駆動回路基板212側の接続端子のピッチ間隔が大きいので、ドライバIC209の入力端子と駆動回路基板212側の接続端子とを接続するための上述の駆動回路基板212側の配線パターンを、駆動回路基板212側の接続端子のピッチ間隔に合わせて形成しておく必要が生じる。その結果、TCP208の面積を広くしなければならない。
また、TCP208用のテープは一般にポリイミドのような高価な材料を用いているので、ガラス基板204、205と駆動回路基板212との間を長いTCP208によって配線すると、製造原価の上昇を招くという課題がある。
また、TCP208には多数の配線パターンが微細なピッチで形成されているため、背面用のガラス基板205側に形成されている電極端子に対するTCP208の端部の位置決め精度と、駆動回路基板212側の接続端子に対するTCP208の他端部の位置決め精度とをともに高い精度に調整した状態で、配線接続する必要がある。しかし、TCP208の基板、すなわちフィルム基板は可撓性を有するものの硬質な材料で形成されていることからその可撓性は小さい。その結果、TCP208が長いと、上述の位置決め調整を行うための工程が煩雑となり、このことは配線工程が煩雑になるという課題を生じさせていた。
また、配線パターンがTCP208の片面に形成されているため、ガラス基板204、205の側縁部に形成されている電極端子と、TCP208の端部に形成されている配線パターンの接続端部とを接続し、さらにTCP208を金属シャーシ203の背面側へ回り込ませてドライバIC209を金属シャーシ203側に固定して、TCP208の他端部を駆動回路基板212に接続する場合、TCP208の配線パターンが駆動回路基板212の配線パターンと対向しないので、コネクタの取り付け方法や駆動回路基板212の接続方向を変える必要があった。
本発明は、このような課題を解決するためになされたものであり、製造工程における工数と原価の上昇を抑え、低コスト、接続工程の簡素化等が実現可能な実装構造を備えた平板型のディスプレイ装置を提供することを目的とする。
上記目的を達成するために本発明のディスプレイ装置は、表示パネルおよび駆動回路基板と、表示パネルと駆動回路基板との間を電気的に接続するテープキャリアパッケージ(TCP)とを備え、テープキャリアパッケージが半導体素子の主面にある出力電極とワイヤボンディングにより接続された出力端子と、半導体素子の主面にある入力電極とインナーリードボンディングにより接続された入力端子とを備えた構成を有している。また、本発明のディスプレイ装置は、テープキャリアパッケージの入力端子が表示パネルの電極端子と接続され、テープキャリアパッケージの出力端子が駆動回路の電極端子と接続されている構成や、半導体素子の入力電極が、前記半導体素子の出力電極より主面の外側に配置されている構成を有することもできる。
これらの構成により、フィルム基板の片面に集中していた配線を両面に分配でき、インナーリードボンディングとワイヤボンディングを併用して小型化が可能なTCPを用いているので、ディスプレイ装置のより一層の薄型化やコンパクト化が可能になる。また、配線の微細化を行わなくとも同一面積で多くの配線を収容することが可能なTCPを用いるので、表示パネルまたは駆動回路基板の端子部との位置合わせが容易になり、製造工数の削減をはかることができる。
本発明によれば、フィルム基板の片面に集中していた配線を両面に分配でき、インナーリードボンディングとワイヤボンディングを併用して小型化が可能なTCPを用いているので、ディスプレイ装置の薄型化、コンパクト化が容易にでき、また、TCPとの端子の位置合わせが容易で製造工数の削減が可能であり、さらに、入力信号と出力信号を区分できるので、ノイズ等の電磁障害を受けにくいディスプレイ装置を実現できる。
以下、本発明の実施の形態について、図面を参照しつつ説明する。
(実施の形態)
本発明の実施の形態について、図1を用いて説明する。図1は、本発明の実施の形態におけるディスプレイ装置の構造を示す断面図である。
本発明の実施の形態について、図1を用いて説明する。図1は、本発明の実施の形態におけるディスプレイ装置の構造を示す断面図である。
図1に示したディスプレイ装置は、駆動回路基板10と表示パネル11がTCP17を介して異方導電性膜12により電気的に接続された構造からなっている。TCP17は、半導体素子(またはチップ)1の主面上に出力電極6と入力電極7が設けられ、例えばポリイミド等の絶縁耐熱性樹脂製のフィルム基板2には、例えば銅等の金属導体からなる配線3が一方の面(図1では上面)に設けられ、他方の面(図1では下面)には、例えば銅等の金属導体からなる別の配線であるインナーリード4が設けられている。半導体素子1の外側に設けた入力電極7は、インナーリード4とバンプ9を介して接続されている。このバンプ9は、例えば、金等の別の金属導体からなり、半導体素子1の入力電極7上または、インナーリード4の先端部にあらかじめ設けられており、200℃以上の加熱下で入力電極7とインナーリード4を位置合わせしたのちに、加圧することにより入力電極7とインナーリード4とを接続している。
そして、出力電極6は金等のワイヤ5をフィルム基板2に設けられた開口部8を貫通させて配線3と接続されている。駆動回路基板10には、駆動回路基板電極端子13が設けられ、TCP17の出力端子15と異方導電性膜12を介して接続されている。また、表示パネル11には表示パネル電極端子14が設けられ、TCP17の入力端子16と異方導電性膜12を介して接続されている。なお、駆動回路基板電極端子13と出力端子15は、駆動回路基板10上に実装されたコネクタにより接続してもよい。
また、図1に示した本発明の実施の形態におけるディスプレイ装置に用いたTCP17では、入力電極7が出力電極6より外側に設けられ、入力電極7が別の配線であるインナーリード4と接続され、出力電極6がワイヤ5により配線3と接続されている構造を例にあげて説明したが、本発明の実施の形態におけるディスプレイ装置に用いたTCP17はこれに限定されることはなく、入力電極7が出力電極6より内側に設けられ、入力電極7と配線3とがワイヤ5により接続され、出力電極6が別の配線であるインナーリード4と接続される構造であってもよい。
さらに、図1に示した本発明の実施の形態におけるディスプレイ装置に用いたTCP17では、別の配線であるインナーリード4が開口部8の内側方向に突出した形状を有する構成を例にあげて説明したが、図2に本発明の実施の形態におけるディスプレイ装置の別の構造を断面図で示したように、インナーリード4に突出部がない構成であってもよい。このような構成のTCP17とすることにより、TCP17のより小型化をはかることができる。
以上説明したように本発明のディスプレイ装置では、従来は使用しているTCP17のフィルム基板2の片面に集中していた配線を両面に分配し、インナーリードボンディングとワイヤボンディングを併用しているのでTCP17の配線収容能力を高めることができ、さらにTCPの小型化につながり、セットのより一層の薄型化やコンパクト化が可能になる。また、このTCP17を用いることにより、配線の微細化を行わなくとも同一面積で多くの配線を収容することが可能となるので、PDPの表示パネル11または駆動回路基板10の端子部との位置合わせが容易になり、製造工数の削減をはかることができる。また、入力信号と出力信号を区分できることにより、ノイズ等の電磁障害を受けにくい構成のディスプレイ装置を実現できる。また、入力端子と出力端子とがTCPの異なる面に配置されるため、駆動回路基板との接続も容易になり、基板等の実装に関する設計の柔軟性が増加する等、その付随効果は極めて大きい。
本発明にかかるディスプレイ装置は、導体配線を両面に備えたフィルム基板により半導体チップとインナーリードボンディングとワイヤボンディングを併用したTCPを用い、表示パネルと駆動回路基板を接続するための回路実装部品の小型、コンパクト化が可能で、特にPDP等の大型平板ディスプレイ装置に適している。
1 半導体素子(チップ)
2 フィルム基板
3 配線
4 インナーリード
5 ワイヤ
6 出力電極
7 入力電極
8 開口部
9 バンプ
10,212 駆動回路基板
11 表示パネル
12 異方導電性膜
13 駆動回路基板電極端子
14 表示パネル電極端子
15 出力端子
16 入力端子
17,208 TCP
202 表示部本体
203 金属シャーシ
204,205 ガラス基板
209 ドライバIC
2 フィルム基板
3 配線
4 インナーリード
5 ワイヤ
6 出力電極
7 入力電極
8 開口部
9 バンプ
10,212 駆動回路基板
11 表示パネル
12 異方導電性膜
13 駆動回路基板電極端子
14 表示パネル電極端子
15 出力端子
16 入力端子
17,208 TCP
202 表示部本体
203 金属シャーシ
204,205 ガラス基板
209 ドライバIC
Claims (3)
- 表示パネルおよび駆動回路基板と、前記表示パネルと前記駆動回路基板との間を電気的に接続するテープキャリアパッケージとを備え、
前記テープキャリアパッケージは、半導体素子の主面にある出力電極とワイヤボンディングにより接続された出力端子と、前記半導体素子の前記主面にある入力電極とインナーリードボンディングにより接続された入力端子とを備えたことを特徴とするディスプレイ装置。 - 前記テープキャリアパッケージの入力端子が表示パネルの電極端子と接続され、
前記テープキャリアパッケージの出力端子が駆動回路基板の電極端子と接続されていることを特徴とする請求項1記載のディスプレイ装置。 - 前記半導体素子の入力電極が、半導体素子の出力電極より主面の外側に配置されていることを特徴とする請求項1記載のディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005266555A JP2007079097A (ja) | 2005-09-14 | 2005-09-14 | ディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005266555A JP2007079097A (ja) | 2005-09-14 | 2005-09-14 | ディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007079097A true JP2007079097A (ja) | 2007-03-29 |
Family
ID=37939480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005266555A Withdrawn JP2007079097A (ja) | 2005-09-14 | 2005-09-14 | ディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007079097A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112864121A (zh) * | 2021-01-14 | 2021-05-28 | 长鑫存储技术有限公司 | 芯片结构、封装结构及其制作方法 |
-
2005
- 2005-09-14 JP JP2005266555A patent/JP2007079097A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112864121A (zh) * | 2021-01-14 | 2021-05-28 | 长鑫存储技术有限公司 | 芯片结构、封装结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7649246B2 (en) | Tab package connecting host device element | |
US7599193B2 (en) | Tape circuit substrate with reduced size of base film | |
US6441474B2 (en) | Semiconductor device and liquid crystal module adopting the same | |
US7403256B2 (en) | Flat panel display and drive chip thereof | |
US7109575B2 (en) | Low-cost flexible film package module and method of manufacturing the same | |
US6882034B2 (en) | Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods | |
US10699974B2 (en) | Film for package substrate, semiconductor package, display device, and methods of fabricating the film, the semiconductor package, the display device | |
JP2007305881A (ja) | テープキャリアおよび半導体装置並びに半導体モジュール装置 | |
JP2003133677A (ja) | フレキシブル回路基板の圧着構造 | |
US8120164B2 (en) | Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof | |
KR20160020181A (ko) | 벤딩부를 갖는 칩 온 필름 패키지 | |
JP2003133518A (ja) | 半導体モジュール | |
WO2008072551A1 (ja) | Icチップ実装パッケージ、及びこれを備えた画像表示装置 | |
US7893550B2 (en) | Semiconductor package comprising alignment members | |
JP4252518B2 (ja) | 半導体装置 | |
JP2005310905A (ja) | 電子部品の接続構造 | |
WO2017138443A1 (ja) | 半導体装置及び表示装置 | |
US20120138968A1 (en) | Semiconductor package and display panel assembly having the same | |
JP2007079097A (ja) | ディスプレイ装置 | |
JP2003332380A (ja) | 電子デバイス及びその製造方法並びに電子機器 | |
JPH05173166A (ja) | 液晶表示装置 | |
JP2007184415A (ja) | 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器 | |
JPH10261851A (ja) | フレキシブル基板 | |
JPH04283722A (ja) | 液晶表示装置 | |
JP2007081093A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080804 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110617 |