JP2007305881A - テープキャリアおよび半導体装置並びに半導体モジュール装置 - Google Patents

テープキャリアおよび半導体装置並びに半導体モジュール装置 Download PDF

Info

Publication number
JP2007305881A
JP2007305881A JP2006134426A JP2006134426A JP2007305881A JP 2007305881 A JP2007305881 A JP 2007305881A JP 2006134426 A JP2006134426 A JP 2006134426A JP 2006134426 A JP2006134426 A JP 2006134426A JP 2007305881 A JP2007305881 A JP 2007305881A
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring
width
protruding electrode
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006134426A
Other languages
English (en)
Inventor
Toshiharu Seko
敏春 瀬古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006134426A priority Critical patent/JP2007305881A/ja
Priority to TW096115625A priority patent/TW200818430A/zh
Priority to US11/798,232 priority patent/US7671454B2/en
Priority to KR1020070045770A priority patent/KR20070110202A/ko
Priority to CN2007101029026A priority patent/CN101071800B/zh
Publication of JP2007305881A publication Critical patent/JP2007305881A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線パタ−ンと突起電極との接続にずれが生じた場合に、配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアを提供する。
【解決手段】テープキャリア１１は、絶縁テープ１と、絶縁テープ１上に形成された配線パターン２とを備え、配線パターン２には、配線パターン２上に半導体素子４を搭載したときに配線パターン２と半導体素子４とが重畳する重畳領域の一部に、配線パターン２を突起電極５と接続するための接続部２Ａが設けられている。上記配線パターン２における接続部２Ａの配線幅は、上記重畳領域における接続部２Ａ以外の部分の配線幅よりも細い。
【選択図】図１

Description

本発明は、半導体素子が、配線パターン上に、チップ・オン・フィルム（ＣＯＦ; Chip On Film）方式で搭載されて接続されるＣＯＦ型の半導体装置用のテープキャリアおよび該テープキャリアを用いたＣＯＦ型の半導体装置並びに半導体モジュール装置に関するものである。
フレキシブル配線基板上に半導体素子を接合・搭載した半導体装置として、従来、ＴＣＰ（Tape Carrier Package）型の半導体装置（以下、「ＴＣＰ半導体装置」と称する）が知られている。
一方、近年、フレキシブル配線基板上にＣＯＦ方式で半導体素子を接合・搭載したＣＯＦ型の半導体装置（以下、「ＣＯＦ半導体装置」と称する）が用いられるようになっている。
ＴＣＰ半導体装置とＣＯＦ半導体装置との相違点としては、例えば以下の点が挙げられる。
（１）ＴＣＰ半導体装置では、フレキシブル配線基板におけるベース基板として用いられる絶縁テープに予め半導体素子を搭載させるための開口部が設けられており、この開口部に、配線パターンが片持ち梁状に突き出した状態で形成され、この配線パターンの先端部分と半導体素子とが接合されている。一方、ＣＯＦ半導体装置では、フレキシブル配線基板におけるベース基板として用いられる薄膜絶縁テープは半導体素子を搭載するための開口部を有しておらず、半導体素子は上記薄膜絶縁テープの表面上に形成された配線パターンに接合・搭載されている。
（２）ＴＣＰ半導体装置では、配線パターンが片持ち梁状に突き出した状態である為に、配線ピッチが４５μｍ未満の配線パターンを製造することは困難である。一方、ＣＯＦ半導体装置では、薄膜絶縁テープの表面上に配線パターンが形成されている為に、配線ピッチが３５μｍ以下の配線パターンを製造することも容易である。
（３）また、ＴＣＰ半導体装置では、液晶パネル等へ実装した後に折り曲げる部分にあらかじめスリットが設けられている。一方、ＣＯＦ半導体装置は、折り曲げ用のスリットを有しておらず、薄膜絶縁テープのどこでも自由に折り曲げられる。
（４）ＴＣＰ半導体装置は、ポリイミドからなる絶縁テープ上に、接着剤を用いて銅箔をラミネートして形成している。一方、ＣＯＦ半導体装置は、銅箔裏面にポリイミド等を塗布、硬化して形成（キャスティング法）する、あるいはポリイミド等からなる薄膜絶縁テープ上に銅をスパッタで積層して形成（スパッタ法、メタライジング法）している。
以上のように、ＣＯＦ半導体装置では、その使用目的から、フレキシブル配線基板におけるベース基板として、自由に折り曲げることが可能な薄膜絶縁テープが用いられている。また、薄膜絶縁テープの表面上に配置された配線パターンの各配線は、半導体素子の対応する端子と電気的に接続され、外部接続用コネクタ部には、液晶パネルやプリント基板などが接続されている。上記以外の配線パターン露出部は、ソルダーレジストが塗布されることで、絶縁状態が確保されている。
また、ＣＯＦ半導体装置はＴＣＰ半導体装置と比較すると、配線パターン（インナーリード）のファインピッチ化は容易である。量産されているＴＣＰ半導体装置の配線ピッチの下限値は４５μｍである。しかし、ＣＯＦ半導体装置については配線ピッチが３５μｍのものが量産されている。また、ＣＯＦ半導体装置は、配線ピッチを３０μｍ以下にすることも可能である。
近年、ＣＯＦ半導体装置は、多ピン化への対応が要求されており、同時に小型化・薄膜化も要求されている。そのためには、配線パターンと半導体素子との接続部のファインピッチ化、配線パターンの外部接続用コネクタ部のファインピッチ化および絶縁テープ、配線パターン等の薄膜化が必要となる。配線パターン（インナーリード）をファインピッチ化するためには、上記配線パターン（インナーリード）の幅を細くする必要があり、厚さも薄くする必要がある。
図５および図６に、従来の一般的なＣＯＦ半導体装置における半導体素子の実装部（搭載領域）周辺の概略構成を示す。図５、図６はそれぞれ配線パターンの配線ピッチが３５μｍ以上の場合、３５μｍ未満の場合（図５に比べファインピッチ化されている場合）を示す。以下、図５、図６に示される従来例を、それぞれ、「従来例１」、「従来例２」と称する。
図５および図６に示すように、従来の一般的なＣＯＦ半導体装置用のフレキシブル基板における配線パターン２３の幅は、図５および図６中、二点鎖線にて示す半導体素子２４の突起電極２５に接続される領域も、それ以外の領域も、全て同じ幅（配線幅）で形成されている。
これに対し、配線パターンの幅を部分的に変更した技術として、特許文献１が知られている。特許文献１に開示されているＣＯＦ半導体装置における半導体素子の実装部（搭載領域）周辺の概略構成を図７に示す（以下、「従来例３」と称する）。
図７に示すように従来例３では、配線パターン２３の幅は、ソルダーレジスト２２の開口部２２ａの縁付近では太く形成されており、二点鎖線にて示す半導体素子２４との重畳領域（すなわち半導体素子２４の搭載領域）では、半導体素子２４の突起電極２５と接続する領域もそれ以外の領域も全て同じ幅で形成されている。
特許第３５３６０２３号（平成１６年３月１９日登録）
上述したとおり、ＣＯＦ半導体装置には、配線パターンのファインピッチ化および絶縁テープ、配線パターン等の薄膜化が求められているが、このファインピッチ化、薄膜化には、幾つかの課題がある。
その一つとして、配線パターン（インナーリード）のピッチが小さいため、配線パターン（インナーリード）と半導体素子の突起電極との接続にずれが生じた場合、当該配線パターン（インナーリード）が隣接する突起電極に接触する不具合が発生することが挙げられる。
つまり、配線ピッチが３５μｍより小さい、ファインピッチ化されたＣＯＦ半導体装置において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合、配線パターン（インナーリード）が隣接する突起電極に接触する不具合が生じやすいという問題がある。このような問題は、特に、配線ピッチが３０μｍ以下のＣＯＦ半導体装置において顕著に見られる。
上記課題の解決方法として、配線パターン（インナーリード）を細くする方法がある。配線パターン（インナーリード）の幅を細くすることにより、半導体素子の突起電極との接続にずれが生じた場合でも、当該配線パターンが隣接する突起電極に接触する不具合は防止される。しかし、配線パターン（インナーリード）の幅を細くすると、配線パターンの機械的強度、および配線パターンと絶縁テープとの密着強度が低下する。その結果、半導体素子の接続および搭載工程からＣＯＦ半導体装置のモジュールへの実装工程の間で、配線パターンの断線や剥離が生じやすくなるという問題が生じる。
また、ＣＯＦ半導体装置は自由に折り曲げることが可能である。しかし、自由に折り曲げることが可能というＣＯＦ半導体装置の特性を保ったまま、ファインピッチ化することは課題がある。すなわち、自由に折り曲げると、配線パターンの断線や剥離が生じやすくなるため、細線化した配線パターン（インナーリード）の機械的強度および密着強度を向上する必要がある。
以上の課題を、従来例１および従来例２に基づいて説明すると以下の通りである。
ここで、図８、図９は、それぞれ、図５に示すＣＯＦ半導体装置（従来例１）、図６に示すＣＯＦ半導体装置（従来例２）において、配線パターン２３と半導体素子２４の突起電極２５との接続にずれが生じた場合における、半導体素子２４と配線パターン２３との接続部の構成を模式的に示す図である。図８、図９は、それぞれ、図５、図６に示すＢ部、Ｃ部の構成を示している。
従来例１の場合、図８に示すように、配線パターン２３と突起電極２５との接続にずれが生じたときでも、配線ピッチが広いので、隣接する突起電極と配線パターン２３とが接触する不具合は生じ難い。よって、配線パターン２３と突起電極２５との接続にずれが生じたときでも、配線パターン２３と上記突起電極２５との電気的接続は良好である。
しかし、従来例２の場合は、図６に示すように、配線パターン２３と突起電極２５との接続にずれが生じたとき、隣接する突起電極２５と配線パターン２３とが接触してしまう不具合が発生しやすくなる。
上述したとおり、上記不具合の解決方法として、配線パターン２３のピッチを小さくするに伴い配線パターン２３の幅を細くする方法がある。
図１０は、図６に示す従来例２に用いられている配線パターン２３よりも、さらに配線パターン２３の幅を細くしたときのＣＯＦ半導体装置である（以下、「従来例４」と称する）。
図１０に示すように、従来例４では、配線ピッチを小さくしたとき、配線パターン２３と突起電極２５との接続にずれが生じたとしても、隣接する突起電極２５と配線パターン２３とが接触する不具合の発生を防ぐことができる。
しかし、図１０に示すように配線パターン２３の幅を細くすると、上記配線パターン２３の機械的強度および上記配線パターン２３と絶縁テープ２１との密着強度が低下する。その結果、前記した配線パターン２３の断線や剥離が起こるという問題が生じる。
なお、図７に示す特許文献１（従来例３）は、温度サイクル時に発生するソルダーレジスト２２の開口部２２ａの付近における配線パターン２３の断線を防止することを目的として配線パターン２３における半導体素子２４との電気的接続部（インナーリード部）よりもソルダーレジスト２２の開口部２２ａの縁付近で配線パターン２３の幅（配線幅）を太くする発明を開示したものであり、インナーリード部における配線パターン２３の幅に関しては、特に言及されていない。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、配線パタ−ンと突起電極との接続にずれが生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアおよびＣＯＦ型の半導体装置並びに半導体モジュール装置を提供することにある。
本発明に係るテープキャリアは、上記課題を解決するために、絶縁テープと、該絶縁テープ上に形成された配線パターンとを備え、該配線パターン上に、半導体素子が、チップ・オン・フィルム方式で搭載されて接続される半導体装置用のテープキャリアにおいて、上記配線パターンは、上記配線パターン上に半導体素子を搭載したときに上記配線パターンと半導体素子とが重畳する重畳領域の一部に、上記配線パターンを上記突起電極と接続するための接続部を備え、上記配線パターンにおける上記接続部の配線幅は、上記重畳領域における上記接続部以外の部分の配線幅よりも細いことを特徴としている。
上記構成によれば、上記配線パターンにおける上記接続部の配線幅が、上記重畳領域における上記接続部以外の部分の配線幅よりも細いことで、上記配線パターンと上記突起電極との接続がずれた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができる。
さらに、上記構成によれば、上記重畳領域における、上記配線パターンの上記接続部以外の部分の配線幅は、上記接続部の配線幅に比べて太いことから、上記配線パターンに必要な機械的強度および密着強度を確保し、さらには向上させることができるので、上記配線パターンの断線や剥離を防止することができる。
したがって、上記の構成によれば、配線パターンと突起電極との正常な電気的接続を可能にすると共に、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアを提供することができるという効果を奏する。
なお、配線パターンにおける上記接続部とは、突起電極と接続するために形成された領域であって、実際に接続（接触）している領域のみを意味するものではない。すなわち、半導体素子を搭載している状態において、上記接続部は、実際に突起電極と接続（接触）していない領域を含むことがある。
本発明において、上記配線パターンにおける上記接続部の配線幅は、該接続部の配線幅をａとし、上記突起電極の幅をｂとし、配線ピッチをｃとし、接続精度を±ｇとすると、下記式（１）
ａ＜２ｃ−ｂ−２|ｇ|…（１）
を満足することが好ましい。
上記構成によれば、上記半導体素子を接続した際の上記配線パターンの幅方向における上記半導体素子の接続位置のずれが上記接続精度より算出される最大値となった場合でも、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるという効果を奏する。
本発明において、上記配線パターンにおける接続部の長さは、該接続部の長さをｅとし、上記突起電極の長さをｆとし、接続精度を±ｇとすると、下記式（２）
ｅ＞ｆ＋２|ｇ|…（２）
を満足することが好ましい。
本発明において、長さ、つまり、上記配線パターン（接続部）の長さ、並びに、上記突起電極の長さとは、上記配線パターンの延設方向の長さを示す。
上記構成によれば、上記半導体素子を接続した際の上記配線パターンの延設方向における上記半導体素子の接続位置のずれが上記接続精度より算出される最大値となった場合でも、隣接する突起電極と上記配線パターンが接触する不具合を防止することができるという効果を奏する。
また、本発明において、上記配線パターンは、該配線パターンにおける上記接続部の両側に、上記接続部よりも配線幅が太い部分を有していることが好ましい。
上記構成によれば、上記配線パターンの機械的強度および密着強度がより向上し、断線や剥離を防止する効果をより向上させることができるという効果を奏する。
また、上記配線パターンにおける上記接続部の幅は、上記突起電極の幅の１／２以下であることが好ましい。
上記構成によれば、上記配線パターンと上記突起電極との接続に、上記配線パターンの幅方向における上記半導体素子の接続ずれ（接続位置のずれ）が生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止する効果がさらに向上するという効果を奏する。
また、上記配線パターンにおける上記接続部以外の部分の配線幅は、上記突起電極の幅の１／２を超え、かつ、隣接する配線パターンに接触しないことが好ましい。
上記構成によれば、上記配線パターンの機械的強度および密着強度がさらに向上し、断線や剥離を防止することができるという効果を奏する。
本発明に係る半導体装置は、上記課題を解決するために、本発明に係る上記テープキャリアを備えることを特徴としている。
上記構成によれば、上記半導体装置が本発明に係る上記テープキャリアを備えていることで、上記配線パターンと上記突起電極との接続がずれ、上記配線パターンが隣接する突起電極に接触する不具合が防止され、さらに配線パターンの断線、剥離が防止されたＣＯＦ型の半導体装置を得ることができる。即ち、ファインピッチ化、薄膜化および多ピン化に対応したＣＯＦ型の半導体装置を提供することができる。よって、半導体素子の接続・搭載工程で発生する接続不良を防ぎ、モジュール実装工程までに発生する配線パターンの断線や剥離不良を従来の５０％以下に低減することができるという効果を奏する。
本発明に係る半導体モジュール装置は、上記課題を解決するために、本発明に係る上記半導体装置を備えることを特徴としている。
上記構成によれば、上記半導体モジュール装置が、本発明に係る上記半導体装置を備えていることで、配線パタ−ンと突起電極との接続にずれが生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができ、例えば携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置として好適に使用することができる半導体モジュール装置を提供することができる。
本発明に係るテープキャリアは、以上のように、上記配線パターン上に半導体素子を搭載したときに上記配線パターンと半導体素子とが重畳する重畳領域の一部に、上記配線パターンを上記突起電極と接続するための接続部を備え、上記配線パターンにおける上記接続部の配線幅は、上記重畳領域における上記接続部以外の部分の配線幅よりも細い。よって、上記配線パターンと上記突起電極との接続がずれた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができる。さらに、上記重畳領域における、上記配線パターンの上記接続部以外の部分の配線幅は、上記接続部の配線幅に比べて太いことから、上記配線パターンに必要な機械的強度および密着強度を確保し、さらには向上させることができるので、上記配線パターンの断線や剥離を防止することができる。
したがって、上記の構成によれば、配線パターンと突起電極との正常な電気的接続を可能にすると共に、配線パターンの断線や剥離の発生を防止することができるＣＯＦ型の半導体装置用のテープキャリアを提供することができるという効果を奏する。
また、本発明に係る半導体装置は、本発明に係る上記テープキャリアを備えている。よって、上記配線パターンと上記突起電極との接続がずれ、上記配線パターンが隣接する突起電極に接触する不具合が防止され、さらに配線パターンの断線、剥離が防止されたＣＯＦ型の半導体装置を得ることができる。即ち、ファインピッチ化、薄膜化および多ピン化に対応したＣＯＦ型の半導体装置を提供することができる。
さらに、本発明に係る半導体モジュール装置は、上記半導体装置を備えている。よって、配線パタ−ンと突起電極との接続にずれが生じた場合に、上記配線パターンに、本来接続されるべき突起電極に隣接する突起電極が接触する不具合を防止することができるとともに、配線パターンの断線や剥離の発生を防止することができ、例えば携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置として好適に使用することができる半導体モジュール装置を提供することができるという効果を奏する。
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。
図１および図２は、それぞれ本実施の形態に係るＣＯＦ半導体装置における半導体素子の実装部（搭載領域）周辺の概略構成を示す平面図および断面図である。また、図４は、図１および図２に示すＣＯＦ半導体装置を備えた本実施の形態に係る半導体モジュール装置の概略構成を示す断面図である。なお、説明の便宜上、図１において半導体素子は二点鎖線にて示すものとし、絶縁性樹脂については省略する。
図１および図２に示すように、本実施の形態に係るＣＯＦ半導体装置（以下、説明の便宜上、単に「半導体装置」と記す）１０は、半導体素子４と、フレキシブル基板であるテープキャリア１１（ＣＯＦ半導体装置用テープキャリア）とを備えている。
半導体素子４は、上記テープキャリア１１と接続され、上記テープキャリア１１上に搭載された状態になっている。また、上記テープキャリア１１と半導体素子４との間に存在する隙間には図２に示すように、絶縁性樹脂６が封止されている。このように、本実施の形態では、上記テープキャリア１１上に半導体素子４が搭載されたＣＯＦ型の半導体装置を例に挙げて説明する。
本実施の形態に係るテープキャリア１１は、絶縁テープ１、配線パターン２、ソルダーレジスト３を備えている。
絶縁テープ１は、その面上に配線パターン２を配置するための基材（ベース基板）である。絶縁テープ１は、絶縁性を有することはもちろん、様々な形状で使用されることから、自由に折り曲げることが可能で柔軟性が高い（可撓性を有する）ことが必要である。このため、上記絶縁テープ１としては、好適には、１５〜４０μｍの範囲内の厚みを有する薄膜絶縁テープが用いられる。また、上記絶縁テープ１を形成する材料としては、例えば、ポリイミド、ガラスエポキシ、ポリエステルなどの樹脂材料が用いられる。なお、本実施の形態では、ポリイミド系絶縁テープを用いた場合を例に挙げて説明するが、本発明はこれに限定されるものではない。
また、上記絶縁テープ１上に配設される配線パターン２は、図４に示すように、半導体素子との接続部となるインナーリード７、液晶パネル３１やプリント基板３２等の外部との接続部（外部接続用コネクタ部）を含むアウターリード１２、インナーリード７とアウターリード１２との中間にある中間リード１３等から構成されている。上記インナーリード７は、半導体素子搭載領域（上記絶縁テープ１における半導体素子４との重畳領域）において半導体素子４と接続される。
配線パターン２は、銅箔又はスパッタ銅の導電性材料からなる導電膜を、キャスティング法、スパッタ法（メタライジング法）等によって絶縁テープ１上に形成した後、所望のパターンにエッチングすることにより形成され、その表面には、図示しない錫メッキや金メッキ等が施されている。また、上記配線パターン２の厚さは、好適には、５〜１８μｍに設定される。
ソルダーレジスト３は、例えば耐熱性被覆材料からなっており、接続部以外の露出を防止するものである。したがって、ソルダーレジスト３は、半導体素子搭載領域や外部接続用コネクタ部が設けられていない部分の配線パターン２上に形成されている。すなわち、ソルダーレジスト３は、上記テープキャリア１１上に半導体素子４等を接続・搭載した際に、露出する配線パターン２上に形成されている。
半導体素子４としては、例えば、CPU(Central Processing Unit)やメモリ等の集積回路(LSI：Large Scaled Integrated circuit)を挙げることができる。
突起電極５は、半導体素子４を配線パターン２に搭載する際に、上記配線パターン２と対向する側の面から略垂直方向に突出した電極であり、半導体素子４と配線パターン２とを電気的に接続するために用いられる電極である。このため、突起電極５は導電性材料からなっていればよく、その形状は限定されない。ただし、配線パターン２との接続が容易となる形状であることが好ましい。なお、本実施の形態では、図１および図２に示すように上記突起電極５として角柱状の電極を用いた。
なお、本実施の形態で用いられる絶縁テープ１には、半導体素子４を搭載するための開口部が設けられていない。このため、半導体素子４に設けられた突起電極５と、配線パターン２とを接合することによって、絶縁テープ１に半導体素子４が接続・搭載される。すなわち、この接続は、絶縁テープ１の表面上に配置された配線パターン２の各配線と、各配線に対応する半導体素子４の突起電極５とを接続することにより行われる。これにより、配線パターン２と半導体素子４とが電気的に接続される。
本実施の形態において、上記配線パターン２は、上記半導体素子４における突起電極５と接続する領域以外の配線パターン２の幅（配線幅）よりも、上記半導体素子４における突起電極５と接続する領域の配線幅の方が細くなるようにパターン形成されている。
言い換えれば、上記配線パターン２は、上記半導体素子４の突起電極５と接続する領域の配線幅よりも、上記半導体素子４の突起電極５と接続する領域以外の配線幅の方が太くなるようにパターン形成されている。なお、本実施の形態において、上記配線パターン２の幅（配線幅）とは、具体的には、上記配線パターン２の上面、すなわち、突起電極と接続する側の幅を示すものとする。
本実施の形態に係る上記配線パターン２は、図１に示すように、上記配線パターン２と半導体素子４との重畳領域（以下、単に「重畳領域」と称する）に、上記配線パターン２と突起電極５とを接続するための接続部２Ａ（接続領域）として、上記配線パターン２における上記接続部２Ａ以外の領域よりも幅（配線幅）が細い領域を有している。さらに言えば、上記配線パターン２は、図１に示すように、接続部２Ａとして、上記重畳領域における配線パターン２（インナーリード７）の他の領域（領域２Ｂ・２Ｃ）よりも幅（配線幅）が細い領域を有している。
上記半導体素子４は、上記配線パターン２のインナーリード７に、該インナーリード７の中でも最も配線幅が狭い上記接続部２Ａに突起電極５が位置するように搭載される。
図３は、本実施の形態において、配線パターン２と半導体素子４の突起電極５との接続にずれが生じた場合における、図１に示すＡ部の構成を模式的に示す図である。
上記したように、上記接続部２Ａが、上記インナーリード７における他の領域（図１〜３に示すテープキャリア１１および半導体装置１０においては領域２Ｂ・２Ｃ）よりも細く形成されていることで、図３に示すように、配線パターン２と突起電極５との接続にずれが生じた場合であっても、任意の配線パターン２（インナーリード７）に、本来接続されるべき突起電極５に隣接する突起電極５が接触してしまうという不具合が発生することを抑制することができる。このため、配線パターン２（インナーリード７）と突起電極５との正常な接続が可能となる一方で、上記したように、上記インナーリード７における上記接続部２Ａ以外の領域（すなわち領域２Ｂ・２Ｃ）が、上記接続部２Ａよりも太く形成されていることで、配線パターン２（インナーリード７）の機械的強度や密着強度が向上し、配線パターン２（インナーリード７）の断線や剥離の発生を防止することができる。
本実施の形態において、上記インナーリード７は、上記したように、上記配線パターン２（インナーリード７）と突起電極５とを接続するために、上記配線パターン２（インナーリード７）に半導体素子４を搭載したときに上記半導体素子４の突起電極と対向する領域に設けられた、上記配線パターン２（インナーリード７）における他の領域よりも幅（配線幅）が細い接続部２Ａと、該接続部２Ａよりも配線幅が太い領域とを有してさえいれば、特に限定されるものではなく、上記インナーリード７が、互いに配線幅が異なる２つもしくはそれ以上の領域を有していてもよい。
但し、本実施の形態によれば、図１および図３に示すように、上記接続部２Ａの両側すなわち、上記重畳領域において、上記接続部２Ａを挟んで、上記配線パターン２の先端部および半導体素子４の外縁部の２箇所に、領域２Ｂ・２Ｃにて示す、上記接続部２Ａよりも幅の太い領域が存在することにより、配線パターン２の機械的強度や密着強度をさらに向上させることができる。
上記接続部２Ａの幅は領域２Ｂおよび領域２Ｃの幅より細い限り、限定されるものではないが、上記接続部２Ａの幅をａとし、上記突起電極５の幅をｂとし、配線ピッチをｃとし、接続精度を±ｇとすると、下記式（１）
ａ＜２ｃ−ｂ−２|ｇ|…（１）
を満足することが好ましい。
例えば、ｂ＝３０μｍ、ｃ＝４０μｍ、ｇ＝１５μｍの場合、接続部２Ａの幅は、２０μｍ未満であることが好ましい。
このように上記接続部２Ａの幅が上記式（１）を満足するように上記配線パターン２（インナーリード７）が形成されていることで、上記接続部２Ａに上記半導体素子４を接続した際の上記配線パターン２の位置ずれが、上記接続精度より算出される最大値となった場合でも、任意の配線パターン２に、該配線パターン２と隣接する配線パターン２に接続されるべき突起電極５が接触してしまうという不具合を防止することができる。
また、上記接続部２Ａの幅は、上記突起電極５の幅の１／２以下であることが好ましい。
上記接続部２Ａの幅が突起電極５の幅の１／２以下の場合は、１／２を超える場合に比べ、突起電極５との接続にずれが生じた場合に、隣接する突起電極５と配線パターン２とが接触する不具合を抑制する効果が高くなる。なお、上記接続部２Ａの幅の下限値は、成形加工に必要な機械的強度を得ることが可能であれば限定されないことは言うまでもないが、１μｍ以上であることが好ましい。
また、領域２Ｂおよび領域２Ｃの幅の上限としては、配線パターン２同士が接触しなければよく、下限としては、上記接続部２Ａよりも大きければ、特に限定されるものではない。
しかしながら、領域２Ｂおよび領域２Ｃの幅が突起電極５の幅の１／２以下である場合は、１／２を超える場合と比べると、配線パターン２の機械的強度や密着強度が低下する為に、配線パターン２が断線や剥離してしまうような不具合が発生する可能性が高くなる。
よって、上記インナーリード７における接続部２Ａ以外の領域（領域２Ｂ・２Ｃ）の幅は、上記突起電極５の幅の１／２を超えていることが好ましい。
なお、上記領域２Ｂの幅および領域２Ｃの幅は、同じ幅でもよく、それぞれ異なった幅でもよい。
また、接続部２Ａの長さの下限値は、上記突起電極５における上記接続部２Ａとの接触面の長さ以上である限り、限定されるものではない。しかし、上記半導体素子４と上記配線パターン２との接続精度を考慮すれば、上記接続部２Ａの長さは、該接続部（細線部）２Ａの長さをｅとし、上記突起電極５を上記接続部２Ａと接続させるときの、上記突起電極５の長さをｆとし、接続精度を±ｇとすると、下記式（２）
ｅ＞ｆ＋２|ｇ|…（２）
を満足することが好ましい。
例えば、ｆ＝８０μｍ、ｇ＝１５μｍの場合において、ｅは、１１０μｍを越す長さであることが好ましい。
上記突起電極５は、上記半導体素子４の搭載時に、上記突起電極５における上記接続部２Ａとの接触面の中心が、上記接続部２Ａの中心に位置するように位置決めされる。よって、上記接続部２Ａの長さ（ｅ）は、上記テープキャリア１１上に半導体素子４を搭載したときに、上記突起電極５の中心位置より半導体素子４の中心方向に|ｇ|を越す長さおよび突起電極５より半導体素子４の外縁方向に|ｇ|を越す長さを備えていることが好ましい。
例えば、接続精度が±１５μｍの場合、接続部２Ａの長さ（ｅ）は、少なくとも突起電極５の長さ＋３０μｍより長いことが好ましい。接続部２Ａの長さが、突起電極５の長さ＋３０μｍ以下の場合は、配線パターン２と上記突起電極５との接続にずれが生じた時に、ずれの大きさによっては、上記接続部２Ａと本来接続されるべき突起電極５に隣接する突起電極５との接触による不具合が発生するおそれがある。
なお、上記接続部２Ａの長さ（ｅ）の上限値は、同一の配線パターン２（すなわち、任意の１つの配線パターン２）が、上記重畳領域の一部に、上記突起電極５との接続に用いられる、上記重畳領域における他の部分よりも配線幅が細い部分（接続部２Ａ）を有するという条件、つまり、同一の配線パターン２が、上記重畳領域に、配線幅が細い領域と太い領域とをそれぞれ有しているという条件を満足することができさえすれば、特に限定されるものではない。よって、上記接続部２Ａの長さ（ｅ）の上限値は、上記重畳領域における配線パターン２の長さ（インナーリード７の長さ）未満であることは、言うまでもない。
但し、接続部２Ａの長さ（ｅ）が長ければ長いほど、配線パターン２の機械的強度や密着強度は低下することから、上記接続部２Ａの長さ（ｅ）は、ｆ＋２|ｇ|に近い値であることが好ましく、ｆ＋２|ｇ|に、上記半導体素子４の位置のずれが最大の場合に、上記重畳領域における上記接続部２Ａ以外の領域２Ｂ・２Ｃが上記突起電極５に接触しないだけのマージン分を加えた値に設定されていることが望ましい。
また、上記領域２Ｃは、配線パターン２の機械的強度や密着強度を向上させることを目的として、半導体素子４の中心方向に、他の配線パターン２と接触しない範囲内で、延設されていてもよく、例えば、異なる方向に延びる配線パターン２同士が接触しないように、上記重畳領域に存在する配線パターン２…のうちの一部の配線パターン２における上記領域２Ｃが、他の配線パターン２における領域２Ｃよりも大きく形成されていても構わない。
本実施の形態に係るテープキャリア１１は、以上のように、図１および図２に示すように絶縁テープ１上に導電膜を形成してパターニングすることにより絶縁テープ１表面に配線パターン２を形成した後、半導体素子４を搭載した際に露出する部分（より具体的には、上記絶縁テープ１表面の端子形成部である、外部接続用コネクタ部（アウターリード１２）と、半導体素子４が搭載されるべき領域とを除く部分）にソルダーレジスト３を塗布することで作製される。
また、本実施の形態に係る半導体装置１０は、図２に示すように、上記ソルダーレジスト３の開口部３ａ内に上記半導体素子４を配置し、該半導体素子４に設けられた突起電極５と、上記開口部３ａ内の配線パターン２（インナーリード部７）とを接続することにより、上記テープキャリア１１上に半導体素子４を接合・搭載した後、上記半導体素子４とテープキャリア１１との間にできる隙間に、絶縁性樹脂６を注入して上記半導体素子４とテープキャリア１１との接続部を封止することにより製造される。
上記半導体装置１０は、上記配線パターン２におけるアウターリード１２に、例えば、液晶パネル３１やプリント基板３２等の他の電子部品と接続することで、半導体モジュール装置として用いられる。なお、上記アウターリード１２に接続される電子部品（デバイス）は、上記例示の電子部品に限定されるものでなく、上記半導体装置１０並びに得られる半導体モジュール装置の用途に応じて適宜変更することができる。
なお、本発明に係る上記テープキャリア１１および半導体装置１０並びに半導体モジュール装置の製造設備・手法は、特に限定されるものではなく、現在、ＣＯＦ半導体装置用のテープキャリアや該テープキャリアを用いた半導体装置並びに半導体モジュール装置の製造に一般的に用いられている製造設備・手法を用いることができる。
このようにして得られた本実施の形態に係るテープキャリア１１並びに半導体装置１０を用いることで、携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置として好適に使用可能な半導体モジュール装置を提供することができる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明に係るテープキャリアおよび半導体装置並びに半導体モジュール装置は、例えば携帯電話、携帯情報端末、薄型ディスプレイ、ノート型コンピュータ等の駆動装置に好適に使用することができる。
本発明の実施の一形態に係るＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。 図１に示すＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す断面図である。 図１および図２に示すＣＯＦ半導体装置において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合における、図１に示すＡ部の構成を模式的に示す図である。 図１および図２に示すＣＯＦ半導体装置を備えた半導体装置モジュールの概略構成を示す断面図である。 従来例１のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。 従来例２のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。 従来例３のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。 従来例１において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合における、図５に示すＢ部の構成を模式的に示す図である。 従来例２において、配線パターンと半導体素子の突起電極との接続にずれが生じた場合における、図６に示すＣ部の構成を模式的に示す図である。 従来例４のＣＯＦ半導体装置における半導体素子の実装部周辺の概略構成を示す平面図である。
符号の説明
１ 絶縁テープ
２ 配線パターン
２Ａ 接続部
２Ｂ、２Ｃ 領域
３ ソルダーレジスト
３ａ 開口部
４ 半導体素子
５ 突起電極
６ 絶縁性樹脂
７ インナーリード（配線パターン）
１０ ＣＯＦ半導体装置
１１ テープキャリア
１２ アウターリード
１３ 中間リード
３１ 液晶パネル
３２ プリント基板

Claims (8)

  1. 絶縁テープと、該絶縁テープ上に形成された配線パターンとを備え、該配線パターン上に、半導体素子が、チップ・オン・フィルム方式で搭載されて接続される半導体装置用のテープキャリアにおいて、
    上記配線パターンは、上記配線パターン上に半導体素子を搭載したときに上記配線パターンと半導体素子とが重畳する重畳領域の一部に、上記配線パターンを上記突起電極と接続するための接続部を備え、
    上記配線パターンにおける上記接続部の配線幅は、上記重畳領域における上記接続部以外の部分の配線幅よりも細いことを特徴とするテープキャリア。
  2. 上記配線パターンにおける上記接続部の配線幅は、該接続部の配線幅をａとし、上記突起電極の幅をｂとし、配線ピッチをｃとし、接続精度を±ｇとすると、下記式（１）
    ａ＜２ｃ−ｂ−２|ｇ|…（１）
    を満足することを特徴とする請求項１に記載のテープキャリア。
  3. 上記配線パターンにおける接続部の長さは、該接続部の長さをｅとし、上記突起電極の長さをｆとし、接続精度を±ｇとすると、下記式（２）
    ｅ＞ｆ＋２|ｇ|…（２）
    を満足することを特徴とする請求項１に記載のテープキャリア。
  4. 上記配線パターンは、該配線パターンにおける上記接続部の両側に、上記接続部よりも配線幅が太い部分を有していることを特徴とする請求項１に記載のテープキャリア。
  5. 上記配線パターンにおける上記接続部の幅は、上記突起電極の幅の１／２以下であることを特徴とする請求項１に記載のテープキャリア。
  6. 上記配線パターンにおける上記接続部以外の部分の配線幅は、上記突起電極の幅の１／２を超え、かつ、隣接する配線パターンに接触しないことを特徴とする請求項１に記載のテープキャリア。
  7. 請求項１ないし６のいずれか１項に記載のテープキャリアを備えることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置を備えることを特徴とする半導体モジュール装置。
JP2006134426A 2006-05-12 2006-05-12 テープキャリアおよび半導体装置並びに半導体モジュール装置 Pending JP2007305881A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006134426A JP2007305881A (ja) 2006-05-12 2006-05-12 テープキャリアおよび半導体装置並びに半導体モジュール装置
TW096115625A TW200818430A (en) 2006-05-12 2007-05-02 Tape carrier, semiconductor apparatus, and semiconductor module apparatus
US11/798,232 US7671454B2 (en) 2006-05-12 2007-05-11 Tape carrier, semiconductor apparatus, and semiconductor module apparatus
KR1020070045770A KR20070110202A (ko) 2006-05-12 2007-05-11 테이프 캐리어 및 반도체 장치 그리고 반도체 모듈 장치
CN2007101029026A CN101071800B (zh) 2006-05-12 2007-05-11 载带、半导体器件和半导体模块装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006134426A JP2007305881A (ja) 2006-05-12 2006-05-12 テープキャリアおよび半導体装置並びに半導体モジュール装置

Publications (1)

Publication Number Publication Date
JP2007305881A true JP2007305881A (ja) 2007-11-22

Family

ID=38684345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006134426A Pending JP2007305881A (ja) 2006-05-12 2006-05-12 テープキャリアおよび半導体装置並びに半導体モジュール装置

Country Status (5)

Country Link
US (1) US7671454B2 (ja)
JP (1) JP2007305881A (ja)
KR (1) KR20070110202A (ja)
CN (1) CN101071800B (ja)
TW (1) TW200818430A (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8350384B2 (en) 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
WO2005048311A2 (en) 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
GB2416917A (en) * 2004-07-30 2006-02-08 Univ Kent Canterbury Multiple chip semiconductor device
JP2008535225A (ja) 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP5001731B2 (ja) * 2007-07-02 2012-08-15 日東電工株式会社 配線回路基板と電子部品との接続構造
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) * 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8115321B2 (en) * 2009-04-30 2012-02-14 Lsi Corporation Separate probe and bond regions of an integrated circuit
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US20130286603A1 (en) * 2012-04-30 2013-10-31 Takashi Okada Memory card and sd card
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR102330882B1 (ko) * 2014-10-13 2021-11-25 삼성디스플레이 주식회사 표시 장치
CN106875881B (zh) * 2015-12-10 2020-02-07 奇景光电股份有限公司 显示装置
US10461060B2 (en) * 2017-05-31 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with redistribution layers
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281341A (ja) 1986-05-29 1987-12-07 Nec Corp フイルムキヤリヤ−テ−プ
JP3986199B2 (ja) 1999-03-16 2007-10-03 カシオ計算機株式会社 フレキシブル配線基板
JP3536023B2 (ja) 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP3582513B2 (ja) 2001-11-14 2004-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI233674B (en) * 2003-07-29 2005-06-01 Advanced Semiconductor Eng Multi-chip semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
CN101071800A (zh) 2007-11-14
TW200818430A (en) 2008-04-16
US7671454B2 (en) 2010-03-02
KR20070110202A (ko) 2007-11-16
US20070262425A1 (en) 2007-11-15
CN101071800B (zh) 2010-06-02

Similar Documents

Publication Publication Date Title
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
US7977805B2 (en) Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate
JP3554533B2 (ja) チップオンフィルム用テープおよび半導体装置
US7649246B2 (en) Tab package connecting host device element
JP3269171B2 (ja) 半導体装置およびそれを有した時計
JP2001210919A (ja) フレキシブル配線板およびそれを用いた電子機器
KR20020029623A (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
JP4740708B2 (ja) 配線基板、及び半導体装置
JP5184115B2 (ja) 配線回路基板およびその製造方法
JP4283292B2 (ja) 半導体装置用テープキャリア、および半導体装置の製造方法
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP2005310905A (ja) 電子部品の接続構造
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JP5083300B2 (ja) 半導体装置用配線基板及びそれを用いた半導体装置
JP2008177618A (ja) フレキシブル配線基板、及びそれを用いた半導体装置および電子機器
JP4110391B2 (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2001237280A (ja) テープキャリア型半導体装置および可撓性フィルム接続基板
JP2000340617A (ja) Ｔａｂテープキャリアおよびその製造方法
JPH06177315A (ja) 多層リードフレーム
JP2003243821A (ja) 配線基板の接続方法及び配線基板
JP2005109377A (ja) 半導体装置およびその製造方法
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
KR20060119937A (ko) 치수 유지 패턴을 갖는 칩 온 플렉스 테이프
JP2003289087A (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209