JP3536023B2 - Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置 - Google Patents

Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置

Info

Publication number
JP3536023B2
JP3536023B2 JP2000313686A JP2000313686A JP3536023B2 JP 3536023 B2 JP3536023 B2 JP 3536023B2 JP 2000313686 A JP2000313686 A JP 2000313686A JP 2000313686 A JP2000313686 A JP 2000313686A JP 3536023 B2 JP3536023 B2 JP 3536023B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder resist
opening
lead
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000313686A
Other languages
English (en)
Other versions
JP2002124544A (ja
Inventor
敏春 瀬古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000313686A priority Critical patent/JP3536023B2/ja
Priority to US09/956,811 priority patent/US6559524B2/en
Priority to TW090125098A priority patent/TW504823B/zh
Priority to KR10-2001-0062885A priority patent/KR100449463B1/ko
Publication of JP2002124544A publication Critical patent/JP2002124544A/ja
Application granted granted Critical
Publication of JP3536023B2 publication Critical patent/JP3536023B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップ・オン・フ
ィルム（ＣＯＦ：chip on film）と呼ばれるフレキシブ
ル配線基板上に半導体チップが接合・搭載された構造の
半導体装置に関し、より詳しくはこのような半導体装置
を製造するために使用されるテープキャリアに関する。
【０００２】
【従来の技術】フレキシブル配線基板上に半導体チップ
が搭載された半導体装置としては、ＣＯＦ構造の半導体
装置（以下、単にＣＯＦ半導体装置と言う）以外に、テ
ープ・キャリア・パッケージ（ＴＣＰ：tape carrier p
ackage）がある。両者の違いは、ＴＣＰでは、フレキシ
ブル配線基板の基材である絶縁テープが半導体チップ搭
載領域（半導体チップが搭載される部分）に開口を有
し、この開口内に配線パターンが片持ち梁状に突き出し
た状態で、配線パターンの先端部分と半導体チップが接
合されているのに対して、ＣＯＦ半導体装置では絶縁テ
ープが開口を有しておらず、半導体チップが絶縁テープ
の表面上に形成された配線パターンに接合されているこ
とである。
【０００３】図８、図９に従来のＣＯＦ半導体装置の構
成を示す。図８は従来のＣＯＦ半導体装置の要部の平面
図であり、図９は図８のＩＸ−ＩＸ線断面図である。こ
れらの図において、１は半導体チップ、２は半導体チッ
プ１の突起電極（バンプ）、３は封止樹脂、４は絶縁テ
ープ、５は配線パターン、６は開口６ａを有するソルダ
ーレジストである。配線パターン５は、先端に突起電極
２との電気的接続部（以下、接続部）８ａを有する複数
のインナーリード８と、図示しない外部接続用コネクタ
部つまりアウターリードとを含み、接続部８ａとアウタ
ーリード以外の配線パターン部分にはソルダーレジスト
６が塗布されて、絶縁状態が確保されている。
【０００４】ＣＯＦ半導体装置では、その使用目的か
ら、自由に折り曲げることが可能な薄膜の絶縁テープ４
がフレキシブル配線版の基材として使用され、この絶縁
テープ４の表面上に配置された配線パターン５のうち各
インナーリード８が、その接続部８ａで、半導体チップ
１の対応する突起電極２と電気的に接続されている。そ
して、この半導体装置は、アウターリードを介して、液
晶パネルやプリント基板などに接続されることになる。
【０００５】
【発明が解決しようとする課題】現在、ＣＯＦ半導体装
置への要求の一つとして、多ピン化がある。この要求を
別の要求である小型・薄型化と同時に満足するために
は、配線パターン５におけるインナーリード８の半導体
チップとの接続部８ａおよび外部接続用のアウターリー
ドのファインピッチ化、絶縁テープ４や配線パターン５
の薄膜化が必要である。
【０００６】しかしながら、インナーリード８のピッチ
を小さくするためには、インナーリード８の幅を小さく
する必要があり、また、そのためには、インナーリード
の厚さも薄くする必要がある。したがって、インナーリ
ードのピッチを小さくすると、インナーリードの機械的
強度が低下してしまう。その結果、半導体装置の使用環
境として低温と高温が交互に繰り返された場合、すなわ
ち温度サイクルによる熱膨張と熱収縮が繰り返された場
合に、使用されている材料の熱膨張係数の違いにより、
ソルダーレジスト６の開口６ａの縁６ｂ付近に応力が発
生し、その部分でインナーリード８が断線するという問
題がある。このことから、従来のＣＯＦ構造ではファイ
ンピッチ化が困難である。
【０００７】そこで、本発明の目的は、温度サイクル時
に発生するソルダーレジスト開口付近でのインナーリー
ドの断線を防止できるＣＯＦ用テープキャリアおよびこ
れを用いて製造される半導体装置とその製造方法を提供
することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の一側面に係るＣＯＦ用テープキャリアは、
柔軟性を有する絶縁テープと、上記絶縁テープ上に形成
され、インナーリードとアウターリードを含む配線パタ
ーンと、上記絶縁テープの半導体チップ搭載領域に対応
する箇所に開口を有し、その開口から上記インナーリー
ドの半導体チップとの電気的接続部を露出させて、上記
インナーリードを覆うソルダーレジストと、上記ソルダ
ーレジストの開口の縁付近に形成され、半導体チップと
は電気的に接続されないダミーリードとを備え、上記イ
ンナーリードの隣り合う２つの間の間隔は広狭あり、上
記ダミーリードは広い間隔で隣り合う２つのインナーリ
ードの間に形成されている。
【０００９】半導体チップに接続されない１以上のダミ
ーリードがソルダーレジスト開口の縁付近に存在するこ
とにより、その箇所に加わる応力をインナーリードとダ
ミーリードとで分担して受けることができる。したがっ
て、ダミーリードが存在しない場合に比べて、ソルダー
レジスト開口の縁付近でのインナーリード１本当たりが
受ける応力が小さくなる。つまり、本発明によれば、イ
ンナーリードの幅と厚さがダミーリードを使用しない場
合のそれと同じであれば、効果としてインナーリード自
体の機械的強度が向上したに等しい。よって、インナー
リードの幅を小さくしても、実質的に強度の低下が防止
でき、したがって、多ピン化に対応できる。
【００１０】さらに、上記ＣＯＦ用テープキャリアで
は、上記ダミーリードは、一端が上記ソルダーレジスト
の開口内に位置する一方、他端が上記ソルダーレジスト
の下に位置するように、上記ソルダーレジストの開口の
縁を跨って延びている。そして、ソルダーレジストの開
口内に位置するダミーリードの先端部分は、半導体チッ
プに接続されないよう、ソルダーレ ジストの開口内に位
置するインナーリードの先端部分よりも短くなってい
る。
【００１１】ダミーリードの材質と厚さは、配線パター
ンの材質、厚さとそれぞれ異なっていてもよいが、同一
であるのが望ましい。材質が同一でない場合には、同等
の熱膨張係数を有する材料を用いるべきである。ダミー
リードとインナーリードの材質、厚さが同一である場合
には、同一の配線材料、例えば、銅箔をパターン化する
ことにより、インナーリードを含む配線パターンとダミ
ーリードとの両方を同時に形成することができる。つま
り、これらは、配線材料のパターニング時（エッチング
工程）に使用するパターンマスクにダミーリードに対応
する部分を追加することにより同一の工程で作製でき
る。
【００１２】ダミーリードの幅は、ソルダーレジストの
開口縁でのインナーリードの幅と同一であってもよい
し、それより小さくてもよい。
【００１３】ダミーリードの少なくとも１つは、インナ
ーリードのいずれかと合体していてもよい。両者を合体
させることにより、合体させない場合に比べて、ソルダ
ーレジスト開口の縁部分での配線パターンの量を多くす
ることできる。その結果、インナーリードの断線防止効
果をより高めることができる。
【００１４】上記配線パターンおよび上記ダミーリード
は接着剤を介在させずに直接、上記絶縁テープに固定さ
れていてもよいし、接着剤を介して上記絶縁テープに固
定されていてもよい。
【００１５】一実施形態においては、上記インナーリー
ドの幅が、上記半導体チップとの電気的接続部よりも上
記ソルダーレジストの開口の縁付近で広くなっている。
【００１６】このテープキャリアでは、ソルダーレジス
トの開口の縁付近でのインナーリードの幅を、半導体チ
ップとの接続部よりも広げることにより、インナーピッ
チを広げることなく、ソルダーレジスト開口の縁付近で
のインナーリード自体の機械的強度を増大させている。
逆に言えば、インナーリードのピッチをこれまでよりも
小さくしても、インナーリードはこれまでと同等以上の
機械的強度を有することができる。
【００１７】上記配線パターンは接着剤を介在させずに
直接、上記絶縁テープに固定されていてもよいし、接着
剤を介して上記絶縁テープに固定されていてもよい。
【００１８】インナーリードの幅をソルダレジスト開口
の縁付近で広くした上記実施形態においては、ソルダー
レジスト開口の縁付近において、インナーリードの幅の
広くなった部分と、ダミーリードの両方が存在すること
になる。
【００１９】したがって、この実施形態では、インナー
リードのソルダーレジスト開口縁での拡張幅による機械
的強度の増大と、ダミーリードを設けたことによる応力
の分散とにより、インナーリードの断線防止効果をさら
に高めることが可能である。
【００２０】上述した各種のテープキャリアはいずれ
も、配線形成用のパターンマスクを変更するのみで実現
できるため、従来の設備・手法をそのまま使っての製造
が可能であり、容易に実施できる。
【００２１】上述したいずれかの構成を有するテープキ
ャリアを用いると、温度サイクル時のインナーリード断
線が生じにくく、多ピン化に対応できるＣＯＦ構造の半
導体装置を製造することができる。
【００２２】より具体的には、上述したいずれかの構成
を有するテープキャリアを用いる本発明の半導体装置の
製造方法は、上記絶縁テープ上のソルダーレジストの開
口から露出しているインナーリードの電気的接続部に半
導体チップの対応する電極を接合することにより、半導
体チップをテープキャリアに搭載し、上記半導体チップ
とその周辺にある配線パターンを含む所定の部分をテー
プキャリアから打ち抜いて半導体装置とすることを特徴
としている。
【００２３】通常は、半導体チップをテープキャリアに
搭載した後、この半導体チップとテープキャリアとの間
の隙間は樹脂で封止される。
【００２４】なお、このようにして形成されたＣＯＦ構
造の半導体装置において、打ち抜かれたテープキャリア
部分はフレキシブル配線基板となる。そして、半導体チ
ップは、ソルダーレジストの開口内にあるインナーリー
ドの先端部分つまり接続部分に電極が電気的に接続され
た状態で、フレキシブル配線基板の絶縁基材上に搭載さ
れている。
【００２５】本発明のＣＯＦ構造の半導体装置と従来の
テープキャリアを用いた半導体装置とを比べると、イン
ナーリードのピッチが同一の場合には、ソルダーレジス
ト開口付近でのインナーリード断線による不良発生まで
の温度サイクル数を１．５倍から２倍程度、あるいはそ
れ以上にすることが可能である。
【００２６】
【発明の実施の形態】
（第１実施形態） 図１は本発明の一実施形態であるＣＯＦ用テープキャリ
ア２０の一部を示す平面図である。図１において、図
８、９に示した部分と同一あるいは類似した部分には、
図８、９に使用したのと同じ番号を付している。なお、
テープキャリア２０は、実際には、多数の半導体チップ
搭載領域２１と、それに対応する数の配線パターン５を
有しているが、図１には２組の半導体チップ搭載領域２
１と配線パターン５のみを示す。
【００２７】図１に示すように、テープキャリア２０
は、自由に折り曲げることが可能な柔軟性の高い厚さ１
５μｍ（または、２０、２５、３８、４０μｍ）の薄膜
のポリイミド系絶縁テープ４を基材とし、この絶縁テー
プ４の表面に厚さ８μｍ（または、９、１２、１５、１
８μｍ）の銅箔パターンが接着剤を介在させずに形成さ
れている。銅箔パターンの表面には図示しない錫メッキ
または金メッキが施されている。銅箔パターンには、イ
ンナーリード８およびアウターリード２４を含む配線パ
ターン５と、後述するダミーリード９とが含まれる。図
より明らかなように、隣り合う２つのインナーリード８
の間の間隔は、広いところと狭いところがある。
【００２８】上記配線パターン５上には、搭載される半
導体チップの対応する電極に電気的に接続される部分
（接続部）つまりインナーリード８の先端部８ａと、外
部の端子（液晶パネルやプリント基板などに形成された
端子）に接続されるアウターリード２４とを除いて、ソ
ルダーレジスト６が塗布されており、これにより絶縁状
態が確保される。このソルダーレジスト６は、絶縁テー
プ４の半導体チップ搭載領域２１に対応する箇所に開口
６ａを有し、この開口６ａから、インナーリード８先端
の接続部８ａを含む絶縁テープ４部分が露出している。
【００２９】ダミーリード９は、ソルダーレジスト６の
開口６ａの縁６ｂつまり開口６ａを画定しているソルダ
ーレジストのエッジ付近において、その箇所でのインナ
ーリード８を間接的に補強するために、比較的広い間隔
で隣り合う２つのインナーリードの間に１本または２本
設けられている。スペースが許せば、それより多くのダ
ミーリードを設けてもよい。ダミーリード９は、一端が
ソルダーレジスト６の開口６ａ内に位置する一方、他端
がソルダーレジスト６の下に位置するように、ソルダー
レジスト開口６ａの縁６ｂを跨って延びている。ダミー
リード９は、その目的からして、ソルダーレジスト開口
６ａの縁６ｂから遠く離れた箇所にまで延びる必要はな
い。
【００３０】本実施の形態では、ダミーリード９と配線
パターン５とは、共通の銅箔を図１に示す線形状にパタ
ーン化することにより同時に形成しているため、両者の
材質と厚さは同一である。また、インナーリード８とダ
ミーリード９の幅はそれぞれその長手方向全体にわたっ
て一定であり、また、両者の幅は等しい。しかし、ダミ
ーリード９の幅は、リード、より詳しくはソルダーレジ
スト開口の縁６ｂに位置するインナーリード８の幅より
も小さくてもよい。
【００３１】なお、図１において、２２は絶縁テープ４
の両側部に設けられたテープキャリア搬送用の送り孔
を、そして、２３はテープキャリア２０への半導体チッ
プ搭載等の工程が終了した後に打ち抜かれる部分を示し
ている。上記打ち抜き部分２３は、打ち抜かれた後は半
導体装置におけるフレキシブル配線基板として機能す
る。
【００３２】上記構成のキャリアテープ２０を、その送
り孔２２を用いて搬送しながら、半導体チップ搭載領域
に半導体チップを搭載した後、半導体チップとキャリア
テープ２０の間の隙間に樹脂を注入して封止する。封止
樹脂注入後の１つの半導体チップ周辺の状態を図２およ
び図３に示す。図２は平面図、図３は図２のIII-III線
断面図である。これらの図において、図８、９に示した
部分と同一あるいは類似した部分には、図８、９に使用
したのと同じ番号を付している。
【００３３】同図から明らかなように、絶縁テープ４上
のインナーリード８の接続部８ａは半導体チップ１のバ
ンプと呼ばれる突起電極２と接合されて、電気的に接続
されている。一方、ダミーリード９の半導体チップ側の
端部は、半導体チップ１の外縁とソルダーレジスト開口
６ａの縁６ｂとの間に位置していて、半導体チップ１に
は接続されていない。そして、半導体チップ１とキャリ
アテープ２０との間の隙間は注入された樹脂３によって
封止されている。図１から明らかなように、封止樹脂３
はソルダレジスト６に一部重なる形で形成されている。
なお、図２、３に示した例では、ダミーリード９は、そ
の半導体チップとは反対側の端部が封止樹脂３による封
止領域の外側に位置するように延びているが、ダミーリ
ード９の同端部は封止領域の内側に位置していてもよ
い。
【００３４】封止樹脂３の注入後、図１に示した打ち抜
き部分２３をキャリアテープ２０から打ち抜いてＣＯＦ
構造の半導体装置を形成する。
【００３５】このようにして形成されたＣＯＦ構造の半
導体装置は、ソルダーレジスト開口の縁６ｂ付近で生じ
る応力をインナーリードとダミーリード９とによって分
担して受けることができる。したがって、図８、９に示
したダミーリードを使用しない半導体装置と比べて、ソ
ルダーレジスト開口の縁付近でのインナーリードの断線
が発生しにくく、ダミーリード以外の構成が同じであれ
ば、ダミーリードの数にもよるが、インナーリード断線
による不良発生までの温度サイクル数を２倍以上に向上
することができる。
【００３６】なお、上述したテープキャリア２０では、
銅箔パターン（配線パターン５およびダミーリード９）
は絶縁テープ４の上に直接形成しているが、図４に示す
ように接着剤１３を介して形成してもよい。
【００３７】 （第２実施形態） 図５は第２実施形態の前提となる構成を示す図２と同様
の図である。第１実施形態と異なる点についてのみ説明
する。
【００３８】第１実施形態ではダミーリード９に応力を
分担させることによって、幅の小さいインナーリード８
自体にかかる応力を減らしてリード断線を防止するよう
にしている。これに対して、図５に示した装置では、ソ
ルダーレジスト開口の縁６ｂ付近でのインナーリード部
分１０の幅を半導体チップとの接続部８ａの幅よりも広
くすることにより、その箇所でのインナーリード自体の
機械的強度を向上させ、これによって、ソルダーレジス
ト開口の縁付近でのリード断線を防止するようにしてい
る。上記幅広のインナーリード部分１０の幅は、十分な
機械的強度を得るためには、インナーリード８のピッチ
の半分以上（但し、そのピッチより小さい）であるのが
望ましい。
【００３９】図５に示した構成の半導体装置は、図８、
９に示した半導体装置と比べて、ソルダーレジスト開口
の縁付近でのインナーリードの断線が発生しにくく、イ
ンナーリード断線による不良発生までの温度サイクル数
を１．５〜２倍程度に向上することができる。
【００４０】なお、図５に示した例ではダミーリードは
全く使用していないが、第２実施形態では、図６に示す
ように、ダミーリード９を組み合わせている。したがっ
て、さらにインナーリード断線の発生を抑えることがで
きる。なお、この場合、ダミーリードの幅は図６に示す
ようにインナーリード部分１０の幅と同一であってもよ
いし、それよりも小さくてもよい。
【００４１】 （第３実施形態） 図７にさらに別の実施形態を示す。図１、２、６に示し
た例では、ダミーリード９をインナーリード８から独立
して設けているが、図７に示した実施形態では、図６に
示したインナーリード部分１０とその片側あるいは両側
にあるダミーリード９とを合体して、実質的にかなり幅
広とされたインナーリード部分１１を実現している。こ
の実施形態は、ダミーリードを独立させて形成する場合
に比べて、ソルダーレジスト開口の縁に存在する銅箔の
量を多くすることができるので、さらにインナーリード
の断線が発生しにくい構造を提供できる。
【００４２】なお、図１、２に示したインナーリード８
（幅広のインナーリード部分１０を持たないもの）とダ
ミーリード９とを合体させてもよい。
【００４３】また、図示した場合のようにすべてのダミ
ーリード９を合体させなくてもよく、いずれか１つだけ
合体させてもよい。
【００４４】以上説明した実施形態あるいはその変形例
におけるダミーリードおよびインナーリードの構成は、
適宜組み合わせて用いてもよく、また、寸法や材料、リ
ード形状、リード本数、打ち抜き部分の形状等、種々変
更できる。
【００４５】
【発明の効果】以上の説明より明らかなように、本発明
によれば、ＣＯＦ構造の半導体装置のフレキシブル配線
基板、したがってこの基板を提供するテープキャリアに
おいて、ソルダーレジスト開口付近でのインナーリード
を、その近傍にダミーリードを設けることにより、ある
いは、その部分でのインナーリードの幅を広げることに
より、間接的あるいは直接的に補強している。したがっ
て、本発明の半導体装置では、図８、９に示した従来の
ＣＯＦ構造の半導体装置に比べて、インナーリード断線
による不良発生までの温度サイクル数を２倍以上に向上
させることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかるテープキャリ
アの平面図である。
【図２】 図１のテープキャリアを用いて製造されたＣ
ＯＦ構造の半導体装置の平面図である。
【図３】 図２のIII-III線断面図である。
【図４】 変形例を示す図３と同様の図である。
【図５】 本発明の第２実施形態の前提となる半導体装
置の図２と同様の平面図である。
【図６】 本発明の第２実施形態を示す図２と同様の平
面図である。
【図７】 本発明の第３実施形態に係る半導体装置の図
２と同様の平面図である。
【図８】 従来のＣＯＦ構造の半導体装置の要部の構成
を示す平面図である。
【図９】 図８のＩＸ−ＩＸ線断面図である。
【符号の説明】
１ 半導体チップ ２ 半導体チップの突起電極（バンプ） ３ 封止樹脂 ４ 絶縁テープ ５ 配線パターン ６ ソルダーレジスト ６ａ ソルダーレジストの開口 ６ｂ ソルダーレジストの開口縁 ８ インナーリード ８ａ インナーリードの接続部 ９ ダミーリード １０ ソルダーレジストの開口縁に存する幅広のインナ
ーリード部分 １１ ダミーリードと合体されて形成された幅広のイン
ナーリード部分 １３ 接着剤 ２０ テープキャリア ２１ 半導体チップ搭載領域 ２２ 送り孔 ２３ 打ち抜き部分 ２４ アウターリード

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 チップ・オン・フィルム方式で半導体チ
    ップを搭載するためのテープキャリアであって、 柔軟性を有する絶縁テープと、 上記絶縁テープ上に形成され、インナーリードとアウタ
    ーリードを含む配線パターンと、 上記絶縁テープの半導体チップ搭載領域に対応する箇所
    に開口を有し、その開口から上記インナーリードの半導
    体チップとの電気的接続部を露出させて、上記インナー
    リードを覆うソルダーレジストと、 上記ソルダーレジストの開口の縁付近に形成され、半導
    体チップとは電気的に接続されないダミーリードとを備
    え、 上記インナーリードの隣り合う２つの間の間隔は広狭あ
    り、上記ダミーリードは広い間隔で隣り合う２つのイン
    ナーリードの間に形成されており、 上記ダミーリードは、一端が上記ソルダーレジストの開
    口内に位置する一方、他端が上記ソルダーレジストの下
    に位置するように、上記ソルダーレジストの開口の縁を
    跨って延びており、 ソルダーレジストの開口内に位置するダミーリードの先
    端部分は、半導体チップに接続されないよう、ソルダー
    レジストの開口内に位置するインナーリードの先端部分
    よりも短い ことを特徴とするＣＯＦ用テープキャリア。
  2. 【請求項２】 請求項１に記載のテープキャリアにおい
    て、 上記インナーリードの幅が、上記半導体チップとの電気
    的接続部よりも上記ソルダーレジストの開口の縁付近で
    広くなっていることを特徴とするＣＯＦ用テープキャリ
    ア。
  3. 【請求項３】 請求項１または２に記載のテープキャリ
    アにおいて、 上記ダミーリードの材質と厚さは、上記配線パターンの
    材質、厚さとそれぞれ同一であることを特徴とするＣＯ
    Ｆ用テープキャリア。
  4. 【請求項４】 請求項１乃至３のいずれか１つに記載の
    テープキャリアにおいて、 ダミーリードの幅は、ソルダーレジストの開口縁でのイ
    ンナーリードの幅と同一またはそれより小さいことを特
    徴とするＣＯＦ用テープキャリア。
  5. 【請求項５】 請求項１乃至４のいずれか１つに記載の
    テープキャリアにおいて、 上記配線パターンおよび上記ダミーリードはいずれも接
    着剤を介して上記絶縁テープに固定されていることを特
    徴とするＣＯＦ用テープキャリア。
  6. 【請求項６】 請求項１乃至５のいずれか１つに記載の
    テープキャリアを用いて半導体装置を製造する方法であ
    って、 上記絶縁テープ上のソルダーレジストの開口から露出し
    ているインナーリードの電気的接続部に半導体チップの
    対応する電極を接合することにより、半導体チップをテ
    ープキャリアに搭載し、 上記半導体チップとその周辺の配線パターンを含む所定
    の部分をテープキャリアから打ち抜いて半導体装置とす
    ることを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項６に記載の製造方法において、 半導体チップをテープキャリアに搭載した後、この半導
    体チップとテープキャリアとの間の隙間を樹脂で封止す
    ることを特徴とする製造方法。
  8. 【請求項８】 フレキシブル配線基板と半導体チップと
    を備えたチップ・オン・フィルム構造の半導体装置であ
    って、 上記フレキシブル配線基板は、 柔軟性を有する絶縁基材と、 上記絶縁基材上に形成され、インナーリードとアウター
    リードを含む配線パターンと、 上記絶縁基材の半導体チップ搭載領域に対応する箇所に
    開口を有し、上記インナーリードをその先端部分を除い
    て覆うソルダーレジストと、 上記ソルダーレジストの開口の縁付近に形成され、半導
    体チップとは電気的に接続されていないダミーリードと
    を備え、 上記インナーリードの隣り合う２つの間の間隔は広狭あ
    り、上記ダミーリードは広い間隔で隣り合う２つのイン
    ナーリードの間に形成されており、上記ダミーリードは、一端が上記ソルダーレジストの開
    口内に位置する一方、他端が上記ソルダーレジストの下
    に位置するように、上記ソルダーレジストの開口の縁を
    跨って延びており、 ソルダーレジストの開口内に位置するダミーリードの先
    端部分は、半導体チップに接続されないよう、ソルダー
    レジストの開口内に位置するインナーリードの先端部分
    よりも短く、 上記半導体チップは、上記ソルダーレジストの開口内に
    あるインナーリードの上記先端部分に電極が電気的に接
    続された状態で、上記絶縁基材上に搭載されていること
    を特徴とする半導体装置。
  9. 【請求項９】 請求項８に記載の半導体装置において、 上記インナーリードの幅は、上記半導体チップと電気的
    に接続された先端部分よりも上記ソルダーレジストの開
    口の縁付近で広くなっていることを特徴とする半導体装
    置。
  10. 【請求項１０】 請求項８または９に記載の半導体装置
    において、 上記半導体チップとフレキシブル配線板との間の隙間を
    封止する封止樹脂をさらに備えたことを特徴とする半導
    体装置。
JP2000313686A 2000-10-13 2000-10-13 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置 Expired - Lifetime JP3536023B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000313686A JP3536023B2 (ja) 2000-10-13 2000-10-13 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
US09/956,811 US6559524B2 (en) 2000-10-13 2001-09-21 COF-use tape carrier and COF-structured semiconductor device using the same
TW090125098A TW504823B (en) 2000-10-13 2001-10-11 COF-use tape carrier and COF-structured semiconductor device using the same
KR10-2001-0062885A KR100449463B1 (ko) 2000-10-13 2001-10-12 Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000313686A JP3536023B2 (ja) 2000-10-13 2000-10-13 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置

Publications (2)

Publication Number Publication Date
JP2002124544A JP2002124544A (ja) 2002-04-26
JP3536023B2 true JP3536023B2 (ja) 2004-06-07

Family

ID=18793063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000313686A Expired - Lifetime JP3536023B2 (ja) 2000-10-13 2000-10-13 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置

Country Status (4)

Country Link
US (1) US6559524B2 (ja)
JP (1) JP3536023B2 (ja)
KR (1) KR100449463B1 (ja)
TW (1) TW504823B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
TWI229426B (en) * 2002-09-18 2005-03-11 Mitsui Mining & Smelting Co Film carrier tape for mounting electronic part and screen mask for solder resist coating
JP3847693B2 (ja) 2002-09-30 2006-11-22 シャープ株式会社 半導体装置の製造方法
JP2004165279A (ja) * 2002-11-11 2004-06-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
KR100747393B1 (ko) * 2003-04-25 2007-08-07 미쓰이 긴조꾸 고교 가부시키가이샤 전자 부품 실장용 필름 캐리어 테이프와 그 제조 방법 및솔더 레지스트 도포용 스크린
JP4144436B2 (ja) * 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
US7009282B2 (en) * 2003-09-26 2006-03-07 Agere Systems Inc. Packaged integrated circuit providing trace access to high-speed leads
JP3736638B2 (ja) * 2003-10-17 2006-01-18 セイコーエプソン株式会社 半導体装置、電子モジュール及び電子機器
JP3829939B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
JP4162583B2 (ja) * 2003-12-19 2008-10-08 三井金属鉱業株式会社 プリント配線板および半導体装置
KR100585143B1 (ko) * 2004-05-12 2006-05-30 삼성전자주식회사 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법
KR101070897B1 (ko) * 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
TWM280074U (en) * 2005-07-13 2005-11-01 Wintek Corp Flexible printed circuit board
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
JP2007305881A (ja) * 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置
JP4806313B2 (ja) * 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
US20090020316A1 (en) * 2007-07-19 2009-01-22 Chia-Hui Wu Method of manufacturing chip on film and structure thereof
JP2009094361A (ja) * 2007-10-10 2009-04-30 Nitto Denko Corp Ｃｏｆ基板
JP5325684B2 (ja) * 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
TWI412818B (zh) * 2009-09-15 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板及其走線結構
CN102608777A (zh) * 2011-11-04 2012-07-25 深圳市华星光电技术有限公司 一种cof封装单元及cof封装卷带
JP6749698B2 (ja) * 2015-09-04 2020-09-02 国立研究開発法人科学技術振興機構 コネクタ基板、センサーシステム及びウェアラブルなセンサーシステム
KR20180003365A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
JP6520889B2 (ja) * 2016-11-01 2019-05-29 株式会社デンソー 電子装置
US11581261B2 (en) * 2018-06-12 2023-02-14 Novatek Microelectronics Corp. Chip on film package
US11576263B2 (en) * 2019-01-02 2023-02-07 Novatek Microelectronics Corp. Chip on film package structure and method for reading a code-included pattern on a package structure
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板
KR20220033586A (ko) 2020-09-08 2022-03-17 삼성디스플레이 주식회사 연성 회로 기판 및 이를 포함하는 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260168A (en) * 1989-10-13 1993-11-09 The Foxboro Company Application specific tape automated bonding
JPH09129686A (ja) 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
JP3494940B2 (ja) * 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
JP4069588B2 (ja) * 2001-01-18 2008-04-02 日立電線株式会社 テープキャリア及びそれを用いた半導体装置

Also Published As

Publication number Publication date
KR100449463B1 (ko) 2004-09-21
JP2002124544A (ja) 2002-04-26
US20020043713A1 (en) 2002-04-18
US6559524B2 (en) 2003-05-06
TW504823B (en) 2002-10-01
KR20020029623A (ko) 2002-04-19

Similar Documents

Publication Publication Date Title
JP3536023B2 (ja) Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP3554533B2 (ja) チップオンフィルム用テープおよび半導体装置
JP3353508B2 (ja) プリント配線板とこれを用いた電子装置
KR100527565B1 (ko) 배선 기판 및 그 제조 방법
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
JP2000323533A (ja) テープキャリア並びにテープキャリア型半導体装置の製造方法
JP4819335B2 (ja) 半導体チップパッケージ
JPH08293529A (ja) 半導体装置およびその製造方法およびそれを用いた電子装置
JP2001077228A (ja) 半導体パッケージ用プリント配線板およびその製造方法
JPS61214548A (ja) テ−プキヤリア
JP3271500B2 (ja) 半導体装置
JP2840293B2 (ja) Ｔａｂ用テープ及びこれを用いた半導体装置
JP2526796B2 (ja) テ―プキャリアパッケ―ジ
JPS6366959A (ja) 多重リ−ドフレ−ム
JP2953939B2 (ja) 半導体装置用テープキャリア型パッケージ
JPH1116954A (ja) Ｔａｂ用テープキャリア
JP2777664B2 (ja) 電子部品搭載用基板
JPH03248543A (ja) フィルムキャリアテープ
JP2002270649A (ja) 半導体装置およびその製造方法
JPH1092872A (ja) テープキャリアパッケージテープ配線基板のダミーリード構造
JPH0371648A (ja) 電子部品搭載用基板
JPH10229104A (ja) 半導体装置およびその製造に用いるテープキャリヤ
JPH03296233A (ja) 半導体装置
JPH0430441A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent or registration of utility model

Ref document number: 3536023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 10