JPH08293529A - 半導体装置およびその製造方法およびそれを用いた電子装置 - Google Patents
半導体装置およびその製造方法およびそれを用いた電子装置Info
- Publication number
- JPH08293529A JPH08293529A JP7098473A JP9847395A JPH08293529A JP H08293529 A JPH08293529 A JP H08293529A JP 7098473 A JP7098473 A JP 7098473A JP 9847395 A JP9847395 A JP 9847395A JP H08293529 A JPH08293529 A JP H08293529A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- lead
- base film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【目的】 ＬＳＩ等を極めて小型に実装した半導体装置
およびそれを用いた電子装置を提供することにある。 【構成】 図７における横方向の小型化は、ポッティン
グ樹脂１０２の左右両端に接してベースフィルム１０４
の縦方向の辺の長さよりも長い形状に穿設されたスリッ
ト１０５´によって第１の実施例等と同様に実現されて
いる。また図７における縦方向の小型化は、出力側のア
ウターリード群１０７の内側の先端部が、ＩＣチップ３
０３の搭載領域４０２の内側まで、つまりＩＣチップ３
０３の下にまで延在するように形成されており、この部
分で外部との接続を取る構造により、実現されている。
およびそれを用いた電子装置を提供することにある。 【構成】 図７における横方向の小型化は、ポッティン
グ樹脂１０２の左右両端に接してベースフィルム１０４
の縦方向の辺の長さよりも長い形状に穿設されたスリッ
ト１０５´によって第１の実施例等と同様に実現されて
いる。また図７における縦方向の小型化は、出力側のア
ウターリード群１０７の内側の先端部が、ＩＣチップ３
０３の搭載領域４０２の内側まで、つまりＩＣチップ３
０３の下にまで延在するように形成されており、この部
分で外部との接続を取る構造により、実現されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法およびそれを用いた電子装置に係り、特にＴＡＢ
（Tape Automated bonding）実装技術を用いて集積回路
を実装した半導体装置とその製造方法、およびそれを用
いて小型化をさらに進めた液晶表示装置のような電子装
置に関する。
造方法およびそれを用いた電子装置に係り、特にＴＡＢ
（Tape Automated bonding）実装技術を用いて集積回路
を実装した半導体装置とその製造方法、およびそれを用
いて小型化をさらに進めた液晶表示装置のような電子装
置に関する。
【０００２】
【従来の技術】一般にテープキャリアパッケージ方式
（ＴＡＢ実装パッケージ）で実装された半導体装置は、
実装面積の小型化が可能な実装方式の半導体装置であ
る。
（ＴＡＢ実装パッケージ）で実装された半導体装置は、
実装面積の小型化が可能な実装方式の半導体装置であ
る。
【０００３】例えば特開平５−２２６４１４号公報に開
示されているように、幅広のテープキャリアを使用し、
スプロケットホールを本来のスプロケットホールよりも
内側に形成し、両方のスプロケットホールの間に形成し
たスリットを用いて切断することにより、薄型・小型と
いう利点を得ることができる。
示されているように、幅広のテープキャリアを使用し、
スプロケットホールを本来のスプロケットホールよりも
内側に形成し、両方のスプロケットホールの間に形成し
たスリットを用いて切断することにより、薄型・小型と
いう利点を得ることができる。
【０００４】しかもこの場合、在来の保持キャリアを使
用できるので、工程を煩雑化させることがないので製造
プロセスが簡便で済むという利点もある。
用できるので、工程を煩雑化させることがないので製造
プロセスが簡便で済むという利点もある。
【０００５】上記のように、テープキャリアパッケージ
は液晶ドライバＩＣのような超多ピンのＩＣやＬＳＩを
狭ピッチで接続することにより小型のパッケージを実現
することができるという利点がある。
は液晶ドライバＩＣのような超多ピンのＩＣやＬＳＩを
狭ピッチで接続することにより小型のパッケージを実現
することができるという利点がある。
【０００６】特に液晶表示装置においては、テープキャ
リアパッケージは出力端子数だけでも 200ピン以上とい
った多ピンの液晶ドライバＩＣの接続に好適な実装方式
として一般的に用いられている。その他にも、例えばゲ
ートアレイなど入出力端子数が 200〜 300ピンあるいは
それ以上もの超多ピンのＬＳＩの実装技術として用いら
れている。
リアパッケージは出力端子数だけでも 200ピン以上とい
った多ピンの液晶ドライバＩＣの接続に好適な実装方式
として一般的に用いられている。その他にも、例えばゲ
ートアレイなど入出力端子数が 200〜 300ピンあるいは
それ以上もの超多ピンのＬＳＩの実装技術として用いら
れている。
【０００７】また、テープキャリアパッケージは、上記
のような多ピンの実装形態に好適であることの他にも、
配線パターンの自由度が高いことや、ベースフィルムの
柔軟性を利用してパッケージを折り曲げることが可能で
あることなどの特長を備えている。
のような多ピンの実装形態に好適であることの他にも、
配線パターンの自由度が高いことや、ベースフィルムの
柔軟性を利用してパッケージを折り曲げることが可能で
あることなどの特長を備えている。
【０００８】テープキャリアパッケージは、耐熱性の高
い合成樹脂からなる短冊状のベースフィルム（このテー
プ状のベースフィルムを以下キャリアフィルムと呼ぶ）
上にＣｕなどの金属層を被着し、これをパターニングし
て配線パターンを形成し、多ピンの液晶ドライバＩＣな
どをキャリアフィルム上に搭載し、そのキャリアフィル
ムに設けられた穴から突出したインナーリードに一括接
続し、液晶ドライバＩＣをエポキシなどの合成樹脂で密
封（封止）することで形成されている。
い合成樹脂からなる短冊状のベースフィルム（このテー
プ状のベースフィルムを以下キャリアフィルムと呼ぶ）
上にＣｕなどの金属層を被着し、これをパターニングし
て配線パターンを形成し、多ピンの液晶ドライバＩＣな
どをキャリアフィルム上に搭載し、そのキャリアフィル
ムに設けられた穴から突出したインナーリードに一括接
続し、液晶ドライバＩＣをエポキシなどの合成樹脂で密
封（封止）することで形成されている。
【０００９】そして、キャリアフィルムには、パッケー
ジ組立工程等で使用するための搬送用スプロケットホー
ルが穿設されており、またテープキャリア上には検査用
パットなども形成されている。そして液晶表示装置の配
線基板上やプリント回路基板上に実装される際には、連
続した短冊状のキャリアフィルムから必要な形状のベー
スフィルムが打ち抜かれて、一個ずつ独立した実装パッ
ケージとして使用される。
ジ組立工程等で使用するための搬送用スプロケットホー
ルが穿設されており、またテープキャリア上には検査用
パットなども形成されている。そして液晶表示装置の配
線基板上やプリント回路基板上に実装される際には、連
続した短冊状のキャリアフィルムから必要な形状のベー
スフィルムが打ち抜かれて、一個ずつ独立した実装パッ
ケージとして使用される。
【００１０】このような従来のテープキャリアパッケー
ジの一例を図１１の平面図および図１２の断面図に示
す。なお図１１（ａ）は、図１２の断面図にａ−ｓｉｄ
ｅとして示した側から見た平面図であり、図１１（ｂ）
は、図１２の断面図にｂ−ｓｉｄｅとして示した側から
見た平面図である。
ジの一例を図１１の平面図および図１２の断面図に示
す。なお図１１（ａ）は、図１２の断面図にａ−ｓｉｄ
ｅとして示した側から見た平面図であり、図１１（ｂ）
は、図１２の断面図にｂ−ｓｉｄｅとして示した側から
見た平面図である。
【００１１】ポリイミドフィルムなどの耐熱性の高い合
成樹脂製のキャリアフィルム１００１上に、Ｃｕ等の導
体層をエッチング等によりパターニングして導体パター
ン１００２が形成されている。
成樹脂製のキャリアフィルム１００１上に、Ｃｕ等の導
体層をエッチング等によりパターニングして導体パター
ン１００２が形成されている。
【００１２】デバイスホール１００３と呼ばれる穴は、
ＩＣチップ１００４よりも少し大きめの大きさに、ＩＣ
チップ１００４を収容する部分のキャリアフィルム１０
０１に穿設されている。
ＩＣチップ１００４よりも少し大きめの大きさに、ＩＣ
チップ１００４を収容する部分のキャリアフィルム１０
０１に穿設されている。
【００１３】そのデバイスホール１００３の内側には、
ＩＣの入出力端子との接続をとるための電極であるイン
ナーリード１００５が突出するように形成されている。
ＩＣの入出力端子との接続をとるための電極であるイン
ナーリード１００５が突出するように形成されている。
【００１４】ＩＣチップ１００４の各接続パッド上に
は、Ａｕ等で作られた突起電極状のバンプ１００６ａが
形成されている。このＩＣチップ１００４側のバンプ１
００６ａとインナーリード１００５とは、一般に熱圧着
によって接続される。
は、Ａｕ等で作られた突起電極状のバンプ１００６ａが
形成されている。このＩＣチップ１００４側のバンプ１
００６ａとインナーリード１００５とは、一般に熱圧着
によって接続される。
【００１５】そして外部との接続を取るための電極であ
るアウターリード１００７は、ＩＣチップ１００４上の
バンプ１００６ｂからポッティング樹脂１００８の外側
のＴＡＢ実装パッケージの外周部すなわち金型打ち抜き
外形線にかけて延在するパターンとして形成されてい
る。なおＩＣチップ１００４を搭載した部分は、そのＩ
Ｃチップ１００４自体やインナーリード１００５やバン
プ１００６ａ，１００６ｂ等の保護のために、前述のエ
ポキシ樹脂などを用いて形成されたポッティング樹脂１
００８で封止されている。
るアウターリード１００７は、ＩＣチップ１００４上の
バンプ１００６ｂからポッティング樹脂１００８の外側
のＴＡＢ実装パッケージの外周部すなわち金型打ち抜き
外形線にかけて延在するパターンとして形成されてい
る。なおＩＣチップ１００４を搭載した部分は、そのＩ
Ｃチップ１００４自体やインナーリード１００５やバン
プ１００６ａ，１００６ｂ等の保護のために、前述のエ
ポキシ樹脂などを用いて形成されたポッティング樹脂１
００８で封止されている。
【００１６】そして図１３に示すように、上記のような
構造のＴＡＢ実装パッケージ１０１０は、その接続電極
１０１１で液晶表示パネル１００９側の接続端子（図１
３においては図示省略）と接続される。この接続は一般
に異方性導電接着剤１０１２を使用して加熱・加圧する
ことで行なわれる。
構造のＴＡＢ実装パッケージ１０１０は、その接続電極
１０１１で液晶表示パネル１００９側の接続端子（図１
３においては図示省略）と接続される。この接続は一般
に異方性導電接着剤１０１２を使用して加熱・加圧する
ことで行なわれる。
【００１７】また一方でこのＴＡＢ実装パッケージ１０
１０は、図１４に示すように、アウターリード１００７
の先端部の接続電極１０１３にて駆動回路基板１０１４
と接続される。この接続は一般に、ペースト状のクリー
ムはんだと呼ばれるような印刷可能なはんだ１０１５等
を用いて、例えばリフロー法などにより行なわれる。駆
動回路基板１０１４は、液晶表示パネル１００９の外周
部に配置されており、複数のＴＡＢ実装パッケージ１０
１０に電源電圧や同期パルスなどを供給するための配線
や回路系が形成されている。
１０は、図１４に示すように、アウターリード１００７
の先端部の接続電極１０１３にて駆動回路基板１０１４
と接続される。この接続は一般に、ペースト状のクリー
ムはんだと呼ばれるような印刷可能なはんだ１０１５等
を用いて、例えばリフロー法などにより行なわれる。駆
動回路基板１０１４は、液晶表示パネル１００９の外周
部に配置されており、複数のＴＡＢ実装パッケージ１０
１０に電源電圧や同期パルスなどを供給するための配線
や回路系が形成されている。
【００１８】近年、液晶表示パネル１００９の表示領域
よりも外側の部分、いわゆる画面の額縁部分の寸法を、
さらに小型化するための努力が試行されている。図１
３、図１４に示すように、ＩＣチップ１００４が実装さ
れたＴＡＢ実装パッケージ１０１０を、その長手方向の
辺が液晶表示パネルの画面表示領域の周縁部の辺に平行
となるように配置することが一般的に行なわれている。
そしてこれに好適ないわゆるスリムＩＣの使用が多くお
こなわれており、幅 1ｍｍ前後といった極めて狭幅で長
い外形の液晶ドライバ用ＩＣなども使用されている。
よりも外側の部分、いわゆる画面の額縁部分の寸法を、
さらに小型化するための努力が試行されている。図１
３、図１４に示すように、ＩＣチップ１００４が実装さ
れたＴＡＢ実装パッケージ１０１０を、その長手方向の
辺が液晶表示パネルの画面表示領域の周縁部の辺に平行
となるように配置することが一般的に行なわれている。
そしてこれに好適ないわゆるスリムＩＣの使用が多くお
こなわれており、幅 1ｍｍ前後といった極めて狭幅で長
い外形の液晶ドライバ用ＩＣなども使用されている。
【００１９】しかしながら、このような従来の技術で
は、ＴＡＢ実装パッケージ１０１０と液晶表示パネル１
００９との接続を、アウターリード１００７の先端の接
続電極部１０１３の部分で行なっている。従って、ポッ
ティング樹脂１００８やアウターリード１００７などで
かなり大きな面積が別に必要であることに加えて、接続
電極部１０１３の部分の面積も別に必要であるため、た
とえ飛躍的に狭幅なスリムＩＣをＩＣチップ１００４と
して使用しても、液晶表示パネル１００６の周縁部から
外側の領域のいわゆる液晶表示装置の額縁部分の面積の
小型化ができないという問題がある。
は、ＴＡＢ実装パッケージ１０１０と液晶表示パネル１
００９との接続を、アウターリード１００７の先端の接
続電極部１０１３の部分で行なっている。従って、ポッ
ティング樹脂１００８やアウターリード１００７などで
かなり大きな面積が別に必要であることに加えて、接続
電極部１０１３の部分の面積も別に必要であるため、た
とえ飛躍的に狭幅なスリムＩＣをＩＣチップ１００４と
して使用しても、液晶表示パネル１００６の周縁部から
外側の領域のいわゆる液晶表示装置の額縁部分の面積の
小型化ができないという問題がある。
【００２０】このように、従来の構造では、液晶表示パ
ネルの画面周囲の額縁部分の面積の小型化ができないと
いう問題があった。
ネルの画面周囲の額縁部分の面積の小型化ができないと
いう問題があった。
【００２１】また、上記はＴＡＢ実装パッケージ１０１
０の狭幅方向の小型化についての問題であったが、これ
に加えて、ＴＡＢ実装パッケージ１０１０の長手方向の
辺の長さについても小型化が必要である。
０の狭幅方向の小型化についての問題であったが、これ
に加えて、ＴＡＢ実装パッケージ１０１０の長手方向の
辺の長さについても小型化が必要である。
【００２２】即ち、液晶表示装置における小型化の要求
はさらに進んでおり、テープキャリアパッケージ自体も
それに対応してさらに小型化しなければならなくなって
きた。 しかしながら、従来のテープキャリアパッケー
ジの技術では、この長手方向の小型化も困難であるとい
う問題がある。
はさらに進んでおり、テープキャリアパッケージ自体も
それに対応してさらに小型化しなければならなくなって
きた。 しかしながら、従来のテープキャリアパッケー
ジの技術では、この長手方向の小型化も困難であるとい
う問題がある。
【００２３】金型を用いてキャリアフィルム１００１か
ら所要の部分を金型打ち抜き外形線１０１６に沿って打
ち抜いて、一つ一つのＴＡＢ実装パッケージ１０１０を
得る。その打ち抜きの際に、ポッティング樹脂１００８
に金型が当たると、その部分のポッティング樹脂１００
８にクラック（ひび割れや欠損）が発生して実装パッケ
ージとして不良となる。何となれば、そのクラックの部
分から空気中の水分や酸素や塵埃などが内部に侵入して
しまい、封止樹脂内に密封されているはずのＩＣチップ
１００４が水分や酸素に侵されてしまい動作不良等をひ
きおこすからである。
ら所要の部分を金型打ち抜き外形線１０１６に沿って打
ち抜いて、一つ一つのＴＡＢ実装パッケージ１０１０を
得る。その打ち抜きの際に、ポッティング樹脂１００８
に金型が当たると、その部分のポッティング樹脂１００
８にクラック（ひび割れや欠損）が発生して実装パッケ
ージとして不良となる。何となれば、そのクラックの部
分から空気中の水分や酸素や塵埃などが内部に侵入して
しまい、封止樹脂内に密封されているはずのＩＣチップ
１００４が水分や酸素に侵されてしまい動作不良等をひ
きおこすからである。
【００２４】このようなポッティング樹脂１００８のク
ラックを避けるために、従来は、ＩＣチップ１００４の
封止樹脂の位置的なばらつきや、打ち抜きの際のばらつ
きあるいは打ち抜き用金型の刃の打ち抜きマージン等を
見込んで、一つの実装パッケージとして打ち抜く領域の
面積を、最低必要面積よりもかなり大きく取って設計し
てある。
ラックを避けるために、従来は、ＩＣチップ１００４の
封止樹脂の位置的なばらつきや、打ち抜きの際のばらつ
きあるいは打ち抜き用金型の刃の打ち抜きマージン等を
見込んで、一つの実装パッケージとして打ち抜く領域の
面積を、最低必要面積よりもかなり大きく取って設計し
てある。
【００２５】例えば金型の刃が 0.5ｍｍであれば、その
刃の落とし込みの精度や部材の出来上がり精度などに対
応して、少なくとも約 1ｍｍ幅以上もの余分な領域をカ
ットラインの両側に取らなければならない。小型化がさ
らに厳しく要求される実装パッケージにおいては、その
ベースフィルムの四辺全部に 1ｍｍ幅程度と言えども、
余分に取ると、その合計の面積増大分は極めて大きく深
刻な問題となる。
刃の落とし込みの精度や部材の出来上がり精度などに対
応して、少なくとも約 1ｍｍ幅以上もの余分な領域をカ
ットラインの両側に取らなければならない。小型化がさ
らに厳しく要求される実装パッケージにおいては、その
ベースフィルムの四辺全部に 1ｍｍ幅程度と言えども、
余分に取ると、その合計の面積増大分は極めて大きく深
刻な問題となる。
【００２６】また、打ち抜き時にキャリアフィルム１０
０１がずれないように物理的に押える領域も必要であ
り、このための面積もさらに見込んでさらに大きめに設
計しなければならない。
０１がずれないように物理的に押える領域も必要であ
り、このための面積もさらに見込んでさらに大きめに設
計しなければならない。
【００２７】このようにして図１１等に示すようなカッ
トラインと呼ばれる金型打ち抜き外形線１０１６が定め
られる。このような金型打ち抜き外形線１０１６にて一
個ずつに打ち抜かれたベースフィルムおよびその上に設
けられたＩＣチップ１００４やポッティング樹脂１００
８が、一個の独立した実装パッケージとして残るのであ
る。従って、この金型打ち抜き外形線１０１６内のベー
スフィルムの面積はテープキャリアパッケージの外形寸
法を実質的に決定付けるので、上記のように必要な面積
よりも大幅に大きなものとなり、ＴＡＢ実装パッケージ
１０１０の小型化の大きな妨げとなるという問題があ
る。。
トラインと呼ばれる金型打ち抜き外形線１０１６が定め
られる。このような金型打ち抜き外形線１０１６にて一
個ずつに打ち抜かれたベースフィルムおよびその上に設
けられたＩＣチップ１００４やポッティング樹脂１００
８が、一個の独立した実装パッケージとして残るのであ
る。従って、この金型打ち抜き外形線１０１６内のベー
スフィルムの面積はテープキャリアパッケージの外形寸
法を実質的に決定付けるので、上記のように必要な面積
よりも大幅に大きなものとなり、ＴＡＢ実装パッケージ
１０１０の小型化の大きな妨げとなるという問題があ
る。。
【００２８】
【発明が解決しようとする課題】上記のように、従来の
テープキャリアパッケージ方式の実装パッケージにおい
ては、その外形を縦方向（長手方向）にも横方向（狭幅
方向）にも小型化することが困難であるという問題があ
った。そしてこのような実装パッケージで実装された半
導体装置を用いた液晶表示装置のような電子装置の小型
化も困難であるという問題があった。
テープキャリアパッケージ方式の実装パッケージにおい
ては、その外形を縦方向（長手方向）にも横方向（狭幅
方向）にも小型化することが困難であるという問題があ
った。そしてこのような実装パッケージで実装された半
導体装置を用いた液晶表示装置のような電子装置の小型
化も困難であるという問題があった。
【００２９】本発明は、このような問題を解決するため
に成されたもので、その目的は、液晶表示装置に用いら
れる液晶ドライバＩＣ、あるいは入出力端子数の極めて
多い例えばゲートアレイのようなＬＳＩ等を極めて小型
に実装した半導体装置を提供することにある。またその
ような小型の実装形態の半導体装置を用いて、電子装置
全体としてのさらなる小型化を実現した液晶表示装置の
ような電子装置を提供することにある。
に成されたもので、その目的は、液晶表示装置に用いら
れる液晶ドライバＩＣ、あるいは入出力端子数の極めて
多い例えばゲートアレイのようなＬＳＩ等を極めて小型
に実装した半導体装置を提供することにある。またその
ような小型の実装形態の半導体装置を用いて、電子装置
全体としてのさらなる小型化を実現した液晶表示装置の
ような電子装置を提供することにある。
【００３０】
【課題を解決するための手段および作用】本発明に係る
半導体装置は、第１に、テープキャリアの一主面側に搭
載された複数のＩＣチップと、該各ＩＣチップから前記
ベースフィルムの一辺へと導出されたパターンとして形
成された導電性のリードパターンと、前記各ＩＣチップ
の少なくとも前記リードパターンに接続する部分を含む
一主面上を被覆して封止する封止部材とを備えており前
記テープキャリア上に形成された半導体装置において、
前記テープキャリアには、前記各ＩＣチップの前記リー
ドパターンが導出された一辺に対して交差する方向の他
辺に沿って穿設されたスリットであって前記封止部材で
封止された領域の輪郭線と実質的に接しているスリット
が穿設されていることを特徴とする半導体装置である。
半導体装置は、第１に、テープキャリアの一主面側に搭
載された複数のＩＣチップと、該各ＩＣチップから前記
ベースフィルムの一辺へと導出されたパターンとして形
成された導電性のリードパターンと、前記各ＩＣチップ
の少なくとも前記リードパターンに接続する部分を含む
一主面上を被覆して封止する封止部材とを備えており前
記テープキャリア上に形成された半導体装置において、
前記テープキャリアには、前記各ＩＣチップの前記リー
ドパターンが導出された一辺に対して交差する方向の他
辺に沿って穿設されたスリットであって前記封止部材で
封止された領域の輪郭線と実質的に接しているスリット
が穿設されていることを特徴とする半導体装置である。
【００３１】そしてこの半導体装置を前記のテープキャ
リアから切断して一つ一つの実装パッケージとし、これ
を電子素子を有する回路基板に接続して用いたのが、本
発明に係る電子装置である。
リアから切断して一つ一つの実装パッケージとし、これ
を電子素子を有する回路基板に接続して用いたのが、本
発明に係る電子装置である。
【００３２】即ち、一般に長方形のＩＣチップをＴＡＢ
方式で実装する場合、その長手方向の辺に接続端子とし
て上記のリードパターンの端部を列設するが、その長手
方向のベースフィルムの大きさを実質的に封止部材の大
きさと殆ど同じまでに小型化することができ、実装パッ
ケージとしての外形寸法のさらなる小型化を実現でき
る。
方式で実装する場合、その長手方向の辺に接続端子とし
て上記のリードパターンの端部を列設するが、その長手
方向のベースフィルムの大きさを実質的に封止部材の大
きさと殆ど同じまでに小型化することができ、実装パッ
ケージとしての外形寸法のさらなる小型化を実現でき
る。
【００３３】ここで、上記の「実質的に接する」とは、
封止部材（ポッティング樹脂）の表面張力などによる形
成誤差の範囲内で接している、という意味である。何故
なら、封止部材は一般にエポキシ樹脂のような合成樹脂
材料で形成されるので、この流動的な合成樹脂材料をＩ
Ｃチップ上にポッティングし硬化させる際に、その表面
張力などにより封止部材の端辺はベースフィルムの縁の
一辺から若干ずれる場合もあるからである。しかしこの
ずれは極めて小さいものであり、また本発明の趣旨から
して無視できる誤差程度のものである。したがってこの
ような誤差も含めるために上記のように「実質的」と記
述した。これは、請求項および実施例を含む本願明細書
の全体に適用するものである。
封止部材（ポッティング樹脂）の表面張力などによる形
成誤差の範囲内で接している、という意味である。何故
なら、封止部材は一般にエポキシ樹脂のような合成樹脂
材料で形成されるので、この流動的な合成樹脂材料をＩ
Ｃチップ上にポッティングし硬化させる際に、その表面
張力などにより封止部材の端辺はベースフィルムの縁の
一辺から若干ずれる場合もあるからである。しかしこの
ずれは極めて小さいものであり、また本発明の趣旨から
して無視できる誤差程度のものである。したがってこの
ような誤差も含めるために上記のように「実質的」と記
述した。これは、請求項および実施例を含む本願明細書
の全体に適用するものである。
【００３４】なお、前記スリットは、前記封止領域の輪
郭線と接している部分を含んでこのＩＣチップの一辺よ
りも長いスリットであって、このスリットの前記前記封
止領域の輪郭線と接している辺は、前記封止部材と接し
ている部分よりも接していない部分の方が前記ＩＣチッ
プの側に向かって広い幅に形成されたスリットであるよ
うにしてもよい。これを採用することにより、スリット
に対応する部分を金型で切断しなくともベースフィルム
を切断することができる。
郭線と接している部分を含んでこのＩＣチップの一辺よ
りも長いスリットであって、このスリットの前記前記封
止領域の輪郭線と接している辺は、前記封止部材と接し
ている部分よりも接していない部分の方が前記ＩＣチッ
プの側に向かって広い幅に形成されたスリットであるよ
うにしてもよい。これを採用することにより、スリット
に対応する部分を金型で切断しなくともベースフィルム
を切断することができる。
【００３５】従って金型による切断マージンを見込む必
要がなくなるので、その分の面積をさらに小型化できる
という利点がある。
要がなくなるので、その分の面積をさらに小型化できる
という利点がある。
【００３６】また、本発明に係る半導体装置は、第２
に、テープキャリア又はそれを切断してなるベースフィ
ルムの一主面側に搭載されたＩＣチップと、該ＩＣチッ
プが搭載された搭載領域を間に挟んで両側に互いに間隔
を隔てて配置され前記ＩＣチップに接続された導電性の
第１のリード群および第２のリード群とを備えた半導体
装置において、前記第１のリード群および第２のリード
群のうち少なくとも一方のリード群は、前記搭載領域の
内側まで延在するリードパターンとして形成されてお
り、かつ該リードパターンは、外部との接続を取るため
の露出部を少なくとも前記搭載領域の内側の部分に備え
ていることを特徴としている。
に、テープキャリア又はそれを切断してなるベースフィ
ルムの一主面側に搭載されたＩＣチップと、該ＩＣチッ
プが搭載された搭載領域を間に挟んで両側に互いに間隔
を隔てて配置され前記ＩＣチップに接続された導電性の
第１のリード群および第２のリード群とを備えた半導体
装置において、前記第１のリード群および第２のリード
群のうち少なくとも一方のリード群は、前記搭載領域の
内側まで延在するリードパターンとして形成されてお
り、かつ該リードパターンは、外部との接続を取るため
の露出部を少なくとも前記搭載領域の内側の部分に備え
ていることを特徴としている。
【００３７】即ち、半導体装置の外部との接続を取るた
めのリードパターンの露出部を、ＩＣチップが搭載され
た搭載領域の内側に、ほとんどＩＣチップ重なるように
配置することで、この部分の実装パッケージとしての面
積を、従来よりも飛躍的に小型化することができる。つ
まりＩＣチップの長手方向と交差する方向の、狭幅方向
における実装パッケージとしての幅を飛躍的に小型化す
ることができるのである。一例として実際に30％以上も
の面積を小型化できることを本発明者は確認したまた、
本発明に係る電子装置は、上記の半導体装置を用いて装
置全体としても小型化を実現した電子装置である。
めのリードパターンの露出部を、ＩＣチップが搭載され
た搭載領域の内側に、ほとんどＩＣチップ重なるように
配置することで、この部分の実装パッケージとしての面
積を、従来よりも飛躍的に小型化することができる。つ
まりＩＣチップの長手方向と交差する方向の、狭幅方向
における実装パッケージとしての幅を飛躍的に小型化す
ることができるのである。一例として実際に30％以上も
の面積を小型化できることを本発明者は確認したまた、
本発明に係る電子装置は、上記の半導体装置を用いて装
置全体としても小型化を実現した電子装置である。
【００３８】また、本発明に係る半導体装置は、第３
に、上記の第１および第２に述べた技術を併せ用いた半
導体装置である。即ち、半導体装置の実装パッケージと
しての外形寸法を、ＩＣチップの長手方向および狭幅方
向の両方向に対していずれも小型化した半導体装置であ
る。
に、上記の第１および第２に述べた技術を併せ用いた半
導体装置である。即ち、半導体装置の実装パッケージと
しての外形寸法を、ＩＣチップの長手方向および狭幅方
向の両方向に対していずれも小型化した半導体装置であ
る。
【００３９】
【実施例】以下、本発明に係る半導体装置とその製造方
法、およびそれを用いた電子装置である液晶表示装置の
実施例を、図面に基づいて詳細に説明する。
法、およびそれを用いた電子装置である液晶表示装置の
実施例を、図面に基づいて詳細に説明する。
【００４０】（実施例１）図１（ａ）は本発明に係る第
１の実施例の半導体装置の構造の概要を示す図である。
キャリアテープ１０１の上には、 2ｍｍ×10ｍｍのＬＳ
Ｉ（樹脂封止されているので図示省略）が搭載されてい
る。そのＬＳＩは黒色の封止用エポキシ樹脂からなるポ
ッティング樹脂１０２で封止されており、その封止領域
は最大 6ｍｍ×14ｍｍである。
１の実施例の半導体装置の構造の概要を示す図である。
キャリアテープ１０１の上には、 2ｍｍ×10ｍｍのＬＳ
Ｉ（樹脂封止されているので図示省略）が搭載されてい
る。そのＬＳＩは黒色の封止用エポキシ樹脂からなるポ
ッティング樹脂１０２で封止されており、その封止領域
は最大 6ｍｍ×14ｍｍである。
【００４１】キャリアテープ１０１は、前記のＬＳＩが
搭載領域上に搭載され、さらにこのＬＳＩがポッティン
グ樹脂１０２で封止された後に、図示されない金型を用
いてカットライン１０３に沿って打ち抜かれて、そのカ
ットライン１０３内の一個の独立したベースフィルム１
０４に形成されたＴＡＢ実装パッケージとなる。
搭載領域上に搭載され、さらにこのＬＳＩがポッティン
グ樹脂１０２で封止された後に、図示されない金型を用
いてカットライン１０３に沿って打ち抜かれて、そのカ
ットライン１０３内の一個の独立したベースフィルム１
０４に形成されたＴＡＢ実装パッケージとなる。
【００４２】キャリアテープ１０１には、打ち抜き工程
よりも以前に、ＬＳＩの短辺（狭幅方向、つまり図中縦
方向）と平行な方向であってその樹脂封止領域の左右両
端に沿ってスリット１０５が形成されている。そのスリ
ット１０５大きさは 0.6ｍｍ×10ｍｍである。
よりも以前に、ＬＳＩの短辺（狭幅方向、つまり図中縦
方向）と平行な方向であってその樹脂封止領域の左右両
端に沿ってスリット１０５が形成されている。そのスリ
ット１０５大きさは 0.6ｍｍ×10ｍｍである。
【００４３】上記の打ち抜きを行なう際に、ポッティン
グ樹脂１０２で封止される封止領域の狭幅方向（図中縦
方向）の左右 2辺に接する部分のカットライン１０３
は、キャリアテープ１０１に穿設されたスリット１０５
によって既にカットされた状態になっているので、この
部分は打ち抜く必要がない。
グ樹脂１０２で封止される封止領域の狭幅方向（図中縦
方向）の左右 2辺に接する部分のカットライン１０３
は、キャリアテープ１０１に穿設されたスリット１０５
によって既にカットされた状態になっているので、この
部分は打ち抜く必要がない。
【００４４】しかも、そのポッティング樹脂１０２の狭
幅方向（図中縦方向）の左右 2辺は、キャリアテープ１
０１に穿設されたスリット１０５によって封止樹脂の左
右方向の延進が制御されて、すでに必要にして十分な寸
法の外形に形成されている。従ってこの部分には打ち抜
きの際の金型の刃に対応した打ち抜きマージンやベース
フィルム１０４を押さえるための従来の余分な面積のベ
ースフィルム１０４が必要なくなる。
幅方向（図中縦方向）の左右 2辺は、キャリアテープ１
０１に穿設されたスリット１０５によって封止樹脂の左
右方向の延進が制御されて、すでに必要にして十分な寸
法の外形に形成されている。従ってこの部分には打ち抜
きの際の金型の刃に対応した打ち抜きマージンやベース
フィルム１０４を押さえるための従来の余分な面積のベ
ースフィルム１０４が必要なくなる。
【００４５】従って、本発明に係る半導体装置の実装パ
ッケージ方式においては、少なくとも上記の余分な面積
の分、実装パッケージとして小型化することができる。
ッケージ方式においては、少なくとも上記の余分な面積
の分、実装パッケージとして小型化することができる。
【００４６】なお、図１（ｂ）に示すように、スリット
１０５をキャリアテープ１０１の出力領域まで延長した
長さに穿設して、金型による打ち抜きをＴＡＢ実装パッ
ケージの入力側のアウターリード群１０６が列設された
側と、出力側のアウターリード群１０７が列設された側
との 2つの長辺（図１（ｂ）でベースフィルム１０４の
上下両辺）のみとすることも可能である。
１０５をキャリアテープ１０１の出力領域まで延長した
長さに穿設して、金型による打ち抜きをＴＡＢ実装パッ
ケージの入力側のアウターリード群１０６が列設された
側と、出力側のアウターリード群１０７が列設された側
との 2つの長辺（図１（ｂ）でベースフィルム１０４の
上下両辺）のみとすることも可能である。
【００４７】このようなスリット１０５を採用すること
により、ＴＡＢ実装パッケージの入出力端子が列設され
ていない 2辺（図１（ｂ）中で左右両辺）は金型で打ち
抜く必要がなくなる。従って、図１（ａ）に示したよう
な左右両端にも一部打ち抜きが必要な部分が存在するカ
ットライン１０３で打ち抜く場合よりも、その金型によ
る打ち抜きマージンやベースフィルム１０４を押さえる
ための面積を不要とすることができる分、ベースフィル
ム１０４の外形寸法をさらに小型化することができる。
により、ＴＡＢ実装パッケージの入出力端子が列設され
ていない 2辺（図１（ｂ）中で左右両辺）は金型で打ち
抜く必要がなくなる。従って、図１（ａ）に示したよう
な左右両端にも一部打ち抜きが必要な部分が存在するカ
ットライン１０３で打ち抜く場合よりも、その金型によ
る打ち抜きマージンやベースフィルム１０４を押さえる
ための面積を不要とすることができる分、ベースフィル
ム１０４の外形寸法をさらに小型化することができる。
【００４８】（実施例２）図２は本発明に係る第２の実
施例の半導体装置の構造の概要を示す図である。なお、
図２においては、第１の実施例で説明した部位と同様の
部位については、図１と同じ符号を付して示している。
施例の半導体装置の構造の概要を示す図である。なお、
図２においては、第１の実施例で説明した部位と同様の
部位については、図１と同じ符号を付して示している。
【００４９】上記の第１の実施例においては、スリット
１０５を図１中の縦方向にほぼ直線的な外形に穿設した
場合について示した。この第２の実施例においては、ス
リット１０５はポッティング樹脂１０２の端部（コーナ
ー部分）に対応する図２中に符号Ａで示した部分の幅
が、ポッティング樹脂１０２のコーナーに沿ってベース
フィルム１０４の内側向きに 0.7ｍｍに広がった形状に
穿設したことを特徴としている。
１０５を図１中の縦方向にほぼ直線的な外形に穿設した
場合について示した。この第２の実施例においては、ス
リット１０５はポッティング樹脂１０２の端部（コーナ
ー部分）に対応する図２中に符号Ａで示した部分の幅
が、ポッティング樹脂１０２のコーナーに沿ってベース
フィルム１０４の内側向きに 0.7ｍｍに広がった形状に
穿設したことを特徴としている。
【００５０】このキャリアテープ１０１を必要な形状に
打ち抜く際に、カットライン２０１をスリット２０２
ａ、ｂの狭い方の幅つまり 0.6ｍｍ幅の延長線と一致さ
せることにより、このテープキャリアパッケージの縦方
向の外形寸法を封止領域２３の最外郭と一致させること
ができる。その結果、実装パッケージとしての外形寸法
をさらに小型化することができる。
打ち抜く際に、カットライン２０１をスリット２０２
ａ、ｂの狭い方の幅つまり 0.6ｍｍ幅の延長線と一致さ
せることにより、このテープキャリアパッケージの縦方
向の外形寸法を封止領域２３の最外郭と一致させること
ができる。その結果、実装パッケージとしての外形寸法
をさらに小型化することができる。
【００５１】（実施例３）図３は本発明に係る第３の実
施例の半導体装置の、ＩＣチップを搭載する以前のテー
プキャリアの状態に置ける構造の概要を示す図である。
図４（ａ）はこのテープキャリア３０２にＩＣチップ３
０３を搭載し、ポッティング樹脂１０２で封止した状態
を示す平面図である。
施例の半導体装置の、ＩＣチップを搭載する以前のテー
プキャリアの状態に置ける構造の概要を示す図である。
図４（ａ）はこのテープキャリア３０２にＩＣチップ３
０３を搭載し、ポッティング樹脂１０２で封止した状態
を示す平面図である。
【００５２】図４（ｂ）はそのＢ−Ｂ´断面図、図４
（ｃ）はそのＣ−Ｃ´断面図である。なお図３、図４に
おいては、第１の実施例および第２の実施例で述べた部
位と同様の部位については、図１、図２と同じ符号を付
して示している。
（ｃ）はそのＣ−Ｃ´断面図である。なお図３、図４に
おいては、第１の実施例および第２の実施例で述べた部
位と同様の部位については、図１、図２と同じ符号を付
して示している。
【００５３】上記の第１の実施例および第２の実施例に
おいては、左右 2本のスリットを互いに連結することな
く、ポッティング樹脂を間に置いてその両側に穿設した
別の2本のスリットとした場合について示した。この第
３の実施例においては、第２の実施例で示した左右 2本
のスリット２０２ａ，２０２ｂを、その間に穿設された
デバイスホール３０１を介して連結したことを特徴とし
ている。
おいては、左右 2本のスリットを互いに連結することな
く、ポッティング樹脂を間に置いてその両側に穿設した
別の2本のスリットとした場合について示した。この第
３の実施例においては、第２の実施例で示した左右 2本
のスリット２０２ａ，２０２ｂを、その間に穿設された
デバイスホール３０１を介して連結したことを特徴とし
ている。
【００５４】テープキャリア３０２に搭載されるＬＳＩ
３０３の外形寸法は 2ｍｍ×10ｍｍである。このＬＳＩ
３０３の外形寸法に対応して、デバイスホール３０１の
大きさが設定される。そのデバイスホール３０１からＬ
ＳＩの長手方向（図３中横方向）の 1辺までの距離は約
0.3ｍｍである。つまりデバイスホール３０１の縦方向
の幅は約 2.6ｍｍである。
３０３の外形寸法は 2ｍｍ×10ｍｍである。このＬＳＩ
３０３の外形寸法に対応して、デバイスホール３０１の
大きさが設定される。そのデバイスホール３０１からＬ
ＳＩの長手方向（図３中横方向）の 1辺までの距離は約
0.3ｍｍである。つまりデバイスホール３０１の縦方向
の幅は約 2.6ｍｍである。
【００５５】このような技術を採用することによって
も、上記の第２の実施例の場合と同様に、実装パッケー
ジとしての外形寸法をさらに小型化することができる。
も、上記の第２の実施例の場合と同様に、実装パッケー
ジとしての外形寸法をさらに小型化することができる。
【００５６】（実施例４）図５（ａ）は本発明に係る第
４の実施例の半導体装置のＩＣチップが搭載された側、
図５（ｂ）はその裏側の、構造の概要を示す平面図であ
り、図６はその断面図である。なお、図５、図６におい
ては、上記の第１〜第３の実施例で説明した部位と同様
の部位については、図１〜４と同じ符号を付して示して
いる。
４の実施例の半導体装置のＩＣチップが搭載された側、
図５（ｂ）はその裏側の、構造の概要を示す平面図であ
り、図６はその断面図である。なお、図５、図６におい
ては、上記の第１〜第３の実施例で説明した部位と同様
の部位については、図１〜４と同じ符号を付して示して
いる。
【００５７】ポリイミド製のキャリアフィルム４０１に
は、所定の搭載領域４０２の上に搭載されるＩＣチップ
３０３の接続用のバンプ４０３に対応する位置ごとに、
開口４０４が穿設されている。この開口４０４は、キャ
リアフィルム４０１の該当部分にフォトエッチングある
いはレーザー加工を施して穿設することができる。
は、所定の搭載領域４０２の上に搭載されるＩＣチップ
３０３の接続用のバンプ４０３に対応する位置ごとに、
開口４０４が穿設されている。この開口４０４は、キャ
リアフィルム４０１の該当部分にフォトエッチングある
いはレーザー加工を施して穿設することができる。
【００５８】入力側のアウターリード群１０６および出
力側のアウターリード群１０７は、キャリアフィルム４
０１のＩＣチップ３０３が搭載される主面とは裏側の主
面に形成される。
力側のアウターリード群１０７は、キャリアフィルム４
０１のＩＣチップ３０３が搭載される主面とは裏側の主
面に形成される。
【００５９】出力側のアウターリード群１０７のＩＣチ
ップ３０３寄りの先端部は、搭載領域４０２の内側にま
で延在して配置されている。この搭載領域４０２の内側
に延在する部分のアウターリード群１０７のパターン
は、外部との接続を取るために、封止樹脂やはんだレジ
スト層等で覆われずに露出するように形成されている。
ップ３０３寄りの先端部は、搭載領域４０２の内側にま
で延在して配置されている。この搭載領域４０２の内側
に延在する部分のアウターリード群１０７のパターン
は、外部との接続を取るために、封止樹脂やはんだレジ
スト層等で覆われずに露出するように形成されている。
【００６０】このアウターリード群１０７およびアウタ
ーリード群１０６はフォトエッチングでパターニングさ
れる。
ーリード群１０６はフォトエッチングでパターニングさ
れる。
【００６１】そしてキャリアフィルム４０１とＩＣチッ
プ３０３との間およびＩＣチップ３０３のバンプ４０３
が形成された主面とは反対側の主面全体を覆うように、
封止樹脂をポッティングしてポッティング樹脂１０２が
形成されている。
プ３０３との間およびＩＣチップ３０３のバンプ４０３
が形成された主面とは反対側の主面全体を覆うように、
封止樹脂をポッティングしてポッティング樹脂１０２が
形成されている。
【００６２】このポッティング樹脂１０２は、ＩＣチッ
プ３０３の外部にさらされる部分およびバンプ４０３周
辺の接続部分を保護するためのものである。
プ３０３の外部にさらされる部分およびバンプ４０３周
辺の接続部分を保護するためのものである。
【００６３】このような本発明に係る半導体装置の実装
パッケージの製作方法は以下の通りである。
パッケージの製作方法は以下の通りである。
【００６４】キャリアフィルム４０１となるポリイミド
フィルムは厚さ25μｍのものを用いた。初めにこのポリ
イミドフィルムの片面にＣｕを蒸着法で 0.2μｍ程度の
厚さに被着させて、導体層を形成する。
フィルムは厚さ25μｍのものを用いた。初めにこのポリ
イミドフィルムの片面にＣｕを蒸着法で 0.2μｍ程度の
厚さに被着させて、導体層を形成する。
【００６５】続いて、この導体層の上にレジストを塗布
し、レジストの露光と現像を行なって、アウターリード
群１０７およびアウターリード群１０６に対応したパタ
ーンのレジストパターンを形成する。そしてレジストの
無い部分にＣｕ層を電解めっき法によって被着する。本
実施例では18μｍの厚さに形成した。
し、レジストの露光と現像を行なって、アウターリード
群１０７およびアウターリード群１０６に対応したパタ
ーンのレジストパターンを形成する。そしてレジストの
無い部分にＣｕ層を電解めっき法によって被着する。本
実施例では18μｍの厚さに形成した。
【００６６】続いて、ＩＣチップ３０３のバンプ４０３
に対応する部分に開口４０４を穿設する。この開口４０
４は、アウターリード群１０７の直下に該当する部分に
レジストでバンプ４０３に対応したパターンを形成し、
このレジストを用いてポリイミドフィルムにエッチング
を行なってバンプ４０３に対応する部分のポリイミドフ
ィルムを除去することで穿設することができる。
に対応する部分に開口４０４を穿設する。この開口４０
４は、アウターリード群１０７の直下に該当する部分に
レジストでバンプ４０３に対応したパターンを形成し、
このレジストを用いてポリイミドフィルムにエッチング
を行なってバンプ４０３に対応する部分のポリイミドフ
ィルムを除去することで穿設することができる。
【００６７】そしてレジストを剥離した後、上記のＣｕ
層等が形成されたポリイミドフィルム全体をエッチング
液に浸して、はじめに蒸着したＣｕを除去することで、
テープキャリアが完成する。
層等が形成されたポリイミドフィルム全体をエッチング
液に浸して、はじめに蒸着したＣｕを除去することで、
テープキャリアが完成する。
【００６８】完成したテープキャリアには、必要に応じ
て、Ｃｕ表面には各種の金属のめっきを施し、その上に
ソルダーレジスト等を塗布することも可能である。
て、Ｃｕ表面には各種の金属のめっきを施し、その上に
ソルダーレジスト等を塗布することも可能である。
【００６９】そして上記のように加工されたキャリアフ
ィルム４０１の搭載領域４０２にＩＣチップ３０３を搭
載する。本実施例においてはＩＣチップ３０３のバンプ
４０３を高さ40μｍのはんだバンプとし、テープキャリ
アとの接続は、はんだ付けによって行なった。
ィルム４０１の搭載領域４０２にＩＣチップ３０３を搭
載する。本実施例においてはＩＣチップ３０３のバンプ
４０３を高さ40μｍのはんだバンプとし、テープキャリ
アとの接続は、はんだ付けによって行なった。
【００７０】そして、キャリアフィルム４０１とＩＣチ
ップ３０３との間およびＩＣチップ３０３のバンプ４０
３が形成された主面とは反対側の主面全体を覆うよう
に、封止樹脂をポッティングしてポッティング樹脂１０
２を形成する。このポッティング樹脂１０２は、ＩＣチ
ップ３０３の外部に晒される部分およびバンプ４０３周
辺の接続部分を保護するために設けられる。
ップ３０３との間およびＩＣチップ３０３のバンプ４０
３が形成された主面とは反対側の主面全体を覆うよう
に、封止樹脂をポッティングしてポッティング樹脂１０
２を形成する。このポッティング樹脂１０２は、ＩＣチ
ップ３０３の外部に晒される部分およびバンプ４０３周
辺の接続部分を保護するために設けられる。
【００７１】なお、ＩＣチップ３０３の搭載方法として
は、この他にも、ＡＣＦ（異方性導電接着剤）を用いる
方法や、Ａｇペーストなどの導電性接着剤を用いる方法
などもある。いずれの搭載方法を採用してもよい。
は、この他にも、ＡＣＦ（異方性導電接着剤）を用いる
方法や、Ａｇペーストなどの導電性接着剤を用いる方法
などもある。いずれの搭載方法を採用してもよい。
【００７２】あるいは、回路基板の配線（Ｃｕ等が用い
られる）上にＳｎ又ははんだめっきを施し、ＩＣのバン
プ電極をＡｕとして、これらの共晶接続を利用する方法
を用いても良い。
られる）上にＳｎ又ははんだめっきを施し、ＩＣのバン
プ電極をＡｕとして、これらの共晶接続を利用する方法
を用いても良い。
【００７３】（実施例５）図７は本発明に係る第５の実
施例の半導体装置の構造の概要を示す平面図である。な
お、図７においては、上記の第１〜第４の実施例で説明
した部位と同様の部位については、図１〜６と同じ符号
を付して示している。
施例の半導体装置の構造の概要を示す平面図である。な
お、図７においては、上記の第１〜第４の実施例で説明
した部位と同様の部位については、図１〜６と同じ符号
を付して示している。
【００７４】この第５の実施例においては、ＴＡＢ実装
パッケージとしての縦方向および横方向を共に小型化し
た場合について示す。即ち、図７中でＴＡＢ実装パッケ
ージの実質的な外形寸法を決定するベースフィルム１０
４の縦横両方向に小型化を実現させた。これは、第１〜
第３の実施例で示した横方向の小型化技術と第４の実施
例で示した縦方向の小型化技術とを、一つの半導体装置
の実装パッケージに併せ用いたもので、本発明に係る半
導体装置として最良の態様の実施例である。
パッケージとしての縦方向および横方向を共に小型化し
た場合について示す。即ち、図７中でＴＡＢ実装パッケ
ージの実質的な外形寸法を決定するベースフィルム１０
４の縦横両方向に小型化を実現させた。これは、第１〜
第３の実施例で示した横方向の小型化技術と第４の実施
例で示した縦方向の小型化技術とを、一つの半導体装置
の実装パッケージに併せ用いたもので、本発明に係る半
導体装置として最良の態様の実施例である。
【００７５】即ち、図７における横方向の小型化は、ポ
ッティング樹脂１０２の左右両端に接してベースフィル
ム１０４の縦方向の辺の長さよりも長い形状に穿設され
たスリット１０５´によって第１の実施例等と同様に実
現される。また図７における縦方向の小型化は、出力側
のアウターリード群１０７の内側の先端部が、ＩＣチッ
プ３０３の搭載領域４０２の内側まで、つまりＩＣチッ
プ３０３の下にまで延在するように形成されており、こ
の部分で外部との接続を取る構造により、実現される。
ッティング樹脂１０２の左右両端に接してベースフィル
ム１０４の縦方向の辺の長さよりも長い形状に穿設され
たスリット１０５´によって第１の実施例等と同様に実
現される。また図７における縦方向の小型化は、出力側
のアウターリード群１０７の内側の先端部が、ＩＣチッ
プ３０３の搭載領域４０２の内側まで、つまりＩＣチッ
プ３０３の下にまで延在するように形成されており、こ
の部分で外部との接続を取る構造により、実現される。
【００７６】このような構造により、縦方向にも横方向
にも小型化することができ、半導体装置の実装パッケー
ジとしての小型化を従来よりも飛躍的に小型化すること
ができる。
にも小型化することができ、半導体装置の実装パッケー
ジとしての小型化を従来よりも飛躍的に小型化すること
ができる。
【００７７】（実施例６）この第６の実施例において
は、本発明による半導体装置を液晶表示パネルに実装し
て小型の電子装置として液晶表示装置を形成した場合の
一例を示す。
は、本発明による半導体装置を液晶表示パネルに実装し
て小型の電子装置として液晶表示装置を形成した場合の
一例を示す。
【００７８】図８は、本発明に係る電子装置としての液
晶表示装置を示す斜視図である。図９は特にその液晶表
示装置における半導体装置の実装方式を中心として示す
図である。
晶表示装置を示す斜視図である。図９は特にその液晶表
示装置における半導体装置の実装方式を中心として示す
図である。
【００７９】液晶表示パネル６０１本体は、一般的な液
晶表示パネルと同様のものである。その液晶表示パネル
６０１の下側の基板の周縁部６０２には、Ａｌ薄膜のよ
うな金属薄膜からなる短冊状の接続用電極端子６０３が
形成されている。この接続用電極端子６０３の上に、上
記の第５の実施例で示した半導体装置のアウターリード
１０７の接続用に露出した部分を位置合わせした後、Ａ
ＣＦ（異方性導電接着剤）６０４を介して接続用電極端
子６０３とアウターリード群１０７とをそれぞれ電気的
および機械的に接続する。
晶表示パネルと同様のものである。その液晶表示パネル
６０１の下側の基板の周縁部６０２には、Ａｌ薄膜のよ
うな金属薄膜からなる短冊状の接続用電極端子６０３が
形成されている。この接続用電極端子６０３の上に、上
記の第５の実施例で示した半導体装置のアウターリード
１０７の接続用に露出した部分を位置合わせした後、Ａ
ＣＦ（異方性導電接着剤）６０４を介して接続用電極端
子６０３とアウターリード群１０７とをそれぞれ電気的
および機械的に接続する。
【００８０】本実施例では、実装パッケージ６０６の入
力側のアウターリード１０６は上記の各実施例と同様に
ＩＣチップ３０３の周辺部よりも外側に引き出して形成
しておいたので、この入力側のアウターリード１０６は
液晶表示パネル６０１の外側に突出する。この部分を用
いて、駆動回路基板６０５との接続を行なう。
力側のアウターリード１０６は上記の各実施例と同様に
ＩＣチップ３０３の周辺部よりも外側に引き出して形成
しておいたので、この入力側のアウターリード１０６は
液晶表示パネル６０１の外側に突出する。この部分を用
いて、駆動回路基板６０５との接続を行なう。
【００８１】そして、液晶表示パネル６０１から突出し
ており駆動回路基板６０５に至る間のアウターリード１
０６は、金属製であることから折り曲げることができ
る。そこで、図１０に示すように、アウターリード１０
６をその先に接続された駆動回路基板６０５と共に液晶
表示パネル６０１の表示側とは反対の裏側に向かって折
り曲げる。このようにすれば、液晶表示パネル６０１の
表示画面の表示領域の外側の額縁部分の面積を実質的に
ほとんど無くすことができる。何となれば、そのように
折り曲げることにより、駆動回路基板６０５の面積は液
晶表示パネル６０１の背面あるいはその背後のバックラ
イト（図示省略）の厚さのなかに吸収することができる
からである。
ており駆動回路基板６０５に至る間のアウターリード１
０６は、金属製であることから折り曲げることができ
る。そこで、図１０に示すように、アウターリード１０
６をその先に接続された駆動回路基板６０５と共に液晶
表示パネル６０１の表示側とは反対の裏側に向かって折
り曲げる。このようにすれば、液晶表示パネル６０１の
表示画面の表示領域の外側の額縁部分の面積を実質的に
ほとんど無くすことができる。何となれば、そのように
折り曲げることにより、駆動回路基板６０５の面積は液
晶表示パネル６０１の背面あるいはその背後のバックラ
イト（図示省略）の厚さのなかに吸収することができる
からである。
【００８２】また、図１５に示すように、アウタリード
群１０６、１０７のうち少なくとも一方は、ＩＣチップ
の平行して相対する 2つの長辺のそれぞれから導出され
たパターンとして、例えば図１５に示すような千鳥状配
置に形成してもよい。あるいはさらに、図１６に示すよ
うに、ＩＣチップ３０３の縦方向の辺からもリード、Ｉ
Ｃチップの一辺に配列される接続バンプの密度を低く抑
えることができ、接続を容易化することができる。
群１０６、１０７のうち少なくとも一方は、ＩＣチップ
の平行して相対する 2つの長辺のそれぞれから導出され
たパターンとして、例えば図１５に示すような千鳥状配
置に形成してもよい。あるいはさらに、図１６に示すよ
うに、ＩＣチップ３０３の縦方向の辺からもリード、Ｉ
Ｃチップの一辺に配列される接続バンプの密度を低く抑
えることができ、接続を容易化することができる。
【００８３】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、入出力端子数の極めて多い例えば液晶表
示装置に用いられる液晶ドライバＩＣやゲートアレイの
ようなＬＳＩ等を極めて小型に実装することができる。
また、それを用いて、電子装置全体としてのさらなる小
型化を実現した液晶表示装置のような電子装置を提供す
ることができる。
発明によれば、入出力端子数の極めて多い例えば液晶表
示装置に用いられる液晶ドライバＩＣやゲートアレイの
ようなＬＳＩ等を極めて小型に実装することができる。
また、それを用いて、電子装置全体としてのさらなる小
型化を実現した液晶表示装置のような電子装置を提供す
ることができる。
【図１】本発明に係る第１の実施例の半導体装置の構造
の概要を示す図である。
の概要を示す図である。
【図２】本発明に係る第２の実施例の半導体装置の構造
の概要を示す図である。
の概要を示す図である。
【図３】本発明に係る第３の実施例の半導体装置の、Ｉ
Ｃチップを搭載する以前のテープキャリアの状態に置け
る構造の概要を示す図である。
Ｃチップを搭載する以前のテープキャリアの状態に置け
る構造の概要を示す図である。
【図４】テープキャリア３０２にＩＣチップ３０３を搭
載し、ポッティング樹脂１０２で封止した状態を示す平
面図である。
載し、ポッティング樹脂１０２で封止した状態を示す平
面図である。
【図５】本発明に係る第４の実施例の半導体装置の構造
の概要を示す平面図である。
の概要を示す平面図である。
【図６】本発明に係る第４の実施例の半導体装置の構造
の概要を示す断面図である。
の概要を示す断面図である。
【図７】本発明に係る第５の実施例の半導体装置の構造
の概要を示す平面図である。
の概要を示す平面図である。
【図８】本発明に係る電子装置としての液晶表示装置を
示す斜視図である。
示す斜視図である。
【図９】本発明に係る液晶表示装置の特に半導体装置の
実装方式を中心として示す図である。
実装方式を中心として示す図である。
【図１０】アウターリード１０６をその先に接続された
駆動回路基板６０５と共に液晶表示パネル６０１の表示
側とは反対の裏側に向かって折り曲げた状態を示す図で
ある。
駆動回路基板６０５と共に液晶表示パネル６０１の表示
側とは反対の裏側に向かって折り曲げた状態を示す図で
ある。
【図１１】従来のＴＡＢ実装パッケージで実装された半
導体装置を示す図である。
導体装置を示す図である。
【図１２】従来のＴＡＢ実装パッケージで実装された半
導体装置を示す図である。
導体装置を示す図である。
【図１３】従来のＴＡＢ実装パッケージで実装された半
導体装置を用いた液晶表示装置を示す図である。
導体装置を用いた液晶表示装置を示す図である。
【図１４】従来のＴＡＢ実装パッケージで実装された半
導体装置を用いた液晶表示装置の特に半導体装置の実装
部分を示す図である。
導体装置を用いた液晶表示装置の特に半導体装置の実装
部分を示す図である。
【図１５】ＩＣチップの 2長辺から千鳥状にリードが導
出された方式のＩＣチップに本発明を適用した場合を示
す図である。
出された方式のＩＣチップに本発明を適用した場合を示
す図である。
【図１６】ＩＣチップの 2長辺から千鳥状にリードが導
出され、かつ短辺側からもリードが導出された方式のＩ
Ｃチップに本発明を適用した場合を示す図である。
出され、かつ短辺側からもリードが導出された方式のＩ
Ｃチップに本発明を適用した場合を示す図である。
１０１………キャリアテープ、１０２………ポッティン
グ樹脂、１０３………カットライン、１０４………ベー
スフィルム、１０５………スリット、１０６………入力
側のアウターリード群、１０７………出力側のアウター
リード群
グ樹脂、１０３………カットライン、１０４………ベー
スフィルム、１０５………スリット、１０６………入力
側のアウターリード群、１０７………出力側のアウター
リード群
Claims (28)
- 【請求項１】 ベースフィルムの一主面側に搭載された
ＩＣチップと、該ＩＣチップから前記ベースフィルムの
一辺へと導出されたパターンとして形成された導電性の
リードパターンと、前記ＩＣチップの少なくとも前記リ
ードパターンに接続する部分を含む一主面上を被覆して
封止する封止部材とを備えた半導体装置において、 前記ベースフィルムの前記リードパターンが導出された
一辺とは異なり前記一辺に対して交差する方向の他辺
が、前記封止部材で封止された領域の輪郭線と実質的に
接するように前記ベースフィルムの外形線が形成されて
いることを特徴とする半導体装置。 - 【請求項２】 ベースフィルムの一主面側に搭載された
ＩＣチップと、該ＩＣチップから前記ベースフィルムの
一辺へと導出されたパターンとして形成された導電性の
リードパターンと、前記ＩＣチップの少なくとも前記リ
ードパターンに接続する部分を含む一主面上を被覆して
封止する封止部材とを備えた半導体装置において、 前記ＩＣチップの前記リードパターンが導出された一辺
とは異なり前記一辺に対して交差する方向の他辺が、前
記封止部材で封止された領域の輪郭線と実質的に接する
ように形成されていることを特徴とする半導体装置。 - 【請求項３】 テープキャリアの一主面側に搭載された
複数のＩＣチップと、該各ＩＣチップから前記ベースフ
ィルムの一辺へと導出されたパターンとして形成された
導電性のリードパターンと、前記各ＩＣチップの少なく
とも前記リードパターンに接続する部分を含む一主面上
を被覆して封止する封止部材とを備えており前記テープ
キャリア上に形成された半導体装置において、 前記テープキャリアには、前記各ＩＣチップの前記リー
ドパターンが導出された一辺に対して交差する方向の他
辺に沿って穿設されたスリットであって前記封止部材で
封止された領域の輪郭線と実質的に接しているスリット
が穿設されていることを特徴とする半導体装置。 - 【請求項４】 請求項３記載の半導体装置において、 前記スリットは、前記封止領域の輪郭線と接している部
分を含んで該ＩＣチップの一辺よりも長いスリットであ
って、該スリットの前記封止領域の輪郭線と接している
辺は、前記封止部材と接している部分よりも接していな
い部分の方が前記ＩＣチップの側に向かって広い幅に形
成されたスリットであることを特徴とする半導体装置。 - 【請求項５】 請求項３記載の半導体装置において、 前記テープキャリアには、前記ＩＣチップを配置するた
めの空所であって前記スリットと一体につながった空所
であるデバイスホールが穿設されていることを特徴とす
る半導体装置。 - 【請求項６】 請求項４記載の半導体装置において、 前記テープキャリアには、前記ＩＣチップを配置するた
めの空所であって前記スリットと一体につながった空所
であるデバイスホールが穿設されていることを特徴とす
る半導体装置。 - 【請求項７】 ベースフィルムの一主面側に搭載された
ＩＣチップと、該ＩＣチップから前記ベースフィルムの
一辺へと導出されたパターンとして形成された導電性の
リードパターンと、前記ＩＣチップに対応して形成され
たはんだレジスト層とを備えた半導体装置において、 前記ベースフィルムの前記リードパターンが導出された
一辺とは異なり前記一辺に対して交差する方向の他辺
が、前記はんだレジスト層が形成された領域の輪郭線と
実質的に接するように形成されていることを特徴とする
半導体装置。 - 【請求項８】 テープキャリアの一主面側に搭載された
複数のＩＣチップと、該各ＩＣチップから前記ベースフ
ィルムの一辺へと導出されたパターンとして形成された
導電性のリードパターンと、前記各ＩＣチップに対応し
て形成されたはんだレジスト層とを備えてテープキャリ
ア上に形成された複数の半導体装置において、 前記テープキャリアには、前記各ＩＣチップの前記リー
ドパターンが導出された一辺に対して交差する方向の他
辺に沿って穿設されたスリットであって前記はんだレジ
スト層が形成された領域の輪郭線と実質的に接している
スリットが穿設されていることを特徴とする半導体装
置。 - 【請求項９】 請求項８記載の半導体装置において、 前記スリットは、前記ＩＣチップと接している部分を含
んで該ＩＣチップの一辺よりも長いスリットであって、
該スリットの前記ＩＣチップと接している辺は、前記は
んたレジスト層の形成領域と接している部分よりも接し
ていない部分の方が前記ＩＣチップの側に向かって広い
幅に形成されたスリットであることを特徴とする半導体
装置。 - 【請求項１０】 ベースフィルムの一主面側に搭載され
たＩＣチップと、該ＩＣチップから前記ベースフィルム
の一辺へと導出されたパターンとして形成された導電性
のリードパターンと、前記ＩＣチップの少なくとも前記
リードパターンに接続する部分を含む一主面上を被覆し
て封止する封止部材とを有する半導体装置と、該半導体
装置に接続されて駆動される電子素子を有する回路基板
とを備えた電子装置において、 前記ベースフィルムの前記リードパターンが導出された
一辺とは異なり前記一辺に対して交差する方向の他辺
が、前記封止部材で封止された領域の輪郭線と実質的に
接するように前記ベースフィルムの外形線が形成されて
いる半導体装置を具備することを特徴とする電子装置。 - 【請求項１１】 ベースフィルムの一主面側に搭載され
たＩＣチップと、該ＩＣチップから前記ベースフィルム
の一辺へと導出されたパターンとして形成された導電性
のリードパターンと、前記ＩＣチップの少なくとも前記
リードパターンに接続する部分を含む一主面上を被覆し
て封止する封止部材とを有する半導体装置と、該半導体
装置に接続されて駆動される電子素子を有する回路基板
とを備えた電子装置において、 前記ＩＣチップの前記リードパターンが導出された一辺
とは異なり前記一辺に対して交差する方向の他辺が、前
記封止部材で封止された領域の輪郭線と実質的に接する
ように形成されていること半導体装置を具備することを
特徴とする電子装置。 - 【請求項１２】 ベースフィルムの一主面側に搭載され
たＩＣチップと、該ＩＣチップから前記ベースフィルム
の一辺へと導出されたパターンとして形成された導電性
のリードパターンと、前記ＩＣチップに対応して形成さ
れたはんだレジスト層とを備えた半導体装置と、該半導
体装置に接続されて駆動される電子素子を有する回路基
板とを備えた電子装置において、 前記ベースフィルムの前記リードパターンが導出された
一辺とは異なり前記一辺に対して交差する方向の他辺
が、前記はんだレジスト層が形成された領域の輪郭線と
実質的に接するように形成されていること半導体装置を
具備することを特徴とする電子装置。 - 【請求項１３】 テープキャリア又はそれを切断してな
るベースフィルムの一主面側に搭載されたＩＣチップ
と、該ＩＣチップが搭載された搭載領域を間に置いてそ
の両側に互いに間隔を隔てて配置され前記ＩＣチップに
接続された導電性の第１のリード群および第２のリード
群とを備えた半導体装置において、 前記第１のリード群および第２のリード群のうち少なく
とも一方のリード群は、前記搭載領域の内側まで延在す
るリードパターンとして形成されており、かつ該リード
パターンは、外部との接続を取るための露出部を少なく
とも前記搭載領域の内側の部分に備えていることを特徴
とする半導体装置。 - 【請求項１４】 請求項１３記載の半導体装置におい
て、 前記露出部を有するリードパターンは、外部との接続を
取るための露出部を前記搭載領域の内側の部分に備えて
おり、その外側には実質的には備えていないことを特徴
とする半導体装置。 - 【請求項１５】 請求項１３記載の半導体装置におい
て、 前記ＩＣチップは実質的に長方形であり、 前記第１のリード群および第２のリード群の少なくとも
一部のリードは、前記ＩＣチップの長辺側だけでなく短
辺側からも導出されたパターンとして形成されているこ
とを特徴とする半導体装置。 - 【請求項１６】 請求項１３記載の半導体装置におい
て、 前記ＩＣチップは実質的に長方形であり、 前記第１のリード群および第２のリード群の少なくとも
一部のリードは、前記ＩＣチップの平行して相対する 2
つの長辺のそれぞれから導出されたパターンとして形成
されていることを特徴とする半導体装置。 - 【請求項１７】 請求項１３記載の半導体装置におい
て、 前記搭載領域の内側まで延在するリードパターンと前記
ＩＣチップとの間には、前記テープキャリア又はそれを
切断してなるベースフィルムが挟持されていることを特
徴とする半導体装置。 - 【請求項１８】 請求項１７記載の半導体装置におい
て、 前記搭載領域の内側まで延在するリードパターンと前記
ＩＣチップとの間に挟持されたテープキャリア又はそれ
を切断してなるベースフィルムには、前記ＩＣチップと
前記リードパターンとの接続を取るための開口が穿設さ
れていることを特徴とする半導体装置。 - 【請求項１９】 請求項１８記載の半導体装置におい
て、 前記ベースフィルムには、開口として前記ＩＣチップと
前記リードパターンとの接続を取るための開口のみが穿
設されていることを特徴する半導体装置。 - 【請求項２０】 請求項１８記載の半導体装置におい
て、 前記開口は、前記ＩＣチップの外部との接続を取るため
の接続電極の位置に対応したスリットとして形成されて
いることを特徴とする半導体装置。 - 【請求項２１】 請求項１３記載の半導体装置におい
て、 前記搭載領域には封止部材が配設されて該封止部材によ
って前記ＩＣチップが封止されており、 前記リードパターンのうち少なくとも前記搭載領域の内
側の部分は、該部分で外部との接続を取るために、前記
封止部材では覆われておらず露出していることを特徴と
する半導体装置。 - 【請求項２２】 ベースフィルムの一主面側に搭載され
たＩＣチップと、該ＩＣチップが搭載された搭載領域を
間に置いてその両側に互いに間隔を隔てて配置され前記
ＩＣチップに接続された導電性の第１のリード群および
第２のリード群とを有する半導体装置と、該半導体装置
に接続されて駆動される電子素子を有する回路基板とを
備えた電子装置において、 前記第１のリード群および第２のリード群のうち少なく
とも一方のリード群は、前記搭載領域の内側まで延在す
るリードパターンとして形成されており、かつ該リード
パターンは、外部との接続を取るための露出部を少なく
とも前記搭載領域の内側の部分に備えていることを特徴
とする半導体装置。 - 【請求項２３】 ベースフィルムの一主面側に搭載され
たＩＣチップと、該ＩＣチップが搭載された搭載領域を
間に置いてその両側に互いに間隔を隔てて配置され前記
ＩＣチップに接続された導電性の第１のリード群および
第２のリード群とを有する半導体装置と、該半導体装置
の前記第１のリード群および第２のリード群のうち少な
くとも一方の少なくとも一部のリードに接続されて駆動
される液晶表示パネルと、前記一部のリードとは異なる
リードに接続される回路基板とを備えた電子装置におい
て、 前記半導体装置の第１のリード群および第２のリード群
のうち少なくとも一方のリード群は前記搭載領域の内側
まで延在するリードパターンとして形成されており、該
リードパターンは少なくとも前記搭載領域の内側の部分
に露出部を備えて該露出部で前記液晶表示パネルと接続
されており、前記半導体装置の前記リードパターンとは
異なる他方のリード群は前記回路基板に接続されている
ことを特徴とする電子装置。 - 【請求項２４】 請求項２３記載の電子装置において、 前記回路基板と前記半導体装置とを接続するリード群
は、前記液晶表示パネルよりも外側の部分で該液晶表示
パネルの表示面とは反対側の裏面の方向へと折り曲げら
れていることを特徴とする電子装置。 - 【請求項２５】 テープキャリアの一方の主面上に、Ｉ
Ｃチップが搭載される搭載領域を間に置いてその両側に
互いに間隔を隔てて配置され前記ＩＣチップに接続され
る導電性の第１のリード群および第２のリード群であっ
て、そのうちの少なくとも一方のリード群は前記搭載領
域の内側まで延在するリードパターンとして形成する工
程と、 前記ＩＣチップの外部との接続を取るための接続電極に
対応する位置に開口を穿設する工程と、 前記テープキャリアの前記一方の主面とは異なる他方の
主面上の、前記搭載領域に対応する位置に前記ＩＣチッ
プを搭載する工程と、 前記ＩＣチップの接続電極と前記第１のリード群および
前記第２のリード群とをそれぞれ接続する工程と、 前記ＩＣチップの動作を、前記第１のリード群および前
記第２のリード群を用いて検査する工程と、 前記第１のリード群および前記第２のリード群のうち、
前記リードパターンとして形成された方のリード群を前
記ＩＣチップの輪郭線に沿った部分で切断する切断線を
含む切断線で切断して、前記テープキャリアから一つ一
つのベースフィルムごとに形成された半導体装置を得る
工程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２６】 ベースフィルムの一主面側に搭載され
封止部材で封止されたＩＣチップと、該ＩＣチップが搭
載された搭載領域を間に置いてその両側に互いに間隔を
隔てて配置され前記ＩＣチップに接続された導電性の第
１のリード群および第２のリード群とを備えた半導体装
置において、 前記第１のリード群および第２のリード群のうち少なく
とも一方のリード群は、前記搭載領域の内側まで延在す
るリードパターンとして形成されており、かつ該リード
パターンは、外部との接続を取るための露出部を少なく
とも前記搭載領域の内側の部分に備えており、 かつ前記ベースフィルムの前記リードパターンが接続さ
れて導出された一辺とは異なり前記一辺に対して交差す
る方向の他辺が、前記封止部材で封止された領域の輪郭
線と実質的に接するように前記ベースフィルムの外形線
が形成されていることを特徴とする半導体装置。 - 【請求項２７】 テープキャリアの一主面側に搭載され
封止部材で封止されたＩＣチップと、該ＩＣチップが搭
載された搭載領域を間に置いてその両側に互いに間隔を
隔てて配置され前記ＩＣチップに接続された導電性の第
１のリード群および第２のリード群とを備えた半導体装
置において、 前記第１のリード群および第２のリード群のうち少なく
とも一方のリード群は、前記搭載領域の内側まで延在す
るリードパターンとして形成されており、かつ該リード
パターンは、外部との接続を取るための露出部を少なく
とも前記搭載領域の内側の部分に備えており、 かつ前記ＩＣチップの前記リードパターンが接続されて
導出された一辺とは異なり前記一辺に対して交差する方
向の他辺が、前記封止部材で封止された領域の輪郭線と
実質的に接するように前記封止部材が形成されているこ
とを特徴とする半導体装置。 - 【請求項２８】 テープキャリア又はそれを切断してな
るベースフィルムの一主面側に搭載され封止部材で封止
されたＩＣチップと、該ＩＣチップが搭載された搭載領
域を間に置いてその両側に互いに間隔を隔てて配置され
前記ＩＣチップに接続された導電性の第１のリード群お
よび第２のリード群とを有する半導体装置と、該半導体
装置に接続されて駆動される電子素子を有する回路基板
とを備えた電子装置において、 前記第１のリード群および第２のリード群のうち少なく
とも一方のリード群は、前記搭載領域の内側まで延在す
るリードパターンとして形成されており、かつ該リード
パターンは外部との接続を取るための露出部を少なくと
も前記搭載領域の内側の部分に備えており、 かつ前記ベースフィルムの前記リードパターンが接続さ
れて導出された一辺とは異なり前記一辺に対して交差す
る方向の他辺が、前記封止部材で封止された領域の輪郭
線と実質的に接するように前記ベースフィルムの外形線
が形成されていることを特徴とする電子装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09847395A JP3569025B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体装置、およびそれを用いた電子装置 |
| US08/454,721 US5763940A (en) | 1995-04-24 | 1995-05-31 | Tape mounted semiconductor apparatus |
| TW085104380A TW363333B (en) | 1995-04-24 | 1996-04-12 | Semiconductor apparatus and manufacturing method thereof and electric apparatus |
| KR1019960013375A KR100196119B1 (ko) | 1995-04-24 | 1996-04-24 | 반도체장치 및 그 제조방법 및 전자 장치 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09847395A JP3569025B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体装置、およびそれを用いた電子装置 |
| US08/454,721 US5763940A (en) | 1995-04-24 | 1995-05-31 | Tape mounted semiconductor apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293529A true JPH08293529A (ja) | 1996-11-05 |
| JP3569025B2 JP3569025B2 (ja) | 2004-09-22 |
Family
ID=26439642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09847395A Expired - Fee Related JP3569025B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体装置、およびそれを用いた電子装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5763940A (ja) |
| JP (1) | JP3569025B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177617A (ja) * | 2008-04-09 | 2008-07-31 | Sharp Corp | 半導体装置及びその製造方法 |
| US7768136B2 (en) | 2005-02-02 | 2010-08-03 | Sharp Kabushiki Kaisha | Sealed-by-resin type semiconductor device |
| US9313889B2 (en) | 2013-05-06 | 2016-04-12 | Samsung Electronics Co., Ltd. | Display apparatus |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708191B2 (ja) | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
| KR0158868B1 (ko) * | 1988-09-20 | 1998-12-01 | 미다 가쓰시게 | 반도체장치 |
| US6819376B1 (en) * | 1996-08-06 | 2004-11-16 | Seiko Epson Corporation | Liquid crystal display device with a light-shielding portion |
| US6040624A (en) * | 1997-10-02 | 2000-03-21 | Motorola, Inc. | Semiconductor device package and method |
| US6172413B1 (en) * | 1997-10-09 | 2001-01-09 | Micron Technology, Inc. | Chip leads constrained in dielectric media |
| JP2001013883A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | ドライバｉｃ実装モジュール及びそれを使用した平板型表示装置 |
| JP3886091B2 (ja) * | 2000-03-21 | 2007-02-28 | パイオニア株式会社 | フラットパネル型表示装置及びその製造方法 |
| US6608366B1 (en) * | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| KR100864922B1 (ko) * | 2002-04-20 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP3829939B2 (ja) * | 2003-11-14 | 2006-10-04 | セイコーエプソン株式会社 | 半導体装置の製造方法及び製造装置 |
| JP4251129B2 (ja) * | 2004-10-25 | 2009-04-08 | セイコーエプソン株式会社 | 実装構造体、電気光学装置及び電子機器 |
| JP2006301317A (ja) * | 2005-04-21 | 2006-11-02 | Hitachi Ltd | プラズマディスプレイモジュール |
| TW200703606A (en) * | 2005-07-15 | 2007-01-16 | Siliconware Precision Industries Co Ltd | Semiconductor package and fabrication method thereof |
| JP5096782B2 (ja) * | 2007-04-19 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5236556B2 (ja) * | 2009-03-31 | 2013-07-17 | 株式会社日本マイクロニクス | アライメント機能を有する半導体検査装置とアライメント方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137445A (ja) * | 1974-04-18 | 1975-10-31 | ||
| JP2857492B2 (ja) * | 1990-11-28 | 1999-02-17 | シャープ株式会社 | Ｔａｂパッケージ |
| JPH04280646A (ja) * | 1991-03-08 | 1992-10-06 | Ricoh Co Ltd | Ｔａｂ配線板 |
| JP2768111B2 (ja) * | 1992-02-17 | 1998-06-25 | 日本電気株式会社 | Ｔａｂ−集積回路の製造方法およびその製造方法のためのｔａｂテープ |
-
1995
- 1995-04-24 JP JP09847395A patent/JP3569025B2/ja not_active Expired - Fee Related
- 1995-05-31 US US08/454,721 patent/US5763940A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7768136B2 (en) | 2005-02-02 | 2010-08-03 | Sharp Kabushiki Kaisha | Sealed-by-resin type semiconductor device |
| JP2008177617A (ja) * | 2008-04-09 | 2008-07-31 | Sharp Corp | 半導体装置及びその製造方法 |
| US9313889B2 (en) | 2013-05-06 | 2016-04-12 | Samsung Electronics Co., Ltd. | Display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3569025B2 (ja) | 2004-09-22 |
| US5763940A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0680082B1 (en) | Structure for mounting semiconductor device and liquid crystal display device | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| KR100541649B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| EP0459493A2 (en) | A semiconductor device using a lead frame and its manufacturing method | |
| KR19980069861A (ko) | 배선부재 및 이를 소유하는 리드 프래임 | |
| US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| KR100404997B1 (ko) | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100196119B1 (ko) | 반도체장치 및 그 제조방법 및 전자 장치 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| EP0526147B1 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JP2774179B2 (ja) | 半導体装置および電子装置 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JPH0750724B2 (ja) | 液晶表示装置 | |
| JP3923651B2 (ja) | テープキャリアパッケージの製造方法 | |
| JPH0831500B2 (ja) | フィルムキャリアテープ | |
| JP2009302200A (ja) | Ｃｏｆ用フィルム、半導体装置およびｃｏｆ用フィルムの製造方法 | |
| JP2000332143A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |