JP3923651B2 - テープキャリアパッケージの製造方法 - Google Patents
テープキャリアパッケージの製造方法 Download PDFInfo
- Publication number
- JP3923651B2 JP3923651B2 JP10901898A JP10901898A JP3923651B2 JP 3923651 B2 JP3923651 B2 JP 3923651B2 JP 10901898 A JP10901898 A JP 10901898A JP 10901898 A JP10901898 A JP 10901898A JP 3923651 B2 JP3923651 B2 JP 3923651B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- plating
- semiconductor chip
- feed holes
- carrier package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、大規模集積回路(以下、LSIという)の組立ての自動化、小型化、及び高密度化に適したテープキャリアパッケージに関するものである。
【0002】
【従来の技術】
図2は、従来のテープキャリアパッケージを示す平面図である。
このテープキャリアパッケージは、耐熱及び耐伸縮性に優れた絶縁性のポリイミド製のテープ1に、半導体チップ2を搭載したものである。テープ1は、所定の例えば35mm幅に裁断されている。テープ1の両側の裁断端から約1.5mmの所には、一定のピッチで開口された複数のテープ送り孔3a,3bが2列に平行に並んでいる。これらテープ送り孔3a,3bは、図示しないスプロケットの歯に嵌合する形状になっている。テープ送り孔3a,3bの列の内側のテープ1の表面には、該各テープ送り孔3a,3bの列にそれぞれ平行に導電性のめっき用電極4a,4bが形成されると共に、複数の導電性のリードで構成されたインナリードフィンガ5と、該インナリードフィンガ5及び該めっき用電極4a,4bを接続する導電性のパタン6とが形成されている。めっき用電極4a,4b、インナリードフィンガ5の各リード及びパタン6は、例えば銅で形成されると共に、該銅の表面は、半田または金等のめっきで被覆されている。テープ1の中央は開口され、その開口部7に半導体チップ2が配置されている。半導体チップ2の有する複数の端子は、インナリードフィンガ5を構成するリードに熱融着あるい熱圧着等でボンディングされている。
【0003】
図3は、図2のテープキャリアパッケージの製造プロセスを示す工程図である。この図3を参照しつつ、図2のテープキャリアパッケージの製造方法の概略を説明する。
このテープキャリアパッケージは、一般的に次のようなプロセスP1〜P6によって製造される。
まず、プロセスP1において、例えば35mmの幅に裁断されると共にテープ送り孔3a,3bが形成されたテープ1を用意し、プロセスP2でテープ1の半導体チップ搭載予定領域になる開口部7を形成する。プロセスP3において、テープ1の表面のテープ送り孔3a,3bの列の内側全面に、接着材等を用いて銅箔10を貼着する。プロセスP4において、銅箔10上に適当なマスクを形成し、該銅箔10に対するエッチングを施す。このエッチングにより、めっき用電極4a,4b、インナリードフィンガ5の各リード及びパタン6が形成される。エッチングの後のプロセスP5において、めっき用電極4a,4bにめっき電位を与え、インナリードフィンガ5の各リード、及びパタン6にめっきを施す。
【0004】
プロセスP5に続くプロセスP6において、複数の端子に金や半田バンプ2aが形成された半導体チップ2を、フェイスアップで、インナリードフィンガ5の各リードにそれぞれボンディングする。
以上のようなプロセスP1〜P6を経て製造されたテープキャリアパッケージでは、図2のように、インナリードフィンガ5の各パタン6の近傍6a、或いはパタン6のめっき用電極4a,4bの近傍6bが打ち抜かれ、半導体チップ2とめっき用電極4a,4bとが開放される。この状態で電気テストが行われる。そして、開口部7におけるテープ1側のリードがカットされ、半導体チップ2が該テープ1から切り放された後、図示しない基板やマルチチップLSI等に組込まれる。
【0005】
【発明が解決しようとする課題】
しかしながら、従来のテープキャリアパッケージでは、次のような課題があった。
テープキャリアパッケージにおける有効領域は、開口部7の内側のリードと半導体チップ2である。一方、めっき用電極4a,4b、インナリードフィンガ5における有効領域以外の各リード、及びパタン6のレイアウトは、半導体チップ2の端子の位置や端子数により異なる。そのため、半導体チップ2の面積が小さくても有効領域が確保できず、半導体チップ2を35mm幅のテープキャリアパッケージに搭載できない場合があった。この場合、例えば48mm幅或いは70mm幅のテープ1にその半導体チップ2を搭載するので、半導体チップ2のコストが上昇していた。なお、48mm或いは70mm幅のテープ1以外に、中間サイズのテープ1を採用するという考え方もあるが、テープキャリアパッケージの品種が増加するばかりか、該テープキャリアパッケージが架けられる装置の改造も伴うことになる。
【0006】
よって、従来は、テープ送り孔3a,3bの径を例えば2mmと小さくし、めっき用電極4a,4bの間隔を可能なかぎり広げ、有効領域を確保できるようにしてきたが、該テープ送り孔3a,3bの径を小さくするにも限界があった。
【0008】
【課題を解決するための手段】
本発明のテープキャリアパッケージの製造方法では、次のようなプロセスを順次行うようにしている。
先ず、絶縁性のテープを所定の幅に裁断するプロセスと、テープの両側の裁断端に平行にそれぞれ一定のピッチで2列の複数のテープ送り孔を形成すると共に半導体チップの搭載予定領域に開口部を形成するプロセスとを行い、テープ送り孔及び開口部が形成されたテープ全面に導電性の箔を付着する。そして、箔に対するエッチングにより、半導体チップを接続するための複数のリードを2列のテープ送り孔間に形成し、それら2列のテープ送り孔及び裁断端間にめっき用電極を形成し、複数のリードとめっき用電極とを接続する伝達パタンを形成すると共に、テープ送り孔及び開口部における複数のリード以外の部分の箔を除去する。さらに、めっき用電極にめっき用電位を与えためっき処理を行い、リードの表面にめっきを施し、開口部におけるリードに対し、半導体チップの端子をボンディングする。次に、伝達パタンとめっき用電極との接続部分であって、隣接するテープ送り孔の間の領域よりも裁断端側に位置する該接続部分を打ち抜いて、半導体チップに対して電気テストを行った後、複数のリードを切断することにより半導体チップをテープから切り離すようにしている。
前記複数のテープ送り孔は、例えば、テープの裁断端から約1.5mm内側に形成している。
【0009】
本発明によれば、以上のようにテープキャリアパッケージの製造方法を構成したので、複数のリードにめっきを施すためのめっき用電極は、テープ送り孔とテープ裁断端との間に形成される。これにより、テープ送り孔がテープ裁断端に近い位置に設けられることになるので、テープ送り孔の列の間におけるリードと伝達パタンの形成面積が実質的に増える。従って、前記課題を解決できるのである。
【0010】
【発明の実施の形態】
図1は、本発明の実施形態を示すテープキャリアパッケージの部分平面図である。
このテープキャリアパッケージは、長尺のテープ11に半導体チップ12を複数搭載したものであり、該テープ11は、例えば35mm幅に裁断された25μm厚のものが用いられている。テープ11の材質は、耐熱生及び耐伸縮性に優れた絶縁性のポリイミドである。テープ11の両側の裁断端から約1.5mmの所には、一定のピッチで開口された2mmの外径のテープ送り孔13a,13bが2列に平行に形成されている。これらテープ送り孔13a,13bは、図示しないスプロケットの歯に嵌合するように、例えば矩形になっている。
【0011】
テープ11の表面の各テープ送り孔13a,13bの列とテープ11の裁断端との間に、導電性のめっき用電極14a,14bがそれぞれ直線状に形成されている。テープ送り孔13a,13bの列の内側に、複数の導電性のリード15aからなるインナリードフィンガ15と、該インナリードフィンガ15とめっき用電極14a,14bとを接続する導電性の伝達パタン16とが形成されている。図1に示すように、伝達パタン16とめっき用電極14aとの接続部分は、隣接するテープ送り孔13a,13aの間の領域よりも一方の裁断端側に位置し、さらに、伝達パタン16とめっき用電極14bとの接続部分も、隣接するテープ送り孔13b,13bの間の領域よりも他方の裁断端側に位置している。
めっき用電極14a,14b、インナリードフィンガ15の各リード15a、及び伝達パタン16は、例えば銅で形成されると共に、該銅の表面は、半田または金等のめっきで被覆されている。テープ11の中央は開口され、その開口部17に半導体チップ12が配置されている。インナリードフィンガ15の各リード15aは、開口部17を渡って半導体チップ12の有する複数の端子に、熱融着あるい熱圧着等でボンディングされている。
【0012】
図4は、図1のテープキャリアパッケージの製造プロセスを示す工程図である。この図4を参照しつつ、図1のテープキャリアパッケージの製造方法を説明する。
このテープキャリアパッケージは、例えば、次のようなプロセスP11〜P16によって製造される。
【0013】
まず、プロセスP11において、35mm幅のテープ11を用意し、プロセスP12において、テープ送り孔13a,13bと開口部17とを形成する。プロセスP13において、接着剤を用いたラミネーションにより、テープ送り孔13a,13b及び開口部17が形成されたテープ11の表面全体に、銅箔20を貼着する。プロセスP14において、銅箔20に、開口部17及びテープ送り孔13a,13bの位置を考慮したマスクを形成した上でエッチングを施し、めっき用電極14a,14bと伝達パタン16とインナリードフィンガ15とを形成する。これにより、テープ送り孔13a,13b及び開口部17も開口すると共に、開口部17の内側に、インナリードフィンガ15のリード15aが突き出た形状になる。プロセスP15において、めっき用電極14a,14bにめっき電位を与え、インナリードフィンガ15の各リード15a及び伝達パタン16にめっきを施す。このとき、めっき用電極14a,14bに与えられた外部からの電位は、伝達パタン16を伝達して各リード15aに供給される。
【0014】
プロセスP15に続くプロセスP16において、複数の端子に金バンプが形成された半導体チップ12を用意し、フェイスアップで、開口部17におけるインナリードフィンガ15の各リード15aに、各端子をそれぞれボンディングする。
以上のようなプロセスP11〜P16を経て製造されたテープキャリアパッケージでは、従来と同様に、伝達パタン16とめっき用電極14a,14bとの接続部分が打ち抜かれ、半導体チップ12とめっき用電極14a,14bとが解放される。前記接続部分は、隣接するテープ送り孔13a,13aの間の領域よりも一方の裁断端側に位置すると共に、隣接するテープ送り孔13b,13bの間の領域よりも他方の裁断端側に位置しているので、これらの接続部分を打ち抜いても、以降のテープ送りの際にテープ送り孔13a,13aの間やテープ送り孔13b,13bの間に亀裂が入る等の不都合が起こりづらい。そして、半導体チップ12とめっき用電極14a,14bとが解放された状態で電気テストが行われた後、開口部17におけるテープ11側のリード15aがカットされて半導体チップ12がテープ11から切り放され、図示しない基板やマルチチップLSI等に組込まれる。
【0015】
以上のように、本実施形態では、めっき用電極14a,14bが、各テープ送り孔13a,13bとテープ11の両側の裁断端との間にそれぞれ形成されている。そのため、テープ送り孔13a,13bの列の内側のインナリードフィンガ15及び伝達パタン16を形成する領域の面積が増加し、半導体チップ12とそれを搭載する開口部17の内側のリード15aとからなる有効領域を広くでき、従来では、搭載できずに48mm幅或いは70mm幅のテープ11に搭載した半導体チップ12が、35mm幅のテープ11に搭載できるようになる。よって、コストを低減できる。また、同じテープ幅でも搭載できる半導体チップ12の種類が増加し、例えば70mm幅のテープ11に、従来よりもさらにサイズの大きい半導体チップ12を搭載できるようになる。
【0016】
なお、本発明は、上記実施形態に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
(1) テープキャリアパッケージの製造方法は、図4の製造プロセスP11〜P16以外の方法で製造してもよい。例えば、プロセスP11で広い幅のテープ11を用意し、プロセスP12でテープ送り孔13a,13b及び開口部17を形成した後に、該テープ11を裁断してもよい。
(2) 図1では、めっき用電極14a,14b間を接続するような伝達パタン16を形成したが、各インナリードフィンガ15のリード15aをめっき用電極14a,14bのいずれかに接続すればよいので、めっき用電極14a,14b間を接続する必要はない。
(3) 本実施形態では、めっき用電極14a,14b及び伝達パタン16にもめっきを施したが、インナリードフィンガ15のリード15aだけに、めっきを施すようにしてもよい。
【0018】
【発明の効果】
本発明のテープキャリアパッケージの製造方法によれば、テープに半導体チップをボンディングした後に、伝達パタンとめっき用電極との接続部分を打ち抜く。この接続部分は、隣接するテープ送り孔の間の領域よりも裁断端側に位置しているので、以降のテープ送りの際にテープ送り孔の間に亀裂が入る等の不都合が起こりづらい。この接続部分の打ち抜き後、半導体チップに対して電気テストを行い、その後、複数のリードを切断することにより半導体チップをテープから切り離すので、テープ送り孔を裁断端に近い位置に配置することができる。よって、従来では、一つ或いは二つ上の幅のテープを選択して搭載していた半導体チップも、適性な幅のテープに搭載できるようになり、半導体装置等のコストを低減できる。そのうえ、従来では最大幅のテープでも搭載できなかったサイズの半導体チップも搭載できるようになり、半導体チップを適用する装置の組立ての自動化、小型化、及び高密度化が可能になる。
【図面の簡単な説明】
【図1】本発明の実施形態を示すテープキャリアパッケージの平面図である。
【図2】従来のテープキャリアパッケージの平面図である。
【図3】図2のテープキャリアパッケージの製造プロセスを示す工程図である。
【図4】図1のテープキャリアパッケージの製造プロセスを示す工程図である。
【符号の説明】
11 テープ
12 半導体チップ
13a,13b テープ送り孔
14a,14b めっき用電極
15 インナリードフィンガ
15a リード
16 伝達パタン
17 開口部
Claims (2)
- 絶縁性のテープを所定の幅に裁断するプロセスと、
前記テープの両側の裁断端に平行にそれぞれ一定のピッチで2列の複数のテープ送り孔を形成すると共に該テープの半導体チップの搭載予定領域に開口部を形成するプロセスと、
前記テープ送り孔及び前記開口部が形成された前記テープ全面に導電性の箔を付着するプロセスと、
前記箔に対するエッチングにより、前記半導体チップを接続するための複数のリードを前記2列のテープ送り孔の内側に形成し、該2列のテープ送り孔及び前記裁断端間にめっき用電極を形成し、該複数のリードと該メッキ用電極とを接続する伝達パタンを形成すると共に、前記テープ送り孔及び該開口部における該複数のリード以外の部分の該箔を除去するプロセスと、
前記めっき用電極にめっき用電位を与えためっき処理を行い、前記リードの表面にめっきを施すプロセスと、
前記開口部における前記リードに対し、前記半導体チップの端子をボンディングするプロセスと、
前記伝達パタンと前記めっき用電極との接続部分であって、隣接する前記テープ送り孔の間の領域よりも前記裁断端側に位置する前記接続部分を打ち抜くプロセスと、
前記半導体チップに対して電気テストを行うステップと、
前記複数のリードを切断することにより前記半導体チップを前記テープから切り離すステップとを、順次行うことを特徴とするテープキャリアパッケージの製造方法。 - 請求項1に記載のテープキャリアパッケージの製造方法において、
前記複数のテープ送り孔は、前記テープの裁断端から約1.5mm内側に形成することを特徴とするテープキャリアパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10901898A JP3923651B2 (ja) | 1998-04-20 | 1998-04-20 | テープキャリアパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10901898A JP3923651B2 (ja) | 1998-04-20 | 1998-04-20 | テープキャリアパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11307589A JPH11307589A (ja) | 1999-11-05 |
JP3923651B2 true JP3923651B2 (ja) | 2007-06-06 |
Family
ID=14499509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10901898A Expired - Fee Related JP3923651B2 (ja) | 1998-04-20 | 1998-04-20 | テープキャリアパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3923651B2 (ja) |
-
1998
- 1998-04-20 JP JP10901898A patent/JP3923651B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11307589A (ja) | 1999-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100319609B1 (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
JP3429718B2 (ja) | 表面実装用基板及び表面実装構造 | |
JP4302944B2 (ja) | めっき引込線がない印刷回路基板の製造方法 | |
JP4819335B2 (ja) | 半導体チップパッケージ | |
JP3927783B2 (ja) | 半導体部品 | |
JPH08293529A (ja) | 半導体装置およびその製造方法およびそれを用いた電子装置 | |
US20070096271A1 (en) | Substrate frame | |
JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
JP3292082B2 (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
US6919264B2 (en) | Method for the solder-stop structuring of elevations on wafers | |
KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
US7534661B2 (en) | Method of forming molded resin semiconductor device | |
JP3923651B2 (ja) | テープキャリアパッケージの製造方法 | |
JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
JP2000243875A (ja) | 半導体装置 | |
JPH05326648A (ja) | フィルムキャリアとこれを用いた半導体装置の製造方法 | |
JPH0451056B2 (ja) | ||
JP2002076068A (ja) | 半導体装置の製造方法 | |
JP3383597B2 (ja) | 半導体装置の製造方法 | |
JPH09289226A (ja) | 半導体装置 | |
JPH11163206A (ja) | 半導体装置およびその製造方法 | |
JPH0982752A (ja) | 半導体装置 | |
JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
JPH0831500B2 (ja) | フィルムキャリアテープ | |
JPS63164226A (ja) | テ−プキヤリア素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |