JP4302944B2 - めっき引込線がない印刷回路基板の製造方法 - Google Patents

めっき引込線がない印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4302944B2
JP4302944B2 JP2002195849A JP2002195849A JP4302944B2 JP 4302944 B2 JP4302944 B2 JP 4302944B2 JP 2002195849 A JP2002195849 A JP 2002195849A JP 2002195849 A JP2002195849 A JP 2002195849A JP 4302944 B2 JP4302944 B2 JP 4302944B2
Authority
JP
Japan
Prior art keywords
photoresist
circuit board
printed circuit
metal layer
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002195849A
Other languages
English (en)
Other versions
JP2003046023A (ja
Inventor
スン グエ リー
ヨン−イル キム
ヨン ソーン ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2003046023A publication Critical patent/JP2003046023A/ja
Application granted granted Critical
Publication of JP4302944B2 publication Critical patent/JP4302944B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は印刷回路基板に係り、さらに詳細にはワイヤボンディングやソルダボールボンディングの接着力を高めるための金メッキを遂行する際に電源を供給するタイバーを形成しなくても良いので回路パターンの密集度を高めることができる印刷回路基板の製造方法に関する。
【０００２】
【従来の技術】
図１１には従来技術による印刷回路基板の表面が図示されている。ここで、印刷回路基板１中実際に一つの製品に用いられる部分は点線で表示された製品部１′である。
【０００３】
前記印刷回路基板１の中央にはチップ装着部２が具備される。前記チップ装着部２には半導体素子であるチップ（図示せず）が搭載される。前記チップ装着部２の縁を囲むワイヤボンディングパッド３が形成される。前記ワイヤボンディングパッド３は前記チップと印刷回路基板１の回路を電気的に連結するワイヤ（図示せず）がボンディングされる部分である。このようなワイヤボンディングパッド３は印刷回路基板１の表面に露出されるように形成されて、その表面にはワイヤとのボンディング力を高めるために金メッキをする。前記ワイヤボンディングパッド３は印刷回路基板１に形成された回路パターン（図示せず）と電気的に連結される。
【０００４】
そして前記印刷回路基板１の表面には多数個のボールパッド４が形成される。前記ボールパッド４は印刷回路基板１と外部基板との連結のためのソルダボール（図示せず）が付着される部分でここにもやはり附着力を高めるために金メッキをする。このようなボールパッド４は印刷回路基板１に形成された回路パターン（図示せず）と電気的に連結されて実質的に前記ワイヤボンディングパッド３とも連結される。
【０００５】
前記ワイヤボンディングパッド３とボールパッド４の表面に金メッキを実行するためには前記ワイヤボンディングパッド３とボールパッド４に電源を供給しなければならない。したがって前記製品部１′の外郭には電源が供給される主引込線６がその面積が広く回路パターンの形態で形成される。
【０００６】
一方、前記各々のワイヤボンディングパッド３とボールパッド４には前記主引込線とは大きさが小さい副引込線５が各々連結される。前記副引込線５は各々のワイヤボンディングパッド３とボールパッド４に金メッキをするための電源を供給するものである。前記副引込線５は図面で一部のワイヤボンディングパッド３及びボールパッド４とのみ連結されるように図示されているが、実際にはすべてのワイヤボンディングパッド３及びボールパッド４に各々一つずつ形成される。前記副引込線５は再び印刷回路基板１が製品部１′外郭を囲み形成されている主引込線６と電気的に連結される。
【０００７】
したがって前記ワイヤボンディングパッド３とボールパッド４に金メッキをするためには前記主引込線６に電源を供給すると、前記副引込線５を通して前記ワイヤボンディングパッド３及びボールパッド４に電源が伝えられるようになってその表面に金メッキが可能になる。
前記主引込線６と副引込線５は印刷回路基板１の製造過程中に形成され、一般的に回路パターンの形態で製造される。
図面中未説明符号７は、印刷回路基板の位置を設定するためのガイドホールである。
【０００８】
しかし前記したような構成を有する従来の印刷回路基板には次のような問題点がある。
すなわち、チップが高集積化されることによってチップと印刷回路基板１そして印刷回路基板１と外部基板との連結のための多くのワイヤボンディングパッド３とボールパッド４が必要になる。そして製品の大きさが小型化されることによって印刷回路基板の大きさも小型が要求されており、印刷回路基板１の大きさを減らすために前記ワイヤボンディングパッド３とボールパッド４が稠密に配置されることが要求されて、前記ワイヤボンディングパッド３及びボールパッド４と連結される副引込線５の配置設計も稠密して精密にしなければならない。
【０００９】
このような副引込線５は、各々のワイヤボンディングパッド３とボールパッド４の間をすぎるように形成され、金メッキが完了されると、前記点線部分に沿って切断して製品部１′のみ用いられる。
この際実際に用いられる製品部１′には金メッキ時に利用される以外には何らの機能がない副引込線５が存在するようになる。このように残存する副引込線５はチップが高密度になって高周波で利用される場合、前記副引込線５にもチップからの信号が流れて隣接した副引込線５と干渉を起こすようになって製品の性能が低下するという問題がある。
【００１０】
このような問題点を改善するために、副引込線５を除去するエッジバック（Ｅｄｇｅ ｂａｃｋ）技術が提示されている。これは副引込線５に金メッキレジストを塗布した状態で前記ワイヤボンディングパッド３とボールパッド４にのみ金メッキを実施して、前記金メッキレジストを除去して副引込線５を露出させて、製品をアルカリエッチング溶液に通過させて露出された副引込線を除去するものである。
【００１１】
しかしこの方法は、前記副引込線５を除去するために印刷回路基板１がエッチング液を通過する時、エッチング液が製品のワイヤボンディングパッド３とボールパッド４が同時に除去されることを防止するためにワイヤボンディングパッド３とボールパッド４から一定長さの副引込線５は除去しない。また、前記金メッキレジストは感光性レジストを用いるのでレジスト塗布時に位置偏差、ソルダレジストとの密着性低下などを考慮する時副引込線５を完全に除去できないという問題がある。
【００１２】
他の方法でフルボディ（Ｆｕｌｌ ｂｏｄｙ）金メッキ法が用いられる場合もあるが、この方法によると印刷回路基板１の回路パターンが損傷されて微細な回路パターンを形成することが難しくなるという問題がある。
【００１３】
【発明が解決しようとする課題】
本発明は前記したような従来技術の問題点を解決するためのものであり、印刷回路基板の機能と関係がない部分を除去して印刷回路基板の性能を極大化して、印刷回路基板に形成される回路パターンの密集度を高め、したがって結局これを用いて形成される製品の信頼性を高める印刷回路基板の製造方法を提供することにその目的がある。
【００１４】
【課題を解決するための手段】
前記目的を達成するために本発明による印刷回路基板の製造方法は、表面に金属層が形成された基板に１次フォトレジストが塗布される段階と、前記１次フォトレジストを露光して現像してボールパッド及び／またはボンディングパッドが形成される領域の金属層が露出される段階と、ボールパッド及び／またはボンディングパッドが形成される前記露出された金属層にめっき層が形成される段階と、前記めっき層に前記１次フォトレジストより相対的に差がある量の光量に反応する２次フォトレジストが塗布される段階と、前記１次フォトレジストと２次フォトレジストが塗布された表面に前記１次フォトレジストのみ反応する光を照射して現像して前記１次フォトレジスト部分のみ除去されて、回路パターンが形成される部分が除外された金属層が露出される段階と、前記露出された金属層に回路パターンが形成される段階が含まれる。
【００１５】
また、前記１次フォトレジストは、露光された部分が現像により除去されるポジティブタイプであることを特徴とし、前記回路パターンが形成された後には回路パターンの保護のためにフォトソルダレジストが塗布されてボンディングパッドとボールパッドが露出されることを特徴とする。
また、前記めっきは金メッキであって、前記２次フォトレジストは１次フォトレジストより多量の光に反応することを特徴とする。
【００１６】
本発明の他の特徴によると、本発明は基板の表面に形成された金属層中ボールパッド及び／またはボンディングパッドが形成される部分のみ露出される段階と、前記露出された金属層に金メッキ層が形成される段階と、前記金属層が選択的に除去されて前記基板上に回路パターンが形成される段階が含まれる。
【００１７】
前記回路パターンが形成される段階は、金メッキされた前記ボールパッド及び／またはボンディングパッドが形成される部分に前記１次フォトレジストより相対的に多量の光に反応する２次フォトレジストが塗布される段階と、前記１次フォトレジストが反応できる程度の光を提供して回路パターン、ボールパッド及び／またはボンディングパッドが形成される部分を除外した残り部分に残存する１次フォトレジストが除去される段階と、前記回路パターン、ボールパッド及び／またはボンディングパッドが形成される部分に残っている１次及び２次フォトレジストをレジストとして用いて露出された金属層が除去される段階が含まれることを特徴とする。
【００１８】
また、前記表面に金属層が形成された基板は、多数の層で形成されて内部の層との電気的連結のためのスルーホールが金属層と基板に形成されることを特徴とする。
【００１９】
【発明の実施の形態】
以下、前記したような本発明による印刷回路基板の製造方法の望ましい実施形態を添付された図面を参考にして詳細に説明する。
図１乃至図１０は、本発明による印刷回路基板の製造方法の実施形態を順次に示した平面図及び断面図である。
図１乃至図１０を参照して本発明による印刷回路基板の製造方法の実施形態を順次に説明すると次のとおりである。
参考で図１乃至図１０には印刷回路基板が製造される過程の平面図（ａ）と断面図（ｂ）が同時に示されている。
【００２０】
まず、図１に示したように、金属層３０が表面に形成された基板２０に１次フォトレジスト４０を塗布する。ここで前記金属層３０と基板２０には層間を連結するためのスルーホール（図示せず）等が形成された状態であって、前記基板２０が多層で形成された場合には最上層にのみ回路パターンが形成されない状態である。
【００２１】
前記塗布された１次フォトレジスト４０は、ポジティブタイプであって露光された部分が除去される特性を有する。これはボールパッド及び／またはボンディングパッドが形成される部分のみを露光させて金メッキさせて、残り部分に塗布された１次フォトレジスト４０は後ほど回路パターンのための過程でレジストとして用いるためである。
【００２２】
そして前記１次フォトレジスト４０上に、図２に示したように、露光用フィルム５０を位置させる。前記露光用フィルム５０には金メッキがなされる領域、すなわちボールパッドとボンディングパッドが形成される部分に露光されるように露光ウィンドウ５２が形成される。
【００２３】
前記露光用フィルム５０の露光ウィンドウ５２を通して前記１次フォトレジスト４０を露光して現像する。このようにすると、前記露光ウィンドウ５２に該当する部分の１次フォトレジスト４０は光に反応した部分であるので除去されて金属層３０が露出される。このような状態が図３に示されている。
【００２４】
次に前記金属層３０に電極を連結して前記金属層３０が露出された部分に金メッキ層６０を形成する。前記露出された部分に金メッキ層６０が形成された状態が図４に示されている。この際前記金属層３０の表面にはニッケル層が形成されて前記ニッケル層の上部には金層が形成されて金メッキ層６０を構成する。
【００２５】
そして前記金メッキ層６０の表面にのみ２次フォトレジスト７０をコーティングする。前記２次フォトレジスト７０はポジティブタイプであって前記１次フォトレジスト４０に比べて相対的に多量の光に露光されてこそ反応するものを用いなければならない。図５には金メッキ層６０の表面に２次フォトレジスト７０がコーティングされた状態が図示されている。
【００２６】
次に前記１次フォトレジスト４０と２次フォトレジスト７０上に再び露光用フィルム５０′を位置させる。前記露光用フィルム５０′には前記基板２０上に形成される回路パターンの形状によって露光ウィンドウ５２′が形成される。前記露光ウィンドウ５２′は１次フォトレジスト４０の領域に位置する第１領域５３と２次フォトレジスト７０の領域に位置する第２領域５４を除外した部分に形成される。
【００２７】
すなわち前記第１領域５３と第２領域５４には光が遮蔽される。ここで、前記露光用フィルム５０′の積層時の位置、組立て偏差が発生しても前記１次フォトレジスト４０が露光可能なように前記第１領域５３はその端の一部が前記第２領域５４と重畳されて形成される。このような構成が図６に示されている。
【００２８】
ここで、前記露光ウィンドウ５２′が形成される位置は、前記実施形態以外にも異なるように形成されることができることは本発明の技術分野に属する通常の知識を有する者に対して自明である。
そして、前記露光用フィルム５０′を用いて露光を遂行し、光は露光ウィンドウ５２′を通してフォトレジストに照射される。この際、照射される光量は前記１次フォトレジスト４０は反応して２次フォトレジスト７０は反応しない程度である。
【００２９】
このような露光と現像過程を経ながらポジティブタイプである前記１次フォトレジスト４０の特性上露光された部分が除去されて前記２次フォトレジスト７０は露光されなかったことによって図７に示したように、露光された１次フォトレジスト４０の領域は金属層３０が露出された状態になる。
【００３０】
但し、この際前記２次フォトレジスト７０は、露光されても照射される光量が前記２次フォトレジスト７０が反応されない量であるので前記２次フォトレジスト７０は除去されない。したがって、除去されないフォトレジスト領域をさらに正確に形成できるようになる。
もちろん露光されていない露光ウィンドウ５２′領域以外部分のフォトレジストは、除去されずに残っている。したがって、第１領域５３と第２領域５４に存在する１次フォトレジスト４０と２次フォトレジスト７０は除去されない。
【００３１】
このような状態でエッチングを実施すると前記１次フォトレジスト４０と２次フォトレジスト７０が塗布されている部分はエッチング液が浸透できず金属層３０が保存され、それ以外の露出された部分はエッチング液によって金属層３０が除去される。図８にはこのような露出された金属層３０が除去された状態が図示されている。
【００３２】
そして前記１次フォトレジスト４０と２次フォトレジスト７０を剥離して除去すると図９に示したように、回路パターン３２と金メッキ層６０が形成されたボールパッド領域及びボンディングパッド領域が形成される。ここで前記回路パターン３２は前記金属層３０に形成されるものであり、前記金メッキされたボールパッド領域及びボンディングパッド領域は前記金メッキ層６０と同一である。
【００３３】
前記のように回路パターン３２が完成された後にはこれら間の絶縁特性を向上させて回路パターン３２の損傷（隣接回路パターンとの導通等）を防ぐためにフォトソルダレジスト８０を塗布する。そして現像とキュアリング過程を経てワイヤボンディングのためのボンディングパッド６３とソルダボールボンディングのためのボールパッド６２が形成される。このような状態は図１０に示されている。
また、前記回路パターン上に保護層が塗布できる。
【００３４】
以下、前記したような過程で構成される本発明実施例の印刷回路製造方法の作用を説明する。
本発明では前記ボールパッド６２及びボンディングパッド６３表面の金メッキ層６０を基板２０の最上層に備わる回路パターン３２の形成前に予め形成している。すなわち、基板２０の最外側表面に金属層３０を形成した状態でポジティブタイプの１次フォトレジスト４０を塗布して前記金属層３０中ボールパッド６２とボンディングパッド６３が形成される部分のみを露光して除去する。
【００３５】
このような状態で予め前記ボールパッド６２とボンディングパッド６３が形成される部分に前記金属層３０を電極と連結してめっき層６０を形成する。
即ち、前記金属層を通して少なくとも一つ以上のボールパッド及びボンディングパッド形成領域に十分な電力が供給されて前記めっき層が形成されるものである。
【００３６】
そして前記めっき層６０には相対的に多量の光に反応する２次フォトレジスト７０を塗布して、まだ残っている１次フォトレジスト４０中回路パターン３２になる部分を除外した残り部分を露光して除去する。この際１次フォトレジスト４０の露光のために用いる光の量は前記２次フォトレジスト７０が反応しない程度である。したがってボールパッド６２とボンディングパッド６３をさらに正確に形成できるようになる。
このようにすると前記基板２０上には回路パターン３２と前記ボールパッド６２及びボンディングパッド６３を形成する部分を除外した金属層３０は全く存在しなくなる。言い換えれば従来の金メッキのための引込線が基板２０で完全に除去される。
【００３７】
【発明の効果】
以上で説明したような本発明による印刷回路基板の製造方法によると、ボールパッド及び／またはボンディングパッドの金メッキを回路パターンの形成前に予めめっきして、回路パターンの形成時に要らない金属層部分をすべて除去する。したがって、印刷回路基板に不要な構造物が形成されなくなり相対的に回路パターンの密集度を高めることができ、ノイズの発生、信号伝達の遅延などの現像を無くして印刷回路基板の性能を高めることができる効果がある。
【図面の簡単な説明】
【図１】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図２】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図３】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図４】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図５】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図６】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図７】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図８】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図９】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図１０】本発明による印刷回路基板の製造方法の実施形態を順次に示した図で、（ａ）は平面図、（ｂ）及び断面図である。
【図１１】従来技術による印刷回路基板の表面構成を示した平面図。
【符号の説明】
２０…基板
３０…金属層
３２…回路パターン
４０…１次フォトレジスト
５０、５０′…露光用フィルム
５２、５２′…露光ウィンドウ
６０…金メッキ層
６２…ボールパッド
６３…ボンディングパッド
７０…２次フォトレジスト
８０…フォトソルダレジスト

Claims (6)

  1. ボールパッド及びボンディングパッドを含み、引込み線を含まない回路パターンを形成する印刷回路基板の製造方法であって、
    基板に形成された金属層上に、露光された部分が現像によって除去されるポジティブタイプである、１次フォトレジストが塗布される段階と、
    前記金属層の少なくとも一つ以上の前記ボールパッド及び前記ボンディングパッドが形成される領域が露出されるように前記１次フォトレジストを除去する段階と、
    前記ボールパッド及び前記ボンディングパッドが形成される前記露出された金属層にめっき層が形成される段階と、
    前記めっき層に前記１次フォトレジストより感度の低い２次フォトレジストが塗布される段階と、
    前記１次フォトレジストと前記２次フォトレジストに前記１次フォトレジストのみ反応する予め指定された光を照射して、現像して前記１次フォトレジスト部分のみ除去されて、前記金属層から形成される前記回路パターン以外の部分が露出される段階と、
    前記露出された金属層が除去されることによって前記回路パターンが形成される段階と、
    前記１次フォトレジストと前記２次フォトレジストとを剥離して除去する段階と、が含まれることを特徴とする印刷回路基板の製造方法。
  2. 前記回路パターンの保護のためにフォトソルダレジストが塗布される段階と、少なくとも一つ以上の前記ボールパッド及び前記ボンディングパッドが形成されるために少なくとも一つ以上の前記ボールパッド及び前記ボンディングパッド形成領域が前記フォトソルダレジストから露出される段階がさらに含まれることを特徴とする請求項１に記載の印刷回路基板の製造方法。
  3. 前記めっき層は、金メッキであることを特徴とする請求項１に記載の印刷回路基板の製造方法。
  4. 前記回路パターン上に保護層が塗布される段階が含まれることを特徴とする請求項１に記載の印刷回路基板の製造方法。
  5. 前記金属層を通して少なくとも一つ以上の前記ボールパッド及び前記ボンディングパッド形成領域に十分な電力が供給されて前記めっき層が形成されることを特徴とする請求項１に記載の印刷回路基板の製造方法。
  6. 最終層の配線、ボールパッド、及び、ボンディングパッドのみからなる回路パターンを形成する印刷回路基板の製造方法であって、
    基板に形成された金属層上に、露光された部分が現像によって除去されるポジティブタイプである、１次フォトレジストが塗布される段階と、
    前記金属層の少なくとも一つ以上の前記ボールパッド及び前記ボンディングパッドが形成される領域が露出されるように前記１次フォトレジストを除去する段階と、
    前記ボールパッド及び前記ボンディングパッドが形成される前記露出された金属層にめっき層が形成される段階と、
    前記めっき層に前記１次フォトレジストより感度の低い２次フォトレジストが塗布される段階と、
    前記１次フォトレジストと前記２次フォトレジストに前記１次フォトレジストのみ反応する予め指定された光を照射して、現像して前記１次フォトレジスト部分のみ除去されて、前記金属層から形成される前記回路パターン以外の部分が露出される段階と、
    前記露出された金属層が除去されることによって前記回路パターンが形成される段階と、
    前記１次フォトレジストと前記２次フォトレジストとを剥離して除去する段階と、が含まれることを特徴とする印刷回路基板の製造方法。
JP2002195849A 2001-07-18 2002-07-04 めっき引込線がない印刷回路基板の製造方法 Expired - Fee Related JP4302944B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-043221 2001-07-18
KR10-2001-0043221A KR100389314B1 (ko) 2001-07-18 2001-07-18 도금인입선 없는 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
JP2003046023A JP2003046023A (ja) 2003-02-14
JP4302944B2 true JP4302944B2 (ja) 2009-07-29

Family

ID=19712262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002195849A Expired - Fee Related JP4302944B2 (ja) 2001-07-18 2002-07-04 めっき引込線がない印刷回路基板の製造方法

Country Status (5)

Country Link
US (1) US6851184B2 (ja)
JP (1) JP4302944B2 (ja)
KR (1) KR100389314B1 (ja)
CN (1) CN1202696C (ja)
TW (1) TW551004B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
CN1901181B (zh) 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP3977299B2 (ja) * 2002-09-18 2007-09-19 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
KR100548612B1 (ko) * 2003-09-29 2006-01-31 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
KR20050050849A (ko) * 2003-11-26 2005-06-01 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 제조 방법
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
FR2871335A1 (fr) * 2004-06-02 2005-12-09 Possehl Electronic France Sa S Procede de depot selectif d'un revetement galvanique sur un circuit electrique miniaturise realise par gravure chimique
KR100614388B1 (ko) * 2005-03-09 2006-08-21 삼성에스디아이 주식회사 이차 전지의 보호회로 기판과 이를 이용한 이차 전지 및 그형성 방법
KR100694668B1 (ko) * 2006-03-27 2007-03-14 삼성전기주식회사 도금 인입선 없는 패키지 기판 제조방법
KR100736636B1 (ko) * 2006-06-16 2007-07-06 삼성전기주식회사 전자소자 패키지용 인쇄회로기판 및 그 제조방법
KR100891199B1 (ko) * 2007-09-07 2009-04-02 주식회사 코리아써키트 표면처리방법을 개선한 기판 제조 방법
KR100896810B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100890760B1 (ko) * 2007-10-26 2009-03-26 삼성전기주식회사 인쇄회로기판 제조방법
CN101267713B (zh) * 2008-04-30 2011-04-06 陈国富 可节省镍、金用量的电镍、金线路板的制作方法
KR101036091B1 (ko) * 2008-11-24 2011-05-19 삼성에스디아이 주식회사 이차 전지용 회로기판 및 이를 구비하는 이차 전지
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
CN104105350B (zh) * 2013-04-02 2017-10-10 深南电路有限公司 选择性电镍金的方法及pcb板
CN107969077B (zh) * 2013-05-22 2020-02-18 三菱制纸株式会社 布线基板的制造方法
CN106034382A (zh) * 2015-03-11 2016-10-19 东洋铝株式会社 电路基板的制造方法及电路基板
KR101913821B1 (ko) * 2016-01-08 2018-11-02 주식회사 에이엠에스티 메탈 패드 구조 및 그 제조방법
US9820386B2 (en) 2016-03-18 2017-11-14 Intel Corporation Plasma etching of solder resist openings
US10443317B2 (en) * 2017-05-03 2019-10-15 Baker Huges, A Ge Company, Llc Electrical test splice for coiled tubing supported well pump

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613750Y2 (ja) * 1989-02-10 1994-04-13 オージー技研株式会社 低周波治療用導子
JPH02306690A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
JPH03225894A (ja) * 1990-01-30 1991-10-04 Toshiba Corp プリント配線板の製造方法
JPH06112631A (ja) * 1992-09-29 1994-04-22 Mitsubishi Materials Corp 高周波回路基板及びその製造方法
JP3080491B2 (ja) * 1992-11-30 2000-08-28 京セラ株式会社 配線パターン
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP2000200963A (ja) * 1999-01-07 2000-07-18 Hitachi Ltd 配線基板及びその製造方法
US6265301B1 (en) * 1999-05-12 2001-07-24 Taiwan Semiconductor Manufacturing Company Method of forming metal interconnect structures and metal via structures using photolithographic and electroplating or electro-less plating procedures
US6383401B1 (en) * 2000-06-30 2002-05-07 International Flex Technologies, Inc. Method of producing flex circuit with selectively plated gold

Also Published As

Publication number Publication date
TW551004B (en) 2003-09-01
US6851184B2 (en) 2005-02-08
US20030014863A1 (en) 2003-01-23
KR20030008531A (ko) 2003-01-29
KR100389314B1 (ko) 2003-06-25
CN1202696C (zh) 2005-05-18
CN1398152A (zh) 2003-02-19
JP2003046023A (ja) 2003-02-14

Similar Documents

Publication Publication Date Title
JP4302944B2 (ja) めっき引込線がない印刷回路基板の製造方法
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
US6852625B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US20040150080A1 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
KR100896810B1 (ko) 인쇄회로기판 및 그 제조방법
JP2002198464A (ja) 半導体チップを基板上に実装する方法、および基板上に実装するのに適した半導体装置
US8043514B2 (en) Method of manufacturing a wiring board by utilizing electro plating
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP3606769B2 (ja) 半導体装置
JP3538029B2 (ja) 半導体装置の製造方法
JP2000100859A (ja) 半導体装置及びその製造方法
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JPH11274155A (ja) 半導体装置
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JP3383597B2 (ja) 半導体装置の製造方法
JP4014125B2 (ja) リードフレーム
JP2869590B2 (ja) 回路部品搭載用中間基板及びその製造法
JP3923651B2 (ja) テープキャリアパッケージの製造方法
JP4137295B2 (ja) Ｃｓｐ用テープキャリアの製造方法
JPH11330301A (ja) 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法
KR100266700B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH1126625A (ja) 半導体装置用基板及びその製造方法
KR20060035854A (ko) 솔더도금법에 의한 무도금 패턴을 갖는 반도체 패키지용인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees