KR101913821B1 - 메탈 패드 구조 및 그 제조방법 - Google Patents

메탈 패드 구조 및 그 제조방법 Download PDF

Info

Publication number
KR101913821B1
KR101913821B1 KR1020160002551A KR20160002551A KR101913821B1 KR 101913821 B1 KR101913821 B1 KR 101913821B1 KR 1020160002551 A KR1020160002551 A KR 1020160002551A KR 20160002551 A KR20160002551 A KR 20160002551A KR 101913821 B1 KR101913821 B1 KR 101913821B1
Authority
KR
South Korea
Prior art keywords
pad
circuit board
layer
pads
metal pad
Prior art date
Application number
KR1020160002551A
Other languages
English (en)
Other versions
KR20170083671A (ko
Inventor
송병창
김동일
김상훈
오태승
Original Assignee
주식회사 에이엠에스티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이엠에스티 filed Critical 주식회사 에이엠에스티
Priority to KR1020160002551A priority Critical patent/KR101913821B1/ko
Publication of KR20170083671A publication Critical patent/KR20170083671A/ko
Application granted granted Critical
Publication of KR101913821B1 publication Critical patent/KR101913821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 회로기판 상부에 형성되어 상기 회로기판 내의 전자회로와 전기적으로 연결되는 메탈 패드 구조로서, 상기 회로기판 상부에 형성되는 제1 패드, 상기 제1 패드 상부에 형성되는 복수의 제2 패드, 상기 제1 패드 상부 및 상기 복수의 제2 패드 사이 공간을 채우는 절연층을 포함하는 것을 특징으로 한다. 본 발명에 따르면, 제1 패드 상부에 복수의 제2 패드를 형성하고 제1 패드 상부 및 복수의 제2 패드 사이 공간을 절연층으로 채움으로써, 메탈 패드 구조의 결합력이 강화되어 후속 공정 등에서 박리가 발생하지 않는 효과가 있다.

Description

메탈 패드 구조 및 그 제조방법 {METAL PAD STRUCTURE AND FABRICATION METHOD OF THE SAME}
본 발명은 메탈 패드 구조 및 그 제조방법에 관한 것으로서, 보다 구체적으로는 결합력이 강화된 메탈 패드 구조 및 그 제조방법에 관한 것이다.
내부에 전자회로가 형성되어 있는 전자 소자(Electronic Device), 인쇄회로기판(PCB: Printed Circuit Board) 등은 내부 전자회로와 외부와의 전기적 연결을 위한 메탈 패드를 포함한다. 메탈 패드는 와이어 본딩(wire bonding) 또는 플립칩(flip chip) 방식 등에 의해 외부의 리드프레임이나 다른 회로기판과 연결되며, 이를 위해 메탈 패드에는 와이어(wire)나 솔더볼이 부착된다. 또한, 반도체 소자의 전기적 특성을 검사하기 위한 프로브 카드(probe card)와 같이 메탈 패드에 프로브와 같은 구조물이 부착되는 경우도 있다.
도 1은 종래의 메탈 패드 구조를 도시한 것이다. 도 1(a)는 회로기판(10) 상에 전기절연층인 패시베이션층(passivation layer)(11)이 형성되고 그 상부에 메탈 패드(20)가 형성된 구조이고, 도 1(b)는 메탈 패드(20)의 결합력을 향상시켜 회로기판(10)으로부터 박리되는 것을 막기 위해 패시베이션층(11)이 메탈 패드(20)의 가장자리 부분을 덮도록 형성된 구조이다. 여기서 회로기판(10)은 내부에 전자회로를 포함하는 기판이며, 메탈 패드(20)는 보통 패시베이션층(11)에 형성된 비아홀(via hole)(미도시)을 통해 회로기판(10)에 포함된 전자회로와 전기적으로 연결된다. 경우에 따라서는 패시베이션층(11) 없이 기판(10) 상에 메탈 패드(20)가 직접 형성될 수도 있다.
그런데 도 1(b)의 메탈 패드 구조도 결합력이 충분하지 않은 문제가 있다. 즉, 메탈 패드(20) 상에 와이어, 솔더볼, 프로브와 같은 구조물을 부착하는 과정에서 가해지는 열 충격에 의해 메탈 패드(20)와 패시베이션층(11)의 결합력이 약화되고, 심한 경우에는 메탈 패드(20)가 박리될 수 있다. 또한, 메탈 패드(20) 상에 와이어, 솔더볼, 프로브와 같은 구조물을 부착한 이후에 재작업(rework) 또는 구조물 수리 등을 위해 메탈 패드(20)로부터 구조물을 분리하는 경우가 있는데, 메탈 패드(20)의 결합력이 약한 경우 이 과정에서 메탈 패드(20)의 박리가 발생할 수 있다. 도 2는 도 1(b)와 같은 구조의 메탈 패드(20)에 프로브를 솔더링(soldering)으로 부착하였다가 분리한 경우 메탈 패드의 박리 여부를 관찰한 결과로, 도 2(a)는 프로브를 일부 메탈 패드에 부착한 상태, 도 2(b)는 부착하였던 프로브를 분리한 상태의 사진이다. 도 2(b)와 같이 프로브를 부착하였다가 분리한 위치에는 메탈 패드가 박리되어 남아있지 않은 것을 알 수 있다.
따라서, 후속 공정에서 박리되지 않도록 결합력이 강화된 새로운 메탈 패드 구조의 개발이 요구된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 결합력이 강화된 메탈 패드 구조 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 메탈 패드 구조는, 회로기판 상부에 형성되어 상기 회로기판 내의 전자회로와 전기적으로 연결되는 메탈 패드 구조로서, 상기 회로기판 상부에 형성되는 제1 패드, 상기 제1 패드 상부에 형성되는 복수의 제2 패드, 상기 제1 패드 상부 및 상기 복수의 제2 패드 사이 공간을 채우는 절연층을 포함하는 것을 특징으로 한다. 여기서 상기 절연층은 에폭시일 수 있다.
이때, 상기 회로기판 상부에는 패시베이션층이 형성되고, 상기 제1 패드는 상기 패시베이션층 상부에 형성되어, 상기 패시베이션층에 형성된 비아홀을 통해 상기 회로기판 내의 전자회로와 전기적으로 연결되는 것일 수 있다.
또한, 상기 제1 패드와 상기 제2 패드 사이에는 접착층이 형성될 수 있고, 상기 제2 패드 상부 표면에는 표면 산화 방지 또는 본딩 용이성 향상을 위해 도전층이 형성될 수 있으며, 상기 제1 패드 하부에는 제1 패드 성장을 위한 씨드층이 형성될 수 있다.
본 발명의 다른 측면에 따른 메탈 패드 구조 제조방법은, 회로기판 상부에 형성되어 상기 회로기판 내의 전자회로와 전기적으로 연결되는 메탈 패드 구조를 제조하는 방법으로서, (a) 회로기판 상부에 제1 패드를 형성하는 단계, (b) 상기 제1 패드 상부에 복수의 제2 패드를 형성하는 단계 및 (c) 상기 제1 패드 상부 및 상기 복수의 제2 패드 사이 공간을 채우는 절연층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 (a) 단계는, (a-1) 상기 회로기판 상부에 씨드층을 형성하는 단계, (a-2) 상기 씨드층 상부에 포토레지스트 막을 도포한 후 상기 제1 패드가 형성될 위치의 포토레지스트 막을 제거하여 상기 씨드층을 노출시키는 단계, (a-3) 상기 노출된 씨드층 상부에 상기 제1 패드를 성장시키는 단계 및 (a-4) 상기 포토레지스트 막을 제거하는 단계를 포함할 수 있다.
또한, 상기 (b) 단계는, (b-1) 상기 제1 패드 상부에 포토레지스트 막을 도포한 후 상기 제2 패드가 형성될 위치의 포토레지스트 막을 제거하여 상기 제1 패드를 노출시키는 단계, (b-2) 상기 노출된 제1 패드 상부에 제2 패드를 성장시키는 단계, 및 (b-3) 상기 포토레지스트 막을 제거하는 단계를 포함할 수 있다. 이때, 상기 (b-2) 단계 이전에 상기 노출된 제1 패드 상부에 접착층을 성장시키는 단계를 더 포함할 수 있고, 상기 (b-3) 단계 이후에 (b-4) 노출된 씨드층을 제거하는 단계를 더 포함할 수 있다.
또한 상기 (c) 단계는, (c-1) 절연층을 도포하는 단계, (c-2) 상기 제2 패드의 상부 표면이 노출되도록 상기 절연층을 연마하는 단계를 포함할 수 있다. 이때, 상기 (c-2) 단계 이후에, (c-3) 상기 노출된 제2 패드 상부 표면에 도전층을 형성하는 단계를 더 포함할 수 있다.
본 발명에 의하면, 제1 패드 상부에 복수의 제2 패드를 형성하고 상기 제1 패드 상부 및 상기 복수의 제2 패드 사이 공간을 절연층으로 채움으로써, 종래 기술 대비 결합력이 강화된 메탈 패드 구조를 제공할 수 있는 효과가 있다.
도 1은 종래기술에 따른 메탈 패드 구조의 단면도이다.
도 2는 종래기술에 따른 메탈 패드의 결합력을 시험한 결과로, (a)는 일부 메탈 패드에 프로브를 부착한 사진, (b)는 부착하였던 프로브를 분리한 후의 사진이다.
도 3은 본 발명의 일 실시예에 따른 메탈 패드 구조의 단면도이다.
도 4는 제1 패드 형성방법을 설명하는 도면이다.
도 5는 복수의 제2 패드 형성방법을 설명하는 도면이다.
도 6은 제1 패드 상부 및 복수의 제2 패드 사이 공간에 절연층을 채우는 방법을 설명하는 도면이다.
도 7은 본 발명에 따른 다양한 설계의 메탈 패드 구조 사진이다.
도 8은 본 발명에 따른 메탈 패드 구조의 결합력을 결과로, (a)는 일부 메탈 패드에 프로브를 부착한 사진, (b)는 부착하였던 프로브를 분리한 후의 사진이다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하지만, 본 발명이 실시예들에 의해 한정되거나 제한되는 것은 아니다.
본 발명의 다양한 실시예들을 설명함에 있어, 대응되는 구성요소에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하여 설명하도록 한다. 본 발명의 실시예를 설명하기 위하여 참조하는 도면에서 구성요소의 크기나 선의 두께 등은 이해의 편의상 과장되게 표현되어 있을 수 있다. 또한, 본 발명에서 '상부', '하부'라는 표현은 상대적인 위치를 나타내는 표현일 뿐 중간에 다른 구성의 존재를 배제하는 것은 아니다.
본 발명은 회로기판에 형성되는 메탈 패드 구조에 관한 것으로, 여기서 회로기판은 반도체 칩, 디스플레이 소자, 인쇄회로기판, 각종 전자부품 등 전자회로가 포함된 물건을 포괄하는 넓은 의미로 이해되어야 하며, 특정 종류의 기판으로 한정되지 않는다. 회로기판에 포함된 전자회로는 단층 회로 또는 다층 회로일 수 있으며, 메탈 패드가 전기적으로 연결되기 위한 금속 배선이 외부에 노출되어 있는 기판일 수 있다.
본 발명은 메탈 패드를 제1 패드와 제2 패드로 구성하되, 제1 패드 상부에 복수의 제2 패드를 형성하고 제1 패드 상부 및 복수의 제2 패드들 사이 공간을 절연층으로 채움으로써, 메탈 패드의 결합력을 강화시키는 것을 특징으로 하는 것이다. 이하 도 3을 참조하여 본 발명의 일 실시예에 따른 메탈 패드 구조를 설명한다.
도 3과 같이 본 발명의 일 실시예에 따른 메탈 패드 구조는, 제1 패드(40), 상기 제1 패드(40) 상부에 형성된 복수의 제2 패드(60), 상기 제1 패드(40) 상부 및 상기 복수의 제2 패드(60) 사이 공간을 채우는 절연층(70)을 포함하여 구성된다.
제1 패드(40)는 회로기판(10)에 포함된 전자회로에 전기적으로 연결되도록 회로기판(10) 상부에 형성되며, 도면과 같이 회로기판(10)과의 사이에 패시베이션층(11)이 형성되어 있을 수 있다. 패시베이션층(11)이 형성되는 경우, 패시베이션층(11)에는 회로기판(10)의 전자회로와 제1 패드(40)를 전기적으로 연결하기 위한 비아홀(via hole)이 형성되어 있을 수 있다. 제1 패드(40)는 니켈(Ni) 또는 니켈-코발트(Ni-Co) 합금으로 이루어질 수 있으며, 제1 패드(40) 하부에는 제1 패드(40)를 도금법으로 성장시키기 위한 씨드층(seed layer)(30)이 형성될 수 있다. 씨드층(30)은 구리(Cu) 또는 구리-크롬(Cu-Cr) 합금층일 수 있다.
제1 패드(40)의 상부에는 복수의 제2 패드(60)가 형성된다. 제2 패드(60)는 제1 패드(40)의 상부에 복수 개 형성되면 족하고, 그 개수나 크기, 배치(arrangement) 등은 한정되지 않는다. 제2 패드(60)는 제1 패드(40)와 동일한 재질일 수 있으며, 예를 들어 니켈(Ni) 또는 니켈-코발트(Ni-Co) 합금으로 이루어질 수 있다. 제2 패드(60)와 제1 패드(40) 사이에는 접착력 향상을 위한 접착층(50)이 형성될 수 있고, 여기서 접착층(50)은 금(Au) 층일 수 있다.
제1 패드(40)의 상부 및 복수의 제2 패드(60) 사이 공간을 채우도록 절연층(70)이 형성된다. 절연층(70)은 도 3과 같이 제2 패드(60) 상부 표면만을 노출시키고 제1 패드(40) 전체 표면 및 제2 패드(60) 측면을 모두 감싸도록 형성될 수 있다. 절연층(70)은 제1 패드(40) 및 제2 패드(60)가 패시베이션층(11)에 강하게 결합될 수 있도록 에폭시(epoxy) 재질을 사용할 수 있다.
노출된 제2 패드(60)의 상부 표면에는 표면 산화 방지 또는 와이어, 솔더볼, 프로브 등의 구조물과의 본딩 용이성 향상을 위해 도전층(80)이 형성될 수 있으며, 도전층(80)은 금(Au)층일 수 있다.
도 3에서 접착층(50) 및 도전층(80)은 제2 패드(60) 각각의 하부 및 상부에만 선택적으로 형성되어 있는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 즉, 복수의 제2 패드(60)가 하나의 접착층(50)을 공유할 수도 있고, 복수의 제2 패드(60)가 하나의 도전층(80)을 공유하도록 구성될 수도 있다.
이러한 구성의 메탈 패드 구조에 의하면, 제1 패드(40) 상부에 복수의 제2 패드(60)를 기둥 형태로 형성하고, 외부와의 전기적 연결을 위한 제2 패드(60) 상부 표면을 제외하고 제1 패드(40) 상부 및 복수의 제2 패드(60) 사이 공간이 에폭시와 같은 절연층(70)으로 채워짐으로써, 메탈 패드의 결합력이 크게 개선되는 효과가 있다.
도 4 내지 도 6을 참조하여 도 3의 메탈 패드 구조 제조방법을 설명한다. 도 4는 제1 패드(40)를 형성하는 방법, 도 5는 제1 패드(40) 상부에 복수의 제2 패드(60)를 형성하는 방법, 도 6은 제1 패드(40) 상부 및 복수의 제2 패드(60) 사이 공간에 절연층을 채우는 방법을 설명하는 도면이다. 도 4내지 도 6에서는 회로기판(10) 상에 패시베이션층(11)이 형성된 상태에서 메탈 패드 구조를 형성하는 경우를 도시하나, 패시베이션층(11)은 생략될 수 있다.
먼저 도 4를 참조하면, 패시베이션층(11) 상에 씨드층(30)을 형성한다(도 4a). 씨드층(30) 위에 포토레지스트막(PR: Photo-resist)을 형성한 후, 노광 공정을 통해 제1 패드(40)가 형성될 부분의 포토레지스트막(PR)이 제거된 패턴을 형성한다(도 4b). 도 4(c)는 제1 패드(40) 성장 단계로, 포토레지스트막(PR)이 제거되어 노출된 씨드층(30) 위에 제1 패드(40)를 성장시킨다. 제1 패드(40)는 니켈(Ni) 또는 니켈-코발트(Ni-Co) 합금 재질일 수 있고, 도금 공정을 통해 성장시키는 경우 도면과 같이 노출된 씨드층(30) 상부에만 선택적으로 성장시킬 수 있다. 소정 두께로 제1 패드(40)를 성장시킨 후에는 포토레지스트막(PR)을 제거한다(도 4d).
그 다음은 제2 패드(60) 형성 단계로, 먼저 포토레지스트막(PR)을 형성한 후 노광 공정을 통해 제2 패드(60)가 형성될 부분의 포토레지스트막(PR)이 제거된 패턴을 형성한다(도 5a). 그 다음 포토레지스트막(PR)이 제거되어 노출된 제1 패드(40) 위에 접착층(50) 및 제2 패드(60)를 순차적으로 성장시킨다(도 5b). 접착층(50)은 금(Au) 도금층일 수 있으며, 제2 패드(60)는 제1 패드(40)와 동일한 재질, 예를 들어 니켈(Ni) 또는 니켈-코발트(Ni-Co) 합금 재질일 수 있다. 접착층(50) 및 제2 패드(60)는 도금 공정을 통해 성장시킬 수 있고, 이 경우 도면과 같이 노출된 제1 패드(40) 상부에만 선택적으로 성장시킬 수 있다. 소정 두께로 제2 패드(60)를 성장시킨 후에는 포토레지스트막(PR)을 제거하고(도 5c), 노출된 씨드층(30)을 제거한다(도 5d). 씨드층(30) 제거는 습식 식각(wet etching) 공정으로 진행할 수 있다.
그 다음은 절연층(70) 형성 단계로, 도 6(a)와 같이 제1 패드(40) 및 제2 패드(60)를 모두 덮도록 절연층(70)을 도포한다. 절연층(70)은 에폭시일 수 있다. 절연층(70)의 표면은 연마하여 제2 패드(60) 상부 표면이 노출되도록 하며(도 6b), 노출된 제2 패드(60) 상부 표면에는 표면 산화 방지 또는 본딩 용이성 향상을 위해 도전층(80)을 형성한다. 도전층(80)은 금(Au) 층일 수 있고, 도금 공정으로 형성할 경우 도면과 같이 노출된 제2 패드(60) 상부 표면에만 선택적으로 형성시킬 수 있다. 절연층(70)의 도포 두께를 조절하여 제2 패드(60) 상부 표면을 덮지 않도록 도포함으로써, 절연층(70) 연마 단계는 생략할 수 있다.
이상 설명한 제조방법은 일례일 뿐이며, 본 발명에 따른 메탈 패드 구조는 다양한 방법으로 제조될 수 있다. 예를 들어 도 4에서는 포토레지스트막(PR) 패턴을 형성한 후 제1 패드(40)를 도금 공정 등을 통해 성장시키는 것으로 설명하였으나, 포토레지스트막 패턴 없이 제1 패드 물질을 스퍼터링 등의 방법으로 증착한 후 노광 및 식각 공정을 통해 제1 패드(40)를 형성하는 것도 가능하다. 이 경우 제1 패드(40) 하부에 씨드층(30)은 생략할 수 있다. 또한, 접착층(50)이나 도전층(80)은 도면과는 달리 복수의 제2 패드(60)가 하나의 접착층(50) 또는 도전층(80)을 공유하도록 형성될 수 있고, 생략하는 것도 가능하다. 예를 들어 도 4(c) 단계에서 제1 패드(40) 상부에 접착층(50)까지 형성하고 도 5(b)에서 접착층(50) 형성 없이 제2 패드(60)만 성장시킬 경우, 복수의 제2 패드(60)가 하나의 접착층(50)을 공유하도록 형성할 수 있다.
또한 각 공정의 순서는 적절히 변경할 수 있다. 예를 들어 도 5(d)에서는 제2 패드(60) 형성 후 노출된 씨드층(30)을 제거하는 것으로 설명하였으나, 도 4(d)의 제1 패드(40) 형성 후에 노출된 씨드층(30)을 제거하는 것도 가능하다.
본 발명에서 제2 패드(60)의 개수나 크기, 모양, 배치 등은 다양하게 설계할 수 있으며, 도 7은 몇 가지 예를 나타낸다. 도 7은 본 발명에 따라 메탈 패드 구조를 제조한 후 상부에서 촬영한 이미지로, 도 7(a)는 하나의 제1 패드(40) 상부에 각 3개의 제2 패드(60)가 형성된 예이고, 도 7(b)는 각 2개의 제2 패드(60), 도 7(c)는 각 4개의 제2 패드(60)가 형성된 예이다. 제1 패드(40)의 상부 및 복수의 제2 패드(60) 사이 공간은 절연층으로 채워져 있다. 도 7은 제1 패드(40)를 길쭉한 형태로 형성하여 복수의 제2 패드(60)들이 일 방향으로 배열되어 있으나, 제1 패드(40)의 형태에 따라서는 복수의 제2 패드(60)들이 가로, 세로 방향으로 배열될 수 있다.
노출된 제2 패드(60) 상부 표면에는 와이어, 솔더볼, 프로브 등의 구조물이 부착될 수 있으며, 이러한 구조물 부착에는 레이저 솔더링(laser soldering) 등의 방법이 사용될 수 있다. 프로브를 부착하는 경우를 예로 들어 설명하면, 노출된 제2 패드(60) 상부 표면에 솔더볼(미도시)을 위치시킨 후 레이저로 가열하면서 프로브를 부착시킬 수 있다. 이때, 제2 패드(60)의 면적에 따라 하나의 제2 패드(60) 표면에 위치시키는 솔더볼의 개수는 조절될 수 있다. 즉, 도 7(a)나 도 7(c)와 같은 설계에서는 하나의 제2 패드(60) 당 하나의 솔더볼을 위치시킬 수 있고, 도 7(b)와 같은 설계에서는 하나의 제2 패드(60) 당 두 개의 솔더볼을 위치시킬 수 있다.
도 8은 도 7(b)의 설계에 따라 제조된 본 발명에 따른 메탈 패드 구조의 결합력을 테스트한 결과로, 도 8(a)는 각 제2 패드(60) 당 두 개의 솔더볼을 위치시킨 후 레이저 솔더링으로 프로브를 부착한 상태의 사진, 도 8(b)는 부착된 프로브를 분리시킨 후의 사진이다. 도 8(b) 사진에서 확인되는 것처럼 프로브를 분리시킨 후에도 메탈 패드 구조는 박리되지 않고 그대로 남아있다. 이는 본 발명에 따른 메탈 패드 구조의 결합력이 종래기술 대비 개선되었음을 보여주는 것이다.
절연층(70)이 이러한 결합력 향상에 미치는 영향을 확인하기 위해, 절연층(70)을 형성한 본 발명에 따른 샘플들과, 제1 패드(40) 및 제 2 패드(60)까지만 형성하고 절연층(70)을 형성하지 않은 비교샘플들을 제작한 후, 프로브 부착 후 분리 시험을 실시하였다(절연층으로는 에폭시 사용). 각 샘플당 5개씩 프로브 부착 및 분리 시험을 하였으며, 프로브 분리 후 메탈 패드 구조가 박리되었는지를 확인하였다. 그 결과를 [표 1]에 나타내었다. 표에 기재된 수치는 프로브 분리 시점에서 가해진 힘으로, 단위는 그램(g)이다.
[표 1]
Figure 112016002126383-pat00001
[표 1]에서 확인되는 것처럼, 절연층(70)을 형성한 샘플들은 모두 메탈 패드의 박리가 발생하지 않았으나, 절연층(70)을 형성하지 않은 비교 샘플들의 경우 대부분 메탈 패드의 박리가 발생하였다. 따라서 제1 패드(40) 상부 및 복수의 제2 패드(60) 사이를 채우는 절연층(70)의 역할이 매우 중요하다는 것을 알 수 있다.
이상 한정된 실시예 및 도면을 참조하여 설명하였으나, 본 발명의 기술사상의 범위 내에서 다양한 변형 실시가 가능하다는 점은 통상의 기술자에게 자명할 것이다. 본 발명에 따른 메탈 패드 구조는 실시예에서 설명된 구성요소들로만 이루어지는 것으로 한정되는 것이 아니며, 다른 구성요소들을 부가적으로 포함할 수 있다. 예를 들어, 회로기판 또는 패시베이션층과 제1 패드 사이에는 씨드층 외에도 확산방지막, 컨택층 등 다른 층들이 더 포함될 수 있다. 따라서, 본 발명의 보호범위는 특허청구범위의 기재 및 그 균등 범위에 의해 정해져야 한다.
10: 회로기판
11: 패시베이션층
30: 씨드층
40: 제1 패드
50: 접착층
60: 제2 패드
70: 절연층
80: 도전층

Claims (13)

  1. 회로기판 상부에 형성되어 상기 회로기판 내의 전자회로를 외부와 전기적으로 연결하기 위한 메탈 패드 구조로서,
    상기 회로기판 상부에 형성되어 상기 회로기판의 전자회로와 전기적으로 연결되는 제1 패드;
    상기 제1 패드 상부에 형성되는 복수의 제2 패드;
    상기 제1 패드 상부 및 상기 복수의 제2 패드 사이 공간을 채우는 절연층;
    을 포함하는 것을 특징으로 하는 메탈 패드 구조.
  2. 제 1항에 있어서,
    상기 회로기판 상부에는 패시베이션층이 형성되고,
    상기 제1 패드는 상기 패시베이션층 상부에 형성되어, 상기 패시베이션층에 형성된 비아홀을 통해 상기 회로기판 내의 전자회로와 전기적으로 연결되는 것을 특징으로 하는 메탈 패드 구조.
  3. 제1항에 있어서,
    상기 절연층은 에폭시인 것을 특징으로 하는 메탈 패드 구조.
  4. 제1항에 있어서,
    상기 제1 패드와 상기 제2 패드 사이에는 접착층이 형성되는 것을 특징으로 하는 메탈 패드 구조.
  5. 제1항에 있어서,
    상기 제2 패드 상부 표면에는 도전층이 형성되는 것을 특징으로 하는 메탈 패드 구조.
  6. 제1항에 있어서,
    상기 제1 패드 하부에는 씨드층이 형성되는 것을 특징으로 하는 메탈 패드 구조.
  7. 회로기판 상부에 형성되어 상기 회로기판 내의 전자회로를 외부와 전기적으로 연결하기 위한 메탈 패드 구조를 제조하는 방법으로서,
    (a) 회로기판 상부에 상기 회로기판의 전자회로와 전기적으로 연결되는 제1 패드를 형성하는 단계;
    (b) 상기 제1 패드 상부에 복수의 제2 패드를 형성하는 단계; 및
    (c) 상기 제1 패드 상부 및 상기 복수의 제2 패드 사이 공간을 채우는 절연층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 메탈 패드 구조 제조방법.
  8. 제7항에 있어서,
    상기 (a) 단계는,
    (a-1) 상기 회로기판 상부에 씨드층을 형성하는 단계;
    (a-2) 상기 씨드층 상부에 포토레지스트 막을 도포한 후 상기 제1 패드가 형성될 위치의 포토레지스트 막을 제거하여 상기 씨드층을 노출시키는 단계;
    (a-3) 상기 노출된 씨드층 상부에 상기 제1 패드를 성장시키는 단계;
    (a-4) 상기 포토레지스트 막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 메탈 패드 구조 제조방법.
  9. 제7항에 있어서,
    상기 (b) 단계는,
    (b-1) 상기 제1 패드 상부에 포토레지스트 막을 도포한 후 상기 제2 패드가 형성될 위치의 포토레지스트 막을 제거하여 상기 제1 패드를 노출시키는 단계;
    (b-2) 상기 노출된 제1 패드 상부에 제2 패드를 성장시키는 단계;
    (b-3) 상기 포토레지스트 막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 메탈 패드 구조 제조방법.
  10. 제9항에 있어서,
    상기 (b-2) 단계 이전에, 상기 노출된 제1 패드 상부에 접착층을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 메탈 패드 구조 제조방법.
  11. 제9항에 있어서,
    상기 (b-3) 단계 이후에,
    (b-4) 노출된 씨드층을 제거하는 단계;
    를 더 포함하는 것을 특징으로 하는 메탈 패드 구조 제조방법.
  12. 제7항에 있어서,
    상기 (c) 단계는,
    (c-1) 절연층을 도포하는 단계;
    (c-2) 상기 제2 패드의 상부 표면이 노출되도록 상기 절연층을 연마하는 단계;
    를 포함하는 것을 특징으로 하는 메탈 패드 구조 제조방법.
  13. 제12항에 있어서,
    상기 (c-2) 단계 이후에,
    (c-3) 상기 노출된 제2 패드 상부 표면에 도전층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 메탈 패드 구조 제조방법.
KR1020160002551A 2016-01-08 2016-01-08 메탈 패드 구조 및 그 제조방법 KR101913821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160002551A KR101913821B1 (ko) 2016-01-08 2016-01-08 메탈 패드 구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160002551A KR101913821B1 (ko) 2016-01-08 2016-01-08 메탈 패드 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170083671A KR20170083671A (ko) 2017-07-19
KR101913821B1 true KR101913821B1 (ko) 2018-11-02

Family

ID=59427494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160002551A KR101913821B1 (ko) 2016-01-08 2016-01-08 메탈 패드 구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101913821B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046023A (ja) * 2001-07-18 2003-02-14 Lg Electronics Inc めっき引込線がない印刷回路基板の製造方法
KR100780093B1 (ko) 2006-07-11 2007-11-30 주식회사 코리아써키트 도금선이 없는 인쇄회로기판의 제조방법
JP2014513438A (ja) * 2011-05-03 2014-05-29 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046023A (ja) * 2001-07-18 2003-02-14 Lg Electronics Inc めっき引込線がない印刷回路基板の製造方法
KR100780093B1 (ko) 2006-07-11 2007-11-30 주식회사 코리아써키트 도금선이 없는 인쇄회로기판의 제조방법
JP2014513438A (ja) * 2011-05-03 2014-05-29 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
KR20170083671A (ko) 2017-07-19

Similar Documents

Publication Publication Date Title
US10371717B2 (en) 3D chip testing through micro-C4 interface
CN101772995B (zh) 具有管脚接口的多层布线元件
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
KR100841499B1 (ko) 반도체 장치 및 그 제조 방법
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP2008518209A (ja) 心棒上に作成された、他の表面に移動可能な電気鋳造バネ
KR20090012242A (ko) 전자 부품을 구비한 프로브 구조
JP2006128597A (ja) チップサイズパッケージの構造、及びその形成方法
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
CN1954225A (zh) 半导体集成电路器件的制造方法
JP6189187B2 (ja) プローブカード及びプローブカードの製造方法
US7888953B2 (en) Probe card
US20090140419A1 (en) Extended plating trace in flip chip solder mask window
US9412691B2 (en) Chip carrier with dual-sided chip access and a method for testing a chip using the chip carrier
JP4446793B2 (ja) 半導体装置およびその製造方法
JP2012227210A (ja) 電子部品、電子部品の製造方法、基板
KR101913821B1 (ko) 메탈 패드 구조 및 그 제조방법
US7252514B2 (en) High density space transformer and method of fabricating same
JP2008109106A (ja) 配線基板、電子部品およびその製造方法
JP5242063B2 (ja) 配線基板の製造方法
KR20120026380A (ko) 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지 및 그 제조방법
US20080142252A1 (en) Solid via with a contact pad for mating with an interposer of an ATE tester
JP5414158B2 (ja) コンタクトプローブの製造方法
WO2010038433A1 (ja) プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right