JP2003046023A - めっき引込線がない印刷回路基板の製造方法 - Google Patents

めっき引込線がない印刷回路基板の製造方法

Info

Publication number
JP2003046023A
JP2003046023A JP2002195849A JP2002195849A JP2003046023A JP 2003046023 A JP2003046023 A JP 2003046023A JP 2002195849 A JP2002195849 A JP 2002195849A JP 2002195849 A JP2002195849 A JP 2002195849A JP 2003046023 A JP2003046023 A JP 2003046023A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
photoresist
metal layer
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002195849A
Other languages
English (en)
Other versions
JP4302944B2 (ja
Inventor
Sun Gue Lee
スン グエ リー
Yong-Il Kim
ヨン−イル キム
Yong Soon Jang
ヨン ソーン ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2003046023A publication Critical patent/JP2003046023A/ja
Application granted granted Critical
Publication of JP4302944B2 publication Critical patent/JP4302944B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 本発明は、印刷回路基板の機能と関係がない
部分を除去して印刷回路基板の性能を極大化して、印刷
回路基板に形成される回路パターンの密集度を高め、こ
れを用いて形成される製品の信頼性を高める印刷回路基
板の製造方法を提供することを目的とする。 【解決手段】 基板２０の表面に形成された金属層３０
中ボールパッド６２及び／またはボンディングパッド６
３が形成される部分のみ露出される段階と、露出された
金属層３０に金メッキ層６０が形成される段階と、金属
層３０が選択的に除去されて基板上に回路パターン３２
が形成される段階とが含まれる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は印刷回路基板に係
り、さらに詳細にはワイヤボンディングやソルダボール
ボンディングの接着力を高めるための金メッキを遂行す
る際に電源を供給するタイバーを形成しなくても良いの
で回路パターンの密集度を高めることができる印刷回路
基板の製造方法に関する。
【０００２】
【従来の技術】図１１には従来技術による印刷回路基板
の表面が図示されている。ここで、印刷回路基板１中実
際に一つの製品に用いられる部分は点線で表示された製
品部１′である。
【０００３】前記印刷回路基板１の中央にはチップ装着
部２が具備される。前記チップ装着部２には半導体素子
であるチップ（図示せず）が搭載される。前記チップ装
着部２の縁を囲むワイヤボンディングパッド３が形成さ
れる。前記ワイヤボンディングパッド３は前記チップと
印刷回路基板１の回路を電気的に連結するワイヤ（図示
せず）がボンディングされる部分である。このようなワ
イヤボンディングパッド３は印刷回路基板１の表面に露
出されるように形成されて、その表面にはワイヤとのボ
ンディング力を高めるために金メッキをする。前記ワイ
ヤボンディングパッド３は印刷回路基板１に形成された
回路パターン（図示せず）と電気的に連結される。
【０００４】そして前記印刷回路基板１の表面には多数
個のボールパッド４が形成される。前記ボールパッド４
は印刷回路基板１と外部基板との連結のためのソルダボ
ール（図示せず）が付着される部分でここにもやはり附
着力を高めるために金メッキをする。このようなボール
パッド４は印刷回路基板１に形成された回路パターン
（図示せず）と電気的に連結されて実質的に前記ワイヤ
ボンディングパッド３とも連結される。
【０００５】前記ワイヤボンディングパッド３とボール
パッド４の表面に金メッキを実行するためには前記ワイ
ヤボンディングパッド３とボールパッド４に電源を供給
しなければならない。したがって前記製品部１′の外郭
には電源が供給される主引込線６がその面積が広く回路
パターンの形態で形成される。
【０００６】一方、前記各々のワイヤボンディングパッ
ド３とボールパッド４には前記主引込線とは大きさが小
さい副引込線５が各々連結される。前記副引込線５は各
々のワイヤボンディングパッド３とボールパッド４に金
メッキをするための電源を供給するものである。前記副
引込線５は図面で一部のワイヤボンディングパッド３及
びボールパッド４とのみ連結されるように図示されてい
るが、実際にはすべてのワイヤボンディングパッド３及
びボールパッド４に各々一つずつ形成される。前記副引
込線５は再び印刷回路基板１が製品部１′外郭を囲み形
成されている主引込線６と電気的に連結される。
【０００７】したがって前記ワイヤボンディングパッド
３とボールパッド４に金メッキをするためには前記主引
込線６に電源を供給すると、前記副引込線５を通して前
記ワイヤボンディングパッド３及びボールパッド４に電
源が伝えられるようになってその表面に金メッキが可能
になる。前記主引込線６と副引込線５は印刷回路基板１
の製造過程中に形成され、一般的に回路パターンの形態
で製造される。図面中未説明符号７は、印刷回路基板の
位置を設定するためのガイドホールである。
【０００８】しかし前記したような構成を有する従来の
印刷回路基板には次のような問題点がある。すなわち、
チップが高集積化されることによってチップと印刷回路
基板１そして印刷回路基板１と外部基板との連結のため
の多くのワイヤボンディングパッド３とボールパッド４
が必要になる。そして製品の大きさが小型化されること
によって印刷回路基板の大きさも小型が要求されてお
り、印刷回路基板１の大きさを減らすために前記ワイヤ
ボンディングパッド３とボールパッド４が稠密に配置さ
れることが要求されて、前記ワイヤボンディングパッド
３及びボールパッド４と連結される副引込線５の配置設
計も稠密して精密にしなければならない。
【０００９】このような副引込線５は、各々のワイヤボ
ンディングパッド３とボールパッド４の間をすぎるよう
に形成され、金メッキが完了されると、前記点線部分に
沿って切断して製品部１′のみ用いられる。この際実際
に用いられる製品部１′には金メッキ時に利用される以
外には何らの機能がない副引込線５が存在するようにな
る。このように残存する副引込線５はチップが高密度に
なって高周波で利用される場合、前記副引込線５にもチ
ップからの信号が流れて隣接した副引込線５と干渉を起
こすようになって製品の性能が低下するという問題があ
る。
【００１０】このような問題点を改善するために、副引
込線５を除去するエッジバック（Ｅｄｇｅ ｂａｃｋ）
技術が提示されている。これは副引込線５に金メッキレ
ジストを塗布した状態で前記ワイヤボンディングパッド
３とボールパッド４にのみ金メッキを実施して、前記金
メッキレジストを除去して副引込線５を露出させて、製
品をアルカリエッチング溶液に通過させて露出された副
引込線を除去するものである。
【００１１】しかしこの方法は、前記副引込線５を除去
するために印刷回路基板１がエッチング液を通過する
時、エッチング液が製品のワイヤボンディングパッド３
とボールパッド４が同時に除去されることを防止するた
めにワイヤボンディングパッド３とボールパッド４から
一定長さの副引込線５は除去しない。また、前記金メッ
キレジストは感光性レジストを用いるのでレジスト塗布
時に位置偏差、ソルダレジストとの密着性低下などを考
慮する時副引込線５を完全に除去できないという問題が
ある。
【００１２】他の方法でフルボディ（Ｆｕｌｌ ｂｏｄ
ｙ）金メッキ法が用いられる場合もあるが、この方法に
よると印刷回路基板１の回路パターンが損傷されて微細
な回路パターンを形成することが難しくなるという問題
がある。
【００１３】
【発明が解決しようとする課題】本発明は前記したよう
な従来技術の問題点を解決するためのものであり、印刷
回路基板の機能と関係がない部分を除去して印刷回路基
板の性能を極大化して、印刷回路基板に形成される回路
パターンの密集度を高め、したがって結局これを用いて
形成される製品の信頼性を高める印刷回路基板の製造方
法を提供することにその目的がある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に本発明による印刷回路基板の製造方法は、表面に金属
層が形成された基板に１次フォトレジストが塗布される
段階と、前記１次フォトレジストを露光して現像してボ
ールパッド及び／またはボンディングパッドが形成され
る領域の金属層が露出される段階と、ボールパッド及び
／またはボンディングパッドが形成される前記露出され
た金属層にめっき層が形成される段階と、前記めっき層
に前記１次フォトレジストより相対的に差がある量の光
量に反応する２次フォトレジストが塗布される段階と、
前記１次フォトレジストと２次フォトレジストが塗布さ
れた表面に前記１次フォトレジストのみ反応する光を照
射して現像して前記１次フォトレジスト部分のみ除去さ
れて、回路パターンが形成される部分が除外された金属
層が露出される段階と、前記露出された金属層に回路パ
ターンが形成される段階が含まれる。
【００１５】また、前記１次フォトレジストは、露光さ
れた部分が現像により除去されるポジティブタイプであ
ることを特徴とし、前記回路パターンが形成された後に
は回路パターンの保護のためにフォトソルダレジストが
塗布されてボンディングパッドとボールパッドが露出さ
れることを特徴とする。また、前記めっきは金メッキで
あって、前記２次フォトレジストは１次フォトレジスト
より多量の光に反応することを特徴とする。
【００１６】本発明の他の特徴によると、本発明は基板
の表面に形成された金属層中ボールパッド及び／または
ボンディングパッドが形成される部分のみ露出される段
階と、前記露出された金属層に金メッキ層が形成される
段階と、前記金属層が選択的に除去されて前記基板上に
回路パターンが形成される段階が含まれる。
【００１７】前記回路パターンが形成される段階は、金
メッキされた前記ボールパッド及び／またはボンディン
グパッドが形成される部分に前記１次フォトレジストよ
り相対的に多量の光に反応する２次フォトレジストが塗
布される段階と、前記１次フォトレジストが反応できる
程度の光を提供して回路パターン、ボールパッド及び／
またはボンディングパッドが形成される部分を除外した
残り部分に残存する１次フォトレジストが除去される段
階と、前記回路パターン、ボールパッド及び／またはボ
ンディングパッドが形成される部分に残っている１次及
び２次フォトレジストをレジストとして用いて露出され
た金属層が除去される段階が含まれることを特徴とす
る。
【００１８】また、前記表面に金属層が形成された基板
は、多数の層で形成されて内部の層との電気的連結のた
めのスルーホールが金属層と基板に形成されることを特
徴とする。
【００１９】
【発明の実施の形態】以下、前記したような本発明によ
る印刷回路基板の製造方法の望ましい実施形態を添付さ
れた図面を参考にして詳細に説明する。図１乃至図１０
は、本発明による印刷回路基板の製造方法の実施形態を
順次に示した平面図及び断面図である。図１乃至図１０
を参照して本発明による印刷回路基板の製造方法の実施
形態を順次に説明すると次のとおりである。参考で図１
乃至図１０には印刷回路基板が製造される過程の平面図
（ａ）と断面図（ｂ）が同時に示されている。
【００２０】まず、図１に示したように、金属層３０が
表面に形成された基板２０に１次フォトレジスト４０を
塗布する。ここで前記金属層３０と基板２０には層間を
連結するためのスルーホール（図示せず）等が形成され
た状態であって、前記基板２０が多層で形成された場合
には最上層にのみ回路パターンが形成されない状態であ
る。
【００２１】前記塗布された１次フォトレジスト４０
は、ポジティブタイプであって露光された部分が除去さ
れる特性を有する。これはボールパッド及び／またはボ
ンディングパッドが形成される部分のみを露光させて金
メッキさせて、残り部分に塗布された１次フォトレジス
ト４０は後ほど回路パターンのための過程でレジストと
して用いるためである。
【００２２】そして前記１次フォトレジスト４０上に、
図２に示したように、露光用フィルム５０を位置させ
る。前記露光用フィルム５０には金メッキがなされる領
域、すなわちボールパッドとボンディングパッドが形成
される部分に露光されるように露光ウィンドウ５２が形
成される。
【００２３】前記露光用フィルム５０の露光ウィンドウ
５２を通して前記１次フォトレジスト４０を露光して現
像する。このようにすると、前記露光ウィンドウ５２に
該当する部分の１次フォトレジスト４０は光に反応した
部分であるので除去されて金属層３０が露出される。こ
のような状態が図３に示されている。
【００２４】次に前記金属層３０に電極を連結して前記
金属層３０が露出された部分に金メッキ層６０を形成す
る。前記露出された部分に金メッキ層６０が形成された
状態が図４に示されている。この際前記金属層３０の表
面にはニッケル層が形成されて前記ニッケル層の上部に
は金層が形成されて金メッキ層６０を構成する。
【００２５】そして前記金メッキ層６０の表面にのみ２
次フォトレジスト７０をコーティングする。前記２次フ
ォトレジスト７０はポジティブタイプであって前記１次
フォトレジスト４０に比べて相対的に多量の光に露光さ
れてこそ反応するものを用いなければならない。図５に
は金メッキ層６０の表面に２次フォトレジスト７０がコ
ーティングされた状態が図示されている。
【００２６】次に前記１次フォトレジスト４０と２次フ
ォトレジスト７０上に再び露光用フィルム５０′を位置
させる。前記露光用フィルム５０′には前記基板２０上
に形成される回路パターンの形状によって露光ウィンド
ウ５２′が形成される。前記露光ウィンドウ５２′は１
次フォトレジスト４０の領域に位置する第１領域５３と
２次フォトレジスト７０の領域に位置する第２領域５４
を除外した部分に形成される。
【００２７】すなわち前記第１領域５３と第２領域５４
には光が遮蔽される。ここで、前記露光用フィルム５
０′の積層時の位置、組立て偏差が発生しても前記１次
フォトレジスト４０が露光可能なように前記第１領域５
３はその端の一部が前記第２領域５４と重畳されて形成
される。このような構成が図６に示されている。
【００２８】ここで、前記露光ウィンドウ５２′が形成
される位置は、前記実施形態以外にも異なるように形成
されることができることは本発明の技術分野に属する通
常の知識を有する者に対して自明である。そして、前記
露光用フィルム５０′を用いて露光を遂行し、光は露光
ウィンドウ５２′を通してフォトレジストに照射され
る。この際、照射される光量は前記１次フォトレジスト
４０は反応して２次フォトレジスト７０は反応しない程
度である。
【００２９】このような露光と現像過程を経ながらポジ
ティブタイプである前記１次フォトレジスト４０の特性
上露光された部分が除去されて前記２次フォトレジスト
７０は露光されなかったことによって図７に示したよう
に、露光された１次フォトレジスト４０の領域は金属層
３０が露出された状態になる。
【００３０】但し、この際前記２次フォトレジスト７０
は、露光されても照射される光量が前記２次フォトレジ
スト７０が反応されない量であるので前記２次フォトレ
ジスト７０は除去されない。したがって、除去されない
フォトレジスト領域をさらに正確に形成できるようにな
る。もちろん露光されていない露光ウィンドウ５２′領
域以外部分のフォトレジストは、除去されずに残ってい
る。したがって、第１領域５３と第２領域５４に存在す
る１次フォトレジスト４０と２次フォトレジスト７０は
除去されない。
【００３１】このような状態でエッチングを実施すると
前記１次フォトレジスト４０と２次フォトレジスト７０
が塗布されている部分はエッチング液が浸透できず金属
層３０が保存され、それ以外の露出された部分はエッチ
ング液によって金属層３０が除去される。図８にはこの
ような露出された金属層３０が除去された状態が図示さ
れている。
【００３２】そして前記１次フォトレジスト４０と２次
フォトレジスト７０を剥離して除去すると図９に示した
ように、回路パターン３２と金メッキ層６０が形成され
たボールパッド領域及びボンディングパッド領域が形成
される。ここで前記回路パターン３２は前記金属層３０
に形成されるものであり、前記金メッキされたボールパ
ッド領域及びボンディングパッド領域は前記金メッキ層
６０と同一である。
【００３３】前記のように回路パターン３２が完成され
た後にはこれら間の絶縁特性を向上させて回路パターン
３２の損傷（隣接回路パターンとの導通等）を防ぐため
にフォトソルダレジスト８０を塗布する。そして現像と
キュアリング過程を経てワイヤボンディングのためのボ
ンディングパッド６３とソルダボールボンディングのた
めのボールパッド６２が形成される。このような状態は
図１０に示されている。また、前記回路パターン上に保
護層が塗布できる。
【００３４】以下、前記したような過程で構成される本
発明実施例の印刷回路製造方法の作用を説明する。本発
明では前記ボールパッド６２及びボンディングパッド６
３表面の金メッキ層６０を基板２０の最上層に備わる回
路パターン３２の形成前に予め形成している。すなわ
ち、基板２０の最外側表面に金属層３０を形成した状態
でポジティブタイプの１次フォトレジスト４０を塗布し
て前記金属層３０中ボールパッド６２とボンディングパ
ッド６３が形成される部分のみを露光して除去する。
【００３５】このような状態で予め前記ボールパッド６
２とボンディングパッド６３が形成される部分に前記金
属層３０を電極と連結してめっき層６０を形成する。即
ち、前記金属層を通して少なくとも一つ以上のボールパ
ッド及びボンディングパッド形成領域に十分な電力が供
給されて前記めっき層が形成されるものである。
【００３６】そして前記めっき層６０には相対的に多量
の光に反応する２次フォトレジスト７０を塗布して、ま
だ残っている１次フォトレジスト４０中回路パターン３
２になる部分を除外した残り部分を露光して除去する。
この際１次フォトレジスト４０の露光のために用いる光
の量は前記２次フォトレジスト７０が反応しない程度で
ある。したがってボールパッド６２とボンディングパッ
ド６３をさらに正確に形成できるようになる。このよう
にすると前記基板２０上には回路パターン３２と前記ボ
ールパッド６２及びボンディングパッド６３を形成する
部分を除外した金属層３０は全く存在しなくなる。言い
換えれば従来の金メッキのための引込線が基板２０で完
全に除去される。
【００３７】
【発明の効果】以上で説明したような本発明による印刷
回路基板の製造方法によると、ボールパッド及び／また
はボンディングパッドの金メッキを回路パターンの形成
前に予めめっきして、回路パターンの形成時に要らない
金属層部分をすべて除去する。したがって、印刷回路基
板に不要な構造物が形成されなくなり相対的に回路パタ
ーンの密集度を高めることができ、ノイズの発生、信号
伝達の遅延などの現像を無くして印刷回路基板の性能を
高めることができる効果がある。
【図面の簡単な説明】
【図１】本発明による印刷回路基板の製造方法の実施形
態を順次に示した図で、（ａ）は平面図、（ｂ）及び断
面図である。
【図２】本発明による印刷回路基板の製造方法の実施形
態を順次に示した図で、（ａ）は平面図、（ｂ）及び断
面図である。
【図３】本発明による印刷回路基板の製造方法の実施形
態を順次に示した図で、（ａ）は平面図、（ｂ）及び断
面図である。
【図４】本発明による印刷回路基板の製造方法の実施形
態を順次に示した図で、（ａ）は平面図、（ｂ）及び断
面図である。
【図５】本発明による印刷回路基板の製造方法の実施形
態を順次に示した図で、（ａ）は平面図、（ｂ）及び断
面図である。
【図６】本発明による印刷回路基板の製造方法の実施形
態を順次に示した図で、（ａ）は平面図、（ｂ）及び断
面図である。
【図７】本発明による印刷回路基板の製造方法の実施形
態を順次に示した図で、（ａ）は平面図、（ｂ）及び断
面図である。
【図８】本発明による印刷回路基板の製造方法の実施形
態を順次に示した図で、（ａ）は平面図、（ｂ）及び断
面図である。
【図９】本発明による印刷回路基板の製造方法の実施形
態を順次に示した図で、（ａ）は平面図、（ｂ）及び断
面図である。
【図１０】本発明による印刷回路基板の製造方法の実施
形態を順次に示した図で、（ａ）は平面図、（ｂ）及び
断面図である。
【図１１】従来技術による印刷回路基板の表面構成を示
した平面図。
【符号の説明】
２０…基板 ３０…金属層 ３２…回路パターン ４０…１次フォトレジスト ５０、５０′…露光用フィルム ５２、５２′…露光ウィンドウ ６０…金メッキ層 ６２…ボールパッド ６３…ボンディングパッド ７０…２次フォトレジスト ８０…フォトソルダレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム ヨン−イル 大韓民国，インチョン−シ，ジュン−グ, サ−ドン 18−37 (72)発明者 ジャン ヨン ソーン 大韓民国，ギョンギ−ド，オサン−シ，ガ ス−ドン 379 Ｆターム(参考） 5E339 BC01 BE13 CC01 CD01 CE11 CE12 CF16 CF17 CG01 DD02 GG10

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板に形成された金属層上に１次フォト
    レジストが塗布される段階と、 前記金属層の少なくとも一つ以上のボールパッド及びボ
    ンディングパッドが形成される領域が露出されるように
    前記１次フォトレジストを除去する段階と、 ボールパッド及びボンディングパッドが形成される前記
    露出された金属層にめっき層が形成される段階と、 前記めっき層に前記１次フォトレジストより相対的に差
    がある量の光量に反応する２次フォトレジストが塗布さ
    れる段階と、 前記１次フォトレジストと２次フォトレジストに前記１
    次フォトレジストのみ反応する予め指定された光を照射
    して、現像して前記１次フォトレジスト部分のみ除去さ
    れて、回路パターンが形成される部分が除外された金属
    層が露出される段階と、 前記露出された金属層が除去されることによって回路パ
    ターンが形成される段階が含まれることを特徴とする印
    刷回路基板の製造方法。
  2. 【請求項２】 前記１次フォトレジストは、露光された
    部分が現像によって除去されるポジティブタイプである
    ことを特徴とする請求項１に記載の印刷回路基板の製造
    方法。
  3. 【請求項３】 前記回路パターンの保護のためにフォト
    ソルダレジストが塗布される段階と、少なくとも一つ以
    上のボールパッド及びボンディングパッドが形成される
    ために少なくとも一つ以上のボールパッド及びボンディ
    ングパッド形成領域が露出される段階がさらに含まれる
    ことを特徴とする請求項１に記載の印刷回路基板の製造
    方法。
  4. 【請求項４】 前記めっきは、金メッキであることを特
    徴とする請求項１に記載の印刷回路基板の製造方法。
  5. 【請求項５】 前記２次フォトレジストは、１次フォト
    レジストより多量の光に反応することを特徴とする請求
    項１に記載の印刷回路基板の製造方法。
  6. 【請求項６】 前記回路パターン上に保護層が塗布され
    る段階が含まれることを特徴とする請求項１に記載の印
    刷回路基板の製造方法。
  7. 【請求項７】 前記金属層を通して少なくとも一つ以上
    のボールパッド及びボンディングパッド形成領域に十分
    な電力が供給されて前記めっき層が形成されることを特
    徴とする請求項１に記載の印刷回路基板の製造方法。
JP2002195849A 2001-07-18 2002-07-04 めっき引込線がない印刷回路基板の製造方法 Expired - Fee Related JP4302944B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-043221 2001-07-18
KR10-2001-0043221A KR100389314B1 (ko) 2001-07-18 2001-07-18 도금인입선 없는 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
JP2003046023A true JP2003046023A (ja) 2003-02-14
JP4302944B2 JP4302944B2 (ja) 2009-07-29

Family

ID=19712262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002195849A Expired - Fee Related JP4302944B2 (ja) 2001-07-18 2002-07-04 めっき引込線がない印刷回路基板の製造方法

Country Status (5)

Country Link
US (1) US6851184B2 (ja)
JP (1) JP4302944B2 (ja)
KR (1) KR100389314B1 (ja)
CN (1) CN1202696C (ja)
TW (1) TW551004B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101913821B1 (ko) * 2016-01-08 2018-11-02 주식회사 에이엠에스티 메탈 패드 구조 및 그 제조방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063991A1 (fr) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
JP3977299B2 (ja) * 2002-09-18 2007-09-19 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
KR100548612B1 (ko) * 2003-09-29 2006-01-31 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
KR20050050849A (ko) * 2003-11-26 2005-06-01 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 제조 방법
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
FR2871335A1 (fr) * 2004-06-02 2005-12-09 Possehl Electronic France Sa S Procede de depot selectif d'un revetement galvanique sur un circuit electrique miniaturise realise par gravure chimique
KR100614388B1 (ko) * 2005-03-09 2006-08-21 삼성에스디아이 주식회사 이차 전지의 보호회로 기판과 이를 이용한 이차 전지 및 그형성 방법
KR100694668B1 (ko) * 2006-03-27 2007-03-14 삼성전기주식회사 도금 인입선 없는 패키지 기판 제조방법
KR100736636B1 (ko) * 2006-06-16 2007-07-06 삼성전기주식회사 전자소자 패키지용 인쇄회로기판 및 그 제조방법
KR100891199B1 (ko) * 2007-09-07 2009-04-02 주식회사 코리아써키트 표면처리방법을 개선한 기판 제조 방법
KR100896810B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100890760B1 (ko) * 2007-10-26 2009-03-26 삼성전기주식회사 인쇄회로기판 제조방법
CN101267713B (zh) * 2008-04-30 2011-04-06 陈国富 可节省镍、金用量的电镍、金线路板的制作方法
KR101036091B1 (ko) * 2008-11-24 2011-05-19 삼성에스디아이 주식회사 이차 전지용 회로기판 및 이를 구비하는 이차 전지
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
CN104105350B (zh) * 2013-04-02 2017-10-10 深南电路有限公司 选择性电镍金的方法及pcb板
WO2014188945A1 (ja) * 2013-05-22 2014-11-27 三菱製紙株式会社 配線基板の製造方法
CN106034382A (zh) * 2015-03-11 2016-10-19 东洋铝株式会社 电路基板的制造方法及电路基板
US9820386B2 (en) 2016-03-18 2017-11-14 Intel Corporation Plasma etching of solder resist openings
US10443317B2 (en) * 2017-05-03 2019-10-15 Baker Huges, A Ge Company, Llc Electrical test splice for coiled tubing supported well pump

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613750Y2 (ja) * 1989-02-10 1994-04-13 オージー技研株式会社 低周波治療用導子
JPH02306690A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
JPH03225894A (ja) * 1990-01-30 1991-10-04 Toshiba Corp プリント配線板の製造方法
JPH06112631A (ja) * 1992-09-29 1994-04-22 Mitsubishi Materials Corp 高周波回路基板及びその製造方法
JP3080491B2 (ja) * 1992-11-30 2000-08-28 京セラ株式会社 配線パターン
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP2000200963A (ja) * 1999-01-07 2000-07-18 Hitachi Ltd 配線基板及びその製造方法
US6265301B1 (en) * 1999-05-12 2001-07-24 Taiwan Semiconductor Manufacturing Company Method of forming metal interconnect structures and metal via structures using photolithographic and electroplating or electro-less plating procedures
US6383401B1 (en) * 2000-06-30 2002-05-07 International Flex Technologies, Inc. Method of producing flex circuit with selectively plated gold

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101913821B1 (ko) * 2016-01-08 2018-11-02 주식회사 에이엠에스티 메탈 패드 구조 및 그 제조방법

Also Published As

Publication number Publication date
JP4302944B2 (ja) 2009-07-29
CN1202696C (zh) 2005-05-18
KR100389314B1 (ko) 2003-06-25
TW551004B (en) 2003-09-01
KR20030008531A (ko) 2003-01-29
CN1398152A (zh) 2003-02-19
US20030014863A1 (en) 2003-01-23
US6851184B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
JP4302944B2 (ja) めっき引込線がない印刷回路基板の製造方法
KR100499006B1 (ko) 도금 인입선이 없는 패키지 기판의 제조 방법
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
US6852625B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JPH11163022A (ja) 半導体装置、その製造方法及び電子機器
KR100896810B1 (ko) 인쇄회로기판 및 그 제조방법
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP3538029B2 (ja) 半導体装置の製造方法
JP2001024023A (ja) 半導体装置
JP3481899B2 (ja) 半導体装置の製造方法
JP3523815B2 (ja) 半導体装置
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JPH11274155A (ja) 半導体装置
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JP3637730B2 (ja) リードフレーム
JPH10223696A (ja) Ｔａｂテープおよびその製造方法
JP4137295B2 (ja) Ｃｓｐ用テープキャリアの製造方法
JP3226010B2 (ja) 半導体装置用フィルムキャリアの製造方法
JPH1126625A (ja) 半導体装置用基板及びその製造方法
JPH05121617A (ja) リードフレームの製造方法
JPH07307432A (ja) リードフレーム
JPH10270502A (ja) フレキシブル回路基板の製造方法
JPH0736411B2 (ja) バンプ付テープキャリヤの製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees