JPH1126625A - 半導体装置用基板及びその製造方法 - Google Patents

半導体装置用基板及びその製造方法

Info

Publication number
JPH1126625A
JPH1126625A JP17581697A JP17581697A JPH1126625A JP H1126625 A JPH1126625 A JP H1126625A JP 17581697 A JP17581697 A JP 17581697A JP 17581697 A JP17581697 A JP 17581697A JP H1126625 A JPH1126625 A JP H1126625A
Authority
JP
Japan
Prior art keywords
printed circuit
layer
semiconductor device
forming
circuit portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17581697A
Other languages
English (en)
Inventor
Toshio Ofusa
俊雄 大房
Tetsuo Mochizuki
哲郎 望月
Takashi Nakamura
高士 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP17581697A priority Critical patent/JPH1126625A/ja
Publication of JPH1126625A publication Critical patent/JPH1126625A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、高密度配線が可能なビルドアップ
法の利点を有しつつ、リードとプリント回路部との剥離
の阻止を図る。 【解決手段】 リードフレームの一方の面上に絶縁層１
１と導体層１５からなるプリント回路部を有し、リード
フレームから形成され、プリント回路部に接触してその
外周側に延在した外部接続用リード１４を備えた構造と
して、高密度配線が可能なビルドアップ法の利点を有し
つつ、さらに、各外部接続用リードのうちの一部がプリ
ント回路部との接触部分にて他の外部接続用リードに互
いに接続してプリント回路部と外部接続用リードとの接
続面積を大きくしたので、外部接続用リードとプリント
回路部との剥離を生じ難くした半導体装置用基板及びそ
の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームと
ビルドアッププリント配線板とが一体化された半導体装
置用基板及びその製造方法に関する。
【０００２】
【従来の技術】一般に、微細な多層配線を高精度に形成
する方法として、ビルドアップ法が知られている。この
ビルドアップ法は、支持基板上に、導体層と絶縁層とを
順次交互に形成する技術であり、例えば、特開平３−１
３６２６９号公報に開示されたものがある。
【０００３】図２１は係る半導体装置用基板の構成を示
す断面図である。この半導体装置用基板は、リードフレ
ーム内に形成されるアイランド１（ダイパッドともい
う）と、アイランド１の外周側に形成される複数の外部
接続用リード２とを有し、アイランド１上には表面が粗
化処理された絶縁層３（接着剤層）が形成されている。
【０００４】この絶縁層３上には複数の導体層４からな
るプリント回路部が形成され、各導体層４は外周端部４
ａが各外部接続用リード２に接続されている。なお、外
部接続用リード２とアイランド１との間には、絶縁層３
とは別の接着剤５が充填されている。また、この半導体
装置用基板は、図２２（ａ）〜（ｂ）に示すように、導
体層の表面にチップ接続用電極としてのニッケル−金め
っき層６が形成され、このニッケル−金めっき層６と半
導体チップ７とが金線８を用いたワイヤボンディングに
より接続されると、半導体装置となる。
【０００５】
【発明が解決しようとする課題】しかしながら以上のよ
うな半導体装置用基板は、アイランド１を有する構成の
場合、図２１に示すように、アイランド１と導体層４と
の間に予め絶縁層３を形成する必要があるため、結果的
に絶縁層３上のプリント回路部に凹凸を生じる問題があ
る。
【０００６】また、図２１及び図２３に示されるよう
に、絶縁層３の側面を用いて導体層４が形成される場
合、複数の導体層４を高精度に配線できない問題があ
る。すなわち、外部接続用リード２と、アイランド１上
の絶縁層３との境界で段差を生じるため、露光現像時又
はめっき時などの配線形成の際に、レジストや導体層４
が細くなる形成不良や断線する配線不良を生じる場合が
ある。
【０００７】また、図２３に示すように、ハーフエッチ
ングしたアイランド１上に絶縁層３を形成する場合で
も、プリント回路との絶縁性を確保するために、ハーフ
エッチングの量を充分にしたエッチング工程を要するの
で、製造工程が煩雑となる問題がある。
【０００８】また、アイランド１があると、アイランド
１側の面には半導体チップ７が搭載不可能であることか
ら半導体チップ７の搭載面が一面に制約されるので、設
計上の自由度を低下させる問題がある。
【０００９】以上のような問題を解決する観点から半導
体装置用基板としては、ビルドアップ法の利点を持ちつ
つも、アイランド１を有さない構成が望まれている。し
かしながら、アイランド１を持たない半導体装置用基板
は、リードフレームに力が加わると、外部接続用リード
２がプリント回路部から容易に剥離してしまうという別
の問題がある。
【００１０】本発明は上記実情を考慮してなされたもの
で、高密度配線が可能なビルドアップ法の利点を有しつ
つ、リードとプリント回路部との剥離を生じ難くした半
導体装置用基板及びその製造方法を提供することを目的
とする。
【００１１】また、本発明の他の目的は、設計上で高い
自由度を有しつつ、製造工程を煩雑にせずに、平滑な形
成面を有する高精度な配線を形成でき、電気的特性をも
向上し得る半導体装置用基板及びその製造方法を提供す
ることにある。
【００１２】
【課題を解決するための手段】請求項１に対応する発明
は、リードフレームと、前記リードフレームの内周側の
一方の面上に形成され、絶縁層と導体層とが交互に積層
されてなるプリント回路部と、前記リードフレームのう
ち、前記プリント回路部との接触部分から前記プリント
回路部よりも外周側に延在させて形成された複数の外部
接続用リードとを備えた半導体装置用基板において、前
記各外部接続用リードのうちの一部が、前記プリント回
路部との接触部分にて他の外部接続用リードに互いに接
続されている半導体装置用基板である。
【００１３】また、請求項２に対応する発明は、請求項
１に対応する半導体装置用基板において、前記プリント
回路部としては、前記リードフレーム側の面に半導体チ
ップ搭載領域及び半導体チップ接続用電極を備えた半導
体装置用基板である。
【００１４】また、請求項３に対応する発明は、請求項
１又は請求項２に対応する半導体装置用基板において、
前記各外部接続用リードとしては、前記プリント回路部
との近傍位置にて、他の部分より薄く形成されている半
導体装置用基板である。薄く形成する方法としては、ハ
ーフエッチングを施す方法、金型でリードを押しつぶす
方法がある。
【００１５】さらに、請求項４に対応する発明は、請求
項３に対応する半導体装置用基板において、前記各外部
接続用リードとしては、前記プリント回路部との近傍位
置にて選択的にハーフエッチングされた半導体装置用基
板である。
【００１６】また、請求項５に対応する発明は、（Ａ）
シート状の金属材料の一方の面上に選択的にレジストを
形成する工程と、（Ｂ）前記レジストの間から露出した
金属材料上に、当該金属材料に対してエッチングストッ
パとなる導電性材料でエッチングストッパ層を形成する
工程と、（Ｃ）前記エッチングストッパ層上に導体層を
形成する工程と、（Ｄ）前記導体層でバイアホールとな
る部分を露出させるように前記導体層上に選択的に絶縁
層を形成する工程と、（Ｅ）めっき及びエッチングによ
り、前記絶縁層上及び前記導体層上に導体層を選択的に
形成する工程と、（Ｆ）前記（Ｄ）乃至前記（Ｅ）の工
程を所定回数まで繰返し、前記絶縁層及び前記導体層の
積層構造からなるプリント回路部を形成する工程と、
（Ｇ）前記プリント回路部上に保護層を形成する工程
と、（Ｈ）前記保護層とは反対面の前記金属材料を選択
的にエッチングすることにより、前記金属材料を前記プ
リント回路部の外周側方向に延在させた複数の外部接続
用リードを形成し、同時に各外部接続用リードのうちの
一部を前記プリント回路部との接触部にて他の外部接続
用リードに互いに接続されるように形成する工程とを含
んでいる半導体装置用基板の製造方法である。
【００１７】さらに、請求項６に対応する発明は、請求
項５に対応する半導体装置用基板の製造方法において、
前記（Ｃ）の工程では、前記導体層と同時に前記エッチ
ングストッパ層上に半導体チップ接続用電極を形成し、
前記（Ｄ）の工程では、前記バイアホールとなる部分及
び前記半導体チップ接続用電極を露出させるように絶縁
層を形成する半導体装置用基板の製造方法である。
【００１８】また、請求項７に対応する発明は、（Ａ）
シート状の金属材料の一方の面上に選択的に絶縁層及び
レジストを形成する工程と、（Ｂ）前記絶縁層の間又は
レジストの間から露出した金属材料上に、当該金属材料
に対してエッチングストッパとなる導電性材料でエッチ
ングストッパ層を形成する工程と、（Ｃ）前記エッチン
グストッパ層上に導体層を形成する工程と、（Ｄ）前記
導体層上でバイアホールとなる部分を露出させるように
前記導体層上に選択的に絶縁層を形成する工程と、
（Ｅ）めっき及びエッチングにより、前記絶縁層上及び
前記導体層上に導体層を選択的に形成する工程と、
（Ｆ）前記（Ｄ）乃至前記（Ｆ）の工程を所定回数まで
繰返し、前記絶縁層及び前記導体層の積層構造からなる
プリント回路部を形成する工程と、（Ｇ）前記プリント
回路部上に保護層を形成する工程と、（Ｉ）前記保護層
とは反対面の前記金属材料を選択的にエッチングするこ
とにより、前記金属材料を前記プリント回路部の外周側
方向に延在させた複数の外部接続用リードを形成し、同
時に各外部接続用リードのうちの一部を前記プリント回
路部との接触部にて他の外部接続用リードに互いに接続
されるように形成する工程とを含んでいる半導体装置用
基板の製造方法である。
【００１９】さらに、請求項８に対応する発明は、請求
項７に対応する半導体装置用基板の製造方法において、
前記（Ｃ）の工程では、前記導体層と同時に前記エッチ
ングストッパ層上に半導体チップ接続用電極を形成し、
前記（Ｄ）の工程では、前記バイアホールとなる部分及
び前記半導体チップ接続用電極を露出させるように絶縁
層を形成する半導体装置用基板の製造方法である。
【００２０】また、請求項９に対応する発明は、請求項
５乃至請求項８のいずれか１項に対応する半導体装置用
基板の製造方法において、前記プリント回路部近傍の各
外部接続用リードを選択的に薄い厚さにする工程を含ん
でいる半導体装置用基板の製造方法である。
【００２１】さらに、請求項１０に対応する発明は、請
求項９に対応する半導体装置用基板の製造方法におい
て、前記選択的に薄い厚さにする工程がハーフエッチン
グ工程である半導体装置用基板の製造方法である。なお
他に、薄い厚さにする工程としては、金型でリードを押
しつぶす工程が適用可能となっている。
【００２２】次に、以上のような本発明に適用される技
術要素について補足的に説明する。シート状の金属材料
は、銅合金、４２合金（４２重量％Ｎｉ、残部Ｆｅ）に
代表される鉄−Ｎｉ合金等が使用可能となっている。特
に、銅合金は、優れた熱伝導度と、低い電気抵抗とを両
立させる点から好ましい。厚さは、０．１ｍｍ〜０．３
ｍｍ程度が好適に使用可能であり、さらに好ましくは
０．１ｍｍ〜０．１５ｍｍ程度である。厚すぎるとエッ
チングを高精度に行ないにくく、薄すぎると剛性に欠
け、製造を行ないにくい。
【００２３】レジストは、例えば、ネガ型のドライフィ
ルムや感光性レジストが好ましい。この種のネガ型の感
光性レジストとしては、例えばＰＭＥＲ（商品名）（東
京応化工業（株）製）がある。レジストの塗布方法とし
ては、浸漬、スクリーン印刷又はスピンコート等があ
り、レジストの適性に応じた方法が適宜選択されて使用
される。
【００２４】エッチングストッパ層は、リード形成のた
めの金属材料のエッチングの際に、エッチングのストッ
パ層となる材質が使用される。例えば、この材質は、金
属材料への強い密着力を有し、エッチング液に対するス
トッパ層となればよく、金属材料への形成工程が簡易で
あることが望ましい。具体的には、金、白金、ニッケ
ル、パラジウム、はんだ、銅ペースト等があり、金属材
料及びエッチング液との関係で適宜選択される。ここ
で、金は、多種のエッチング液に対してストッパ効果が
高いことに加え、後で端子の表面保護層となり、さら
に、ワイヤボンディングも形成可能であるため、エッチ
ングストッパ層として好ましい。
【００２５】また例えば、はんだは、めっきにより簡易
に形成可能であり、金属材料としての銅合金を、銅アン
モニウム錯イオンを主成分とするアルカリエッチング液
でエッチングすれば、銅合金はエッチングされるが、は
んだ層はエッチングされずにエッチングストッパ層とし
て作用する。
【００２６】エッチングストッパ層の形成方法は、めっ
き、蒸着又はスパッタリング等の方法がある。プリント
回路部のうちの導体層は、電解Ｃｕめっきにより、エッ
チングストッパ層上に形成される。形成方法としては、
常法のサブトラクティブ法、セミアディティブ法、フル
アディティブ法などが適用可能である、なお、エッチン
グストッパ層があるため、電解Ｃｕめっきにより、導体
層が簡易に形成可能である。
【００２７】例えば、サブトラクティブ法においては、
無電解めっき、スパッタリング等で、０．２μｍ厚程度
の薄い銅層を形成した後、全面に１０μｍ厚程度の電解
銅めっきを施す。しかる後、ＰＭＥＲ等のエッチングレ
ジストを塗布し、乾燥させた後、露光、現像によりエッ
チングパターン形成後、銅をエッチングし、レジストを
剥離する。
【００２８】例えば、セミアディティブ法においては、
無電解めっき、スパッタリング等で０．２μｍ厚程度の
薄い銅層を形成した後、ドライフィルム，ＰＭＥＲ等の
めっきレジストを塗布し、乾燥させた後、露光、現像し
て配線パターン部のレジストを除去する。そして、配線
パターン部に例えば１０μｍ厚の電解銅めっきを施す。
しかる後、レジストを剥離し、薄く形成した銅層をエッ
チングして除去する。
【００２９】例えば、フルアディティブ法においては、
触媒付与、めっきレジスト形成後、無電解めっきによ
り、配線パターンを形成する。シート状の金属材料から
外部接続用リードを形成する工程は、導体層を形成した
面を保護しつつ、エッチングする。すなわち、導体層と
は反対側の片面からエッチングする。ここで、導体層の
保護方法は、ドライフィルム、テープあるいはそれらを
併用して導体層を覆う方式がある。
【００３０】一方、絶縁層の形成工程としては、スクリ
ーン印刷又はカーテンコート等が使用可能となってい
る。絶縁層に用いる材料は、加工の容易さから感光性絶
縁樹脂が好ましい。この種の感光性絶縁樹脂としては、
例えば、プロビコート５０００（（商品名）日本ペイン
ト（株）製）がある。なお、絶縁樹脂は、感光性を有す
ることが望ましいが、これに限らず、例えば感光性の無
いものであっても、エキシマレーザ等を用いた加工によ
り、所望の形状に形成可能である。
【００３１】ここで、絶縁層の厚さは、１０μｍ〜４０
μｍ程度の厚さが望ましい。すなわち、絶縁層の厚さが
薄いと、うまく形成できずにピンホールを生じ易く、ま
た、絶縁性が不十分となったり、後工程のめっき時には
めっき厚にばらつきを生じさせ易いからである。これら
に加え、絶縁層は、めっき液から多少はダメージを受け
るため、１０μｍ以上に、ある程度厚く形成することが
望まれる。
【００３２】一方、絶縁層の厚さが厚いと、絶縁層に形
成するバイアホールのアスペクト比が高くなり、高い信
頼性で高密度配線を行なうことが難しいため、４０μｍ
以下のように、あまりに厚すぎないことが望ましい。
【００３３】次に、シート状の金属材料をハーフエッチ
ングする方法について述べる。この種のハーフエッチン
グは、例えば図１３乃至図１５に示すように、所望のハ
ーフエッチング深さの値よりも小さい値の幅をもつスリ
ット状の開口部（隙間３１）をレジスト３２で形成する
ことにより、深さ方向のエッチング速度を制御可能とな
っている。また、スリット幅の選択により、外部接続用
リード１４のエッチング形成と同時に所望形状のハーフ
エッチングを加工可能としている。
【００３４】なお、このような本発明に係る半導体装置
用基板は、１つ以上の半導体チップがプリント回路部の
表面、裏面又は両面のいずれに搭載される構造としても
よいが、プリント回路部がリードフレームの片面のみに
ビルドアップ法によって形成されるものを対象とする。
すなわち、本発明は、リードフレームの片面のみにプリ
ント回路部が形成された場合に両者間の剥離を阻止する
ものであるため、リードフレームの両面にプリント回路
部を有する構造は包含しない。ここで、プリント回路部
の層数は、配線上必要とされる層数であればよく、所望
により、電源の層や接地層を形成してもよい。 （作用）従って、請求項１，５，７に対応する発明は以
上のような手段を講じたことにより、リードフレームの
一方の面上に絶縁層と導体層からなるプリント回路部を
有し、リードフレームから形成され、プリント回路部に
接触してその外周側に延在した外部接続用リードを備え
た構造として、高密度配線が可能なビルドアップ法の利
点を有しつつ、さらに、各外部接続用リードのうちの一
部がプリント回路部との接触部分にて他の外部接続用リ
ードに互いに接続してプリント回路部と外部接続用リー
ドとの接続面積を大きくしたので、外部接続用リードと
プリント回路部との剥離を生じ難くすることができる。
【００３５】また、請求項２，６，８に対応する発明
は、請求項１，５，７に対応する作用に加え、プリント
回路部がリードフレーム側の面に半導体チップ搭載領域
及び半導体チップ接続用電極を備えたので、リードフレ
ームとは反対面のプリント回路部上に半導体チップを搭
載する場合に比べて外部接続用リードと半導体チップと
を短い距離で接続でき、もって、電気的特性を向上させ
ることができる。
【００３６】また、所望により、プリント回路部のいず
れの面上にも半導体チップを搭載できるので、設計上で
高い自由度を有し、従来とは異なりアイランドの無い構
成のために製造工程を煩雑にせず、平滑な形成面を有す
る高精度な配線を形成することができる。
【００３７】さらに、請求項３，９に対応する発明は、
請求項１，２，５〜８のいずれかに対応する作用に加
え、各外部接続用リードがプリント回路部との近傍位置
にて選択的に薄く形成されたので、リードフレームに力
が加わった場合でも、薄く形成された部分が撓んで外部
接続用リードとプリント回路部との接触部分に加わる力
を緩和するため、より一層、外部接続用リードの剥離を
生じ難くすることができる。
【００３８】また、請求項４，１０に対応する発明は、
請求項１〜３，５〜９のいずれかに対応する作用に加
え、リードを薄くする手段として、ハーフエッチングを
用いているため、精度が高く、工程を増加させることな
く、また薄くする量の制御も容易に、加工することがで
きる。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。 （第１の実施の形態）図１は本発明の第１の実施の形態
に係る半導体装置用基板の構成を示す底面図であり、図
２は図１の２−２線矢視断面図である。この半導体装置
用基板は、シート状の金属材料から形成されたリードフ
レームと、リードフレームの内周側の一方の面上に形成
され、絶縁層１１と銅層１２（導体層）とが交互に積層
されてなるプリント回路部１３と、リードフレームのう
ち、プリント回路部１３との接触部分からプリント回路
部１３よりも外周側に延在させて形成された複数の外部
接続用リード１４とを備えている。
【００４０】ここで、プリント回路部１３は、リードフ
レーム側の面に半導体チップ搭載領域１３ａ及びチップ
接続用電極１３ｂを有している。各外部接続用リード１
４は、基端部が２種類に分類可能であり、そのうち１種
類は、図１（ａ）の拡大図に示すように、プリント回路
部１３との接触部分にて他の外部接続用リード１４に互
いに接続された略Ｕ字形状を有し、且つ金層１５及びニ
ッケル層１６からなるチップ接続用電極１３ａを介して
銅層１２にも接続されたものである。他の１種類の各外
部接続用リード１４は、図１（ｂ）の拡大図に示すよう
に、プリント回路部１３との接触部分にて通常の略Ｉ字
形状を有して金層１５と接続されたものである。
【００４１】なお、外部接続用リード１４の基端部のう
ち、略Ｕ字形状をもつ方は、図１（ａ）のように金層１
５との接続部が２か所とは限らず、略Ｕ字形状に沿って
全面的に金層１５との接続部を有してもよく、また、３
か所等、任意の接続部を介して金層１５に接続してもよ
い。
【００４２】次に、このような半導体装置用基板の製造
方法及び作用について説明する。シート状の金属材料と
しての０．１５ｍｍ厚の銅合金１４ａがよく洗浄され
る。銅合金１４ａを乾燥後、プリント回路部１３を形成
しない面（以下、反対面という）には、耐酸性を有する
テープ１７が貼着される。
【００４３】一方、銅合金の配線パターン形成面には、
感光性の液状のレジスト１８としてドライフィルムが貼
着される。なお、レジスト１８の塗布厚は、後に形成さ
れる銅層１２の厚さより厚く形成されており、例えば２
５〜５０μｍ程度が使用可能となっている。
【００４４】しかる後、レジスト１８は、図３（ａ）に
示すように、露光、現像により、後で銅層１２の配線パ
ターンが形成される部分が除去される。そして、銅合金
１４ａを電極とした電解金めっきにより、銅合金１４ａ
上に０．５μｍ厚の金層（ストッパ層）１５が形成され
る。金層１５は、銅合金１４ａのエッチング時のストッ
パ層であり、ピンホールが無く、且つ十分なエッチング
耐性（ストッパ層としての機能）を有するように、０．
１μｍから５μｍ程度の厚さが好ましく、特に０．３μ
ｍから１μｍ程度がより好ましい。しかる後、銅めっき
との付着性を高めるために、電解ニッケルめっきが施さ
れ、金層上に２μｍ厚のニッケル層１６が形成される。
また、図３（ｂ）に示すように、硫酸銅めっき液に浸漬
され、電解銅めっきが施され、ニッケル層１６上に１５
μｍ厚の銅層１２が形成される。
【００４５】図３（ｃ）に示すように、レジスト１８が
銅合金１４ａから剥離され、銅合金１４ａが露出され
る。さらに、図３（ｄ）に示すように、絶縁層１１とな
る感光性絶縁樹脂１１ａがスクリーン印刷により、銅合
金１４ａ及び銅層１２上に印刷される。
【００４６】この感光性絶縁樹脂１１ａは、図３（ｅ）
に示すように、露光、現像により、穴径６０μｍのバイ
アホール１９の部分が除去され、絶縁層１１が形成され
る。次に、プリント回路部１３形成面に、全面に無電解
めっき（図示せず）を施した後にドライフィルム２０が
プリント回路部１３の形成面に貼着される。このドライ
フィルム２０は、図３（ｆ）に示すように、露光、現像
により、後で外部接続用リード１４となる部分を覆うよ
うに形成される。すなわち、このドライフィルム２０
は、後工程のめっき時に、外部接続用リード１４へのめ
っきの付着を阻止するためのものであり、外部接続用リ
ード１４の露出を確実に阻止する観点から、絶縁層１１
に少し重なるように形成される。なお、このドライフィ
ルム２０に代えて、耐酸性を有するテープを貼着しても
よい。そして、電解めっきを施し、１５μｍ厚の銅層１
２が形成される（図４（ａ））。
【００４７】さらにドライフィルムをラミネートする。
プリント回路部１３形成面は、所定のマスクを用いて露
光、現像され、ドライフィルムが所定形状に形成され
る。しかる後、塩化第二鉄を用いたエッチングが施さ
れ、銅層１２が所定の配線パターンに形成される。そし
て、図４（ｂ）に示すように、前述した絶縁層１１に重
なるドライフィルム２０とその上に重なるドライフィル
ムが一緒に剥離される。その後、表面の無電解めっきで
形成された銅をソフトエッチングで除去する。
【００４８】また、銅層１２上には、絶縁樹脂と同材質
の樹脂がスクリーン印刷され、この樹脂が露光、硬化さ
れて絶縁層１１が保護層として形成される。この保護層
形成工程は、絶縁層形成工程と同様である。なお、本実
施形態ではないが、半導体チップをリードフレームとは
反対面に搭載する場合、バイアホール部の樹脂を除去す
るかわりに、チップ接続用電極等、露出の必要な部分の
樹脂が除去される。
【００４９】しかる後、図４（ｃ）に示すように、プリ
ント回路部の形成面に絶縁層１１上からドライフィルム
２０が貼着され、露光、現像される。一方、反対面で
は、テープ１７の剥離後にドライフィルムが貼着され、
マスクを用いた露光及び現像により、選択的にレジスト
２１が形成される。塩化第二鉄をエッチング液としてエ
ッチングが施されることにより、金層がエッチングスト
ッパ層となり、シート状の銅合金１４ａのみがエッチン
グされ、図４（ｄ）に示すように、外部接続用リード１
４及び半導体チップ搭載領域１３ａが形成されると共
に、半導体チップ接続用電極１３ａが露出される。
【００５０】ここで、同一電位の外部接続用リード１４
のうち、互いに接続可能なものの基端部は、図１（ａ）
に示したように、互いに接続された略Ｕ字形状にエッチ
ングされる。また、図４（ｅ）に示すように、レジスト
２１及びドライフィルム２０が剥離され、全面が洗浄さ
れて、半導体装置用基板が完成される。
【００５１】以上のような半導体装置用基板では、各外
部接続用リード１４のうちの一部がプリント回路部１３
との接触部分にて他の外部接続用リード１４に互いに接
続した例えば略Ｕ字形状を有して、プリント回路部１３
と外部接続用リード１４との接続面積を大きくしたの
で、外部接続用リード１４とプリント回路部１３との剥
離を生じ難くすることができる。
【００５２】以下、この半導体装置用基板においては、
図４（ｆ）に示すように、半導体チップ搭載領域に搭載
された半導体チップ２２が金線２３などのボンディング
ワイヤを介して半導体チップ接続用電極１３ａに接続さ
れ、絶縁樹脂２４でポッティングされることにより、半
導体装置が完成される。
【００５３】上述したように第１の実施の形態によれ
ば、リードフレームの一方の面上に絶縁層１１と銅層１
２からなるプリント回路部１３を有し、リードフレーム
から形成され、プリント回路部１３に接触してその外周
側に延在した外部接続用リード１４を備えた構造とし
て、高密度配線が可能なビルドアップ法の利点を有しつ
つ、さらに、各外部接続用リード１４のうちの一部がプ
リント回路部１３との接触部分にて他の外部接続用リー
ド１４に互いに接続してプリント回路部１３と外部接続
用リード１４との接続面積を大きくしたので、外部接続
用リード１４とプリント回路部１３との剥離を生じ難く
することができる。
【００５４】また、プリント回路部１３がリードフレー
ム側の面に半導体チップ搭載領域１３ａ及び半導体チッ
プ接続用電極１３ｂを備えたので、リードフレームとは
反対面のプリント回路部１３上に半導体チップ２２を搭
載する場合に比べて外部接続用リード１４と半導体チッ
プ２２とを短い距離で接続でき、もって、電気的特性を
向上させることができる。
【００５５】さらに、所望により、プリント回路部１３
のいずれの面上にも半導体チップ１４を搭載できるの
で、設計上で高い自由度を有し、従来とは異なりアイラ
ンドの無い構成のために製造工程を煩雑にすることがな
い。また、従来の如き凹凸のある絶縁層上にビルドアッ
プする工程とは全く異なり、平滑な面上でビルドアップ
してプリント回路部１３を形成するので、平滑な形成面
を有する高精度な配線を形成することができる。 （第２の実施の形態）図５は本発明の第２の実施の形態
に係る半導体装置用基板の構成を示す断面図であり、図
１乃至図４と同一部分には同一符号を付してその詳しい
説明を省略し、ここでは異なる部分についてのみ述べ
る。なお、以下の各実施形態も同様に符号を統一しなが
ら説明する。
【００５６】すなわち、本実施の形態は、第１の実施形
態の変形形態であり、電気的特性の向上を図るものであ
って、具体的には図５に示すように、あるニッケル層１
６を同一平面上で他のニッケル層１６にも接続する銅層
１２ａと、半導体搭載領域１３ａに形成されてエッチン
グストッパ層として機能する金層１５及びニッケル層１
６とその反対面に全面形成された銅ペースト２５との間
に設けられた放熱用の銅層１２ｂと、銅ペースト２５に
よりプリント回路部１３に接着された放熱板２６とを備
えている。
【００５７】なお、各ニッケル層１６を接続する銅層１
２ａと、放熱板２６とは技術的に関係はない。すなわ
ち、１つの半導体装置用基板内に両者が同時に存在しな
くてもよい。
【００５８】次に、このような半導体装置用基板の製造
方法及び作用について説明する。前述同様の銅合金１４
ａの乾燥後、スクリーン印刷により、銅合金１４ａの一
方の面に絶縁層１１となる感光性絶縁樹脂１１ａが印刷
され、露光、現像により、所望形状の１０μｍ厚の絶縁
層１１が形成される。
【００５９】続いて、両面にドライフィルム２０が貼着
され、プリント回路部１３形成面は、所望形状にパター
ニングされ、反対面は全面露光される。この結果、銅合
金１０１上には、図６（ａ）に示すように、前述した絶
縁層１１の他に、所望形状のドライフィルム２０が形成
される。
【００６０】図６（ｂ）に示すように、電解めっきによ
り、銅合金１４ａ上に０．５μｍ厚の金層１５及び３μ
ｍ厚のニッケル層１６が順次形成される。次に、バフを
用いた研磨工程により、図６（ｃ）に示すように、ニッ
ケル層１６の上面と、絶縁層１１の上面とが略同一平面
となるように、平坦化される。
【００６１】この研磨工程により、後の銅めっき工程に
よって銅層１２（配線）を形成する際にも、段差が無く
なり、銅層１２を高精度な配線パターンで形成でき、特
性インピーダンスの乱れを解消することができる。ま
た、図６（ｄ）に示すように、全面に無電解銅めっきが
施され、ニッケル層１６、絶縁層１１及びドライフィル
ム２０上に０．５μｍ厚の銅層１２が形成される。
【００６２】硫酸銅めっき液に浸漬し、図７（ａ）に示
すように、全面に電解銅めっきが施され、銅層１２上に
２０μｍ厚の銅層１２が形成される。浸漬により、感光
性の液状レジスト（ＰＭＥＲ；商品名：束京応化工業
（株）製）が１０μｍ厚で塗布され、露光、現像によ
り、レジストが配線パターン形状に形成される。しかる
後、銅層１２がエッチングされて配線形状に形成され、
図７（ｂ）に示すように、ドライフィルム２０及びレジ
ストが剥離される。
【００６３】前述同様に感光性絶縁樹脂のスクリーン印
刷、露光及び現像により、図７（ｃ）に示すように、穴
径６０μｍのバイアホール１９を有する絶縁層１１が形
成される。
【００６４】プリント回路部１３形成面に、全面に無電
解めっき（図示せず）を施した後に、ドライフィルム２
０がプリント回路部１３の形成面に貼着され、露光、現
像により、絶縁層１１に少しオーバーラップするように
外部接続用リードに対応する周囲部に残存される。ま
た、配線パターンが形成されない部分にもドライフィル
ム２０が残存される。反対面には、ドライフィルム２０
が貼着され、全面露光により、全面的にドライフィルム
２０が残存される。
【００６５】そして、電解めっきにより、図７（ｄ）に
示すように、１５ｍｍ厚の銅層１２が形成され、バイア
ホール内の銅層及び配線パターンとなる。その後、ドラ
イフィルム２０が剥離される（図７（ｅ））。
【００６６】銅層１２上には、絶縁樹脂と同材質の樹脂
がスクリーン印刷され、露光、現像により、放熱用のバ
イアホール１９部分の樹脂が除去され、もって、図７
（ｆ）に示すように、保護層としての絶縁層１１が形成
される。
【００６７】プリント回路部１３の形成面に、全面に無
電解めっき（図示せず）を施した後にドライフィルム２
０が貼着され、露光、現像により、外部接続用リード１
４となる部分を保護するようにドライフィルム２０が残
存される。また、反対面側は、全面にドライフィルム２
０が貼着され、全面露光、現像により、ドライフィルム
２０が硬化される。
【００６８】プリント回路部１３の形成面に、電解めっ
きが施され、図８（ａ）に示すように、１５μｍ厚の銅
層１２が形成される。また、両面は、ドライフィルム２
０が一度剥離された後、改めて夫々ドライフィルム２０
が貼着される。プリント回路部１３上のドライフィルム
２０は、全面露光され、硬化される。
【００６９】一方、反対面側のドライフィルム２０は、
マスクを用いた露光、現像により、外部接続用リード１
４を形成するためのレジストとしてパターン形成され
る。続いて、塩化第二鉄をエッチング液として、銅合金
１４ａがエッチングされ、外部接続用リード１４が加工
形成される。ここで、同一電位の外部接続用リード１４
のうち、互いに接続可能なものの基端部は、例えば図１
（ａ）と同様の形状で、互いに接続されてエッチングさ
れる。しかる後、レジストが剥離され、洗浄される。
【００７０】ここで、図８（ｂ）に示すように、１ｍｍ
厚の銅板からなる放熱板２６が銅ペースト２５を介して
プリント回路部１３上に接着されると、半導体装置用基
板が完成する。
【００７１】なお、接着剤として銅ペースト等の導電性
ペーストを用いることにより、放熱用ビア（銅層１２
ｂ）と放熱板２６とを熱的に接続することに加え、電気
的にも接続できる。
【００７２】また、放熱用ビアと、外部接続用リード１
４の接地リードとを銅層１２を介して電気的に接続する
ことにより、放熱板２６を接地電位にでき、もって、放
熱板を電気的なシールド板としても機能させて電気特性
を向上させることができる。
【００７３】以下、前述同様に、この半導体装置用基板
においては、図８（ｃ）に示すように、半導体チップ２
２の搭載、金線２３のワイヤボンディング及び絶縁樹脂
２４のポッティングにより、半導体装置が完成される。
【００７４】上述したように第２の実施の形態によれ
ば、第１の実施形態の効果に加え、放熱板２６を有して
いるので、放熱特性を向上させることができる。また、
放熱板２６を電気的なシールド板としても用いて電気特
性を向上させることができる。 （第３の実施の形態）図９は本発明の第３の実施形態に
係る半導体装置用基板の構成を示す断面図である。
【００７５】本実施形態は、半導体チップをプリント回
路部上の外部接続用リード形成面とは他方の面に搭載さ
せる構成であって、具体的には図９に示すように、外部
接続用リード１４側のプリント回路部１３面にはエッチ
ングストッパ層の無い構成となっている。
【００７６】次に、このような半導体装置用基板の製造
方法及び作用について説明する。０．１ｍｍ厚の４２合
金２７がよく洗浄される。この４２合金２７を乾燥後、
反対面には、耐酸性のテープ１７が全面に貼着される。
【００７７】一方、プリント回路部１３の形成面には、
スクリーン印刷により、絶縁層１１となる感光性絶縁樹
脂が印刷される。この絶縁樹脂は、露光、現像により、
図１０（ａ）に示すように、外部接続用リード１４との
接続部となる部分に、リードの幅よりも小さくなるよう
に穴径６０μｍのバイアホール１９が形成され、所望形
状の４０μｍ厚の絶縁層１１に形成される。
【００７８】次に、プリント回路部１３形成面に、全面
に０．５μｍ厚で無電解めっき（図示せず）を施した後
にドライフィルム２０がプリント回路部１３の形成面に
貼着される。このドライフィルム２０は、図１０（ｂ）
に示すように、露光、現像により、後で外部接続用リー
ド１４となる部分を覆うように形成される。すなわち、
このドライフィルム２０は、後工程のめっき時に、外部
接続用リード１４へのめっきの付着を阻止するためのも
のであり、外部接続用リード１４の露出を確実に阻止す
る観点から、絶縁層１１に少し重なるように形成され
る。なお、このドライフィルム２０に代えて、耐酸性を
有するテープを貼着してもよい。そして、２０μｍ厚の
電解めっきを施し、銅層１２が形成される（図１０
（ｂ））。
【００７９】さらにドライフィルムをラミネートする。
プリント回路部１３形成面は、所定のマスクを用いて露
光、現像され、ドライフィルムが所定形状に形成され
る。しかる後、塩化第二鉄を用いたエッチングが施さ
れ、銅層１２が所定の配線パターンに形成される。そし
て、図１０（ｃ）に示すように、前述した絶縁層１１に
重なるドライフィルム２０とその上に重なるドライフィ
ルムが一緒に剥離される。その後、表面の無電解めっき
で形成された銅をソフトエッチングで除去する。
【００８０】また同様に、図１０（ｄ）に示すように、
絶縁層１１が形成される。その後、外部接続用電極１３
ｂを含む配線パターンの銅層１２が形成される。この銅
層１２上には、絶縁樹脂と同材質の樹脂が全面に塗布さ
れることにより、保護層としての絶縁層１１が形成され
る。なお、この保護層は、銅層１２のうちで外部接続用
電極１３ｂとなる部分を露出するように、露光、現像に
より、選択的に除去されている。
【００８１】プリント回路部１３の形成面にはドライフ
ィルムが貼着される。このドライフィルムは、露光、現
像により、後で外部接続用リード１４とされる部分を覆
い且つ絶縁層１１に少し重なるように形成される。ま
た、反対面側は、テープ１７の剥離後、全面にドライフ
ィルム２０が貼着され、露光、現像により、保護され
る。
【００８２】続いて、外部接続用電極１３ｂ上に、無電
解めっきにより、ニッケルめっき及び金めっきが順次施
され、図１０（ｅ）に示すように、露出された銅層１２
上に２μｍ厚のニッケル層１６及び０．３μｍ厚の金層
１５が順次形成される。
【００８３】さらに、両面のドライフィルム２０が一度
剥離され、改めて両面にドライフィルムが貼着される。
ここで、プリント回路部の形成面側のドライフィルム
は、全面露光により、硬化される。反対面側のドライフ
ィルムは、マスクを用いた露光、現像により、外部接続
用リード１４を形成するためのレジストが形成される。
【００８４】ここで、塩化第二鉄をエッチング液とし
て、４２合金２７がエッチングされ、外部接続用リード
１４が形成される。なお、同一電位の外部接続用リード
１４のうち、互いに接続可能なものの基端部は、例えば
図１（ａ）と同様の形状で、互いに接続されて、エッチ
ングされる。しかる後、レジストが剥離され、洗浄され
ると、図１０（ｆ）に示すように、半導体装置用基板が
完成する。
【００８５】また、図１１に示すように、半導体チップ
２２が金線２３を介してチップ接続用電極１３ｂに接続
され、絶縁樹脂２４でポッティングされると、半導体装
置が完成する。
【００８６】上述したように第３の実施の形態によれ
ば、半導体チップ２２をリードフレームとは反対面に搭
載可能な変形構成を実現しつつ、第１の実施形態と同様
の効果を得ることができる。 （第４の実施の形態）図１２は本発明の第４の実施の形
態に係る半導体装置用基板の構成を示す断面図であり、
第１の実施形態の変形形態を示している。
【００８７】すなわち、本実施の形態は、外部接続用リ
ードとプリント回路部とをより剥離し難くしたものであ
り、具体的には図１２に示すように、外部接続用リード
１４がプリント回路部との近傍位置にて選択的にハーフ
エッチングされた薄肉部３０を備えている。
【００８８】ここで、薄肉部３０は、外部接続用リード
１４の他の部分よりも薄く形成され、外部接続用リード
１４とプリント回路部１３との間に加えられる力を緩和
する機能をもっている。なお、この薄肉部３０は、外部
接続用リード１４の上面、下面又は両面のいずれに形成
してもよい。なお、この場合も同電位の外部接続用リー
ド１４のうち、互いに接続可能なものの基端部は、例え
ば図１（ａ）と同様の形状で、互いに接続されて、エッ
チングされることはもちろんである。
【００８９】次に、このような半導体装置用基板の製造
方法及び作用について説明する。銅合金１４ａから外部
接続用リード１４を形成するエッチングの際に、外部接
続用リード１４におけるプリント回路部１３との近傍位
置に、図１３の平面図に示すように、銅合金１４ａ上
に、一部隙間３１を有しつつ長手方向に沿って各レジス
ト３２が形成される。このレジスト３２の隙間３１の大
きさに比例してハーフエッチングの量を制御できる。
【００９０】このようにハーフエッチング量に対応させ
てレジスト３２の隙間３１を形成し、エッチングするこ
とにより、図１４に示すように、所望の深さのハーフエ
ッチングを銅合金１４ａに施して薄肉部３０を形成でき
る。なお、図１５に示すように、銅合金１４ａの両面に
レジスト３２の隙間３１を形成してからエッチングする
ことにより、銅合金１４ａの両面にハーフエッチングを
施して図１６に示す半導体装置用基板を製造してもよ
い。
【００９１】またさらに、薄肉部３０は、図１７に示す
ように、プリント回路部１３に接触する部分の全てを含
む、外部接続用リード１４の長手方向に沿った形状とし
てもよい。なお、この場合は、前２者とは異なり、銅合
金１４ａ上にプリント回路部１３の第一層目を形成する
前に予めハーフエッチングを施す必要がある。
【００９２】いずれにしても外部接続用リード１４にお
いては、部分的に薄肉部３０が形成されることにより、
力が加わっても薄肉部３０が撓んでその力を緩和させる
ため、プリント回路部１３と外部接続用リード１４との
間に剥離を生じさせ難くしている。よって、半導体装置
用基板及び半導体装置の剥離に関する不良を低減させ、
信頼性を向上させることができる。
【００９３】例えば、半導体装置用基板は、半導体チッ
プ２２が搭載され、ワイヤボンディング等の手段で半導
体チップ２２とプリント回路部１３とが接続された後、
（Ａ）プリント回路部１３と外部接続用リード１４との
接合部を含むように樹脂封止される場合と、（Ｂ）プリ
ント回路部１３と外部接続用リード１４との接合部が樹
脂封止されない場合とがあるが、（Ａ），（Ｂ）の場合
とも樹脂封止工程までの前工程、すなわち、リードフレ
ームの曲げ加工の工程や、取扱い時又は輸送時などに、
外部接続用リード１４とプリント回路部１３との接合部
に力が加わったとしても、外部接続用リード１４のプリ
ント回路部１３からの剥離を阻止することができる。な
お、（Ｂ）の場合は、上記工程に加え、さらに樹脂封止
工程の後工程、すなわち、出荷のための梱包や、装置へ
の組込み、使用時などにも剥離を阻止することができ
る。
【００９４】上述したように第４の実施形態によれば、
第１の実施形態の効果に加え、より一層、プリント回路
部１３と外部接続用リード１４とを剥離させ難くするこ
とができ、もって、信頼性を向上させることができる。
【００９５】なお、本実施の形態は、外部接続用リード
１４にハーフエッチングを施して薄肉部３０を設けたこ
とのみが第１の実施形態と異なるので、第１の実施形態
に限らず、第２乃至第３の実施形態あるいは後述する第
５の実施形態にも適用でき、同様の効果を得ることがで
きる。 （第５の実施の形態）図１８は本発明の第５の実施形態
に係る半導体装置用基板の構成を示す断面図であり、第
１の実施形態の変形構成を示している。
【００９６】すなわち、本実施の形態は、両面に半導体
チップを搭載可能なようにしたものであり、具体的には
図１８に示すように、外部接続用リード１４とは反対側
のプリント回路部１３面にもチップ接続用電極１３ｂを
備えている。なお、チップ接続用電極１３ｂは、第３の
実施形態と同様に形成可能となっている。
【００９７】以上のように半導体チップ２２を両面に搭
載可能な構成としても、外部接続用リード１４における
プリント回路部１３との接触部分が略Ｕ字形状をしてい
て剥離しにくいという構成に代わりはないので、第５の
実施形態によっても、第１の実施形態と同様の効果を得
ることができる。
【００９８】なお、本実施の形態は、チップ接続用電極
１３ｂをプリント回路部１３の両面に設けたことのみが
第１の実施形態と異なるので、第１の実施形態に限ら
ず、例えば図１９及び図２０に示すように、第３及び第
４の実施形態（薄肉部３０の変形例を含む）にも同様に
適用でき、同様の効果を得ることができる。
【００９９】またこれに関連して、第１、第３及び第４
の実施形態で説明したチップ接続用電極１３ｂの形成面
を逆にしても、本発明を同様に実施して同様の効果を得
ることができる。例えば第１の実施形態の場合、リード
フレーム側のプリント回路部１３面にチップ接続用電極
１３ｂを有するが、これに代えて、リードフレームとは
反対側のプリント回路部１３面にチップ接続用電極１３
ｂを有してもよい。但し、外部接続用リード１４とチッ
プ接続用電極１３ｂとの距離が長くなるので、電気特性
の観点からはリードフレーム側のプリント回路部１３面
にチップ接続用電極１３ｂを有する構成の方が好まし
い。その他、本発明はその要旨を逸脱しない範囲で種々
変形して実施できる。
【０１００】
【発明の効果】以上説明したように本発明によれば、高
密度配線が可能なビルドアップ法の利点を有しつつ、リ
ードとプリント回路部との剥離を生じ難くした半導体装
置用基板及びその製造方法を提供できる。
【０１０１】また、設計上で高い自由度を有しつつ、製
造工程を煩雑にせずに、平滑な形成面を有する高精度な
配線を形成でき、電気的特性をも向上できる半導体装置
用基板及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置用
基板の構成を示す底面図
【図２】図１の２−２線矢視断面図
【図３】同実施の形態における製造工程図
【図４】同実施の形態における製造工程図
【図５】本発明の第２の実施の形態に係る半導体装置用
基板の構成を示す断面図
【図６】同実施の形態における製造工程図
【図７】同実施の形態における製造工程図
【図８】同実施の形態における製造工程図
【図９】本発明の第３の実施形態に係る半導体装置用基
板の構成を示す断面図
【図１０】同実施の形態における製造工程図
【図１１】同実施の形態における半導体装置の構成を示
す断面図
【図１２】本発明の第４の実施の形態に係る半導体装置
用基板の構成を示す断面図
【図１３】同実施の形態における製造方法を説明するた
めの模式的な平面図
【図１４】同実施の形態における製造方法を説明するた
めの模式的な断面図
【図１５】同実施の形態における製造方法を説明するた
めの模式的な断面図
【図１６】同実施の形態における半導体装置用基板の変
形構成を示す断面図
【図１７】同実施の形態における半導体装置用基板の変
形構成を示す断面図
【図１８】本発明の第５の実施形態に係る半導体装置用
基板の構成を示す断面図
【図１９】同実施の形態における半導体装置用基板の変
形構成を示す断面図
【図２０】同実施の形態における半導体装置用基板の変
形構成を示す断面図
【図２１】従来の半導体装置用基板の構成を示す断面図
【図２２】従来の半導体装置の構成を示す断面図及び平
面図
【図２３】従来の半導体装置の構成を示す断面図
【符号の説明】
１１…絶縁層 １２，１２ａ，１２ｂ…銅層 １３…プリント回路部 １３ａ…半導体チップ搭載領域 １３ｂ…チップ接続用電極 １４…外部接続用リード １４ａ…銅合金 １５…金層 １６…ニッケル層 １７…テープ １８，２１，３２…レジスト １９…バイアホール ２０…ドライフィルム ２２…半導体チップ ２３…金線 ２４…絶縁樹脂 ２５…銅ペースト ２６…放熱板 ２７…４２合金 ３０…薄肉部 ３１…隙間

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】リードフレームと、 前記リードフレームの内周側の一方の面上に形成され、
    絶縁層と導体層とが交互に積層されてなるプリント回路
    部と、 前記リードフレームのうち、前記プリント回路部との接
    触部分から前記プリント回路部よりも外周側に延在させ
    て形成された複数の外部接続用リードとを備えた半導体
    装置用基板において、 前記各外部接続用リードのうちの一部は、前記プリント
    回路部との接触部分にて他の外部接続用リードに互いに
    接続されていることを特徴とする半導体装置用基板。
  2. 【請求項２】 請求項１に記載の半導体装置用基板にお
    いて、 前記プリント回路部は、前記リードフレーム側の面に半
    導体チップ搭載領域及び半導体チップ接続用電極を備え
    たことを特徴とする半導体装置用基板。
  3. 【請求項３】 請求項１又は請求項２に記載の半導体装
    置用基板において、 前記各外部接続用リードは、前記プリント回路部との近
    傍位置にて他の部分よりも薄く形成されていることを特
    徴とする半導体装置用基板。
  4. 【請求項４】 請求項３に記載の半導体装置用基板にお
    いて、 前記他の部分よりも薄く形成されている部分はハーフエ
    ッチングにて形成されていることを特徴とする半導体装
    置用基板。
  5. 【請求項５】（Ａ）シート状の金属材料の一方の面上に
    選択的にレジストを形成する工程と、（Ｂ）前記レジス
    トの間から露出した金属材料上に、当該金属材料に対し
    てエッチングストッパとなる導電性材料でエッチングス
    トッパ層を形成する工程と、（Ｃ）前記エッチングスト
    ッパ層上に導体層を形成する工程と、（Ｄ）前記導体層
    でバイアホールとなる部分を露出させるように前記導体
    層上に選択的に絶縁層を形成する工程と、（Ｅ）めっき
    及びエッチングにより、前記絶縁層上及び前記導体層上
    に導体層を選択的に形成する工程と、（Ｆ）前記（Ｄ）
    乃至前記（Ｅ）の工程を所定回数まで繰返し、前記絶縁
    層及び前記導体層の積層構造からなるプリント回路部を
    形成する工程と、（Ｇ）前記プリント回路部上に保護層
    を形成する工程と、（Ｈ）前記保護層とは反対面の前記
    金属材料を選択的にエッチングすることにより、前記金
    属材料を前記プリント回路部の外周側方向に延在させた
    複数の外部接続用リードを形成し、同時に各外部接続用
    リードのうちの一部を前記プリント回路部との接触部に
    て他の外部接続用リードに互いに接続されるように形成
    する工程とを含んでいることを特徴とする半導体装置用
    基板の製造方法。
  6. 【請求項６】 請求項５に記載の半導体装置用基板の製
    造方法において、 前記（Ｃ）の工程では、前記導体層と同時に前記エッチ
    ングストッパ層上に半導体チップ接続用電極を形成し、 前記（Ｄ）の工程では、前記バイアホールとなる部分及
    び前記半導体チップ接続用電極を露出させるように絶縁
    層を形成することを特徴とする半導体装置用基板の製造
    方法。
  7. 【請求項７】（Ａ）シート状の金属材料の一方の面上に
    選択的に絶縁層及びレジストを形成する工程と、（Ｂ）
    前記絶縁層の間又はレジストの間から露出した金属材料
    上に、当該金属材料に対してエッチングストッパとなる
    導電性材料でエッチングストッパ層を形成する工程と、
    （Ｃ）前記エッチングストッパ層上に導体層を形成する
    工程と、（Ｄ）前記導体層上でバイアホールとなる部分
    を露出させるように前記導体層上に選択的に絶縁層を形
    成する工程と、（Ｅ）めっき及びエッチングにより、前
    記絶縁層上及び前記導体層上に導体層を選択的に形成す
    る工程と、（Ｆ）前記（Ｄ）乃至前記（Ｆ）の工程を所
    定回数まで繰返し、前記絶縁層及び前記導体層の積層構
    造からなるプリント回路部を形成する工程と、（Ｇ）前
    記プリント回路部上に保護層を形成する工程と、（Ｉ）
    前記保護層とは反対面の前記金属材料を選択的にエッチ
    ングすることにより、前記金属材料を前記プリント回路
    部の外周側方向に延在させた複数の外部接続用リードを
    形成し、同時に各外部接続用リードのうちの一部を前記
    プリント回路部との接触部にて他の外部接続用リードに
    互いに接続されるように形成する工程とを含んでいるこ
    とを特徴とする半導体装置用基板の製造方法。
  8. 【請求項８】 請求項７に記載の半導体装置用基板の製
    造方法において、 前記（Ｃ）の工程では、前記導体層と同時に前記エッチ
    ングストッパ層上に半導体チップ接続用電極を形成し、 前記（Ｄ）の工程では、前記バイアホールとなる部分及
    び前記半導体チップ接続用電極を露出させるように絶縁
    層を形成することを特徴とする半導体装置用基板の製造
    方法。
  9. 【請求項９】 請求項５乃至請求項８のいずれか１項に
    記載の半導体装置用基板の製造方法において、 前記プリント回路部近傍の各外部接続用リードを選択的
    に薄い厚さにする工程を含んでいることを特徴とする半
    導体装置用基板の製造方法。
  10. 【請求項１０】 請求項９に記載の半導体装置用基板の
    製造方法において、 前記選択的に薄い厚さにする工程はハーフエッチング工
    程であることを特徴とする半導体装置用基板の製造方
    法。
JP17581697A 1997-07-01 1997-07-01 半導体装置用基板及びその製造方法 Pending JPH1126625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17581697A JPH1126625A (ja) 1997-07-01 1997-07-01 半導体装置用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17581697A JPH1126625A (ja) 1997-07-01 1997-07-01 半導体装置用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1126625A true JPH1126625A (ja) 1999-01-29

Family

ID=16002738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17581697A Pending JPH1126625A (ja) 1997-07-01 1997-07-01 半導体装置用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1126625A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9089053B2 (en) 2009-04-27 2015-07-21 Yazaki Corporation Method for manufacturing wiring substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9089053B2 (en) 2009-04-27 2015-07-21 Yazaki Corporation Method for manufacturing wiring substrate

Similar Documents

Publication Publication Date Title
JP3152180B2 (ja) 半導体装置及びその製造方法
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JPH11186468A (ja) 半導体装置
JPH11163022A (ja) 半導体装置、その製造方法及び電子機器
JP4302944B2 (ja) めっき引込線がない印刷回路基板の製造方法
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP3003624B2 (ja) 半導体装置
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP3538029B2 (ja) 半導体装置の製造方法
JP3524441B2 (ja) 配線形成方法
JP4352294B2 (ja) 半導体装置の製造方法
KR100240916B1 (ko) 회로 기판 및 그 형성 방법
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JPH08111587A (ja) 配線板構造及びその製造方法並びに半導体装置
JP3520764B2 (ja) 半導体装置およびその製造方法
JP4084737B2 (ja) 半導体装置
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JPH1126625A (ja) 半導体装置用基板及びその製造方法
JPH06177315A (ja) 多層リードフレーム
JPH10270630A (ja) 半導体装置用基板及びその製造方法
JP3568249B2 (ja) 半導体装置及びそれに使用されるチップキャリアの製造方法
JPH0521695A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
JPH09289274A (ja) 半導体装置用基板とその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040123

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040311