JP3568249B2 - 半導体装置及びそれに使用されるチップキャリアの製造方法 - Google Patents
半導体装置及びそれに使用されるチップキャリアの製造方法 Download PDFInfo
- Publication number
- JP3568249B2 JP3568249B2 JP23404094A JP23404094A JP3568249B2 JP 3568249 B2 JP3568249 B2 JP 3568249B2 JP 23404094 A JP23404094 A JP 23404094A JP 23404094 A JP23404094 A JP 23404094A JP 3568249 B2 JP3568249 B2 JP 3568249B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating layer
- wiring pattern
- pattern
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【産業上の利用分野】
本発明は、外部接続用端子を有しかつ半導体集積回路素子が搭載できるチップキャリアに対して、半導体集積回路素子を搭載してなる半導体装置と、この半導体装置に用いるチップキャリアの製造方法に関するものである。
【０００２】
さらに詳しくは、支持基板に導体等を使用し、この導体等で外部接続用端子を形成してなるチップキャリアに半導体集積回路素子を搭載してなる半導体装置と、この導体からなる支持基板上に絶縁層と導体パターンとを必要に応じて積層し、かつ前記支持基板を外部接続用端子に加工するチップキャリアの製造方法とに関するものである。
【０００３】
【従来の技術】
従来、この種のチップキャリアは、例えば、半導体集積回路素子（以下、「ＩＣチップ」と称する）を搭載する搭載部と、そのＩＣチップの接続端とワイアーボンデング等によって接続される配線用パターンとを支持基板の一面に設け、かつ外部回路との接続に使用される接続端子の他面に設けた構造のものも提供されている。
【０００４】
図４は、従来のチップキャリアの構造を示す断面図である。図４に示すように、絶縁層に樹脂系基材を用いたボールグリッドアレー型（Ｂａｌｌ Ｇｒｉｄｅ Ａｒｒａｙ；以下「ＢＧＡ型」と略称する）のチップキャリア１１０は、次のように構成されている。すなわち、このＢＧＡ型チップキャリア１１０はプリント配線板用のガラス−エポキシまたはガラス−ＢＴレジンの積層板１１１を基材として使用して構成されており、この積層板１１１の一面には、ＩＣチップを搭載する搭載部１１２と、その搭載部１１２の周囲に所定の配線パターンで形成された導体パターン１１３とが設けられている。また、前記積層板１１１の他面には、所定の回路構成に従って配線パターンで形成された導体パターン１１４が設けられており、その導体パターン１１４の所定の位置に導体からなるボール接続端子１１５が固定されている。そして、前記表面側の導体パターン１１３と、裏面側の導体パターン１１４とは必要に応じてスルーホール１１６で接続されている。
【０００５】
このようなチップキャリア１１０の搭載部１１２に、ＩＣチップ１１７を搭載し、導体パターン１１３の所定の電極部とＩＣチップ１１７の接続部とを図示しないワイヤーボンデング等で接続し、かつボール接続端子１１５の他面を樹脂でモールドしてパッケージ化することにより、半導体装置を得ることができる。
【０００６】
【発明が解決しようとする課題】
このように従来の半導体装置によれば、チップキャリアに上述した基材を使用しているため、この基材（積層板１１１）の厚みが０．５〜１．０〔ｍｍ〕程度となり、当該チップキャリアを含む半導体装置のパッケージ全体の厚さを制約してしまう欠点があった。
【０００７】
特に、近年頻繁に使用されている、全体の厚さが１．０〔ｍｍ〕程度の半導体装置のパッケージには、いわゆる〔薄型のクワッド・フラット・パッケージ型（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ ；以下「ＱＦＰ型」という）のパッケージ（以下、「ＴＱＦＰ」ともいう）を使用するしかなかった。
【０００８】
また、図４のタイプの従来の半導体装置は、ＩＣチップから引き出した導体パターンをチップキャリア周囲に配置したスルホールを経由して、裏面に設けたボール接続端子まで接続しなければならないため、必然的に配線長が長くなり、高速動作するＩＣチップのパッケージとして使用するには、伝播遅延が問題となっていた。
【０００９】
本発明は、上述した欠点を解消し、薄型かつ高速動作を可能にした半導体装置及びチップキャリアの製造方法を提供することを目的としている。
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明に係わる半導体装置は、半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けたチップキャリアに半導体集積回路素子を搭載してなる半導体装置において、
前記チップキャリアは、導体からなる支持基板上に、所定の配線パターンが設けられた絶縁層及び所定の配線パターンとされた導体パターンからなる積層部と、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子としたことを特徴とするものである。
【００１０】
請求項２記載の導体支持基板は、３５μｍ〜１０００μｍの厚さの金属板であることを特徴とするものである。
【００１１】
上記目的を達成するために、請求項３記載の発明に係る半導体装置は、半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けたチップキャリアに半導体集積回路素子を搭載し、かつ前記配線用パターンと半導体集積回路素子とを接続してなる半導体装置において、
前記チップキャリアは、導体からなる支持基板上に、所定のパターンが設けられた絶縁層及び所定の配線パターンとされた導体パターンからなる積層部と、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子としたことから構成され、
かつ前記チップキャリアに固定した半導体集積回路素子を含め、かつ外部接続用端子の一部を除いてモールドしてなることを特徴とするものである。
【００１２】
上記同様の目的を達成するために、請求項４記載の発明に係わるチップキャリアの製造方法は、半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けてなるチップキャリアを製造する方法において、
導体からなる支持基板上に絶縁層を設けるとともに当該絶縁層に所定のパターンを設ける工程と、当該絶縁層の所定のパターン内に導体を設けるとともに当該絶縁層の上に所定の導体パターンを積層する工程と、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板をその厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子とする工程とからなることを特徴とするものである。
【００１３】
【作用】
請求項１記載の半導体装置では、導体パターンと絶縁層の支持基板となる積層板をなくし、この積層板に代えて導体支持基板を使用し、この導体支持基板上に最低限必要な導体パターン、絶縁層を積層して積層部を構成し、この積層が終了した後に、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子とし、これによって、最低限の最低必要であるところの、導体パターン、絶縁層、外部接続用端子のみで構成することができ、半導体装置の薄型化が可能になる。
【００１４】
請求項２記載の導体支持基板にあっては、３５μｍ〜１０００μｍの厚さの金属板を採用し、積層部の形成と、外部接続用端子とを形成しやすくしたものである。
【００１５】
請求項３記載の半導体装置では、請求項１記載の構造に外部接続端子の一部を残してモールドして、一つの製品としている。
【００１６】
また、請求項４記載のチップキャリアの製造方法は、導体パターンと絶縁層とを形成させるために用いられる支持基板として積層板に代えて導体支持基板を使用し、この導体支持基板上に絶縁層を形成するとともに絶縁層の表裏を接続するための配線パターンを設け、その絶縁層の配線パターン内に導体を設けるとともに、必要な導体パターンを形成して積層部を設けた後、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板をその厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子を形成している。
【００１７】
【実施例】
以下、本発明について図示の実施例を参照して説明する。
【００１８】
図１は、本発明の半導体装置の実施例を示す断面図である。図２は、同実施例で使用されるチップキャリアを示す断面図である。
【００１９】
これらの図において、半導体装置１は、チップキャリア２にＩＣチップ３を搭載し、これらを外部接続用端子４の一部を残してモールド樹脂５でモールドしてなる。
【００２０】
このチップキャリア２は次のような構造となっている。絶縁層６には所定の配線パターンで透孔７が設けられており、この透孔７には導体８が設けられている。また、前記絶縁層６の上には、所定の配線パターンで導体パターン９が設けられており、かつこの導体パターン９の上には絶縁層１０が設けられている。この絶縁層１０には、所定の配線パターンで透孔１１が設けられている。この透孔１１には導体１２が設けられている。また、前記絶縁層１０には、所定の配線パターンで導体パターン１３及びＩＣチップ搭載部１４が設けられている。このように絶縁層６、導体パターン９、絶縁層１０及び導体パターン１３・ＩＣチップ搭載部１４が積層されて積層部１５が形成されている。また、前記絶縁層６の下面には、例えば逆富士山型をした外部接続用端子４が必要に応じた数で設けられている。
【００２１】
前記チップキャリア２の積層部１５のＩＣチップ搭載部１４には、ＩＣチップ３が搭載されている。
【００２２】
このような半導体装置１を搭載するチップキャリア２の製造方法について図１〜図３を参照して説明する。
【００２３】
〔第１層目の形成工程〕
まず、この実施例では、支持基板として、例えば板厚が３５〜３００μｍが望ましく、そのうち約１５０〔μｍ〕の銅合金板１７を使用する。この銅合金板１７を洗浄し、よく乾燥させる（図３（ａ）参照）。
【００２４】
その後、この銅合金板１７にスクリーン印刷で感光性樹脂（例えば、プロビコート５０００（商品名）；日本ペイント株式会社製）を乾燥後の厚みが例えば約３０〔μｍ〕となるように印刷した後、例えば８０〔度Ｃ〕で例えば約３０分乾燥する。これにより、図３（ｂ）に示すように、銅合金板１７に樹脂層１８が形成される。
【００２５】
次に、図示しないガラスマスクを上記樹脂層１８上に重ね、上から紫外線を例えば約３０００〔ｍＪ／ｃｍ２ 〕照射する。その後に、専用の現像液を約１分間吹きつけ、紫外線の当たらなかった部分の樹脂を除去する。この処理を終了した後に、水洗をし、例えば１４０〔度Ｃ〕で例えば３０〔分〕間加熱して残った樹脂を硬化させる。これにより、図３（ｃ）に示すように、銅合金板１７の上に絶縁層６が形成され、かつ絶縁層６には所定の配線パターンに従って透孔７が設けられることになる。
【００２６】
次に、銅合金板１７の感光性樹脂を印刷しなかった面１９，２０や、積層部１５を設けない面２１に耐めっき性のあるフィルム２１を貼り付け、硫酸銅めっき液に浸漬し、例えば電流密度５〔Ａ／ｄｍ２ 〕で例えば約２５分間電気めっきをする。これにより、絶縁層６の所定の配線パターンに従って設けられた透孔７、すなわち樹脂層１８の一部樹脂を除去した部分に当該樹脂層１８の厚みとほぼ同じ厚さのめっきをつけて導体８を設ける。これにより、図３（ｄ）に示すように絶縁層６の所定の配線パターンに従って設けられた透孔７内に導体８が設けられたものが得られる。
【００２７】
次に、図３（ｄ）に示すような構造のものの絶縁層６の表面上に、スパッタリングで例えば約０．２〔μｍ〕の銅薄膜を形成した後に、硫酸銅めっきを行なって、例えは約１０〔μｍ〕の厚さの銅膜を形成する。このような銅膜の上に、例えば液状レジスト（ＰＭＥＲ（商品名）；東京応化工業株式会社製）を均一に塗布して乾燥させて感光性の絶縁層を設ける。
【００２８】
その後、この感光性の絶縁層を所定の配線パターンに従って露光し、その後、これを現像することによってエッチングレジストパターンを形成した。次に塩化第２鉄液でエチングした後、エッチングレジストを剥離した。これにより、図３（ｅ）に示すように、絶縁層６の上に導体パターン９が形成されることになる。
【００２９】
これにより、銅合金板１７の上に絶縁層６及び導体パターン９の第１層目が形成されたことになる。
【００３０】
〔第２層目の形成工程〕
再び、導体パターン９及び導体パターン９が形成されていない絶縁層６の部分等の上にスクリーン印刷で感光性樹脂（例えば、プロビコート５０００（商品名）；日本ペイント株式会社製）を乾燥後の厚みが例えば約３０〔μｍ〕となるように印刷した後、例えば８０〔度Ｃ〕で例えば約３０分乾燥して樹脂層２３を形成する。
【００３１】
次に、図示しないガラスマスクを上記樹脂層２３上に重ね、上から紫外線を例えば約３０００〔ｍＪ／ｃｍ２ 〕照射する。その後に、専用の現像液を約１分間吹きつけ、紫外線の当たらなかった部分の樹脂を除去する。この処理を終了した後に、水洗をし、例えば１４０〔度Ｃ〕で例えば３０〔分〕間加熱して残った樹脂を硬化させる。これにより、図３（ｆ）に示すように、導体パターン９及び導体パターン９のない絶縁層６の部分の上に絶縁層１０が形成され、かつ絶縁層１０には所定の配線パターンに従って透孔１１が設けられることになる。
【００３２】
次に、再び硫酸銅めっき液に浸透し、例えば電流密度５〔Ａ／ｄｍ２ 〕で例えば約２５分間電気めっきをする。これにより、絶縁層１０の所定の配線パターンに従って設けられた透孔１１、すなわち樹脂層２３の一部樹脂を除去した部分に当該樹脂層２３の厚みとほぼ同じ厚さのめっきをつけて導体１２を設ける。これにより、図３（ｇ）に示すように絶縁層１０の所定の配線パターンに従って設けられた透孔１１内に導体１２が設けられたものが得られる。
【００３３】
次に、図３（ｇ）に示すような構造のものの絶縁層１０の表面上に、スパッタリングで例えば約０．２〔μｍ〕の銅薄膜を形成した後に、硫酸銅めっきを行なって、例えば約１０〔μｍ〕の厚さの銅膜を形成する。このような銅膜の上に、例えば液状レジスト（ＰＭＥＲ（商品名）；東京応化工業株式会社製）を均一に塗布して乾燥させて感光性絶縁層を形成させる。
【００３４】
その後、この感光性絶縁層を所定の配線パターンに従って露光し、その後、これを現像することによってエッチングレジストパターンを形成した。次に塩化第２鉄液でエッチングした後、エッチングレジストを剥離した。これにより、図３（ｈ）に示すように、絶縁層１０の上に導体パターン１３が形成されたことになる。
【００３５】
これにより、導体パターン９の上に絶縁層１０及び導体パターン１３の第２層目が形成されたことになる。
【００３６】
上述したように必要な絶縁層６，１０と導体パターン９，１３を積層して積層部１５を形成した後、この部分を保護するために耐酸性のフィルムを貼り合わせ、裏面の金属板側にはドライフィルムを貼り合わせた。なお、この耐酸性フィルムとしてドライフィルム等のエッチングレジストを用いてもよい。
【００３７】
〔外部接続用端子の形成工程〕
次に、銅合金板１７を所定のパターンに従って露光する。ついで、これを現像して、絶縁層６に至るまでエッチング除去することにより、非エッチング部分の導体支持基板をその厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子４として形成する。これにより、図２に示すようなチップキャリア２が得られることになる。
【００３８】
このとき、各外部接続用端子４の形状は、逆富士山型になるため、製造上の寸法許容性が大きい。
【００３９】
〔半導体装置の製造〕
このようにして構成されたチップキャリア２にＩＣチップ３を搭載し、各外部接続用端子４の頂上部を残しててモールド樹脂５で封止する等により、図１に示す半導体装置１が形成されることになる。
【００４０】
なお、チップキャリア２に、ＩＣチップ３を半導体素子を搭載し、ワイヤーボンデングにて電気的に接続した後、トランスファモールドにより樹脂封止してもよい。
【００４１】
【発明の効果】
以上説明したように請求項１記載の発明によれば、導体パターンと絶縁層の支持基板となる積層板をなくし、この積層板に代えて導体支持基板を使用し、この導体支持基板上に最低限必要な導体パターン、絶縁層を積層して積層部を構成し、この導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子としたことにより、最低限必要であるところの、導体パターン、絶縁層、外部接続用端子のみで構成することができたので、チップキャリアの不要な厚みを減らすことができて半導体装置の薄型化が可能になる。
【００４２】
また、上記発明によれば、半導体素子と外部接続用端子とを最短距離で結ぶことができるだけでなく、薄型化した絶縁層に合わせた導体パターンが形成できるので、特性インピーダンス等の電気特性の向上と配線密度の向上も可能となり、しかも高速に動作する半導体素子へも対応できる。
【００４３】
請求項２記載の導体支持基板にあっては、３５μｍ〜１０００μｍの厚さの金属板を採用したので、積層部が形成しやすくなり、かつ外部接続用端子の形成が簡単になる。
【００４４】
請求項３記載の半導体装置では、外部接続端子の端面部を残してモールドしているので、全体として薄型化できる。
【００４５】
また、請求項４記載のチップキャリアの製造方法によれば、導体パターンと絶縁層とを形成させるために用いられる支持基板として積層板に代えて導体支持基板を使用し、この導体支持基板上に絶縁層と配線パターンとを積層して積層部を形成し、しかる後に絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子として形成しているので、チップキャリアの不要な厚みを減らし、かつ外部接続用端子を有するチップキャリアを得ることができる。
【００４６】
【図面の簡単な説明】
【図１】本発明の半導体装置の実施例を示す断面図である。
【図２】同実施例で使用するチップキャリアを示す断面図である。
【図３】同実施例のチップキャリアの製造工程を説明するための図である。
【図４】従来の半導体装置を示す図である。
【符号の説明】
１ 半導体装置
２ チップキャリア
３ ＩＣチップ（半導体集積回路素子）
４ 外部接続用端子
５ モールド樹脂
６，１０ 絶縁層
７，１１ 透孔
８，１２ 導体
９，１３ 導体パターン
１４ ＩＣチップ搭載部
１５ 積層部
１７ 銅合金板（導体支持基板）
１８ 樹脂層
【産業上の利用分野】
本発明は、外部接続用端子を有しかつ半導体集積回路素子が搭載できるチップキャリアに対して、半導体集積回路素子を搭載してなる半導体装置と、この半導体装置に用いるチップキャリアの製造方法に関するものである。
【０００２】
さらに詳しくは、支持基板に導体等を使用し、この導体等で外部接続用端子を形成してなるチップキャリアに半導体集積回路素子を搭載してなる半導体装置と、この導体からなる支持基板上に絶縁層と導体パターンとを必要に応じて積層し、かつ前記支持基板を外部接続用端子に加工するチップキャリアの製造方法とに関するものである。
【０００３】
【従来の技術】
従来、この種のチップキャリアは、例えば、半導体集積回路素子（以下、「ＩＣチップ」と称する）を搭載する搭載部と、そのＩＣチップの接続端とワイアーボンデング等によって接続される配線用パターンとを支持基板の一面に設け、かつ外部回路との接続に使用される接続端子の他面に設けた構造のものも提供されている。
【０００４】
図４は、従来のチップキャリアの構造を示す断面図である。図４に示すように、絶縁層に樹脂系基材を用いたボールグリッドアレー型（Ｂａｌｌ Ｇｒｉｄｅ Ａｒｒａｙ；以下「ＢＧＡ型」と略称する）のチップキャリア１１０は、次のように構成されている。すなわち、このＢＧＡ型チップキャリア１１０はプリント配線板用のガラス−エポキシまたはガラス−ＢＴレジンの積層板１１１を基材として使用して構成されており、この積層板１１１の一面には、ＩＣチップを搭載する搭載部１１２と、その搭載部１１２の周囲に所定の配線パターンで形成された導体パターン１１３とが設けられている。また、前記積層板１１１の他面には、所定の回路構成に従って配線パターンで形成された導体パターン１１４が設けられており、その導体パターン１１４の所定の位置に導体からなるボール接続端子１１５が固定されている。そして、前記表面側の導体パターン１１３と、裏面側の導体パターン１１４とは必要に応じてスルーホール１１６で接続されている。
【０００５】
このようなチップキャリア１１０の搭載部１１２に、ＩＣチップ１１７を搭載し、導体パターン１１３の所定の電極部とＩＣチップ１１７の接続部とを図示しないワイヤーボンデング等で接続し、かつボール接続端子１１５の他面を樹脂でモールドしてパッケージ化することにより、半導体装置を得ることができる。
【０００６】
【発明が解決しようとする課題】
このように従来の半導体装置によれば、チップキャリアに上述した基材を使用しているため、この基材（積層板１１１）の厚みが０．５〜１．０〔ｍｍ〕程度となり、当該チップキャリアを含む半導体装置のパッケージ全体の厚さを制約してしまう欠点があった。
【０００７】
特に、近年頻繁に使用されている、全体の厚さが１．０〔ｍｍ〕程度の半導体装置のパッケージには、いわゆる〔薄型のクワッド・フラット・パッケージ型（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ ；以下「ＱＦＰ型」という）のパッケージ（以下、「ＴＱＦＰ」ともいう）を使用するしかなかった。
【０００８】
また、図４のタイプの従来の半導体装置は、ＩＣチップから引き出した導体パターンをチップキャリア周囲に配置したスルホールを経由して、裏面に設けたボール接続端子まで接続しなければならないため、必然的に配線長が長くなり、高速動作するＩＣチップのパッケージとして使用するには、伝播遅延が問題となっていた。
【０００９】
本発明は、上述した欠点を解消し、薄型かつ高速動作を可能にした半導体装置及びチップキャリアの製造方法を提供することを目的としている。
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明に係わる半導体装置は、半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けたチップキャリアに半導体集積回路素子を搭載してなる半導体装置において、
前記チップキャリアは、導体からなる支持基板上に、所定の配線パターンが設けられた絶縁層及び所定の配線パターンとされた導体パターンからなる積層部と、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子としたことを特徴とするものである。
【００１０】
請求項２記載の導体支持基板は、３５μｍ〜１０００μｍの厚さの金属板であることを特徴とするものである。
【００１１】
上記目的を達成するために、請求項３記載の発明に係る半導体装置は、半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けたチップキャリアに半導体集積回路素子を搭載し、かつ前記配線用パターンと半導体集積回路素子とを接続してなる半導体装置において、
前記チップキャリアは、導体からなる支持基板上に、所定のパターンが設けられた絶縁層及び所定の配線パターンとされた導体パターンからなる積層部と、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子としたことから構成され、
かつ前記チップキャリアに固定した半導体集積回路素子を含め、かつ外部接続用端子の一部を除いてモールドしてなることを特徴とするものである。
【００１２】
上記同様の目的を達成するために、請求項４記載の発明に係わるチップキャリアの製造方法は、半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けてなるチップキャリアを製造する方法において、
導体からなる支持基板上に絶縁層を設けるとともに当該絶縁層に所定のパターンを設ける工程と、当該絶縁層の所定のパターン内に導体を設けるとともに当該絶縁層の上に所定の導体パターンを積層する工程と、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板をその厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子とする工程とからなることを特徴とするものである。
【００１３】
【作用】
請求項１記載の半導体装置では、導体パターンと絶縁層の支持基板となる積層板をなくし、この積層板に代えて導体支持基板を使用し、この導体支持基板上に最低限必要な導体パターン、絶縁層を積層して積層部を構成し、この積層が終了した後に、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子とし、これによって、最低限の最低必要であるところの、導体パターン、絶縁層、外部接続用端子のみで構成することができ、半導体装置の薄型化が可能になる。
【００１４】
請求項２記載の導体支持基板にあっては、３５μｍ〜１０００μｍの厚さの金属板を採用し、積層部の形成と、外部接続用端子とを形成しやすくしたものである。
【００１５】
請求項３記載の半導体装置では、請求項１記載の構造に外部接続端子の一部を残してモールドして、一つの製品としている。
【００１６】
また、請求項４記載のチップキャリアの製造方法は、導体パターンと絶縁層とを形成させるために用いられる支持基板として積層板に代えて導体支持基板を使用し、この導体支持基板上に絶縁層を形成するとともに絶縁層の表裏を接続するための配線パターンを設け、その絶縁層の配線パターン内に導体を設けるとともに、必要な導体パターンを形成して積層部を設けた後、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板をその厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子を形成している。
【００１７】
【実施例】
以下、本発明について図示の実施例を参照して説明する。
【００１８】
図１は、本発明の半導体装置の実施例を示す断面図である。図２は、同実施例で使用されるチップキャリアを示す断面図である。
【００１９】
これらの図において、半導体装置１は、チップキャリア２にＩＣチップ３を搭載し、これらを外部接続用端子４の一部を残してモールド樹脂５でモールドしてなる。
【００２０】
このチップキャリア２は次のような構造となっている。絶縁層６には所定の配線パターンで透孔７が設けられており、この透孔７には導体８が設けられている。また、前記絶縁層６の上には、所定の配線パターンで導体パターン９が設けられており、かつこの導体パターン９の上には絶縁層１０が設けられている。この絶縁層１０には、所定の配線パターンで透孔１１が設けられている。この透孔１１には導体１２が設けられている。また、前記絶縁層１０には、所定の配線パターンで導体パターン１３及びＩＣチップ搭載部１４が設けられている。このように絶縁層６、導体パターン９、絶縁層１０及び導体パターン１３・ＩＣチップ搭載部１４が積層されて積層部１５が形成されている。また、前記絶縁層６の下面には、例えば逆富士山型をした外部接続用端子４が必要に応じた数で設けられている。
【００２１】
前記チップキャリア２の積層部１５のＩＣチップ搭載部１４には、ＩＣチップ３が搭載されている。
【００２２】
このような半導体装置１を搭載するチップキャリア２の製造方法について図１〜図３を参照して説明する。
【００２３】
〔第１層目の形成工程〕
まず、この実施例では、支持基板として、例えば板厚が３５〜３００μｍが望ましく、そのうち約１５０〔μｍ〕の銅合金板１７を使用する。この銅合金板１７を洗浄し、よく乾燥させる（図３（ａ）参照）。
【００２４】
その後、この銅合金板１７にスクリーン印刷で感光性樹脂（例えば、プロビコート５０００（商品名）；日本ペイント株式会社製）を乾燥後の厚みが例えば約３０〔μｍ〕となるように印刷した後、例えば８０〔度Ｃ〕で例えば約３０分乾燥する。これにより、図３（ｂ）に示すように、銅合金板１７に樹脂層１８が形成される。
【００２５】
次に、図示しないガラスマスクを上記樹脂層１８上に重ね、上から紫外線を例えば約３０００〔ｍＪ／ｃｍ２ 〕照射する。その後に、専用の現像液を約１分間吹きつけ、紫外線の当たらなかった部分の樹脂を除去する。この処理を終了した後に、水洗をし、例えば１４０〔度Ｃ〕で例えば３０〔分〕間加熱して残った樹脂を硬化させる。これにより、図３（ｃ）に示すように、銅合金板１７の上に絶縁層６が形成され、かつ絶縁層６には所定の配線パターンに従って透孔７が設けられることになる。
【００２６】
次に、銅合金板１７の感光性樹脂を印刷しなかった面１９，２０や、積層部１５を設けない面２１に耐めっき性のあるフィルム２１を貼り付け、硫酸銅めっき液に浸漬し、例えば電流密度５〔Ａ／ｄｍ２ 〕で例えば約２５分間電気めっきをする。これにより、絶縁層６の所定の配線パターンに従って設けられた透孔７、すなわち樹脂層１８の一部樹脂を除去した部分に当該樹脂層１８の厚みとほぼ同じ厚さのめっきをつけて導体８を設ける。これにより、図３（ｄ）に示すように絶縁層６の所定の配線パターンに従って設けられた透孔７内に導体８が設けられたものが得られる。
【００２７】
次に、図３（ｄ）に示すような構造のものの絶縁層６の表面上に、スパッタリングで例えば約０．２〔μｍ〕の銅薄膜を形成した後に、硫酸銅めっきを行なって、例えは約１０〔μｍ〕の厚さの銅膜を形成する。このような銅膜の上に、例えば液状レジスト（ＰＭＥＲ（商品名）；東京応化工業株式会社製）を均一に塗布して乾燥させて感光性の絶縁層を設ける。
【００２８】
その後、この感光性の絶縁層を所定の配線パターンに従って露光し、その後、これを現像することによってエッチングレジストパターンを形成した。次に塩化第２鉄液でエチングした後、エッチングレジストを剥離した。これにより、図３（ｅ）に示すように、絶縁層６の上に導体パターン９が形成されることになる。
【００２９】
これにより、銅合金板１７の上に絶縁層６及び導体パターン９の第１層目が形成されたことになる。
【００３０】
〔第２層目の形成工程〕
再び、導体パターン９及び導体パターン９が形成されていない絶縁層６の部分等の上にスクリーン印刷で感光性樹脂（例えば、プロビコート５０００（商品名）；日本ペイント株式会社製）を乾燥後の厚みが例えば約３０〔μｍ〕となるように印刷した後、例えば８０〔度Ｃ〕で例えば約３０分乾燥して樹脂層２３を形成する。
【００３１】
次に、図示しないガラスマスクを上記樹脂層２３上に重ね、上から紫外線を例えば約３０００〔ｍＪ／ｃｍ２ 〕照射する。その後に、専用の現像液を約１分間吹きつけ、紫外線の当たらなかった部分の樹脂を除去する。この処理を終了した後に、水洗をし、例えば１４０〔度Ｃ〕で例えば３０〔分〕間加熱して残った樹脂を硬化させる。これにより、図３（ｆ）に示すように、導体パターン９及び導体パターン９のない絶縁層６の部分の上に絶縁層１０が形成され、かつ絶縁層１０には所定の配線パターンに従って透孔１１が設けられることになる。
【００３２】
次に、再び硫酸銅めっき液に浸透し、例えば電流密度５〔Ａ／ｄｍ２ 〕で例えば約２５分間電気めっきをする。これにより、絶縁層１０の所定の配線パターンに従って設けられた透孔１１、すなわち樹脂層２３の一部樹脂を除去した部分に当該樹脂層２３の厚みとほぼ同じ厚さのめっきをつけて導体１２を設ける。これにより、図３（ｇ）に示すように絶縁層１０の所定の配線パターンに従って設けられた透孔１１内に導体１２が設けられたものが得られる。
【００３３】
次に、図３（ｇ）に示すような構造のものの絶縁層１０の表面上に、スパッタリングで例えば約０．２〔μｍ〕の銅薄膜を形成した後に、硫酸銅めっきを行なって、例えば約１０〔μｍ〕の厚さの銅膜を形成する。このような銅膜の上に、例えば液状レジスト（ＰＭＥＲ（商品名）；東京応化工業株式会社製）を均一に塗布して乾燥させて感光性絶縁層を形成させる。
【００３４】
その後、この感光性絶縁層を所定の配線パターンに従って露光し、その後、これを現像することによってエッチングレジストパターンを形成した。次に塩化第２鉄液でエッチングした後、エッチングレジストを剥離した。これにより、図３（ｈ）に示すように、絶縁層１０の上に導体パターン１３が形成されたことになる。
【００３５】
これにより、導体パターン９の上に絶縁層１０及び導体パターン１３の第２層目が形成されたことになる。
【００３６】
上述したように必要な絶縁層６，１０と導体パターン９，１３を積層して積層部１５を形成した後、この部分を保護するために耐酸性のフィルムを貼り合わせ、裏面の金属板側にはドライフィルムを貼り合わせた。なお、この耐酸性フィルムとしてドライフィルム等のエッチングレジストを用いてもよい。
【００３７】
〔外部接続用端子の形成工程〕
次に、銅合金板１７を所定のパターンに従って露光する。ついで、これを現像して、絶縁層６に至るまでエッチング除去することにより、非エッチング部分の導体支持基板をその厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子４として形成する。これにより、図２に示すようなチップキャリア２が得られることになる。
【００３８】
このとき、各外部接続用端子４の形状は、逆富士山型になるため、製造上の寸法許容性が大きい。
【００３９】
〔半導体装置の製造〕
このようにして構成されたチップキャリア２にＩＣチップ３を搭載し、各外部接続用端子４の頂上部を残しててモールド樹脂５で封止する等により、図１に示す半導体装置１が形成されることになる。
【００４０】
なお、チップキャリア２に、ＩＣチップ３を半導体素子を搭載し、ワイヤーボンデングにて電気的に接続した後、トランスファモールドにより樹脂封止してもよい。
【００４１】
【発明の効果】
以上説明したように請求項１記載の発明によれば、導体パターンと絶縁層の支持基板となる積層板をなくし、この積層板に代えて導体支持基板を使用し、この導体支持基板上に最低限必要な導体パターン、絶縁層を積層して積層部を構成し、この導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子としたことにより、最低限必要であるところの、導体パターン、絶縁層、外部接続用端子のみで構成することができたので、チップキャリアの不要な厚みを減らすことができて半導体装置の薄型化が可能になる。
【００４２】
また、上記発明によれば、半導体素子と外部接続用端子とを最短距離で結ぶことができるだけでなく、薄型化した絶縁層に合わせた導体パターンが形成できるので、特性インピーダンス等の電気特性の向上と配線密度の向上も可能となり、しかも高速に動作する半導体素子へも対応できる。
【００４３】
請求項２記載の導体支持基板にあっては、３５μｍ〜１０００μｍの厚さの金属板を採用したので、積層部が形成しやすくなり、かつ外部接続用端子の形成が簡単になる。
【００４４】
請求項３記載の半導体装置では、外部接続端子の端面部を残してモールドしているので、全体として薄型化できる。
【００４５】
また、請求項４記載のチップキャリアの製造方法によれば、導体パターンと絶縁層とを形成させるために用いられる支持基板として積層板に代えて導体支持基板を使用し、この導体支持基板上に絶縁層と配線パターンとを積層して積層部を形成し、しかる後に絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子として形成しているので、チップキャリアの不要な厚みを減らし、かつ外部接続用端子を有するチップキャリアを得ることができる。
【００４６】
【図面の簡単な説明】
【図１】本発明の半導体装置の実施例を示す断面図である。
【図２】同実施例で使用するチップキャリアを示す断面図である。
【図３】同実施例のチップキャリアの製造工程を説明するための図である。
【図４】従来の半導体装置を示す図である。
【符号の説明】
１ 半導体装置
２ チップキャリア
３ ＩＣチップ（半導体集積回路素子）
４ 外部接続用端子
５ モールド樹脂
６，１０ 絶縁層
７，１１ 透孔
８，１２ 導体
９，１３ 導体パターン
１４ ＩＣチップ搭載部
１５ 積層部
１７ 銅合金板（導体支持基板）
１８ 樹脂層
Claims (4)
- 半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けたチップキャリアに半導体集積回路素子を搭載してなる半導体装置において、
前記チップキャリアは、導体からなる支持基板上に、所定の配線パターンが設けられた絶縁層及び所定の配線パターンとされた導体パターンからなる積層部を有し、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子としたことを特徴とする半導体装置。 - 前記導体支持基板は、３５μｍ〜１０００μｍの厚さの金属板であることを特徴とする請求項１記載の半導体装置。
- 半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けたチップキャリアに半導体集積回路素子を搭載し、かつ前記配線用パターンと半導体集積回路素子とを接続してなる半導体装置において、
前記チップキャリアは、導体からなる支持基板上に、所定のパターンが設けられた絶縁層及び所定の配線パターンとされた導体パターンからなる積層部を有し、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子として構成され、
かつ前記チップキャリアに固定した半導体集積回路素子を含め、かつ外部接続用端子の一部を除いてモールドしてなることを特徴とする半導体装置。 - 半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けてなるチップキャリアを製造する方法において、
導体からなる支持基板上に絶縁層を設けるとともに当該絶縁層に所定の配線パターンを設ける工程と、当該絶縁層の所定の配線パターン内に導体を設けるとともに当該絶縁層の上に所定の導体パターンを積層する工程と、前記導体支持基板を絶縁層に至るまでエッチング除去して所定のパターンに加工し、非エッチング部分の導体支持基板を、その厚みを端子長とし、上記配線パターンから下方に延びる外部接続用端子とする工程とからなることを特徴とするチップキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23404094A JP3568249B2 (ja) | 1994-09-02 | 1994-09-02 | 半導体装置及びそれに使用されるチップキャリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23404094A JP3568249B2 (ja) | 1994-09-02 | 1994-09-02 | 半導体装置及びそれに使用されるチップキャリアの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004146522A Division JP2004241790A (ja) | 2004-05-17 | 2004-05-17 | 半導体装置及びそれに使用されるチップキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878575A JPH0878575A (ja) | 1996-03-22 |
| JP3568249B2 true JP3568249B2 (ja) | 2004-09-22 |
Family
ID=16964633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23404094A Expired - Fee Related JP3568249B2 (ja) | 1994-09-02 | 1994-09-02 | 半導体装置及びそれに使用されるチップキャリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3568249B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3973340B2 (ja) | 1999-10-05 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| JP2004273785A (ja) * | 2003-03-10 | 2004-09-30 | Advanced Systems Japan Inc | 接続端子およびその製造方法 |
| JP4961848B2 (ja) * | 2006-06-12 | 2012-06-27 | 日本電気株式会社 | 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法 |
-
1994
- 1994-09-02 JP JP23404094A patent/JP3568249B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878575A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
| KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
| JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| KR20190024243A (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
| JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| JP2000332145A (ja) | 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 | |
| JP3568249B2 (ja) | 半導体装置及びそれに使用されるチップキャリアの製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| CN210245482U (zh) | 大板扇出型双面天线封装结构 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2004241790A (ja) | 半導体装置及びそれに使用されるチップキャリアの製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| KR100346297B1 (ko) | 메모리카드용 반도체패키지 및 그 제조방법 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH1093213A (ja) | 回路基板、回路装置および装置 | |
| KR20050109653A (ko) | 빌드업 기술을 이용한 반도체 실장기판의 제조방법 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JPH0590764A (ja) | 電子部品搭載用基板の製造方法 | |
| JPH09270355A (ja) | 電子部品及びその製造方法 | |
| JPH10178141A (ja) | 複合リードフレーム及びその製造方法 | |
| JPH05291743A (ja) | プリント回路基板の製造方法 | |
| JP2000031639A (ja) | 両面回路基板の製造方法と両面回路基板 | |
| JPH06140560A (ja) | リードフレームおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040615 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |