JP2004241790A - 半導体装置及びそれに使用されるチップキャリアの製造方法 - Google Patents
半導体装置及びそれに使用されるチップキャリアの製造方法 Download PDFInfo
- Publication number
- JP2004241790A JP2004241790A JP2004146522A JP2004146522A JP2004241790A JP 2004241790 A JP2004241790 A JP 2004241790A JP 2004146522 A JP2004146522 A JP 2004146522A JP 2004146522 A JP2004146522 A JP 2004146522A JP 2004241790 A JP2004241790 A JP 2004241790A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- pattern
- chip carrier
- insulating layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【構成】 この半導体装置は、導体パターンと絶縁層の支持基板となる積層板をなくし、この積層板に代えて銅合金板17を用い、次のように構成したチップキャリア2を使用している。このチップキャリア2は、次のようにして得られる。すなわち、銅合金板17上に最低限必要な絶縁層6、導体パターン9、絶縁層10、導体パターン13と順次積層して積層部15を構成する。この積層が終了した後に、銅合金板17を所定のパターンにエッチング加工することにより、逆富士山型の外部接続用端子4を構成させる。これにより、最低限の最低限必要であるところの、導体パターン、絶縁層、外部接続用端子のみで構成することができる。このチップキャリア2にICチップ3を搭載し、モールド樹脂で外部接続用端子4の一部を残しモールドすることにより半導体装置1が得られる。
【選択図】 図1
Description
まず、この実施例では、支持基板として、例えば板厚が35〜300μmが望ましく、そのうち約150〔μm〕の銅合金板17を使用する。この銅合金板17を洗浄し、よく乾燥させる(図3(a)参照)。
その後、この感光性の絶縁層を所定の配線パターンに従って露光し、その後、これを現像することによってエッチングレジストパターンを形成した。次に塩化第2鉄液でエチングした後、エッチングレジストを剥離した。これにより、図3(e)に示すように、絶縁層6の上に導体パターン9が形成されることになる。
これにより、銅合金板17の上に絶縁層6及び導体パターン9の第1層目が形成されたことになる。
再び、導体パターン9及び導体パターン9が形成されていない絶縁層6の部分等の上にスクリーン印刷で感光性樹脂(例えば、プロビコート5000(商品名);日本ペイント株式会社製)を乾燥後の厚みが例えば約30〔μm〕となるように印刷した後、例えば80〔度C〕で例えば約30分乾燥して樹脂層23を形成する。
次に、銅合金板17を所定のパターンに従って露光する。ついで、これを現像して、エッチングすることにより、外部接続用端子4を形成する。これにより、図2に示すようなチップキャリア2が得られることになる。
このようにして構成されたチップキャリア2にICチップ3を搭載し、各外部接続用端子4の頂上部を残しててモールド樹脂5で封止する等により、図1に示す半導体装置1が形成されることになる。
2 チップキャリア
3 ICチップ(半導体集積回路素子)
4 外部接続用端子
5 モールド樹脂
6,10 絶縁層
7,11 透孔
8,12 導体
9,13 導体パターン
14 ICチップ搭載部
15 積層部
17 銅合金板(導体支持基板)
18 樹脂層
Claims (4)
- 半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けたチップキャリアに半導体集積回路素子を搭載してなる半導体装置において、
前記チップキャリアは、導体からなる支持基板上に、所定の配線パターンが設けられた絶縁層及び所定の配線パターンとされた導体パターンからなる積層部と、前記導体支持基板を所定のパターンに加工してなる外部接続用端子とからなることを特徴とする半導体装置。 - 前記導体板は、35μm〜1000μmの厚さの金属板であることを特徴とする請求項1記載の半導体装置。
- 半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けたチップキャリアに半導体集積回路素子を搭載し、かつ前記配線用パターンと半導体集積回路素子とを接続してなる半導体装置において、
前記チップキャリアは、導体からなる支持基板上に、所定のパターンが設けられた絶縁層及び所定の配線パターンとされた導体パターンからなる積層部と、前記導体支持基板を所定のパターンに加工してなる外部接続用端子とから構成され、
かつ前記チップキャリアに固定した半導体集積回路素子を含め、かつ外部接続用端子の一部を除いてモールドしてなることを特徴とする半導体装置。 - 前記半導体集積回路素子の搭載部と、その半導体集積回路素子の配線用パターンとを有し、かつ外部回路との接続に使用される接続端子を設けてなるチップキャリアを製造される方法において、
導体からなる支持基板上に絶縁層を設けるとともに当該絶縁層に所定のパターンを設ける工程と、当該絶縁層の所定のパターン内に導体を設けるとともに当該絶縁層の上に所定の導体パターンを積層する工程と、前記導体支持基板を所定のパターンに加工して外部接続用端子とする工程とからなることを特徴とするチップキャリアの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146522A JP2004241790A (ja) | 2004-05-17 | 2004-05-17 | 半導体装置及びそれに使用されるチップキャリアの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146522A JP2004241790A (ja) | 2004-05-17 | 2004-05-17 | 半導体装置及びそれに使用されるチップキャリアの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23404094A Division JP3568249B2 (ja) | 1994-09-02 | 1994-09-02 | 半導体装置及びそれに使用されるチップキャリアの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004241790A true JP2004241790A (ja) | 2004-08-26 |
Family
ID=32960024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004146522A Pending JP2004241790A (ja) | 2004-05-17 | 2004-05-17 | 半導体装置及びそれに使用されるチップキャリアの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004241790A (ja) |
-
2004
- 2004-05-17 JP JP2004146522A patent/JP2004241790A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
TWI413461B (zh) | 佈線板之製造方法 | |
US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
JP2008172267A (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
TWI772480B (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
JP4352294B2 (ja) | 半導体装置の製造方法 | |
JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
JPH09283925A (ja) | 半導体装置及びその製造方法 | |
JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
JP3568249B2 (ja) | 半導体装置及びそれに使用されるチップキャリアの製造方法 | |
JP2004103911A (ja) | 配線形成方法 | |
JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
CN210245482U (zh) | 大板扇出型双面天线封装结构 | |
JP2004241790A (ja) | 半導体装置及びそれに使用されるチップキャリアの製造方法 | |
KR101683825B1 (ko) | 반도체 패키지용 회로 기판의 제조 방법 | |
JP2004047666A (ja) | 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法 | |
KR20050109653A (ko) | 빌드업 기술을 이용한 반도체 실장기판의 제조방법 | |
KR101187913B1 (ko) | 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 | |
JP4402256B2 (ja) | 半導体チップ塔載用配線部材の製造方法 | |
JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
JPH0590764A (ja) | 電子部品搭載用基板の製造方法 | |
JPH05198901A (ja) | プリント回路基板およびその製造方法 | |
KR101008422B1 (ko) | 인쇄회로기판 제조방법 | |
JP4390908B2 (ja) | 配線部材の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
A072 | Dismissal of procedure |
Effective date: 20040913 Free format text: JAPANESE INTERMEDIATE CODE: A072 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080722 |