JP3699573B2 - 半導体装置とそれに用いられる回路部材およびそれらの製造方法 - Google Patents
半導体装置とそれに用いられる回路部材およびそれらの製造方法 Download PDFInfo
- Publication number
- JP3699573B2 JP3699573B2 JP28799397A JP28799397A JP3699573B2 JP 3699573 B2 JP3699573 B2 JP 3699573B2 JP 28799397 A JP28799397 A JP 28799397A JP 28799397 A JP28799397 A JP 28799397A JP 3699573 B2 JP3699573 B2 JP 3699573B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- die pad
- surface side
- pad portion
- circuit member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子を搭載した樹脂封止型の半導体装置とそれに用いられる回路部材およびそれらの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化や小型化技術の進歩、電気機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
【０００３】
これに伴い、リードフレームを用いた封止型の半導体装置においても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ ＯｕｔｌｉｎｅＰａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
【０００４】
【発明が解決しようとする課題】
しかし、樹脂封止型の半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求められており、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
【０００５】
また、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチの点で、多ピン化に対しても限界が見えてきた。
【０００６】
本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化への対応が可能な樹脂封止型の半導体装置と、この半導体装置に用いられる回路部材、および、これら回路部材と半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
このような目的を達成するために、本発明の半導体装置は、表面側に内部端子を裏面側に外部端子を表裏一体的に有し内部端子面が略一平面上に位置するように電気的に独立して配設された複数の端子部と、前記端子部の内部端子側へ突出して内部端子面に対し表面側が段差をなすように設けられたダイパッド部と、該ダイパッド部の裏面に回路形成面側が電気的に絶縁して固着された半導体素子と、各端子部の内部端子と半導体素子の端子とを電気的に接続するボンディングワイヤと、各端子部の外部端子の一部を外部に露出させるように前記端子部、ダイパッド部、半導体素子およびボンディングワイヤを封止する封止部材と、を備えるような構成とした。
【０００８】
また、本発明の半導体装置は、前記ダイパッドの表面側の少なくとも一部が外部に露出しているような構成とした。
【０００９】
さらに、本発明の半導体装置は、外部に露出している外部端子に半田からなる外部電極を設けたような構成とした。
【００１０】
本発明の回路部材は、外枠部材と、該外枠部材から各々接続リードを介して相互に独立して配設された複数の端子部と、前記外枠部材から接続リードを介して配設されたダイパッド部とを備え、各端子部は表面側に内部端子を裏面側に外部端子を表裏一体的に有するとともに、各端子部の内部端子面は略一平面上に位置し、前記ダイパッド部は前記内部端子面側へ突出してその表面側が前記内部端子面に対して段差をなす位置にあるような構成とした。
【００１１】
また、本発明の回路部材は、前記ダイパッド部の裏面側に電気絶縁性の両面接着テープが設けられているような構成とした。
【００１２】
本発明の回路部材の製造方法は、導電性基板をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、ダイパッド部と、各端子部が相互に独立して接続リードを介して一体的に連結され、かつ、前記ダイパッド部が接続リードを介して一体的に連結された外枠部材とを備えた回路部材用パターンを作成した後、該回路部材用パターンのダイパッド部を端子部の内部端子面側へ突出させ、ダイパッド部の表面側が内部端子面に対して段差をなす位置に加工するような構成とした。
【００１３】
また、本発明の回路部材の製造方法は、さらに、ダイパッド部の裏面側に電気絶縁性の両面接着テープを貼り付けるような構成とした。
【００１４】
本発明の半導体装置の製造方法は、上記の製造方法により製造した回路部材のダイパッド部の裏面側に半導体素子の回路形成面側を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、回路部材の内部端子と半導体素子の端子とをボンディングワイヤで電気的に接続するワイヤボンディング工程と、外部端子の一部を外部に露出させ、前記端子部、ダイパッド部、半導体素子およびボンディングワイヤを樹脂材料で封止する封止工程と、回路部材の各接続リードを切断し、外枠部材を除去する外枠部材分離除去工程と、を備えるような構成とした。
【００１５】
このような本発明では、内部端子面とダイパッド部の表面側との間の段差により、ダイパッド部裏面側に回路形成面が固着された半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤのループ高さの許容が大きくなり、また、上記ダイパッド部が半導体素子の回路形成面で発生した熱の放熱板の作用をなし、さらに、外部端子に半田電極を形成することにより、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能となり取扱性、ショート防止性が向上する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１７】
図１は本発明の回路部材の一実施形態を示す平面図、図２は図１に示される回路部材のII−II線における縦断面図である。図１および図２において、本発明の回路部材１は、外枠部材２と、この外枠部材２から接続リード３を介して相互に独立して配設された複数の端子部４と、外枠部材２から接続リード８を介して配設されたダイパッド部６とを備えるものである。
【００１８】
外枠部材２は、外形形状および内側開口形状が矩形であり、各接続リード３は外枠部材２の内側開口の各辺から同一平面内に突設されている。
【００１９】
端子部４は、接続リード３の先端に設けられ、表面側に内部端子４Ａを裏面側に外部端子４Ｂを表裏一体的に有している。図示例では、内部端子４Ａ上に銀めっき層５が設けられており、各内部端子４Ａ面は同一平面（図２に１点鎖線Ｐ１で示される面）上に位置している。
【００２０】
ダイパッド部６は、外枠部材２の内側開口の各隅部から延設された４本の接続リード８に支持されている。そして、このダイパッド部６は内部端子４Ａ面側（図２において上方向）へ突出しており、ダイパッド部６の表面側６ａのなす面（図２に１点鎖線Ｐ２で示される面）が内部端子４Ａ面に対して段差Ｇをなすように構成されている。この段差Ｇの大きさは、例えば、１００〜５００μｍ程度の範囲内で設定することができる。
【００２１】
このような回路部材１の材質は、４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等とすることができる。
【００２２】
また、本発明の回路部材は、図３に示されるように、ダイパッド部６の裏面側６ｂに電気絶縁性の両面接着テープ７を設けた回路部材１´であってもよい。両面接着テープ７は、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸ１Ｗ（（株）巴川製紙所製）のような両面接着テープを使用することができる。
【００２３】
図４は図１に示される本発明の回路部材を使用した本発明の半導体装置の一実施形態を示す平面図、図５は図４に示される半導体装置のＶ−Ｖ線における縦断面図である。図４および図５において、本発明の半導体装置１１は、ダイパッド部６の裏面側６ｂに、電気絶縁性の両面接着テープ７を用いて半導体素子１２が固着されており、半導体素子１２の回路形成面がダイパッド部６の裏面側６ｂに対向している。この半導体素子１２の各端子１２ａは、端子部４の内部端子４Ａ（銀めっき層５）にボンディングワイヤ１４によって接続されている。
【００２４】
そして、外部端子４Ｂの一部を外部に露出させるように端子部４、ダイパッド部６、半導体素子１２およびボンディングワイヤ１４が封止部材１６により封止されている。封止部材１６は、封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。図示例では、外部に露出している外部端子４Ｂに、半田からなる外部電極１８が設けられている。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。
【００２５】
尚、半導体装置１１の構成を理解しやすくするために、図４では封止部材１６を省略し、図５では封止部材１６を仮想線（２点鎖線）で示している。
【００２６】
このような半導体装置１１では、ダイパッド部６が半導体素子１２の放熱板の作用をなす。すなわち、半田からなる外部電極１８を介して半導体装置１１を回路基板に実装した状態で、半導体素子１２の回路形成面で発生した熱は熱伝導率の高いダイパッド部６へ伝わり、半導体装置１１の上部に流れる冷却風により効率よく除去されるので、半導体装置１１は放熱性が極めて良好なものとなる。また、本発明では、半導体装置の放熱性をより向上させるため、図６に示されるように、ダイパッド部６の表面側６ａが外部に露出するように封止部材１６を設けてもよい。
【００２７】
また、本発明の半導体装置１１は、内部端子４Ａ面（図５に１点鎖線Ｐ１で示される面）とダイパッド部６の表面側６ａ（図５に１点鎖線Ｐ２で示される面）との間の段差Ｇにより、ダイパッド部６の裏面側６ｂに固着された半導体素子１２の回路形成面が、端子部４の内部端子４Ａ面と略同一面となるので、半導体素子１２の端子と内部端子４Ａとを電気的に接続するボンディングワイヤ１４のループ高さの許容が大きいものとなる。
【００２８】
尚、上述の回路部材１および半導体装置１１における端子数、端子配列等は例示であり、本発明の回路部材および半導体装置がこれに限定されないことは勿論である。
【００２９】
次に、本発明の回路部材の製造方法について説明する。
【００３０】
図７は、図１および図２に示される本発明の回路部材１を例とした本発明の回路部材の製造方法の一実施形態を示す工程図である。各工程は、上記の図２に対応する回路部材の縦断面図で示してある。
【００３１】
図７において、まず、導電性基板２１の表裏に感光性レジストを塗布、乾燥し、これを所望のフォトマスクを介して露光した後、現像してレジストパターン２２Ａ，２２Ｂを形成する（図７（Ａ））。導電性基板２１としては、上述のように４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができ、この導電性基板２１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、感光性レジストとしては、従来公知のものを使用することができる。
【００３２】
次に、レジストパターン２２Ａ，２２Ｂを耐腐蝕膜として導電性基板２１に腐蝕液でエッチングを行う（図７（Ｂ））。腐蝕液は、通常、塩化第二鉄水溶液を使用し、導電性基板２１の両面からスプレーエッチングにて行う。
【００３３】
次いで、レジストパターン２２Ａ，２２Ｂを剥離して除去することにより、端子部４とダイパッド部６がそれぞれ接続リード３と接続リード８（図示せず）により外枠部材２に一体的に連結された回路部材用パターンが得られる（図７（Ｃ））。この回路部材用パターンでは、図から明らかなように、内部端子４Ａ面とダイパッド部６の表面側６ａとは、同一平面内にある。
【００３４】
次に、端子部４の内部端子４Ａの位置に銀めっき層５を形成した後、所定の金型でダイパッド部６を内部端子４Ａ側へ突出させ、ダイパッド部６の表面側６ａと内部端子４Ａ面との間に段差を形成する（図７（Ｄ））。これにより、本発明の回路部材１が得られる。さらに、ダイパッド部６の裏面側６ｂに電気絶縁性の両面接着テープ７を貼付することにより、回路部材１´を得ることができる。
【００３５】
次に、本発明の半導体装置の製造方法について説明する。
【００３６】
図８は、図４および図５に示される本発明の半導体装置の製造方法の一実施形態を示す工程図である。各工程は、上記の図５に対応する半導体装置の縦断面図で示してある。
【００３７】
図８において、まず、上述の本発明の製造方法により製造した回路部材１´を用い、この回路部材１´のダイパッド部６の裏面側６ｂに半導体素子１２の回路形成面側を電気絶縁性の両面接着テープ７を介して固着することにより、半導体素子１２を搭載する（図８（Ａ）半導体素子搭載工程）。
【００３８】
次に、搭載した半導体素子１２の端子と、回路部材の内部端子４Ａの銀めっき層５とを、ボンディングワイヤ１４で電気的に接続する（図８（Ｂ）ワイヤボンディング工程）。
【００３９】
次いで、外部端子４Ｂの一部を外部に露出させるようにして、端子部４、ダイパッド部６、半導体素子１２およびボンディングワイヤ１４を封止部材１６で封止する（図８（Ｃ）封止工程）。
【００４０】
次に、回路部材１´の各接続リードを切断し外枠部材２を除去して、本発明の半導体装置１１とする（図８（Ｄ）外枠部材分離除去工程）。その後、外部に露出している外部端子４Ｂに半田からなる外部電極１８を形成する。
【００４１】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
（回路部材の作製）
導電性基板として厚み０．１５ｍｍの銅板（古河電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／２Ｈ）を準備し、脱脂処理、洗浄処理を行った後、この銅板の両面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布して乾燥した。次いで、表面側および裏面側のレジスト層をそれぞれ所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。その後、銅板の両面から塩化第二鉄水溶液を使用してスプレーエッチングを行い、洗浄後、有機アルカリ溶液を用いてレジストパターンを剥離除去した。
【００４２】
次に、内部端子面に銀めっき層（厚み約５μｍ）を形成した後、所定の金型でダイパッド部を内部端子面側へ突出させた。これにより、ダイパッド部の表面側と内部端子の銀めっき層との間に約２５０μｍの段差を形成した。その後、このダイパッド部の裏面側に電気絶縁性の両面接着テープ（巴川製紙所（株）製ＵＨ１Ｗ）を貼り付けて回路部材とした。
（半導体装置の作製）
上記の回路部材のダイパッド部裏面側の両面接着テープに半導体素子（厚み約０．２５ｍｍ）の回路形成面側を圧着して加熱（１４０℃）することにより固着して半導体素子を搭載した。次いで、回路部材の内部端子上の銀めっき層と搭載した半導体素子の端子とを金線により結線し、その後、外部端子の一部を外部に露出させるようにして、端子部、ダイパッド部、半導体素子および金線を樹脂材料（日東電工（株）製ＭＰ−７４００）で封止した。
【００４３】
次に、回路部材の各接続リードを切断して外枠部材を除去し、外部に露出している外部端子に半田からなるボールを接着して外部電極を形成した。
【００４４】
このようにして作製した半導体装置は外部端子数が８０ピンであり、その外形寸法は１０ｍｍ四方と小型であり、かつ、厚みが０．８ｍｍであり非常に薄いものであった。
【００４５】
【発明の効果】
以上詳述したように、本発明によれば半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、また、ダイパッド部が半導体素子の回路形成面で発生する熱の放熱板の作用をなすので、外部端子側にて半導体装置を回路基板に実装した状態での半導体装置の放熱性が極めて良好であり、さらに、内部端子面とダイパッド部の表面側との間の段差により、ダイパッド部裏面側に回路形成面が固着された半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤのループ高さの許容が大きくなり、また、外部端子に半田電極を形成することにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能となり、実装作業性、ショート防止性が向上するとともにさらに、多ピン化への対応が可能となり、本発明の回路部材を使用することにより、上記のような効果を奏する半導体装置を容易に作製することができ、このような本発明の回路部材および半導体装置は、本発明の製造方法により簡便に製造することができる。
【図面の簡単な説明】
【図１】本発明の回路部材の一実施形態を示す平面図である。
【図２】図１に示される回路部材のII−II線における縦断面図である。
【図３】本発明の回路部材の他の実施形態を示す縦断面図である。
【図４】図１に示される本発明の回路部材を使用した本発明の半導体装置の一実施形態を示す平面図である。
【図５】図４に示される半導体装置のＶ−Ｖ線における縦断面図である。
【図６】本発明の半導体装置の他の実施形態を示す縦断面図である。
【図７】本発明の回路部材の製造方法の一実施形態を示す工程図である。
【図８】本発明の半導体装置の製造方法の一実施形態を示す工程図である。
【符号の説明】
１，１´…回路部材
２…外枠部材
３…接続リード
４…端子部
４Ａ…内部端子
４Ｂ…外部端子
６…ダイパッド部
７…電気絶縁性の両面接着テープ
８…接続リード
１１…半導体装置
１２…半導体素子
１４…ボンディングワイヤ
１６…封止部材
１８…半田外部電極
２１…導電性基板
【発明の属する技術分野】
本発明は半導体素子を搭載した樹脂封止型の半導体装置とそれに用いられる回路部材およびそれらの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化や小型化技術の進歩、電気機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
【０００３】
これに伴い、リードフレームを用いた封止型の半導体装置においても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ ＯｕｔｌｉｎｅＰａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
【０００４】
【発明が解決しようとする課題】
しかし、樹脂封止型の半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求められており、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
【０００５】
また、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチの点で、多ピン化に対しても限界が見えてきた。
【０００６】
本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化への対応が可能な樹脂封止型の半導体装置と、この半導体装置に用いられる回路部材、および、これら回路部材と半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
このような目的を達成するために、本発明の半導体装置は、表面側に内部端子を裏面側に外部端子を表裏一体的に有し内部端子面が略一平面上に位置するように電気的に独立して配設された複数の端子部と、前記端子部の内部端子側へ突出して内部端子面に対し表面側が段差をなすように設けられたダイパッド部と、該ダイパッド部の裏面に回路形成面側が電気的に絶縁して固着された半導体素子と、各端子部の内部端子と半導体素子の端子とを電気的に接続するボンディングワイヤと、各端子部の外部端子の一部を外部に露出させるように前記端子部、ダイパッド部、半導体素子およびボンディングワイヤを封止する封止部材と、を備えるような構成とした。
【０００８】
また、本発明の半導体装置は、前記ダイパッドの表面側の少なくとも一部が外部に露出しているような構成とした。
【０００９】
さらに、本発明の半導体装置は、外部に露出している外部端子に半田からなる外部電極を設けたような構成とした。
【００１０】
本発明の回路部材は、外枠部材と、該外枠部材から各々接続リードを介して相互に独立して配設された複数の端子部と、前記外枠部材から接続リードを介して配設されたダイパッド部とを備え、各端子部は表面側に内部端子を裏面側に外部端子を表裏一体的に有するとともに、各端子部の内部端子面は略一平面上に位置し、前記ダイパッド部は前記内部端子面側へ突出してその表面側が前記内部端子面に対して段差をなす位置にあるような構成とした。
【００１１】
また、本発明の回路部材は、前記ダイパッド部の裏面側に電気絶縁性の両面接着テープが設けられているような構成とした。
【００１２】
本発明の回路部材の製造方法は、導電性基板をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、ダイパッド部と、各端子部が相互に独立して接続リードを介して一体的に連結され、かつ、前記ダイパッド部が接続リードを介して一体的に連結された外枠部材とを備えた回路部材用パターンを作成した後、該回路部材用パターンのダイパッド部を端子部の内部端子面側へ突出させ、ダイパッド部の表面側が内部端子面に対して段差をなす位置に加工するような構成とした。
【００１３】
また、本発明の回路部材の製造方法は、さらに、ダイパッド部の裏面側に電気絶縁性の両面接着テープを貼り付けるような構成とした。
【００１４】
本発明の半導体装置の製造方法は、上記の製造方法により製造した回路部材のダイパッド部の裏面側に半導体素子の回路形成面側を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、回路部材の内部端子と半導体素子の端子とをボンディングワイヤで電気的に接続するワイヤボンディング工程と、外部端子の一部を外部に露出させ、前記端子部、ダイパッド部、半導体素子およびボンディングワイヤを樹脂材料で封止する封止工程と、回路部材の各接続リードを切断し、外枠部材を除去する外枠部材分離除去工程と、を備えるような構成とした。
【００１５】
このような本発明では、内部端子面とダイパッド部の表面側との間の段差により、ダイパッド部裏面側に回路形成面が固着された半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤのループ高さの許容が大きくなり、また、上記ダイパッド部が半導体素子の回路形成面で発生した熱の放熱板の作用をなし、さらに、外部端子に半田電極を形成することにより、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能となり取扱性、ショート防止性が向上する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１７】
図１は本発明の回路部材の一実施形態を示す平面図、図２は図１に示される回路部材のII−II線における縦断面図である。図１および図２において、本発明の回路部材１は、外枠部材２と、この外枠部材２から接続リード３を介して相互に独立して配設された複数の端子部４と、外枠部材２から接続リード８を介して配設されたダイパッド部６とを備えるものである。
【００１８】
外枠部材２は、外形形状および内側開口形状が矩形であり、各接続リード３は外枠部材２の内側開口の各辺から同一平面内に突設されている。
【００１９】
端子部４は、接続リード３の先端に設けられ、表面側に内部端子４Ａを裏面側に外部端子４Ｂを表裏一体的に有している。図示例では、内部端子４Ａ上に銀めっき層５が設けられており、各内部端子４Ａ面は同一平面（図２に１点鎖線Ｐ１で示される面）上に位置している。
【００２０】
ダイパッド部６は、外枠部材２の内側開口の各隅部から延設された４本の接続リード８に支持されている。そして、このダイパッド部６は内部端子４Ａ面側（図２において上方向）へ突出しており、ダイパッド部６の表面側６ａのなす面（図２に１点鎖線Ｐ２で示される面）が内部端子４Ａ面に対して段差Ｇをなすように構成されている。この段差Ｇの大きさは、例えば、１００〜５００μｍ程度の範囲内で設定することができる。
【００２１】
このような回路部材１の材質は、４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等とすることができる。
【００２２】
また、本発明の回路部材は、図３に示されるように、ダイパッド部６の裏面側６ｂに電気絶縁性の両面接着テープ７を設けた回路部材１´であってもよい。両面接着テープ７は、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸ１Ｗ（（株）巴川製紙所製）のような両面接着テープを使用することができる。
【００２３】
図４は図１に示される本発明の回路部材を使用した本発明の半導体装置の一実施形態を示す平面図、図５は図４に示される半導体装置のＶ−Ｖ線における縦断面図である。図４および図５において、本発明の半導体装置１１は、ダイパッド部６の裏面側６ｂに、電気絶縁性の両面接着テープ７を用いて半導体素子１２が固着されており、半導体素子１２の回路形成面がダイパッド部６の裏面側６ｂに対向している。この半導体素子１２の各端子１２ａは、端子部４の内部端子４Ａ（銀めっき層５）にボンディングワイヤ１４によって接続されている。
【００２４】
そして、外部端子４Ｂの一部を外部に露出させるように端子部４、ダイパッド部６、半導体素子１２およびボンディングワイヤ１４が封止部材１６により封止されている。封止部材１６は、封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。図示例では、外部に露出している外部端子４Ｂに、半田からなる外部電極１８が設けられている。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。
【００２５】
尚、半導体装置１１の構成を理解しやすくするために、図４では封止部材１６を省略し、図５では封止部材１６を仮想線（２点鎖線）で示している。
【００２６】
このような半導体装置１１では、ダイパッド部６が半導体素子１２の放熱板の作用をなす。すなわち、半田からなる外部電極１８を介して半導体装置１１を回路基板に実装した状態で、半導体素子１２の回路形成面で発生した熱は熱伝導率の高いダイパッド部６へ伝わり、半導体装置１１の上部に流れる冷却風により効率よく除去されるので、半導体装置１１は放熱性が極めて良好なものとなる。また、本発明では、半導体装置の放熱性をより向上させるため、図６に示されるように、ダイパッド部６の表面側６ａが外部に露出するように封止部材１６を設けてもよい。
【００２７】
また、本発明の半導体装置１１は、内部端子４Ａ面（図５に１点鎖線Ｐ１で示される面）とダイパッド部６の表面側６ａ（図５に１点鎖線Ｐ２で示される面）との間の段差Ｇにより、ダイパッド部６の裏面側６ｂに固着された半導体素子１２の回路形成面が、端子部４の内部端子４Ａ面と略同一面となるので、半導体素子１２の端子と内部端子４Ａとを電気的に接続するボンディングワイヤ１４のループ高さの許容が大きいものとなる。
【００２８】
尚、上述の回路部材１および半導体装置１１における端子数、端子配列等は例示であり、本発明の回路部材および半導体装置がこれに限定されないことは勿論である。
【００２９】
次に、本発明の回路部材の製造方法について説明する。
【００３０】
図７は、図１および図２に示される本発明の回路部材１を例とした本発明の回路部材の製造方法の一実施形態を示す工程図である。各工程は、上記の図２に対応する回路部材の縦断面図で示してある。
【００３１】
図７において、まず、導電性基板２１の表裏に感光性レジストを塗布、乾燥し、これを所望のフォトマスクを介して露光した後、現像してレジストパターン２２Ａ，２２Ｂを形成する（図７（Ａ））。導電性基板２１としては、上述のように４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができ、この導電性基板２１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、感光性レジストとしては、従来公知のものを使用することができる。
【００３２】
次に、レジストパターン２２Ａ，２２Ｂを耐腐蝕膜として導電性基板２１に腐蝕液でエッチングを行う（図７（Ｂ））。腐蝕液は、通常、塩化第二鉄水溶液を使用し、導電性基板２１の両面からスプレーエッチングにて行う。
【００３３】
次いで、レジストパターン２２Ａ，２２Ｂを剥離して除去することにより、端子部４とダイパッド部６がそれぞれ接続リード３と接続リード８（図示せず）により外枠部材２に一体的に連結された回路部材用パターンが得られる（図７（Ｃ））。この回路部材用パターンでは、図から明らかなように、内部端子４Ａ面とダイパッド部６の表面側６ａとは、同一平面内にある。
【００３４】
次に、端子部４の内部端子４Ａの位置に銀めっき層５を形成した後、所定の金型でダイパッド部６を内部端子４Ａ側へ突出させ、ダイパッド部６の表面側６ａと内部端子４Ａ面との間に段差を形成する（図７（Ｄ））。これにより、本発明の回路部材１が得られる。さらに、ダイパッド部６の裏面側６ｂに電気絶縁性の両面接着テープ７を貼付することにより、回路部材１´を得ることができる。
【００３５】
次に、本発明の半導体装置の製造方法について説明する。
【００３６】
図８は、図４および図５に示される本発明の半導体装置の製造方法の一実施形態を示す工程図である。各工程は、上記の図５に対応する半導体装置の縦断面図で示してある。
【００３７】
図８において、まず、上述の本発明の製造方法により製造した回路部材１´を用い、この回路部材１´のダイパッド部６の裏面側６ｂに半導体素子１２の回路形成面側を電気絶縁性の両面接着テープ７を介して固着することにより、半導体素子１２を搭載する（図８（Ａ）半導体素子搭載工程）。
【００３８】
次に、搭載した半導体素子１２の端子と、回路部材の内部端子４Ａの銀めっき層５とを、ボンディングワイヤ１４で電気的に接続する（図８（Ｂ）ワイヤボンディング工程）。
【００３９】
次いで、外部端子４Ｂの一部を外部に露出させるようにして、端子部４、ダイパッド部６、半導体素子１２およびボンディングワイヤ１４を封止部材１６で封止する（図８（Ｃ）封止工程）。
【００４０】
次に、回路部材１´の各接続リードを切断し外枠部材２を除去して、本発明の半導体装置１１とする（図８（Ｄ）外枠部材分離除去工程）。その後、外部に露出している外部端子４Ｂに半田からなる外部電極１８を形成する。
【００４１】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
（回路部材の作製）
導電性基板として厚み０．１５ｍｍの銅板（古河電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／２Ｈ）を準備し、脱脂処理、洗浄処理を行った後、この銅板の両面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布して乾燥した。次いで、表面側および裏面側のレジスト層をそれぞれ所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。その後、銅板の両面から塩化第二鉄水溶液を使用してスプレーエッチングを行い、洗浄後、有機アルカリ溶液を用いてレジストパターンを剥離除去した。
【００４２】
次に、内部端子面に銀めっき層（厚み約５μｍ）を形成した後、所定の金型でダイパッド部を内部端子面側へ突出させた。これにより、ダイパッド部の表面側と内部端子の銀めっき層との間に約２５０μｍの段差を形成した。その後、このダイパッド部の裏面側に電気絶縁性の両面接着テープ（巴川製紙所（株）製ＵＨ１Ｗ）を貼り付けて回路部材とした。
（半導体装置の作製）
上記の回路部材のダイパッド部裏面側の両面接着テープに半導体素子（厚み約０．２５ｍｍ）の回路形成面側を圧着して加熱（１４０℃）することにより固着して半導体素子を搭載した。次いで、回路部材の内部端子上の銀めっき層と搭載した半導体素子の端子とを金線により結線し、その後、外部端子の一部を外部に露出させるようにして、端子部、ダイパッド部、半導体素子および金線を樹脂材料（日東電工（株）製ＭＰ−７４００）で封止した。
【００４３】
次に、回路部材の各接続リードを切断して外枠部材を除去し、外部に露出している外部端子に半田からなるボールを接着して外部電極を形成した。
【００４４】
このようにして作製した半導体装置は外部端子数が８０ピンであり、その外形寸法は１０ｍｍ四方と小型であり、かつ、厚みが０．８ｍｍであり非常に薄いものであった。
【００４５】
【発明の効果】
以上詳述したように、本発明によれば半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、また、ダイパッド部が半導体素子の回路形成面で発生する熱の放熱板の作用をなすので、外部端子側にて半導体装置を回路基板に実装した状態での半導体装置の放熱性が極めて良好であり、さらに、内部端子面とダイパッド部の表面側との間の段差により、ダイパッド部裏面側に回路形成面が固着された半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤのループ高さの許容が大きくなり、また、外部端子に半田電極を形成することにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能となり、実装作業性、ショート防止性が向上するとともにさらに、多ピン化への対応が可能となり、本発明の回路部材を使用することにより、上記のような効果を奏する半導体装置を容易に作製することができ、このような本発明の回路部材および半導体装置は、本発明の製造方法により簡便に製造することができる。
【図面の簡単な説明】
【図１】本発明の回路部材の一実施形態を示す平面図である。
【図２】図１に示される回路部材のII−II線における縦断面図である。
【図３】本発明の回路部材の他の実施形態を示す縦断面図である。
【図４】図１に示される本発明の回路部材を使用した本発明の半導体装置の一実施形態を示す平面図である。
【図５】図４に示される半導体装置のＶ−Ｖ線における縦断面図である。
【図６】本発明の半導体装置の他の実施形態を示す縦断面図である。
【図７】本発明の回路部材の製造方法の一実施形態を示す工程図である。
【図８】本発明の半導体装置の製造方法の一実施形態を示す工程図である。
【符号の説明】
１，１´…回路部材
２…外枠部材
３…接続リード
４…端子部
４Ａ…内部端子
４Ｂ…外部端子
６…ダイパッド部
７…電気絶縁性の両面接着テープ
８…接続リード
１１…半導体装置
１２…半導体素子
１４…ボンディングワイヤ
１６…封止部材
１８…半田外部電極
２１…導電性基板
Claims (8)
- 表面側に内部端子を裏面側に外部端子を表裏一体的に有し内部端子面が略一平面上に位置するように電気的に独立して配設された複数の端子部と、前記端子部の内部端子側へ突出して内部端子面に対し表面側が段差をなすように設けられたダイパッド部と、該ダイパッド部の裏面に回路形成面側が電気的に絶縁して固着された半導体素子と、各端子部の内部端子と半導体素子の端子とを電気的に接続するボンディングワイヤと、各端子部の外部端子の一部を外部に露出させるように前記端子部、ダイパッド部、半導体素子およびボンディングワイヤを封止する封止部材と、を備えることを特徴とする半導体装置。
- 前記ダイパッド部の表面側の少なくとも一部が外部に露出していることを特徴とする請求項１に記載の半導体装置。
- 外部に露出している外部端子に半田からなる外部電極を設けたことを特徴とする請求項１または請求項２に記載の半導体装置。
- 外枠部材と、該外枠部材から各々接続リードを介して相互に独立して配設された複数の端子部と、前記外枠部材から接続リードを介して配設されたダイパッド部とを備え、各端子部は表面側に内部端子を裏面側に外部端子を表裏一体的に有するとともに、各端子部の内部端子面は略一平面上に位置し、前記ダイパッド部は前記内部端子面側へ突出してその表面側が前記内部端子面に対して段差をなす位置にあることを特徴とする回路部材。
- 前記ダイパッド部の裏面側に電気絶縁性の両面接着テープが設けられていることを特徴とする請求項４に記載の回路部材。
- 導電性基板をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、ダイパッド部と、各端子部が相互に独立して接続リードを介して一体的に連結され、かつ、前記ダイパッド部が接続リードを介して一体的に連結された外枠部材とを備えた回路部材用パターンを作成した後、該回路部材用パターンのダイパッド部を端子部の内部端子面側へ突出させ、ダイパッド部の表面側が内部端子面に対して段差をなす位置に加工することを特徴とする回路部材の製造方法。
- さらに、ダイパッド部の裏面側に電気絶縁性の両面接着テープを貼り付けることを特徴とする請求項６に記載の回路部材の製造方法。
- 請求項６または請求項７に記載の製造方法により製造した回路部材のダイパッド部の裏面側に半導体素子の回路形成面側を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、
回路部材の内部端子と半導体素子の端子とをボンディングワイヤで電気的に接続するワイヤボンディング工程と、
外部端子の一部を外部に露出させ、前記端子部、ダイパッド部、半導体素子およびボンディングワイヤを樹脂材料で封止する封止工程と、
回路部材の各接続リードを切断し、外枠部材を除去する外枠部材分離除去工程と、を備えることを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28799397A JP3699573B2 (ja) | 1997-10-03 | 1997-10-03 | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
| US09/052,984 US6201292B1 (en) | 1997-04-02 | 1998-04-01 | Resin-sealed semiconductor device, circuit member used therefor |
| KR1019980011659A KR100297464B1 (ko) | 1997-04-02 | 1998-04-02 | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28799397A JP3699573B2 (ja) | 1997-10-03 | 1997-10-03 | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111749A JPH11111749A (ja) | 1999-04-23 |
| JP3699573B2 true JP3699573B2 (ja) | 2005-09-28 |
Family
ID=17724421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28799397A Expired - Fee Related JP3699573B2 (ja) | 1997-04-02 | 1997-10-03 | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3699573B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY133357A (en) | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
| AU2002228773A1 (en) * | 2000-10-31 | 2002-05-15 | Motorola, Inc. | A leadframe and semiconductor package |
-
1997
- 1997-10-03 JP JP28799397A patent/JP3699573B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11111749A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| KR100300665B1 (ko) | 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법 | |
| JPH098206A (ja) | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 | |
| JP2006210807A (ja) | 半導体装置の製造方法 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP2014090206A (ja) | 樹脂封止型半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP4068729B2 (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4351327B2 (ja) | リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法 | |
| JP3908695B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH0897315A (ja) | 表面実装型半導体装置 | |
| JP3100833B2 (ja) | プラスティック・パッケージ | |
| JP2002076215A (ja) | 半導体装置パッケージ及びその作製方法 | |
| JPH10200010A (ja) | 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050708 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |