JP4176092B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents
樹脂封止型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4176092B2 JP4176092B2 JP2005130978A JP2005130978A JP4176092B2 JP 4176092 B2 JP4176092 B2 JP 4176092B2 JP 2005130978 A JP2005130978 A JP 2005130978A JP 2005130978 A JP2005130978 A JP 2005130978A JP 4176092 B2 JP4176092 B2 JP 4176092B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- resin
- semiconductor element
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体素子を搭載する樹脂封止型の半導体装置（プラスチックパッケージ）に関し、特に、パッケージサイズの小型化に対応し、その実装性を向上させることができる半導体装置とその製造方法に関する。
近年、半導体装置は、高集積化、小型化技術の進歩と電子機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
これに伴い、リードフレームを用いた封止型の半導体装置においても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
しかし、樹脂封止型半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求めらており、上記従来のパッケージにおいてもチップ外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
また、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチから多ピン化に対しても限界が見えてきた。
これに伴い、リードフレームを用いた封止型の半導体装置においても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
しかし、樹脂封止型半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求めらており、上記従来のパッケージにおいてもチップ外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
また、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチから多ピン化に対しても限界が見えてきた。
上記のように、更なる樹脂封止型半導体装置の高集積化、高機能化が求められており、樹脂封止型半導体装置パッケージの一層の多ピン化、薄型化、小型化が求められている。
本発明は、このような状況のもと、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、回路基板への実装面積を低減できる、即ち、回路基板への実装密度を向上させることができる樹脂封止型半導体装置を提供しようとするものである。
また、同時に従来のＴＳＯＰ等の小型パッケージに困難であった更なる多ピン化を実現しようとするものである。
本発明は、このような状況のもと、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、回路基板への実装面積を低減できる、即ち、回路基板への実装密度を向上させることができる樹脂封止型半導体装置を提供しようとするものである。
また、同時に従来のＴＳＯＰ等の小型パッケージに困難であった更なる多ピン化を実現しようとするものである。
このような目的を達成するために、本発明の樹脂封止型半導体装置は、表面側に内部端子と裏面側に外部端子を表裏一体的に有する端子部を略一平面内に複数個、それぞれ互いに電気的に独立して配置し、端子部の内部端子と半導体素子の端子とをワイヤにて電気的に接続し、各端子部の外部端子の一部を外部に露出させるように全体を樹脂封止した樹脂封止型半導体装置において、複数個の前記端子部が配置された平面に沿うように各端子部の内部端子に端子部の厚さよりも薄肉のリードを一体的に連結し、かつ、各リードをそれぞれ互いに電気的に独立して配置し、前記半導体素子が複数の前記リード上に電気的に絶縁して搭載されたような構成とした。
外部に露出した外部端子面に半田からなる外部電極を備えるような構成とした。
前記半導体素子の端子は半導体素子の端子面の一対の辺の略中心部線上にそって配置されており、前記端子部は前記中心部線を挟むように対向する前記一対の各辺に沿い、それぞれ設けられているような構成とした。
外部に露出した外部端子面に半田からなる外部電極を備えるような構成とした。
前記半導体素子の端子は半導体素子の端子面の一対の辺の略中心部線上にそって配置されており、前記端子部は前記中心部線を挟むように対向する前記一対の各辺に沿い、それぞれ設けられているような構成とした。
本発明の樹脂封止型半導体装置の製造方法は、表面側に内部端子と裏面側に外部端子を表裏一体的に有する複数の端子部を略一平面内に互いに電気的に独立して配置し、端子部の内部端子と半導体素子の端子とをワイヤにて電気的に接続し、各端子部の外部端子の一部を外部に露出させるように全体を樹脂封止した樹脂封止型半導体装置の製造方法において、（Ａ）導電性基板をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、前記各端子部が相互に独立して接続リードを介して一体的に連結された外枠部材と、各端子部の内部端子に一体連結され端子部の厚さよりも薄肉の半導体素子搭載用のリードと、を備えた回路部材を作成する回路部材作成工程と、（Ｂ）半導体素子搭載用のリードに半導体素子を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、（Ｃ）半導体素子の端子と回路部材の内部端子とをワイヤで電気的に接続するワイヤボンディング工程と、（Ｄ）各外部端子の一部を外部に露出させるように全体を樹脂封止する樹脂封止工程と、（Ｅ）回路部材の各接続リードを切断し、外枠部材を除去する外枠部材分離除去工程と、を備えるような構成とした。
このような本発明は、更なる樹脂封止型半導体装置の高集積化、高機能化が求められる状況のもと、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、回路基板への実装面積を低減できる、即ち、回路基板への実装密度を向上させることができる導体装置の提供を可能としたものである。本発明は、同時に従来のＴＳＯＰ等の小型パッケージに困難であった更なる多ピン化を実現した樹脂封止型半導体装置の提供を可能としたものである。
以下、本発明について図面を参照しながら説明する。
はじめに、本発明の樹脂封止型半導体装置の第１の例を挙げる。
図１（ａ）は本発明の樹脂封止型半導体装置の第１の例の概略断面図であり、図１（ｂ）はその内部の構成を透視した斜視図であり、図１（ｃ）はその第２の例の概略断面図である。
図１中、１００、１００Ａは樹脂封止型半導体装置、１１０は半導体素子、１１１は端子（パッド）、１１５はダイアタッチ材、１２０はダイパッド、１３０は端子部、１３２は内部端子部、１３４は外部端子部、１３４Ａは露出部、１４０はワイヤ、１５０は封止用樹脂、１６０は銀めっき、１７０は半田からなる外部電極である。
図１に示す第１の例の樹脂封止型半導体装置１００は、後述するエッチングにて外形加工された回路部材を用い作製したもので、半導体素子１１０を、端子（パッド）１１１側の面でない側にて、ダイパッド１２０にダイアタッチ材１１５を介して接着して搭載し、半導体素子１１０の端子（パッド）１１１と端子部１３０の内部端子部１３２とをワイヤ１４０にて電気的に接続し、且つ、端子部１３０の外部端子１３４の一部を外部に露出させ、全体を封止用樹脂１５０で樹脂封止したものである。
端子部１３０は、半導体素子１１０の端子（パッド）１１１と電気的に結線するための内部端子部１３２と、外部回路への接続のための外部端子部１３４とをその表裏に相対するように一体的に設け、略一平面内に二次元的に複数個、それぞれ互いに電気的に独立して配置されている。
図１に示す第１の例の樹脂封止型半導体装置１００においては、半導体素子１１０の端子（パッド）１１１は半導体素子１１０の端子面の一対の辺にそって配置されており、端子部１３０も前記一対の辺に沿い、半導体素子１１０の外側にそれぞれ設けられている。
そして、図１（ａ）に示す半導体装置１００は、ダイパッド１２０を端子部１３０の厚さより薄肉にして、一面を内部端子１３２の面１３２Ａに沿うように形成したもので、その外部端子１３４側は、外部端子１３４の面１３４Ａより内部端子側に凹んだ構造をしている。
はじめに、本発明の樹脂封止型半導体装置の第１の例を挙げる。
図１（ａ）は本発明の樹脂封止型半導体装置の第１の例の概略断面図であり、図１（ｂ）はその内部の構成を透視した斜視図であり、図１（ｃ）はその第２の例の概略断面図である。
図１中、１００、１００Ａは樹脂封止型半導体装置、１１０は半導体素子、１１１は端子（パッド）、１１５はダイアタッチ材、１２０はダイパッド、１３０は端子部、１３２は内部端子部、１３４は外部端子部、１３４Ａは露出部、１４０はワイヤ、１５０は封止用樹脂、１６０は銀めっき、１７０は半田からなる外部電極である。
図１に示す第１の例の樹脂封止型半導体装置１００は、後述するエッチングにて外形加工された回路部材を用い作製したもので、半導体素子１１０を、端子（パッド）１１１側の面でない側にて、ダイパッド１２０にダイアタッチ材１１５を介して接着して搭載し、半導体素子１１０の端子（パッド）１１１と端子部１３０の内部端子部１３２とをワイヤ１４０にて電気的に接続し、且つ、端子部１３０の外部端子１３４の一部を外部に露出させ、全体を封止用樹脂１５０で樹脂封止したものである。
端子部１３０は、半導体素子１１０の端子（パッド）１１１と電気的に結線するための内部端子部１３２と、外部回路への接続のための外部端子部１３４とをその表裏に相対するように一体的に設け、略一平面内に二次元的に複数個、それぞれ互いに電気的に独立して配置されている。
図１に示す第１の例の樹脂封止型半導体装置１００においては、半導体素子１１０の端子（パッド）１１１は半導体素子１１０の端子面の一対の辺にそって配置されており、端子部１３０も前記一対の辺に沿い、半導体素子１１０の外側にそれぞれ設けられている。
そして、図１（ａ）に示す半導体装置１００は、ダイパッド１２０を端子部１３０の厚さより薄肉にして、一面を内部端子１３２の面１３２Ａに沿うように形成したもので、その外部端子１３４側は、外部端子１３４の面１３４Ａより内部端子側に凹んだ構造をしている。
図１（ｃ）に示す第２の例の半導体装置１００Ａは、図１（ａ）に示す第１の例の半導体装置１００の外部に露出した外部端子部の面１３４Ａに半田からなる外部電極１７０を設けたものであり、回路基板へ搭載される際には、半田を溶解、固化して、外部端子部１３４が外部回路と電気的に接続される。
図２（ａ）、図２（ｂ）に示す半導体装置は、図１（ａ）に示す第１の例の半導体装置１００の変形例であり、図２（ｃ）、図２（ｄ）に示す半導体装置は、図１（ｃ）に示す第２の例の半導体装置１００Ａの変形例である。
図２（ａ）に示す半導体装置１００ａは、図１（ａ）に示す半導体装置１００において、ダイパッド１２０を端子部１３０の厚さに形成したものである。
そして、図２（ｂ）に示す半導体装置１００ｂは、図１（ａ）に示す半導体装置１００において、ダイパッド１２０を端子部１３０の厚さより薄肉にして、一面を外部端子１３４の面１３４Ａに沿うように形成したもので、その内部端子１３２側は、内部端子１３２の面より外部端子側に凹んだ構造をしている。
図２（ｃ）に示す半導体装置１００ｃは、図１（ｃ）に示す半導体装置１００Ａにおいて、ダイパッド１２０を端子部１３０の厚さに形成し、且つ、外部端子１３４の面１３４Ａに半田からなる外部電極１７０を設けたものである。
図２（ｄ）に示す半導体装置１００ｄは、図１（ｃ）に示す半導体装置１００Ａにおいて、ダイパッド１２０を端子部１３０の厚さより薄肉にして、一面を外部端子１３４の面１３４Ａに沿うように形成したもので、内部端子１３２側は、内部端子１３２の面より外部端子側に凹んだ構造をしている。
図２（ａ）に示す半導体装置１００ａは、図１（ａ）に示す半導体装置１００において、ダイパッド１２０を端子部１３０の厚さに形成したものである。
そして、図２（ｂ）に示す半導体装置１００ｂは、図１（ａ）に示す半導体装置１００において、ダイパッド１２０を端子部１３０の厚さより薄肉にして、一面を外部端子１３４の面１３４Ａに沿うように形成したもので、その内部端子１３２側は、内部端子１３２の面より外部端子側に凹んだ構造をしている。
図２（ｃ）に示す半導体装置１００ｃは、図１（ｃ）に示す半導体装置１００Ａにおいて、ダイパッド１２０を端子部１３０の厚さに形成し、且つ、外部端子１３４の面１３４Ａに半田からなる外部電極１７０を設けたものである。
図２（ｄ）に示す半導体装置１００ｄは、図１（ｃ）に示す半導体装置１００Ａにおいて、ダイパッド１２０を端子部１３０の厚さより薄肉にして、一面を外部端子１３４の面１３４Ａに沿うように形成したもので、内部端子１３２側は、内部端子１３２の面より外部端子側に凹んだ構造をしている。
次いで、本発明の樹脂封止型半導体装置の第３の例を挙げる。
図３（ａ）は本発明の樹脂封止型半導体装置の第３の例の概略断面図であり、図３（ｂ）はその内部の構成を透視した斜視図であり、図３（ｃ）は第４の例の概略断面図である。
図３中、２００、２００Ａは樹脂封止型半導体装置、２１０は半導体素子、２１１は端子（パッド）、２１５はダイアタッチ材、２２５はリード、２３０は端子部、２３２は内部端子部、２３４は外部端子部、２３４Ａは露出部、２４０はワイヤ、２５０は封止用樹脂、２６０は銀めっき、２７０は半田からなる外部電極である。
図３（ａ）に示す半導体装置２００は、端子部２３０に一体的に連結したリード２２５を設け、半導体素子２１０をダイアタッチ材２１５を介してリード２２５に搭載している点で、図１（ａ）に示す半導体装置１００と異なるが、その他の点は同じである。
図３（ａ）は本発明の樹脂封止型半導体装置の第３の例の概略断面図であり、図３（ｂ）はその内部の構成を透視した斜視図であり、図３（ｃ）は第４の例の概略断面図である。
図３中、２００、２００Ａは樹脂封止型半導体装置、２１０は半導体素子、２１１は端子（パッド）、２１５はダイアタッチ材、２２５はリード、２３０は端子部、２３２は内部端子部、２３４は外部端子部、２３４Ａは露出部、２４０はワイヤ、２５０は封止用樹脂、２６０は銀めっき、２７０は半田からなる外部電極である。
図３（ａ）に示す半導体装置２００は、端子部２３０に一体的に連結したリード２２５を設け、半導体素子２１０をダイアタッチ材２１５を介してリード２２５に搭載している点で、図１（ａ）に示す半導体装置１００と異なるが、その他の点は同じである。
図３（ｃ）に示す第４の例の半導体装置２００Ａは、図３（ａ）に示す第３の例の半導体装置２００の外部に露出した外部端子部の面２３４Ａに半田からなる外部電極２７０を設けたものであり、回路基板へ搭載される際には、半田を溶解、固化して、外部端子部２３４が外部回路と電気的に接続される。
尚、本発明の樹脂封止型半導体装置は、図１、図２、図３に示すように、パッケージ面積が半導体素子の面積と大きく変わらない、面積的に小型化されたパッケージであるが、厚み方向についても、略１．０ｍｍ厚以下にすることができ、薄型も同時に達成できるものである。
また、図１、図２、図３に示す例においては、外部端子部を、半導体素子の端子部（パッド部）に沿い２列に配列したが、半導体素子の端子の位置をその四辺に沿い二次元的に配置し、且つ、端子部を該半導体素子の外側に半導体素子の四辺に沿い、二次元的に配列することにより、半導体素子の、一層の多ピン化に十分対応できる。
また、図１、図２、図３に示す例においては、外部端子部を、半導体素子の端子部（パッド部）に沿い２列に配列したが、半導体素子の端子の位置をその四辺に沿い二次元的に配置し、且つ、端子部を該半導体素子の外側に半導体素子の四辺に沿い、二次元的に配列することにより、半導体素子の、一層の多ピン化に十分対応できる。
次に、本発明の回路部材を図に基づいて説明する。
本発明の回路部材は、上記本発明の半導体装置の作製に用いられるものであるが、エッチングにより外形加工されるもので、図４（ａ）、図４（ｂ）に示すように、半導体素子の端子と電気的に結線するための内部端子部と、外部回路への接続のための外部端子部とをその表裏に相対するように一体的に設けた端子部を略一平面内に複数個、それぞれ互いに独立して配置し、各端子部の外側に、各端子部ないしダイパッドを接続リードを介して一体連結し、全体を保持する外枠部を設けている。
図４（ａ）の回路部材３００は、図１（ａ）に示す第１の例、図１（ｃ）に示す第２の例の半導体装置の作製に用いられるもので、図４（ａ）（イ）はその平面図を示す。また、図４（ｂ）の回路部材３０５は、図３（ａ）に示す第３の例、図３（ｃ）に示す第４の例の半導体装置の作製に用いられるもので、図４（ｂ）（イ）はその平面図を示す。
そして、図４（ａ）（ロ）、図４（ｂ）（ロ）はそれぞれ、図４（ａ）（イ）、図４（ｂ）（イ）の、Ｃ１−Ｃ２、Ｃ３−Ｃ４における概略断面であるが、実際には、エッチングの特性からそれぞれ、図４（ａ）（ハ）、図４（ｂ）（ハ）のような形状となる。
尚、図２に示す半導体装置に用いられている回路部材も、その平面形状は図４（ａ）（イ）に示す形状と、基本的には同じであるが、図４（ａ）（イ）のＣ１−Ｃ２に相当する位置におけるダイパッド部の断面形状は異なる。
図４中、３００、３０５は回路部材、３２０はダイパッド、３２５はリード、３３０は端子部、３３２は内部端子部、３３４は外部端子部、３５０は外枠部、３５２は接続リードである。
尚、図４中の点線領域は、回路部材の半導体装置作製に用いられる領域を示している。
回路部材３００（３０５）の材質としては４２合金（Ｎｉ４２％のＦｅ合金）、銅合金等が用いられ、通常のリードフレームと同様、エッチングにより外形加工できる。
本発明の回路部材は、上記本発明の半導体装置の作製に用いられるものであるが、エッチングにより外形加工されるもので、図４（ａ）、図４（ｂ）に示すように、半導体素子の端子と電気的に結線するための内部端子部と、外部回路への接続のための外部端子部とをその表裏に相対するように一体的に設けた端子部を略一平面内に複数個、それぞれ互いに独立して配置し、各端子部の外側に、各端子部ないしダイパッドを接続リードを介して一体連結し、全体を保持する外枠部を設けている。
図４（ａ）の回路部材３００は、図１（ａ）に示す第１の例、図１（ｃ）に示す第２の例の半導体装置の作製に用いられるもので、図４（ａ）（イ）はその平面図を示す。また、図４（ｂ）の回路部材３０５は、図３（ａ）に示す第３の例、図３（ｃ）に示す第４の例の半導体装置の作製に用いられるもので、図４（ｂ）（イ）はその平面図を示す。
そして、図４（ａ）（ロ）、図４（ｂ）（ロ）はそれぞれ、図４（ａ）（イ）、図４（ｂ）（イ）の、Ｃ１−Ｃ２、Ｃ３−Ｃ４における概略断面であるが、実際には、エッチングの特性からそれぞれ、図４（ａ）（ハ）、図４（ｂ）（ハ）のような形状となる。
尚、図２に示す半導体装置に用いられている回路部材も、その平面形状は図４（ａ）（イ）に示す形状と、基本的には同じであるが、図４（ａ）（イ）のＣ１−Ｃ２に相当する位置におけるダイパッド部の断面形状は異なる。
図４中、３００、３０５は回路部材、３２０はダイパッド、３２５はリード、３３０は端子部、３３２は内部端子部、３３４は外部端子部、３５０は外枠部、３５２は接続リードである。
尚、図４中の点線領域は、回路部材の半導体装置作製に用いられる領域を示している。
回路部材３００（３０５）の材質としては４２合金（Ｎｉ４２％のＦｅ合金）、銅合金等が用いられ、通常のリードフレームと同様、エッチングにより外形加工できる。
次いで、図４に示す本発明の回路部材の製造方法の例、および図２に示す半導体装置に用いられる回路部材の製造方法の例を図に基づいて説明する。
先ず、図１（ａ）、図１（ｃ）に示す第１の例、第２の例の半導体装置に用いられる回路部材、及び図３（ａ）に示す第３の例、図３（ｃ）に示す第４の例の半導体装置に用いられる回路部材の製造を方法を図５を基に説明する。
尚、図５は、説明を分かり易くするため、端子部周辺のみを示している。
先ず、４２合金（Ｎｉ４２％のＦｅ合金）等からなる、回路部材の素材である厚さ０．２ｍｍ程度の板材４１０を準備し、板材４１０の両面を脱脂等を行い良く洗浄処理した（図５（ａ））後、板材４１０の両面に感光性のレジスト４２０を塗布し、乾燥する。（図５（ｂ））
次いで、板材４１０の両面から所定のパターン版を用いてレジストの所定の部分のみに露光を行った後、現像処理し、レジストパターンを形成する。（図５（ｃ））
図４（ａ）に示す回路部材３００の作製の場合は、図５（ｃ）（イ）のように、レジストパターン４２１、４２２が形成され、図４（ｂ）に示す回路部材３０５の作製の場合は、図５（ｃ）（ロ）のように、レジストパターン４２３、４２４が形成される。
尚、レジストとしては、特に限定はされないが、重クロム酸カリウムを感光材としたガゼイン系のレジストや、東京応化株式会社製のネガ型液状レジスト（ＰＭＥＲレジスト）等が使用できる。
次いで、レジストパターンを耐腐蝕性膜として腐蝕液にてエッチングを行い、回路部材を作製する。（図５（ｄ）、図５（ｅ））
図４（ａ）に示す回路部材３００の作製の場合は、図５（ｄ）（イ）のように、エッチングが進行し、図５（ｅ）（イ）のようになりエッチングが完了する。
また、図４（ｂ）に示す回路部材３０５の作製の場合は、図５（ｄ）（ロ）のように、エッチングが進行し、図５（ｅ）（ロ）のようになりエッチングは完了する。
尚、図４（ａ）、図４（ｂ）に示す回路部材の製造の場合、板材４１０の表裏のエッチング量を加減することにより、薄肉部４３０の厚さを調整することができる。
エッチングは、通常、腐蝕液として塩化第二鉄水溶液を用い、板材の両面からスプレイエッチングにて行う。
この後、レジストを剥膜して、本発明の回路部材を得る。（図５（ｆ））
図５に示す方法は、図４に示す回路部材の製造方法の１例で、これに限定はされない。
先ず、図１（ａ）、図１（ｃ）に示す第１の例、第２の例の半導体装置に用いられる回路部材、及び図３（ａ）に示す第３の例、図３（ｃ）に示す第４の例の半導体装置に用いられる回路部材の製造を方法を図５を基に説明する。
尚、図５は、説明を分かり易くするため、端子部周辺のみを示している。
先ず、４２合金（Ｎｉ４２％のＦｅ合金）等からなる、回路部材の素材である厚さ０．２ｍｍ程度の板材４１０を準備し、板材４１０の両面を脱脂等を行い良く洗浄処理した（図５（ａ））後、板材４１０の両面に感光性のレジスト４２０を塗布し、乾燥する。（図５（ｂ））
次いで、板材４１０の両面から所定のパターン版を用いてレジストの所定の部分のみに露光を行った後、現像処理し、レジストパターンを形成する。（図５（ｃ））
図４（ａ）に示す回路部材３００の作製の場合は、図５（ｃ）（イ）のように、レジストパターン４２１、４２２が形成され、図４（ｂ）に示す回路部材３０５の作製の場合は、図５（ｃ）（ロ）のように、レジストパターン４２３、４２４が形成される。
尚、レジストとしては、特に限定はされないが、重クロム酸カリウムを感光材としたガゼイン系のレジストや、東京応化株式会社製のネガ型液状レジスト（ＰＭＥＲレジスト）等が使用できる。
次いで、レジストパターンを耐腐蝕性膜として腐蝕液にてエッチングを行い、回路部材を作製する。（図５（ｄ）、図５（ｅ））
図４（ａ）に示す回路部材３００の作製の場合は、図５（ｄ）（イ）のように、エッチングが進行し、図５（ｅ）（イ）のようになりエッチングが完了する。
また、図４（ｂ）に示す回路部材３０５の作製の場合は、図５（ｄ）（ロ）のように、エッチングが進行し、図５（ｅ）（ロ）のようになりエッチングは完了する。
尚、図４（ａ）、図４（ｂ）に示す回路部材の製造の場合、板材４１０の表裏のエッチング量を加減することにより、薄肉部４３０の厚さを調整することができる。
エッチングは、通常、腐蝕液として塩化第二鉄水溶液を用い、板材の両面からスプレイエッチングにて行う。
この後、レジストを剥膜して、本発明の回路部材を得る。（図５（ｆ））
図５に示す方法は、図４に示す回路部材の製造方法の１例で、これに限定はされない。
次に、図１（ａ）に示す第１の例の半導体装置１００の変形例として挙げられている、図２（ａ）、図２（ｃ）に示す半導体装置に用いられる回路部材、および図２（ｂ）、図２（ｄ）に示す半導体装置に用いられる回路部材の製造方法を、図６を基に説明する。
図６も、説明を分かり易くするため、端子部周辺のみを示している。
図５に示す製造方法と同様、４２合金（Ｎｉ４２％のＦｅ合金）等からなる、回路部材の素材である厚さ０．２ｍｍ程度の板材４１０を準備し、板材４１０の両面を脱脂等を行い良く洗浄処理した（図６（ａ））後、板材４１０の両面に感光性のレジスト４２０を塗布し、乾燥する。（図６（ｂ））
次いで、板材４１０の両面から所定のパターン版を用いてレジストの所定の部分のみに露光を行った後、現像処理し、レジストパターンを形成する。（図６（ｃ））
図２（ａ）、図２（ｃ）に示す半導体装置に用いられる回路部材の作製の場合は、図６（ｃ）（イ）のように、レジストパターン４２１Ａ、４２２Ａが形成され、図２（ｂ）、図２（ｄ）に示す半導体装置に用いられる回路部材の作製の場合は、図６（ｃ）（ロ）のように、レジストパターン４２３Ａ、４２４Ａが形成される。
次いで、レジストパターンを耐腐蝕性膜として腐蝕液にてエッチングを行い、回路部材を作製する。（図６（ｄ）、図６（ｅ））
図２（ａ）、図２（ｃ）に示す半導体装置に用いられる回路部材の作製の場合は、図６（ｄ）（イ）のように、エッチングが進行し、図６（ｅ）（イ）のようになりエッチングが完了する。
また、図２（ｂ）、図２（ｄ）に示す半導体装置に用いられる回路部材の作製の場合は、図６（ｄ）（ロ）のように、エッチングが進行し、図６（ｅ）（ロ）のようになりエッチングは完了する。
この後、レジストを剥膜して、本発明の回路部材を得る。（図６（ｆ））
図６も、説明を分かり易くするため、端子部周辺のみを示している。
図５に示す製造方法と同様、４２合金（Ｎｉ４２％のＦｅ合金）等からなる、回路部材の素材である厚さ０．２ｍｍ程度の板材４１０を準備し、板材４１０の両面を脱脂等を行い良く洗浄処理した（図６（ａ））後、板材４１０の両面に感光性のレジスト４２０を塗布し、乾燥する。（図６（ｂ））
次いで、板材４１０の両面から所定のパターン版を用いてレジストの所定の部分のみに露光を行った後、現像処理し、レジストパターンを形成する。（図６（ｃ））
図２（ａ）、図２（ｃ）に示す半導体装置に用いられる回路部材の作製の場合は、図６（ｃ）（イ）のように、レジストパターン４２１Ａ、４２２Ａが形成され、図２（ｂ）、図２（ｄ）に示す半導体装置に用いられる回路部材の作製の場合は、図６（ｃ）（ロ）のように、レジストパターン４２３Ａ、４２４Ａが形成される。
次いで、レジストパターンを耐腐蝕性膜として腐蝕液にてエッチングを行い、回路部材を作製する。（図６（ｄ）、図６（ｅ））
図２（ａ）、図２（ｃ）に示す半導体装置に用いられる回路部材の作製の場合は、図６（ｄ）（イ）のように、エッチングが進行し、図６（ｅ）（イ）のようになりエッチングが完了する。
また、図２（ｂ）、図２（ｄ）に示す半導体装置に用いられる回路部材の作製の場合は、図６（ｄ）（ロ）のように、エッチングが進行し、図６（ｅ）（ロ）のようになりエッチングは完了する。
この後、レジストを剥膜して、本発明の回路部材を得る。（図６（ｆ））
上記の回路部材の製造方法は、１ケの半導体装置を作製するために必要な回路部材１ケの製造方法であるが、通常は生産性の面から、回路部材をエッチング加工する際、図４に示す回路部材を複数個面付けした状態で作製し、上記の工程を行う。この場合は、図４に示す外枠部３５０の一部に連結する枠部（図示していない）をリードフレームの外側に設けて面付け状態とする。
次いで、本発明の半導体装置の製造方法を図７に基づいて簡単に説明する。
図４（ａ）に示す回路部材３００を用いた場合について説明する。
先ず、図５のようにして外形加工して作製された、図４（ａ）に示す回路部材３００を用意する。（図７（ａ））
次いで、洗浄処理等を施した後、内部端子部３３２表面部に銀めっき処理を行い、銀めっき部５１０を設ける。（図７（ｂ））
尚、銀めっきに代え、金めっきやパラジウムめっきでも良い。
次いで、半導体素子５２０をダイアタッチ材５２５によりダイパッド３２０に、その端子面側でない面にて搭載し、半導体素子５２０の端子５２２と、内部端子部３３２の銀めっき部５１０とをワイヤ５４０にて電気的に接続する。（図７（ｃ））
この後、端子部３３０の外部端子部３３４の一部を外部に露出させ、全体を封止用樹脂で樹脂封止する。（図７（ｄ））
更に、必要に応じて、端子部３３０の露出した外部端子部３３４の一面３３４Ａに半田からなる外部電極５６０を形成する。（図７（ｅ））
次いで、回路部材３００の各接続リード３５２をプレスにより切断し、外枠部３５０を除去する。（図７（ｆ１）、図７（ｆ２））
尚、半田からなる外部電極５６０の作製は、スクリーン印刷による半田ペースト塗布や、リフロー等でも、回路基板と半導体装置との接続に必要な量の半田が得られれば良い。
以上、本発明の半導体装置の製造方法を説明したが、回路部材は、図４（ａ）に示すものに限定はされない。
図４（ａ）に示す回路部材３００を用いた場合について説明する。
先ず、図５のようにして外形加工して作製された、図４（ａ）に示す回路部材３００を用意する。（図７（ａ））
次いで、洗浄処理等を施した後、内部端子部３３２表面部に銀めっき処理を行い、銀めっき部５１０を設ける。（図７（ｂ））
尚、銀めっきに代え、金めっきやパラジウムめっきでも良い。
次いで、半導体素子５２０をダイアタッチ材５２５によりダイパッド３２０に、その端子面側でない面にて搭載し、半導体素子５２０の端子５２２と、内部端子部３３２の銀めっき部５１０とをワイヤ５４０にて電気的に接続する。（図７（ｃ））
この後、端子部３３０の外部端子部３３４の一部を外部に露出させ、全体を封止用樹脂で樹脂封止する。（図７（ｄ））
更に、必要に応じて、端子部３３０の露出した外部端子部３３４の一面３３４Ａに半田からなる外部電極５６０を形成する。（図７（ｅ））
次いで、回路部材３００の各接続リード３５２をプレスにより切断し、外枠部３５０を除去する。（図７（ｆ１）、図７（ｆ２））
尚、半田からなる外部電極５６０の作製は、スクリーン印刷による半田ペースト塗布や、リフロー等でも、回路基板と半導体装置との接続に必要な量の半田が得られれば良い。
以上、本発明の半導体装置の製造方法を説明したが、回路部材は、図４（ａ）に示すものに限定はされない。
更に、本発明の回路部材の実施例を挙げて、図４に基づいて説明する。
図４（ａ）に示す回路部材３００で、４２合金（Ｎｉ４２％のＦｅ合金）からなり、端子部の厚さを０．２ｍｍとする回路部材を、図５に示すエッチング方法にて作製して得た後、図７に示す半導体装置の作製方法により、図１に示す半導体装置を作製したが、品質的には特に問題はなかった。
同様に、図４（ｂ）に示す回路部材３０５で、銅合金からなり、端子部の厚さを０．２ｍｍ、リード部の厚さ０．０５ｍｍとした回路部材を、図５に示すエッチング方法にて作製して得た後、図７に示す半導体装置の作製方法により、図３に示す半導体装置を作製したが、特に問題はなかった。
図４（ａ）に示す回路部材３００で、４２合金（Ｎｉ４２％のＦｅ合金）からなり、端子部の厚さを０．２ｍｍとする回路部材を、図５に示すエッチング方法にて作製して得た後、図７に示す半導体装置の作製方法により、図１に示す半導体装置を作製したが、品質的には特に問題はなかった。
同様に、図４（ｂ）に示す回路部材３０５で、銅合金からなり、端子部の厚さを０．２ｍｍ、リード部の厚さ０．０５ｍｍとした回路部材を、図５に示すエッチング方法にて作製して得た後、図７に示す半導体装置の作製方法により、図３に示す半導体装置を作製したが、特に問題はなかった。
半導体素子を搭載する樹脂封止型の半導体装置（プラスチックパッケージ）の製造に有用である。
１００、１００Ａ 樹脂封止型半導体装置
１１０ 半導体素子
１１１ 端子（パッド）
１１５ ダイアタッチ材
１２０ ダイパッド
１３０ 端子部
１３２ 内部端子部
１３４ 外部端子部
１３４Ａ 露出面
１４０ ワイヤ
１５０ 封止用樹脂
１６０ 銀めっき
１７０ 半田からなる外部電極
２００、２００Ａ 樹脂封止型半導体装置
２１０ 半導体素子
２１１ 端子（パッド）
２１５ ダイアタッチ材
２２５ リード
２３０ 端子部
２３２ 内部端子部
２３４ 外部端子部
２３４Ａ 露出面
２４０ ワイヤ
２５０ 封止用樹脂
２６０ 銀めっき
２７０ 半田からなる外部電極
３００、３０５ 回路部材
３２０ ダイパッド
３２５ リード
３３０ 端子部
３３２ 内部端子部
３３４ 外部端子部
３５０ 外枠部
３５２ 接続リード
４１０ 板材
４２０ レジスト
４２１、４２２、４２３、４２４ レジストパターン
４２１Ａ、４２２Ａ、４２３Ａ、４２４Ａ レジストパターン
４３０ 薄肉部
５００、５００Ａ 半導体装置
５１０ 銀めっき
５２０ 半導体素子
５２２ 端子（パッド）
５２５ ダイアタッチ
５４０ ワイヤ
５５０ 封止用樹脂
５６０ 半田からなる外部電極
１１０ 半導体素子
１１１ 端子（パッド）
１１５ ダイアタッチ材
１２０ ダイパッド
１３０ 端子部
１３２ 内部端子部
１３４ 外部端子部
１３４Ａ 露出面
１４０ ワイヤ
１５０ 封止用樹脂
１６０ 銀めっき
１７０ 半田からなる外部電極
２００、２００Ａ 樹脂封止型半導体装置
２１０ 半導体素子
２１１ 端子（パッド）
２１５ ダイアタッチ材
２２５ リード
２３０ 端子部
２３２ 内部端子部
２３４ 外部端子部
２３４Ａ 露出面
２４０ ワイヤ
２５０ 封止用樹脂
２６０ 銀めっき
２７０ 半田からなる外部電極
３００、３０５ 回路部材
３２０ ダイパッド
３２５ リード
３３０ 端子部
３３２ 内部端子部
３３４ 外部端子部
３５０ 外枠部
３５２ 接続リード
４１０ 板材
４２０ レジスト
４２１、４２２、４２３、４２４ レジストパターン
４２１Ａ、４２２Ａ、４２３Ａ、４２４Ａ レジストパターン
４３０ 薄肉部
５００、５００Ａ 半導体装置
５１０ 銀めっき
５２０ 半導体素子
５２２ 端子（パッド）
５２５ ダイアタッチ
５４０ ワイヤ
５５０ 封止用樹脂
５６０ 半田からなる外部電極
Claims (4)
- 表面側に内部端子と裏面側に外部端子を表裏一体的に有する端子部を略一平面内に複数個、それぞれ互いに電気的に独立して配置し、端子部の内部端子と半導体素子の端子とをワイヤにて電気的に接続し、各端子部の外部端子の一部を外部に露出させるように全体を樹脂封止した樹脂封止型半導体装置において、
複数個の前記端子部が配置された平面に沿うように各端子部の内部端子に端子部の厚さよりも薄肉のリードを一体的に連結し、かつ、各リードをそれぞれ互いに電気的に独立して配置し、前記半導体素子が複数の前記リード上に電気的に絶縁して搭載されたことを特徴とする樹脂封止型半導体装置。 - 外部に露出した外部端子面に半田からなる外部電極を備えることを特徴とする請求項１に記載の樹脂封止型半導体装置。
- 前記半導体素子の端子は半導体素子の端子面の一対の辺の略中心部線上にそって配置されており、前記端子部は前記中心部線を挟むように対向する前記一対の各辺に沿い、それぞれ設けられていることを特徴とする請求項１または請求項２に記載の樹脂封止型半導体装置。
- 表面側に内部端子と裏面側に外部端子を表裏一体的に有する複数の端子部を略一平面内に互いに電気的に独立して配置し、端子部の内部端子と半導体素子の端子とをワイヤにて電気的に接続し、各端子部の外部端子の一部を外部に露出させるように全体を樹脂封止した樹脂封止型半導体装置の製造方法において、
（Ａ）導電性基板をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、前記各端子部が相互に独立して接続リードを介して一体的に連結された外枠部材と、各端子部の内部端子に一体連結され端子部の厚さよりも薄肉の半導体素子搭載用のリードと、を備えた回路部材を作成する回路部材作成工程と、
（Ｂ）半導体素子搭載用のリードに半導体素子を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、
（Ｃ）半導体素子の端子と回路部材の内部端子とをワイヤで電気的に接続するワイヤボンディング工程と、
（Ｄ）各外部端子の一部を外部に露出させるように全体を樹脂封止する樹脂封止工程と、
（Ｅ）回路部材の各接続リードを切断し、外枠部材を除去する外枠部材分離除去工程と、を備えることを特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005130978A JP4176092B2 (ja) | 1997-04-02 | 2005-04-28 | 樹脂封止型半導体装置およびその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9788597 | 1997-04-02 | ||
| JP2005130978A JP4176092B2 (ja) | 1997-04-02 | 2005-04-28 | 樹脂封止型半導体装置およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9201001A Division JPH10335566A (ja) | 1997-04-02 | 1997-07-11 | 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005260270A JP2005260270A (ja) | 2005-09-22 |
| JP4176092B2 true JP4176092B2 (ja) | 2008-11-05 |
Family
ID=35085624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005130978A Expired - Lifetime JP4176092B2 (ja) | 1997-04-02 | 2005-04-28 | 樹脂封止型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4176092B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4551461B2 (ja) | 2008-03-10 | 2010-09-29 | 吉川工業株式会社 | 半導体装置とこれを備えた通信機器及び電子機器 |
-
2005
- 2005-04-28 JP JP2005130978A patent/JP4176092B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005260270A (ja) | 2005-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465734B2 (en) | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member | |
| US7307347B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| JP3475306B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JP2006210807A (ja) | 半導体装置の製造方法 | |
| JPH10335566A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP5850347B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH1154663A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 | |
| JP4357728B2 (ja) | 樹脂封止型半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2005260271A (ja) | 樹脂封止型半導体装置用の回路部材 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP3908695B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| KR100384335B1 (ko) | 반도체패키지와 그 제조방법 | |
| JP3802500B2 (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |