JP3983930B2 - 回路部材の製造方法 - Google Patents
回路部材の製造方法 Download PDFInfo
- Publication number
- JP3983930B2 JP3983930B2 JP13670399A JP13670399A JP3983930B2 JP 3983930 B2 JP3983930 B2 JP 3983930B2 JP 13670399 A JP13670399 A JP 13670399A JP 13670399 A JP13670399 A JP 13670399A JP 3983930 B2 JP3983930 B2 JP 3983930B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- etching
- circuit member
- die pad
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子を搭載した樹脂封止型の半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化や小型化技術の進歩、電気機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、信号の高速処理を行うために、チップの発熱、および、パッケージ内のインダクタンスが無視できない状況になってきている。このため、サーマルビアを配設してチップの熱をパッケージ外に逃がしたり、電源、グランドの接続端子数を多くして実質的なインダクタンスを下げ、パッケージ内のインダクタンスを低減することで対応がなされている。このように、半導体装置の高集積化、高機能化は、外部端子（ピン）の総和の増加を来すとともに、更なる多端子（ピン）化が要請されている。
【０００３】
上記のような多端子（ピン）化の要請に応えるものとして、多端子（ピン）ＩＣ、特にゲートアレイやスタンダードセルに体表されるＡＳＩＣ、あるいは、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の半導体装置の製造においてリードフレームを用いたものがある。具体的には、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケージがあり、ＱＦＰでは、３００ピンクラスのものまで実用化されている。
【０００４】
しかし、近年の半導体素子の信号処理の高速化および高性能（機能）化は、更に多くの端子を必要としている。ＱＦＰでは、外部端子ピッチを狭めることにより更なる多端子化に対応できるが、外部端子を狭ピッチ化した場合、外部端子自体の幅も狭める必要があり、外部端子強度の低下を来すことになる。その結果、端子形成（ガルウイング化）の位置精度あるいは平坦精度において問題を生じることになる。また、ＱＦＰでは、外部端子のピッチが０．３〜０．４ｍｍへと更に狭くなるにつれて、実装工程が難しくなり、高度なボード実装技術を実現する必要がある等の障害（問題）を生じている。
【０００５】
また、リードフレームを用いた封止型の半導体装置に対する小型化・薄型化の要請から、その開発のトレンドが、ＱＦＰやＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
【０００６】
【発明が解決しようとする課題】
しかし、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。また、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチの点で、多ピン化に対しても限界が見えてきた。
【０００７】
本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化、薄型化への対応が可能な樹脂封止型半導体装置と、これに用いられる回路部材およびその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
このような目的を達成するために、本発明の樹脂封止型半導体装置用の回路部材の製造方法は、（Ａ）導電性基板の裏面を耐エッチング性のフィルムで被覆し表面をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、ダイパッドと、前記端子部と前記ダイパッドの外側に位置する外枠部材とを、裏面側で連結された状態で備える外形加工部材を作成する第１の工程と、（Ｂ）前記外形加工部材のエッチングがなされた表面側に電気絶縁性の樹脂層を設ける第２の工程と、（Ｃ）各端子部の内部端子面を露出させるように前記樹脂層をレーザー照射により除去し、その後、前記樹脂層を覆うように前記外形加工部材の表面を耐エッチング性のフィルムで被覆するとともに、前記外形加工部材の裏面を被覆している耐エッチング性の前記フィルムを取り去り、前記外形加工部材の裏面をエッチングして外枠部材と各端子部とダイパッドとを電気的に独立させる第３の工程と、を備えるような構成とした。
【００１４】
また、本発明の樹脂封止型半導体装置用の回路部材の製造方法は、（Ａ）導電性基板の表面を耐エッチング性のフィルムで被覆し裏面をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、ダイパッドと、前記端子部と前記ダイパッドの外側に位置する外枠部材とを、表面側で連結された状態で備える外形加工部材を作成する第１の工程と、（Ｂ）前記外形加工部材のエッチングがなされた裏面側に電気絶縁性の樹脂層を設ける第２の工程と、（Ｃ）各端子部の外部端子面を露出させるように前記樹脂層をレーザー照射により除去し、その後、前記樹脂層を覆うように前記外形加工部材の裏面を耐エッチング性のフィルムで被覆するとともに、前記外形加工部材の表面を被覆している耐エッチング性の前記フィルムを取り去り、前記外形加工部材の表面をエッチングして外枠部材と各端子部とダイパッドとを電気的に独立させる第３の工程と、を備えるような構成とした。
【００１５】
さらに、本発明の樹脂封止型半導体装置用の回路部材の製造方法は、内部端子面に貴金属めっき層を形成する工程を有するような構成、外部端子面に半田からなる外部電極部材を形成する工程を有するような構成とした。
【００１６】
このような本発明では、回路部材にリードの引き回しがなく、樹脂封止型半導体装置の小型化が可能であり、回路部材に設けられている樹脂部材は微細な端子部をダイパッドや外枠部材から電気的に独立して保持する作用とともに、回路部材に強度を付与する作用もなし、さらに、外部端子に外部電極を形成することにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能となり取扱性、ショート防止性が向上する。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１８】
回路部材
図１は本発明の回路部材の一実施形態を示す平面図であり、図２は図１に示される回路部材のＡ−Ａ線における縦断面図である。尚、図１および図２では、説明を容易にするために端子数を少なくして簡略化している。
【００１９】
図１および図２において、本発明の回路部材１は、外枠部材２と、この外枠部材の内側に独立して配設されたダイパッド３と、外枠部材２の内側の略一平面上に相互に独立して配設された複数の端子部４と、外枠部材２とダイパッド３と各端子部４との間に介在する電気絶縁性の樹脂部材５とを備えるものである。
【００２０】
外枠部材２は、図示例では外形形状および内側開口形状が矩形であるが、外形形状が帯状の連続体であり、矩形の内側開口が所定の間隔で設けられたものであってもよい。
【００２１】
ダイパッド３は、外枠部材２の内側開口の略中央に位置し、表面３Ａ側の半分を樹脂部材５により覆われ、裏面３Ｂ側の半分が回路部材１の裏面側に露出している。
【００２２】
端子部４は、表面側に内部端子４Ａを裏面側に外部端子４Ｂを表裏一体的に有し、図示例では、ダイパッド３を囲むように各端子部４が配列されている。また、各内部端子４Ａ面は、樹脂部材５の間に凹部を形成するように露出しており、このような各内部端子４Ａ面と各外部端子４Ｂ面は、それぞれ同一平面上に位置している。
【００２３】
このような回路部材１の材質は、４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすることができる。
【００２４】
また、樹脂部材５は、ポリイミド樹脂、エポキシ系のソルダーレジスト等のような電気絶縁性樹脂を用いることができる。樹脂部材５の厚みは２０〜１００μｍ程度が好ましい。
【００２５】
本発明の回路部材１は、ダイパッド３の表面３Ａを覆う樹脂部材５上に電気絶縁性の両面接着テープを設けたものであってもよい。使用する両面接着テープとしては、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸＩＷ（（株）巴川製紙所製）のような両面接着テープを挙げることができる。
【００２６】
また、本発明の回路部材１は、図３に示されるように、端子部４の外部端子４Ｂ面に半田からなる外部電極部材７を備えるものであってもよい。
【００２７】
さらに、本発明の回路部材１は、図４に示されるように、ダイパッド３の厚みが外枠部材２の厚みよりも薄い薄肉形状であってもよく、図示例ではダイパッド３の裏面３Ｂ側のみが回路部材１の裏面側に露出したものとなっている。また、本発明の回路部材１は、図４に示されるように、端子部４の外部端子４Ｂ面に貴金属めっき層８を備えるものであってもよい。
【００２８】
尚、上述の回路部材１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
【００２９】
回路部材
図５は本発明の回路部材の他の実施形態を示す平面図であり、図６は図５に示される回路部材のＢ−Ｂ線における縦断面図である。尚、図５および図６では、説明を容易にするために端子数を少なくして簡略化している。
【００３０】
図５および図６において、本発明の回路部材１１は、外枠部材１２と、この外枠部材の内側に独立して配設されたダイパッド１３と、外枠部材１２の内側の略一平面上に相互に独立して配設された複数の端子部１４と、外枠部材１２とダイパッド１３と各端子部１４との間に介在する電気絶縁性の樹脂部材１５とを備えるものである。
【００３１】
外枠部材１２は、図示例では外形形状および内側開口形状が矩形であるが、外形形状が帯状の連続体であり、矩形の内側開口が所定の間隔で設けられたものであってもよい。
【００３２】
ダイパッド１３は、外枠部材１２の内側開口の略中央に位置し、裏面１３Ｂ側の半分を樹脂部材１５により覆われ、表面１３Ｂ側の半分が回路部材１１の表面側に露出している。
【００３３】
端子部１４は、表面側に内部端子１４Ａを裏面側に外部端子１４Ｂを表裏一体的に有し、図示例では、ダイパッド１３を囲むように各端子部１４が配列されている。そして、各外部端子１４Ｂ面は、樹脂部材１５の間に凹部を形成するように露出しており、また、各内部端子１４Ａ面と各外部端子１４Ｂ面は、それぞれ同一平面上に位置している。
【００３４】
このような回路部材１１の材質、樹脂部材１５の材質は、上述の回路部材１、樹脂部材５と同様のものとすることができる。また、樹脂部材１５の厚みは２０〜１００μｍ程度が好ましい
【００３５】
また、本発明の回路部材１１は、ダイパッド１３の表面１３Ａ上に電気絶縁性の両面接着テープを設けたものであってもよい。使用する両面接着テープとしては、上述の回路部材１の場合と同様である。
【００３６】
また、本発明の回路部材１１は、図７に示されるように、端子部１４の外部端子１４Ｂ面に半田からなる外部電極部材１７を備えるものであってもよい。
【００３７】
さらに、本発明の回路部材１１は、図８に示されるように、ダイパッド１３の厚みが外枠部材１２の厚みよりも薄い薄肉形状であってもよく、図示例では表面１３Ａ側のみが回路部材１１の表面側に露出したものとなっている。また、本発明の回路部材１１は、図８に示されるように、端子部１４の外部端子１４Ｂ面に貴金属めっき層１８を備えるものであってもよい。
尚、上述の回路部材１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
【００３８】
樹脂封止型半導体装置用の回路部材の製造方法
次に、本発明の回路部材の製造方法について説明する。
【００３９】
図９および図１０は、図１および図２に示される回路部材１を例とした本発明の回路部材の製造方法の一実施形態を示す工程図である。各工程は、上記の図２に対応する樹脂封止型半導体装置の縦断面図で示してある。
【００４０】
まず、第１の工程として、導電性基板２１の表裏に感光性レジストを塗布、乾燥して感光性レジスト層３１を形成し（図９（Ａ））、これを所望のフォトマスクを介して露光した後、現像してレジストパターン３１Ａ，３１Ｂを形成する（図９（Ｂ））。導電性基板２１としては、上述のように４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができ、この導電性基板２１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、感光性レジストとしては、従来公知のもの、例えば、東京応化工業（株）製ＯＦＰＲ１３０５等を使用することができる。
【００４１】
次に、レジストパターン３１Ｂが形成された導電性基板２１の裏面を、耐エッチング性を有するフィルム３２で覆い、レジストパターン３１Ａを耐腐蝕膜として導電性基板２１の表面側から腐蝕液でエッチングを行う（図９（Ｃ））。腐蝕液は、通常、塩化第二鉄水溶液を使用し、導電性基板２１の表面へのスプレーエッチングにて行う。このエッチング工程におけるエッチング量は、導電性基板２１の厚み方向に貫通しない程度に調整する。これにより、ダイパッド２３と、内部端子２４Ａを表面にもつ複数の端子部２４と、これらの外側に位置する外枠部材２２とを、裏面側で連結した状態で備える外形加工部材２１′が得られる。
【００４２】
次いで、第２の工程として、レジストパターン３１Ａを剥離して除去した後、外形加工部材２１′の表面（エッチング加工がなされた面）側の外枠部材２２を除いた領域に電気絶縁性の樹脂層２５を形成する（図９（Ｄ））。電気絶縁性の樹脂は、従来公知の樹脂を使用することができ、例えば、熱硬化型ポリイミドペースト３３０（宇部興産（株）製ユピタイトＵＰＡシリーズ）等を挙げることができる。樹脂層２５は、例えば、スクリーン印刷法により塗布し、必要に応じて硬化処理を施して形成することができ、厚みは１０〜１００μｍ程度とすることが好ましい。
【００４３】
次いで、第３の工程として、各端子部２４の内部端子２４Ａを露出させるように上記の樹脂層２５を除去して開口部２５ａを形成する（図１０（Ａ））。この樹脂層２５の除去は、例えば、レーザー照射により行うことができる。形成する開口部２５ａの大きさは、既に形成した端子部２４に応じて適宜設定することができる。次に、樹脂層２５を覆うように外形加工部材２１′の表面を耐エッチング性を有するフィルム３３で覆い、また、裏面のフィルム３２を取り去る（図１０（Ｂ））。次いで、レジストパターン３１Ｂを耐腐蝕膜として導電性基板２１の裏面側から腐蝕液でエッチングを行う。腐蝕液は、上記のエッチングと同様であり、外形加工部材２１′の裏面へのスプレーエッチングにて行う。このエッチング工程におけるエッチング量は、導電性基板２１の厚み方向で上記の樹脂層２５（外枠部材２２とダイパッド２３と各端子部２４の間に介在する樹脂層）が露出する程度に調整する。その後、レジストパターン３１Ｂを剥離して除去し、上記のフィルム３３も除去することにより、本発明の回路部材１が得られる（図１０（Ｃ））。尚、得られた回路部材１の端子部４の内部端子４Ａと外部端子４Ｂに金めっき層６を形成することも可能である（図１０（Ｄ））。また、外部端子４Ｂに半田からなる外部電極部材７を形成することにより、図３に示される回路部材１が得られる。
【００４４】
上述の図４に示されるようなダイパッド３の厚みが外枠部材２の厚みよりも薄い薄肉形状である回路部材も、裏面に形成するレジストパターン３１Ｂのパターン形状を変える（ダイパッドの形成位置にあたる部位にレジストパターンを設けない）ことにより、上述と同様に作製することができる。
【００４５】
樹脂封止型半導体装置用の回路部材の製造方法
図１１および図１２は、図５および図６に示される回路部材１１を例とした本発明の回路部材の製造方法の他の実施形態を示す工程図である。各工程は、上記の図６に対応する樹脂封止型半導体装置の縦断面図で示してある。
【００４６】
まず、第１の工程として、導電性基板４１の表裏に感光性レジストを塗布、乾燥して感光性レジスト層５１を形成し（図１１（Ａ））、これを所望のフォトマスクを介して露光した後、現像してレジストパターン５１Ａ，５１Ｂを形成する（図１１（Ｂ））。使用する導電性基板４１、感光性レジストは、上述の製造方法と同様とすることができる。
【００４７】
次に、レジストパターン５１Ａが形成された導電性基板４１の表面を、耐エッチング性を有するフィルム５２で覆い、レジストパターン５１Ｂを耐腐蝕膜として導電性基板４１の裏面側から腐蝕液でエッチングを行う（図１１（Ｃ））。使用する腐蝕液、エッチング方法は上述の製造方法と同様とすることができる。このエッチング工程におけるエッチング量は、導電性基板４１の厚み方向に貫通しない程度に調整する。これにより、ダイパッド４３と、外部端子４４Ｂを裏面にもつ複数の端子部４４と、これらの外側に位置する外枠部材４２とを、表面側で連結した状態で備える外形加工部材４１′が得られる。
【００４８】
次いで、第２の工程として、レジストパターン５１Ｂを剥離して除去した後、外形加工部材４１′の裏面（エッチング加工がなされた面）側の外枠部材４２を除いた領域に電気絶縁性の樹脂層４５を形成する（図１１（Ｄ））。使用する電気絶縁性の樹脂、樹脂層２５の形成方法、厚み等は、上述の製造方法と同様とすることができる。
【００４９】
次いで、第３の工程として、各端子部４４の外部端子４４Ｂを露出させるように上記の樹脂層４５を除去して開口部４５ａを形成する（図１２（Ａ））。この樹脂層４５の除去は、例えば、レーザー照射により行うことができ、形成する開口部４５ａの大きさは、既に形成した端子部４４に応じて適宜設定することができる。次に、樹脂層４５を覆うように外形加工部材４１′の裏面を耐エッチング性を有するフィルム５３で覆い、また、表面に存在するフィルム５２を取り去る（図１２（Ｂ））。次いで、レジストパターン５１Ａを耐腐蝕膜として導電性基板４１の表面側から腐蝕液でエッチングを行う。腐蝕液は、上記のエッチングと同様であり、外形加工部材４１′の裏面へのスプレーエッチングにて行う。このエッチング工程におけるエッチング量は、導電性基板４１の厚み方向で上記の樹脂層４５（外枠部材４２とダイパッド４３と各端子部４４の間に介在する樹脂層）が露出する程度に調整する。その後、レジストパターン５１Ａを剥離して除去し、上記のフィルム５３も除去することにより、本発明の回路部材１１が得られる（図１２（Ｃ））。尚、得られた回路部材１１の端子部１４の内部端子１４Ａと外部端子１４Ｂに金めっき層１６を形成することも可能である（図１２（Ｄ））。また、外部端子１４Ｂに半田からなる外部電極部材１７を形成することにより、図７に示される回路部材１１が得られる。
【００５０】
さらに、上述の図８に示されるようなダイパッド１３の厚みが外枠部材１２の厚みよりも薄い薄肉形状である回路部材も、表面に形成するレジストパターン５１Ａのパターン形状を変える（ダイパッドの形成位置にあたる部位にレジストパターンを設けない）ことにより、上述と同様に作製することができる。
【００５１】
樹脂封止型半導体装置
次に、本発明の樹脂封止型半導体装置を、その製造方法を示しながら説明する。
【００５２】
図１および図２に示される本発明の回路部材１を用いた樹脂封止型半導体装置について図１３を参照しながら説明する。
【００５３】
まず、本発明の回路部材１のダイパッド３の表面側に半導体素子６５を接着剤６６を用いて搭載する（図１３（Ａ））。この場合、半導体素子６５は樹脂部材５を介してダイパッド３上に搭載されている。
【００５４】
次いで、搭載した半導体素子６５の端子６５ａと、回路部材１の端子部４の内部端子４Ａとを、ワイヤ６７で電気的に接続する（図１３（Ｂ））。
【００５５】
次に、外部端子４Ｂおよびダイパッドの裏面３Ｂを外部に露出させるようにして、ダイパッド３、端子部４、樹脂部材５、半導体素子６５およびワイヤ６７を封止部材６８で封止する（図１３（Ｃ））。
【００５６】
次いで、回路部材１の外枠部材２を除去して、本発明の半導体装置６１とする（図１３（Ｄ））。また、外部に露出している外部端子４Ｂに半田からなる外部電極６９を形成することができる（図１３（Ｅ））。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。
【００５７】
図３および図４に示される回路部材を用いても、上記と同様に本発明の樹脂封止型半導体装置を作製することができる。
尚、上述の樹脂封止型半導体装置１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
【００５８】
樹脂封止型半導体装置
次に、図５および図６に示される本発明の回路部材１１を用いた樹脂封止型半導体装置について図１４を参照しながら説明する。
【００５９】
まず、本発明の回路部材１１のダイパッド１３上に半導体素子７５を電気絶縁性の両面接着テープ７６を用いて搭載する（図１４（Ａ））。
【００６０】
次いで、搭載した半導体素子７５の端子７５ａと、回路部材１１の端子部１４の内部端子１４Ａとを、ワイヤ７７で電気的に接続する（図１４（Ｂ））。
【００６１】
次に、外部端子１４Ｂと樹脂部材１５の裏面１５Ｂを外部に露出させるようにして、ダイパッド１３、端子部１４、樹脂部材１５、半導体素子７５およびワイヤ７７を封止部材７８で封止する（図１４（Ｃ））。
【００６２】
次いで、回路部材１１の外枠部材１２を除去して、本発明の半導体装置７１とする（図１４（Ｄ））。また、外部に露出している外部端子１４Ｂに半田からなる外部電極７９を形成することができる（図１４（Ｅ））。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。
【００６３】
図７および図８に示される回路部材を用いても、上記と同様に本発明の樹脂封止型半導体装置を作製することができる。
尚、上述の樹脂封止型半導体装置１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
【００６４】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
【００６５】
回路部材の作製
導電性基板として厚み０．１２５ｍｍの銅合金板（古河電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／２Ｈ）を準備し、脱脂処理、洗浄処理を行った後、この銅合金板の両面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布して乾燥した。次いで、表面側および裏面側のレジスト層をそれぞれ所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。次に、裏面を耐エッチング性をもつフィルム（日立化成（株）製ヒタレックス）で被覆し、その後、銅合金板の両面から塩化第二鉄水溶液を使用してスプレーエッチングを行った。このエッチングは、銅合金板の厚み方向で貫通しない程度とした。次いで、洗浄後、有機アルカリ溶液を用いて表面側のレジストパターンを剥離除去した。これにより、ダイパッドと、内部端子を表面にもつ複数の端子部と、これらの外側に位置する外枠部材とを、裏面側で連結した状態で備える外形加工部材が得られた。
【００６６】
次に、上記の外形加工部材の表面側の外枠部材を除いた領域に、熱硬化型ポリイミドペースト３３０（宇部興産（株）製）をスクリーン印刷法に塗布（厚み５０μｍ）し、熱硬化して樹脂層を形成した。
【００６７】
次いで、上記の樹脂層のうち、各端子部の内部端子に相当する位置にレーザーを照射して、直径０．２５ｍｍの開口を形成することにより、内部端子を露出させた。
【００６８】
次に、樹脂層を覆うように上記と同じ耐エッチング性フィルムを外形加工部材の表面に重ね、また、裏面側を覆っている耐エッチング性フィルムを剥離した。その後、裏面側のレジストパターンを耐腐蝕膜として銅合金板の裏面側からエッチングを行った。次いで、洗浄後、有機アルカリ溶液を用いて裏面側のレジストパターンを剥離除去するとともに、表面側の耐エッチング性フィルムを剥離除去して、本発明の回路部材を得た。さらに、この回路部材の内部端子面と外部端子面に金めっき層（厚み約５μｍ）を形成した。
【００６９】
樹脂封止型半導体装置の作製
上述のように作製した本発明の回路部材のダイパッドを覆う樹脂部材（ポリイミド樹脂）上に、ダイアタッチ剤（エイブルスティック（株）製 エイブルボンド８３９０）を用いて半導体素子（厚み約０．２５ｍｍ）の回路形成面の反対側を圧着して搭載した。
【００７０】
次いで、回路部材の内部端子上の金めっき層と、搭載した半導体素子の端子とを金ワイヤー（田中電子工業（株）製 ＦＡ−３０）により結線した。その後、外部端子面を外部に露出させるようにして、端子部、ダイパッド、半導体素子および金ワイヤーを樹脂材料（日東電工（株）製ＭＰ−７４００）で封止した。
【００７１】
次に、回路部材の外枠部材をプレスにより除去し、外部に露出している外部端子に半田からなるボール（直径０．３ｍｍ）を固着して外部電極を形成した。
【００７２】
このようにして作製した樹脂封止型半導体装置は外部電極数が６０ピンであり、その外形寸法は５ｍｍ四方と小型であり、非常に小型の樹脂封止型半導体装置が実現できた。
【００７３】
【発明の効果】
以上詳述したように、本発明によれば回路部材にリードの引き回しがないので半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、また、回路部材に設けられている樹脂部材により回路部材が補強されているので、微細化による回路部材の変形が防止され、さらに、外部端子に外部電極を形成することにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能となり、本発明の樹脂封止型半導体装置は実装作業性、ショート防止性が向上するとともにさらに、多ピン化への対応が可能となり、本発明の回路部材は、本発明の製造方法により簡便に製造することができる。
【図面の簡単な説明】
【図１】本発明の回路部材の一実施形態を示す平面図である。
【図２】図１に示される回路部材のＡ−Ａ線における縦断面図である。
【図３】本発明の回路部材の他の実施形態を示す縦断面図である。
【図４】本発明の回路部材の他の実施形態を示す縦断面図である。
【図５】本発明の回路部材の他の実施形態を示す平面図である。
【図６】図５に示される回路部材のＢ−Ｂ線における縦断面図である。
【図７】本発明の回路部材の他の実施形態を示す縦断面図である。
【図８】本発明の回路部材の他の実施形態を示す縦断面図である。
【図９】本発明の回路部材の製造方法の一実施形態を示す工程図である。
【図１０】本発明の回路部材の製造方法の一実施形態を示す工程図である。
【図１１】本発明の回路部材の製造方法の他の実施形態を示す工程図である。
【図１２】本発明の回路部材の製造方法の他の実施形態を示す工程図である。
【図１３】本発明の樹脂封止型半導体装置の一実施形態を説明するための製造工程図である。
【図１４】本発明の樹脂封止型半導体装置の他の実施形態を説明するための製造工程図である。
【符号の説明】
１，１１…回路部材
２，１２…外枠部材
３，１３…ダイパッド
４，１４…端子部
４Ａ，１４Ａ…内部端子
４Ｂ，１４Ｂ…外部端子
５，１５…樹脂部材
２４Ａ…内部端子
４４Ｂ…外部端子
２１，４１…導電性基板
２１′，４１′…外形加工部材
２５，４５…樹脂層
６１，７１…樹脂封止型半導体装置
６５，７５…半導体素子
６５ａ，７５ａ…端子
６７，７７…ワイヤ
６８，７８…封止部材
６９，７９…外部電極
【発明の属する技術分野】
本発明は半導体素子を搭載した樹脂封止型の半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化や小型化技術の進歩、電気機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、信号の高速処理を行うために、チップの発熱、および、パッケージ内のインダクタンスが無視できない状況になってきている。このため、サーマルビアを配設してチップの熱をパッケージ外に逃がしたり、電源、グランドの接続端子数を多くして実質的なインダクタンスを下げ、パッケージ内のインダクタンスを低減することで対応がなされている。このように、半導体装置の高集積化、高機能化は、外部端子（ピン）の総和の増加を来すとともに、更なる多端子（ピン）化が要請されている。
【０００３】
上記のような多端子（ピン）化の要請に応えるものとして、多端子（ピン）ＩＣ、特にゲートアレイやスタンダードセルに体表されるＡＳＩＣ、あるいは、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の半導体装置の製造においてリードフレームを用いたものがある。具体的には、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケージがあり、ＱＦＰでは、３００ピンクラスのものまで実用化されている。
【０００４】
しかし、近年の半導体素子の信号処理の高速化および高性能（機能）化は、更に多くの端子を必要としている。ＱＦＰでは、外部端子ピッチを狭めることにより更なる多端子化に対応できるが、外部端子を狭ピッチ化した場合、外部端子自体の幅も狭める必要があり、外部端子強度の低下を来すことになる。その結果、端子形成（ガルウイング化）の位置精度あるいは平坦精度において問題を生じることになる。また、ＱＦＰでは、外部端子のピッチが０．３〜０．４ｍｍへと更に狭くなるにつれて、実装工程が難しくなり、高度なボード実装技術を実現する必要がある等の障害（問題）を生じている。
【０００５】
また、リードフレームを用いた封止型の半導体装置に対する小型化・薄型化の要請から、その開発のトレンドが、ＱＦＰやＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
【０００６】
【発明が解決しようとする課題】
しかし、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。また、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチの点で、多ピン化に対しても限界が見えてきた。
【０００７】
本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化、薄型化への対応が可能な樹脂封止型半導体装置と、これに用いられる回路部材およびその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
このような目的を達成するために、本発明の樹脂封止型半導体装置用の回路部材の製造方法は、（Ａ）導電性基板の裏面を耐エッチング性のフィルムで被覆し表面をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、ダイパッドと、前記端子部と前記ダイパッドの外側に位置する外枠部材とを、裏面側で連結された状態で備える外形加工部材を作成する第１の工程と、（Ｂ）前記外形加工部材のエッチングがなされた表面側に電気絶縁性の樹脂層を設ける第２の工程と、（Ｃ）各端子部の内部端子面を露出させるように前記樹脂層をレーザー照射により除去し、その後、前記樹脂層を覆うように前記外形加工部材の表面を耐エッチング性のフィルムで被覆するとともに、前記外形加工部材の裏面を被覆している耐エッチング性の前記フィルムを取り去り、前記外形加工部材の裏面をエッチングして外枠部材と各端子部とダイパッドとを電気的に独立させる第３の工程と、を備えるような構成とした。
【００１４】
また、本発明の樹脂封止型半導体装置用の回路部材の製造方法は、（Ａ）導電性基板の表面を耐エッチング性のフィルムで被覆し裏面をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、ダイパッドと、前記端子部と前記ダイパッドの外側に位置する外枠部材とを、表面側で連結された状態で備える外形加工部材を作成する第１の工程と、（Ｂ）前記外形加工部材のエッチングがなされた裏面側に電気絶縁性の樹脂層を設ける第２の工程と、（Ｃ）各端子部の外部端子面を露出させるように前記樹脂層をレーザー照射により除去し、その後、前記樹脂層を覆うように前記外形加工部材の裏面を耐エッチング性のフィルムで被覆するとともに、前記外形加工部材の表面を被覆している耐エッチング性の前記フィルムを取り去り、前記外形加工部材の表面をエッチングして外枠部材と各端子部とダイパッドとを電気的に独立させる第３の工程と、を備えるような構成とした。
【００１５】
さらに、本発明の樹脂封止型半導体装置用の回路部材の製造方法は、内部端子面に貴金属めっき層を形成する工程を有するような構成、外部端子面に半田からなる外部電極部材を形成する工程を有するような構成とした。
【００１６】
このような本発明では、回路部材にリードの引き回しがなく、樹脂封止型半導体装置の小型化が可能であり、回路部材に設けられている樹脂部材は微細な端子部をダイパッドや外枠部材から電気的に独立して保持する作用とともに、回路部材に強度を付与する作用もなし、さらに、外部端子に外部電極を形成することにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能となり取扱性、ショート防止性が向上する。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１８】
回路部材
図１は本発明の回路部材の一実施形態を示す平面図であり、図２は図１に示される回路部材のＡ−Ａ線における縦断面図である。尚、図１および図２では、説明を容易にするために端子数を少なくして簡略化している。
【００１９】
図１および図２において、本発明の回路部材１は、外枠部材２と、この外枠部材の内側に独立して配設されたダイパッド３と、外枠部材２の内側の略一平面上に相互に独立して配設された複数の端子部４と、外枠部材２とダイパッド３と各端子部４との間に介在する電気絶縁性の樹脂部材５とを備えるものである。
【００２０】
外枠部材２は、図示例では外形形状および内側開口形状が矩形であるが、外形形状が帯状の連続体であり、矩形の内側開口が所定の間隔で設けられたものであってもよい。
【００２１】
ダイパッド３は、外枠部材２の内側開口の略中央に位置し、表面３Ａ側の半分を樹脂部材５により覆われ、裏面３Ｂ側の半分が回路部材１の裏面側に露出している。
【００２２】
端子部４は、表面側に内部端子４Ａを裏面側に外部端子４Ｂを表裏一体的に有し、図示例では、ダイパッド３を囲むように各端子部４が配列されている。また、各内部端子４Ａ面は、樹脂部材５の間に凹部を形成するように露出しており、このような各内部端子４Ａ面と各外部端子４Ｂ面は、それぞれ同一平面上に位置している。
【００２３】
このような回路部材１の材質は、４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすることができる。
【００２４】
また、樹脂部材５は、ポリイミド樹脂、エポキシ系のソルダーレジスト等のような電気絶縁性樹脂を用いることができる。樹脂部材５の厚みは２０〜１００μｍ程度が好ましい。
【００２５】
本発明の回路部材１は、ダイパッド３の表面３Ａを覆う樹脂部材５上に電気絶縁性の両面接着テープを設けたものであってもよい。使用する両面接着テープとしては、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸＩＷ（（株）巴川製紙所製）のような両面接着テープを挙げることができる。
【００２６】
また、本発明の回路部材１は、図３に示されるように、端子部４の外部端子４Ｂ面に半田からなる外部電極部材７を備えるものであってもよい。
【００２７】
さらに、本発明の回路部材１は、図４に示されるように、ダイパッド３の厚みが外枠部材２の厚みよりも薄い薄肉形状であってもよく、図示例ではダイパッド３の裏面３Ｂ側のみが回路部材１の裏面側に露出したものとなっている。また、本発明の回路部材１は、図４に示されるように、端子部４の外部端子４Ｂ面に貴金属めっき層８を備えるものであってもよい。
【００２８】
尚、上述の回路部材１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
【００２９】
回路部材
図５は本発明の回路部材の他の実施形態を示す平面図であり、図６は図５に示される回路部材のＢ−Ｂ線における縦断面図である。尚、図５および図６では、説明を容易にするために端子数を少なくして簡略化している。
【００３０】
図５および図６において、本発明の回路部材１１は、外枠部材１２と、この外枠部材の内側に独立して配設されたダイパッド１３と、外枠部材１２の内側の略一平面上に相互に独立して配設された複数の端子部１４と、外枠部材１２とダイパッド１３と各端子部１４との間に介在する電気絶縁性の樹脂部材１５とを備えるものである。
【００３１】
外枠部材１２は、図示例では外形形状および内側開口形状が矩形であるが、外形形状が帯状の連続体であり、矩形の内側開口が所定の間隔で設けられたものであってもよい。
【００３２】
ダイパッド１３は、外枠部材１２の内側開口の略中央に位置し、裏面１３Ｂ側の半分を樹脂部材１５により覆われ、表面１３Ｂ側の半分が回路部材１１の表面側に露出している。
【００３３】
端子部１４は、表面側に内部端子１４Ａを裏面側に外部端子１４Ｂを表裏一体的に有し、図示例では、ダイパッド１３を囲むように各端子部１４が配列されている。そして、各外部端子１４Ｂ面は、樹脂部材１５の間に凹部を形成するように露出しており、また、各内部端子１４Ａ面と各外部端子１４Ｂ面は、それぞれ同一平面上に位置している。
【００３４】
このような回路部材１１の材質、樹脂部材１５の材質は、上述の回路部材１、樹脂部材５と同様のものとすることができる。また、樹脂部材１５の厚みは２０〜１００μｍ程度が好ましい
【００３５】
また、本発明の回路部材１１は、ダイパッド１３の表面１３Ａ上に電気絶縁性の両面接着テープを設けたものであってもよい。使用する両面接着テープとしては、上述の回路部材１の場合と同様である。
【００３６】
また、本発明の回路部材１１は、図７に示されるように、端子部１４の外部端子１４Ｂ面に半田からなる外部電極部材１７を備えるものであってもよい。
【００３７】
さらに、本発明の回路部材１１は、図８に示されるように、ダイパッド１３の厚みが外枠部材１２の厚みよりも薄い薄肉形状であってもよく、図示例では表面１３Ａ側のみが回路部材１１の表面側に露出したものとなっている。また、本発明の回路部材１１は、図８に示されるように、端子部１４の外部端子１４Ｂ面に貴金属めっき層１８を備えるものであってもよい。
尚、上述の回路部材１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
【００３８】
樹脂封止型半導体装置用の回路部材の製造方法
次に、本発明の回路部材の製造方法について説明する。
【００３９】
図９および図１０は、図１および図２に示される回路部材１を例とした本発明の回路部材の製造方法の一実施形態を示す工程図である。各工程は、上記の図２に対応する樹脂封止型半導体装置の縦断面図で示してある。
【００４０】
まず、第１の工程として、導電性基板２１の表裏に感光性レジストを塗布、乾燥して感光性レジスト層３１を形成し（図９（Ａ））、これを所望のフォトマスクを介して露光した後、現像してレジストパターン３１Ａ，３１Ｂを形成する（図９（Ｂ））。導電性基板２１としては、上述のように４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができ、この導電性基板２１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、感光性レジストとしては、従来公知のもの、例えば、東京応化工業（株）製ＯＦＰＲ１３０５等を使用することができる。
【００４１】
次に、レジストパターン３１Ｂが形成された導電性基板２１の裏面を、耐エッチング性を有するフィルム３２で覆い、レジストパターン３１Ａを耐腐蝕膜として導電性基板２１の表面側から腐蝕液でエッチングを行う（図９（Ｃ））。腐蝕液は、通常、塩化第二鉄水溶液を使用し、導電性基板２１の表面へのスプレーエッチングにて行う。このエッチング工程におけるエッチング量は、導電性基板２１の厚み方向に貫通しない程度に調整する。これにより、ダイパッド２３と、内部端子２４Ａを表面にもつ複数の端子部２４と、これらの外側に位置する外枠部材２２とを、裏面側で連結した状態で備える外形加工部材２１′が得られる。
【００４２】
次いで、第２の工程として、レジストパターン３１Ａを剥離して除去した後、外形加工部材２１′の表面（エッチング加工がなされた面）側の外枠部材２２を除いた領域に電気絶縁性の樹脂層２５を形成する（図９（Ｄ））。電気絶縁性の樹脂は、従来公知の樹脂を使用することができ、例えば、熱硬化型ポリイミドペースト３３０（宇部興産（株）製ユピタイトＵＰＡシリーズ）等を挙げることができる。樹脂層２５は、例えば、スクリーン印刷法により塗布し、必要に応じて硬化処理を施して形成することができ、厚みは１０〜１００μｍ程度とすることが好ましい。
【００４３】
次いで、第３の工程として、各端子部２４の内部端子２４Ａを露出させるように上記の樹脂層２５を除去して開口部２５ａを形成する（図１０（Ａ））。この樹脂層２５の除去は、例えば、レーザー照射により行うことができる。形成する開口部２５ａの大きさは、既に形成した端子部２４に応じて適宜設定することができる。次に、樹脂層２５を覆うように外形加工部材２１′の表面を耐エッチング性を有するフィルム３３で覆い、また、裏面のフィルム３２を取り去る（図１０（Ｂ））。次いで、レジストパターン３１Ｂを耐腐蝕膜として導電性基板２１の裏面側から腐蝕液でエッチングを行う。腐蝕液は、上記のエッチングと同様であり、外形加工部材２１′の裏面へのスプレーエッチングにて行う。このエッチング工程におけるエッチング量は、導電性基板２１の厚み方向で上記の樹脂層２５（外枠部材２２とダイパッド２３と各端子部２４の間に介在する樹脂層）が露出する程度に調整する。その後、レジストパターン３１Ｂを剥離して除去し、上記のフィルム３３も除去することにより、本発明の回路部材１が得られる（図１０（Ｃ））。尚、得られた回路部材１の端子部４の内部端子４Ａと外部端子４Ｂに金めっき層６を形成することも可能である（図１０（Ｄ））。また、外部端子４Ｂに半田からなる外部電極部材７を形成することにより、図３に示される回路部材１が得られる。
【００４４】
上述の図４に示されるようなダイパッド３の厚みが外枠部材２の厚みよりも薄い薄肉形状である回路部材も、裏面に形成するレジストパターン３１Ｂのパターン形状を変える（ダイパッドの形成位置にあたる部位にレジストパターンを設けない）ことにより、上述と同様に作製することができる。
【００４５】
樹脂封止型半導体装置用の回路部材の製造方法
図１１および図１２は、図５および図６に示される回路部材１１を例とした本発明の回路部材の製造方法の他の実施形態を示す工程図である。各工程は、上記の図６に対応する樹脂封止型半導体装置の縦断面図で示してある。
【００４６】
まず、第１の工程として、導電性基板４１の表裏に感光性レジストを塗布、乾燥して感光性レジスト層５１を形成し（図１１（Ａ））、これを所望のフォトマスクを介して露光した後、現像してレジストパターン５１Ａ，５１Ｂを形成する（図１１（Ｂ））。使用する導電性基板４１、感光性レジストは、上述の製造方法と同様とすることができる。
【００４７】
次に、レジストパターン５１Ａが形成された導電性基板４１の表面を、耐エッチング性を有するフィルム５２で覆い、レジストパターン５１Ｂを耐腐蝕膜として導電性基板４１の裏面側から腐蝕液でエッチングを行う（図１１（Ｃ））。使用する腐蝕液、エッチング方法は上述の製造方法と同様とすることができる。このエッチング工程におけるエッチング量は、導電性基板４１の厚み方向に貫通しない程度に調整する。これにより、ダイパッド４３と、外部端子４４Ｂを裏面にもつ複数の端子部４４と、これらの外側に位置する外枠部材４２とを、表面側で連結した状態で備える外形加工部材４１′が得られる。
【００４８】
次いで、第２の工程として、レジストパターン５１Ｂを剥離して除去した後、外形加工部材４１′の裏面（エッチング加工がなされた面）側の外枠部材４２を除いた領域に電気絶縁性の樹脂層４５を形成する（図１１（Ｄ））。使用する電気絶縁性の樹脂、樹脂層２５の形成方法、厚み等は、上述の製造方法と同様とすることができる。
【００４９】
次いで、第３の工程として、各端子部４４の外部端子４４Ｂを露出させるように上記の樹脂層４５を除去して開口部４５ａを形成する（図１２（Ａ））。この樹脂層４５の除去は、例えば、レーザー照射により行うことができ、形成する開口部４５ａの大きさは、既に形成した端子部４４に応じて適宜設定することができる。次に、樹脂層４５を覆うように外形加工部材４１′の裏面を耐エッチング性を有するフィルム５３で覆い、また、表面に存在するフィルム５２を取り去る（図１２（Ｂ））。次いで、レジストパターン５１Ａを耐腐蝕膜として導電性基板４１の表面側から腐蝕液でエッチングを行う。腐蝕液は、上記のエッチングと同様であり、外形加工部材４１′の裏面へのスプレーエッチングにて行う。このエッチング工程におけるエッチング量は、導電性基板４１の厚み方向で上記の樹脂層４５（外枠部材４２とダイパッド４３と各端子部４４の間に介在する樹脂層）が露出する程度に調整する。その後、レジストパターン５１Ａを剥離して除去し、上記のフィルム５３も除去することにより、本発明の回路部材１１が得られる（図１２（Ｃ））。尚、得られた回路部材１１の端子部１４の内部端子１４Ａと外部端子１４Ｂに金めっき層１６を形成することも可能である（図１２（Ｄ））。また、外部端子１４Ｂに半田からなる外部電極部材１７を形成することにより、図７に示される回路部材１１が得られる。
【００５０】
さらに、上述の図８に示されるようなダイパッド１３の厚みが外枠部材１２の厚みよりも薄い薄肉形状である回路部材も、表面に形成するレジストパターン５１Ａのパターン形状を変える（ダイパッドの形成位置にあたる部位にレジストパターンを設けない）ことにより、上述と同様に作製することができる。
【００５１】
樹脂封止型半導体装置
次に、本発明の樹脂封止型半導体装置を、その製造方法を示しながら説明する。
【００５２】
図１および図２に示される本発明の回路部材１を用いた樹脂封止型半導体装置について図１３を参照しながら説明する。
【００５３】
まず、本発明の回路部材１のダイパッド３の表面側に半導体素子６５を接着剤６６を用いて搭載する（図１３（Ａ））。この場合、半導体素子６５は樹脂部材５を介してダイパッド３上に搭載されている。
【００５４】
次いで、搭載した半導体素子６５の端子６５ａと、回路部材１の端子部４の内部端子４Ａとを、ワイヤ６７で電気的に接続する（図１３（Ｂ））。
【００５５】
次に、外部端子４Ｂおよびダイパッドの裏面３Ｂを外部に露出させるようにして、ダイパッド３、端子部４、樹脂部材５、半導体素子６５およびワイヤ６７を封止部材６８で封止する（図１３（Ｃ））。
【００５６】
次いで、回路部材１の外枠部材２を除去して、本発明の半導体装置６１とする（図１３（Ｄ））。また、外部に露出している外部端子４Ｂに半田からなる外部電極６９を形成することができる（図１３（Ｅ））。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。
【００５７】
図３および図４に示される回路部材を用いても、上記と同様に本発明の樹脂封止型半導体装置を作製することができる。
尚、上述の樹脂封止型半導体装置１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
【００５８】
樹脂封止型半導体装置
次に、図５および図６に示される本発明の回路部材１１を用いた樹脂封止型半導体装置について図１４を参照しながら説明する。
【００５９】
まず、本発明の回路部材１１のダイパッド１３上に半導体素子７５を電気絶縁性の両面接着テープ７６を用いて搭載する（図１４（Ａ））。
【００６０】
次いで、搭載した半導体素子７５の端子７５ａと、回路部材１１の端子部１４の内部端子１４Ａとを、ワイヤ７７で電気的に接続する（図１４（Ｂ））。
【００６１】
次に、外部端子１４Ｂと樹脂部材１５の裏面１５Ｂを外部に露出させるようにして、ダイパッド１３、端子部１４、樹脂部材１５、半導体素子７５およびワイヤ７７を封止部材７８で封止する（図１４（Ｃ））。
【００６２】
次いで、回路部材１１の外枠部材１２を除去して、本発明の半導体装置７１とする（図１４（Ｄ））。また、外部に露出している外部端子１４Ｂに半田からなる外部電極７９を形成することができる（図１４（Ｅ））。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。
【００６３】
図７および図８に示される回路部材を用いても、上記と同様に本発明の樹脂封止型半導体装置を作製することができる。
尚、上述の樹脂封止型半導体装置１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
【００６４】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
【００６５】
回路部材の作製
導電性基板として厚み０．１２５ｍｍの銅合金板（古河電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／２Ｈ）を準備し、脱脂処理、洗浄処理を行った後、この銅合金板の両面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布して乾燥した。次いで、表面側および裏面側のレジスト層をそれぞれ所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。次に、裏面を耐エッチング性をもつフィルム（日立化成（株）製ヒタレックス）で被覆し、その後、銅合金板の両面から塩化第二鉄水溶液を使用してスプレーエッチングを行った。このエッチングは、銅合金板の厚み方向で貫通しない程度とした。次いで、洗浄後、有機アルカリ溶液を用いて表面側のレジストパターンを剥離除去した。これにより、ダイパッドと、内部端子を表面にもつ複数の端子部と、これらの外側に位置する外枠部材とを、裏面側で連結した状態で備える外形加工部材が得られた。
【００６６】
次に、上記の外形加工部材の表面側の外枠部材を除いた領域に、熱硬化型ポリイミドペースト３３０（宇部興産（株）製）をスクリーン印刷法に塗布（厚み５０μｍ）し、熱硬化して樹脂層を形成した。
【００６７】
次いで、上記の樹脂層のうち、各端子部の内部端子に相当する位置にレーザーを照射して、直径０．２５ｍｍの開口を形成することにより、内部端子を露出させた。
【００６８】
次に、樹脂層を覆うように上記と同じ耐エッチング性フィルムを外形加工部材の表面に重ね、また、裏面側を覆っている耐エッチング性フィルムを剥離した。その後、裏面側のレジストパターンを耐腐蝕膜として銅合金板の裏面側からエッチングを行った。次いで、洗浄後、有機アルカリ溶液を用いて裏面側のレジストパターンを剥離除去するとともに、表面側の耐エッチング性フィルムを剥離除去して、本発明の回路部材を得た。さらに、この回路部材の内部端子面と外部端子面に金めっき層（厚み約５μｍ）を形成した。
【００６９】
樹脂封止型半導体装置の作製
上述のように作製した本発明の回路部材のダイパッドを覆う樹脂部材（ポリイミド樹脂）上に、ダイアタッチ剤（エイブルスティック（株）製 エイブルボンド８３９０）を用いて半導体素子（厚み約０．２５ｍｍ）の回路形成面の反対側を圧着して搭載した。
【００７０】
次いで、回路部材の内部端子上の金めっき層と、搭載した半導体素子の端子とを金ワイヤー（田中電子工業（株）製 ＦＡ−３０）により結線した。その後、外部端子面を外部に露出させるようにして、端子部、ダイパッド、半導体素子および金ワイヤーを樹脂材料（日東電工（株）製ＭＰ−７４００）で封止した。
【００７１】
次に、回路部材の外枠部材をプレスにより除去し、外部に露出している外部端子に半田からなるボール（直径０．３ｍｍ）を固着して外部電極を形成した。
【００７２】
このようにして作製した樹脂封止型半導体装置は外部電極数が６０ピンであり、その外形寸法は５ｍｍ四方と小型であり、非常に小型の樹脂封止型半導体装置が実現できた。
【００７３】
【発明の効果】
以上詳述したように、本発明によれば回路部材にリードの引き回しがないので半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、また、回路部材に設けられている樹脂部材により回路部材が補強されているので、微細化による回路部材の変形が防止され、さらに、外部端子に外部電極を形成することにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能となり、本発明の樹脂封止型半導体装置は実装作業性、ショート防止性が向上するとともにさらに、多ピン化への対応が可能となり、本発明の回路部材は、本発明の製造方法により簡便に製造することができる。
【図面の簡単な説明】
【図１】本発明の回路部材の一実施形態を示す平面図である。
【図２】図１に示される回路部材のＡ−Ａ線における縦断面図である。
【図３】本発明の回路部材の他の実施形態を示す縦断面図である。
【図４】本発明の回路部材の他の実施形態を示す縦断面図である。
【図５】本発明の回路部材の他の実施形態を示す平面図である。
【図６】図５に示される回路部材のＢ−Ｂ線における縦断面図である。
【図７】本発明の回路部材の他の実施形態を示す縦断面図である。
【図８】本発明の回路部材の他の実施形態を示す縦断面図である。
【図９】本発明の回路部材の製造方法の一実施形態を示す工程図である。
【図１０】本発明の回路部材の製造方法の一実施形態を示す工程図である。
【図１１】本発明の回路部材の製造方法の他の実施形態を示す工程図である。
【図１２】本発明の回路部材の製造方法の他の実施形態を示す工程図である。
【図１３】本発明の樹脂封止型半導体装置の一実施形態を説明するための製造工程図である。
【図１４】本発明の樹脂封止型半導体装置の他の実施形態を説明するための製造工程図である。
【符号の説明】
１，１１…回路部材
２，１２…外枠部材
３，１３…ダイパッド
４，１４…端子部
４Ａ，１４Ａ…内部端子
４Ｂ，１４Ｂ…外部端子
５，１５…樹脂部材
２４Ａ…内部端子
４４Ｂ…外部端子
２１，４１…導電性基板
２１′，４１′…外形加工部材
２５，４５…樹脂層
６１，７１…樹脂封止型半導体装置
６５，７５…半導体素子
６５ａ，７５ａ…端子
６７，７７…ワイヤ
６８，７８…封止部材
６９，７９…外部電極
Claims (4)
- 樹脂封止型半導体装置用の回路部材の製造方法において、
（Ａ）導電性基板の裏面を耐エッチング性のフィルムで被覆し表面をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、ダイパッドと、前記端子部と前記ダイパッドの外側に位置する外枠部材とを、裏面側で連結された状態で備える外形加工部材を作成する第１の工程と、
（Ｂ）前記外形加工部材のエッチングがなされた表面側に電気絶縁性の樹脂層を設ける第２の工程と、
（Ｃ）各端子部の内部端子面を露出させるように前記樹脂層をレーザー照射により除去し、その後、前記樹脂層を覆うように前記外形加工部材の表面を耐エッチング性のフィルムで被覆するとともに、前記外形加工部材の裏面を被覆している耐エッチング性の前記フィルムを取り去り、前記外形加工部材の裏面をエッチングして外枠部材と各端子部とダイパッドとを電気的に独立させる第３の工程と、を備えることを特徴とする回路部材の製造方法。 - 樹脂封止型半導体装置用の回路部材の製造方法において、
（Ａ）導電性基板の表面を耐エッチング性のフィルムで被覆し裏面をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、ダイパッドと、前記端子部と前記ダイパッドの外側に位置する外枠部材とを、表面側で連結された状態で備える外形加工部材を作成する第１の工程と、
（Ｂ）前記外形加工部材のエッチングがなされた裏面側に電気絶縁性の樹脂層を設ける第２の工程と、
（Ｃ）各端子部の外部端子面を露出させるように前記樹脂層をレーザー照射により除去し、その後、前記樹脂層を覆うように前記外形加工部材の裏面を耐エッチング性のフィルムで被覆するとともに、前記外形加工部材の表面を被覆している耐エッチング性の前記フィルムを取り去り、前記外形加工部材の表面をエッチングして外枠部材と各端子部とダイパッドとを電気的に独立させる第３の工程と、を備えることを特徴とする回路部材の製造方法。 - 内部端子面に貴金属めっき層を形成する工程を有することを特徴とする請求項１または請求項２に記載の回路部材の製造方法。
- 外部端子面に半田からなる外部電極部材を形成する工程を有することを特徴とする請求項１乃至請求項３のいずれかに記載の回路部材の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13670399A JP3983930B2 (ja) | 1999-05-18 | 1999-05-18 | 回路部材の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13670399A JP3983930B2 (ja) | 1999-05-18 | 1999-05-18 | 回路部材の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332145A JP2000332145A (ja) | 2000-11-30 |
| JP3983930B2 true JP3983930B2 (ja) | 2007-09-26 |
Family
ID=15181516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13670399A Expired - Fee Related JP3983930B2 (ja) | 1999-05-18 | 1999-05-18 | 回路部材の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3983930B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4748892B2 (ja) * | 2001-07-25 | 2011-08-17 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP2003037344A (ja) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP4698080B2 (ja) * | 2001-07-25 | 2011-06-08 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP4663172B2 (ja) * | 2001-07-31 | 2011-03-30 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4679000B2 (ja) * | 2001-07-31 | 2011-04-27 | 三洋電機株式会社 | 板状体 |
| WO2003021668A1 (fr) * | 2001-08-31 | 2003-03-13 | Hitachi Chemical Co.,Ltd. | Tableau de connexions, dispositif a semi-conducteur et leur procede de production |
| JP2006196667A (ja) * | 2005-01-13 | 2006-07-27 | Sony Corp | 半導体パッケージの製造方法 |
| KR100963578B1 (ko) * | 2008-03-25 | 2010-06-15 | 엘지이노텍 주식회사 | 다열 리드 프레임 및 그 제조방법 |
| JP6266350B2 (ja) * | 2014-01-08 | 2018-01-24 | 新日本無線株式会社 | 電子部品およびその製造方法 |
| JP6643213B2 (ja) * | 2016-09-16 | 2020-02-12 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
| TW201901894A (zh) * | 2017-05-18 | 2019-01-01 | 復盛精密工業股份有限公司 | 具線路之導線架的製作方法及其結構 |
| JP7039245B2 (ja) * | 2017-10-18 | 2022-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
-
1999
- 1999-05-18 JP JP13670399A patent/JP3983930B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332145A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JPH098206A (ja) | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 | |
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| US6348416B1 (en) | Carrier substrate for producing semiconductor device | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP2014090206A (ja) | 樹脂封止型半導体装置 | |
| JPH1140720A (ja) | 回路部材および該回路部材を用いた樹脂封止型半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP4357728B2 (ja) | 樹脂封止型半導体装置 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP4068729B2 (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JP3465098B2 (ja) | リードフレームおよびｐｇａタイプの樹脂封止型半導体装置 | |
| KR101187913B1 (ko) | 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 | |
| JP4121579B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060419 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20060922 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070619 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070705 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100713 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110713 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120713 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130713 |
|
| LAPS | Cancellation because of no payment of annual fees |