JP4679000B2 - 板状体 - Google Patents
板状体 Download PDFInfo
- Publication number
- JP4679000B2 JP4679000B2 JP2001232945A JP2001232945A JP4679000B2 JP 4679000 B2 JP4679000 B2 JP 4679000B2 JP 2001232945 A JP2001232945 A JP 2001232945A JP 2001232945 A JP2001232945 A JP 2001232945A JP 4679000 B2 JP4679000 B2 JP 4679000B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive pattern
- thermosetting resin
- semiconductor element
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、板状体、リードフレームおよび半導体装置の製造方法に関するものであり、特に極めて小型、薄型で従来のリードフレームにない様々な特徴を出した板状体、リードフレームおよび半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、トランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置１は、図３６のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置１は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード４が導出されたものである。
【０００５】
図３７に、前記パッケージ型半導体装置１に用いられるリードフレーム５を示す。このリードフレーム５は、Ｃｕ等の薄型金属板から成り、一般的に外形は、矩形である。中央の符号６は、半導体チップ２を実装するアイランドであり、符号７は、吊りリードである。またこのアイランド６，リード４は、樹脂層３を形成する絶縁性樹脂の注入圧力により簡単に変形するため、吊りリード７やタイバー８が設けられている。そしてリード４、アイランド６、吊りリード７およびタイバー８は、プレス等の打ち抜きやエッチングにより形成されている。
【０００６】
これらの技術は、例えば特開平９−１８１２４１号公報、特開平７−１３５２３０号公報に示され、ＤＩＰ、ＱＩＰ用のリードフレームとして説明されている。
【０００７】
しかしこのパッケージ型半導体装置１は、リード４、アイランド６、吊りリード７およびタイバー８をファインパターンで形成することが難しく、リードフレーム自体のサイズを小さくすることが難しかった。更には、リード４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００８】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００９】
図３８は、支持基板としてフレキシブルシート３０を採用した、チップサイズよりも若干大きいＣＳＰ３１を示すものである。
【００１０】
このフレキシブルシート３０の表面には、複数のリード３２…が配置され、リード３２の一端は、半導体チップ３３の配置領域に近接され、他端は樹脂層３４から外部に露出している。そして前記配置領域に設けられた半導体チップ３３の電極とリード３２は、金属細線３５を介して接続されている。また図面では、半導体チップ３３の裏面をパッケージから露出させるために、フレキシブルシート３０に開口部３６が形成されている。
【００１１】
続いて、前記リードフレーム５を用いたモールド方法について、図２２を用いて簡単に説明する。まず図３７Ａに示すように所望の形状に打ち抜かれたリードフレーム５を用意し、アイランド６に半導体チップ２０を固着する。そして半導体チップ２０上にあるボンディングパッドとリード４の一端を金属細線２１で電気的に接続する。
【００１２】
続いて図３７Ｂに示すように、金型２２に前記リードフレーム５を装着する。そして前記リードフレーム５を下金型２２Ａと上金型２２Ｂで挟み、下金型２２Ａと上金型２２Ｂで形成されたキャビティ内に絶縁性樹脂を注入し、所望のパッケージが形成される。尚、図２２Ａに示された点線は、絶縁性樹脂で形成されたモールド部２３を示すものである。
【００１３】
【発明が解決しようとする課題】
まずリードフレーム５を用いたパッケージの問題点について説明する。このリードフレーム５は、プレスやエッチングにより表から裏へ抜かれて形成されている。そのため、リードやアイランドは、バラバラにならない様に対策を施している。つまり、リード４には、タイバー８が設けられ、またアイランド６は、吊りリード７が設けられている。このタイバー８や吊りリード７は、本来、必要とされるものではなく、モールドの後に取り除かれる。
【００１４】
またリードフレーム５は、エッチングやプレスにより表から裏に渡り抜かれるため、リードパターンの微細化に限界がある問題もあった。例えばプレスでリードフレーム５を形成する場合、打ち抜かれるリードの間は、リードフレームの厚みとほぼ同じ長さが限界値であると言われている。またエッチングによって形成されるリードフレームも、厚さの分だけ縦方向にエッチングされる分、横方向にもエッチングが進むので、リードフレームの厚みがリードの間隔の限界であると言われている。
【００１５】
よってリードフレームのパターンを微細化しようとすると、リードフレームの厚みを薄くする必要がある。しかしリードフレーム５自体の厚みが薄くなれば、その強度は低下し、リードフレーム５に反りが発生したり、リード４が変形したり、位置ずれを起こしたりする問題があった。特に、金属細線２１と接続されるリード４の端部は、支持されていないため、変形、反り等が発生する問題があった。
【００１６】
しかも図３７Ａの矢印で示す部分は、リード４がパッケージの側面から出るため、バリが発生する問題もあった。
【００１７】
以上のように、リードフレームは、微細加工に限界があり、パッケージ全体のサイズをより小さくすることができず、しかもプロセスを考えると、リードフレームの反りを防止する方法が必要となったり、バリを取り除く工程が必要であったり、吊りリード７やタイバー８を切除する必要があったりするため、プロセスが複雑になってしまう問題があった。
【００１８】
一方、フレキシブルシートを用いてリードフレームを形成する場合、リードフレームは主にエッチングにより形成されるため、比較的微細加工に適している。
【００１９】
例えば所望のパターンに表から裏に抜かれたリードフレームをフレキシブルシートに貼り合わせる場合、リードがバラバラになるのを防止するため、タイバーや吊りリードが必要となる不都合があった。
【００２０】
またフレキシブルシートの上にＣｕ箔を貼り合わせ、この後にエッチングによりパターン化する方法では、フレキシブルシートに貼り合わされているため、エッチャントによりリードの接着強度が劣化し、剥がれたり、リードが位置ずれを起こしたりする問題があった。またリードは、パッケージから外に出るため、やはりリードとリードの間に樹脂バリが発生する問題があった。また支持基板となるフレキシブルシート３０は、本来不要なものである。しかし製造方法上、リードを貼り合わせるため、支持基板として採用しており、このフレキシブルシート３０無くすことができなかった。そのため、このフレキシブルシート３０を採用することによって、コストが上昇し、更にはフレキシブルシートの厚みにより回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２１】
また場合によっては、フレキシブルシートの両面に電極を形成し、これを接続するスルーホールが必要となる場合もあった。この場合、この形成工程が付加されることにより、製造工程も長くなる問題もあった。
【００２２】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１に、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターンの一部を被覆した熱硬化性樹脂層とを具備する板状体に特徴を有する。
【００２３】
板状体として平坦な第１の主面と第２の主面を有する導電箔を用い、分離溝で分離された導電パターンから複数のリードを構成できるので、導電パターンを導電箔の分離溝を設けない連結部分で一体に支持できる。
【００２４】
また第２に、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターンの一部を被覆した熱硬化性樹脂層とを備え、半導体素子と電気的に接続される前記導電パターンがハーフエッチングされることにより凸状に板状体に形成されるリードフレームに特徴を有する。
【００２５】
リードフレームとして、平坦な第１の主面と第２の主面を有する導電箔を用い、導電箔の一部を分離溝で分離した導電パターンでリードを構成し、導電箔の他の部分で導電パターンを一体に支持し、分離溝を被覆する熱硬化性樹脂層で封止樹脂との接着強度を向上させることができる。
更に第３に、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターンの一部を被覆した熱硬化性樹脂層とで構成されるリードフレームを用意し、前記リードフレームに半導体素子を搭載するとともに、前記導電パターンで形成されたリードと前記半導体素子を電気的に接続し、前記リードフレームを金型に搭載し、前記リードフレームと前記上金型で構成される空間に樹脂を充填して、前記熱硬化性樹脂層と充填された前記樹脂とを結合し、前記充填された樹脂の裏面に露出するリードフレームを前記導電箔の連結部分を取り除いて前記リードをそれぞれ分離することを特徴とする。
【００２６】
この製造方法では導電箔に多数の半導体素子半導体素子搭載領域を近接させて配置でき、極めて量産効率を高めることができる。
【００２７】
【発明の実施の形態】
板状体を説明する第１の実施の形態
本発明の板状体について図１を参照して説明する。
【００２８】
本発明に依る板状体は、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターンの一部を被覆した熱硬化性樹脂層とから構成されている。
【００２９】
導電箔６０としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの積層体等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３０】
導電箔６０は平板状あるいはシート状であり、平坦な第１の主面４１および第２の主面４２を有する。
【００３１】
導電箔６０は第１の主面４１からハーフエッチングして形成された分離溝６１で導電パターン５１が形成されており、導電箔６０の第２の主面４２側は導電箔６０が残っているので導電パターン５１を一体に支持できる。具体的には、厚さ１２５μｍ程度のＣｕ箔を用い、分離溝６１は２０〜３０μｍに形成されると、導電パターン５１のファインパターンが実現できる。
【００３２】
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および導電パターン５１表面に塗布し、半硬化して有機溶剤を飛ばした後に本硬化して形成される。また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００３３】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。
【００３４】
更に熱硬化性樹脂層５０Ａは予め半硬化したシート状のフィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面に付着する方法も採用できる。
【００３５】
導電パターン５１は半導体素子搭載領域に近接して設けられる複数のリードＬ、半導体素子搭載領域に設けられる半導体素子を搭載するアイランドＨとで形成されている。なお、導電パターン５１の一部を利用して内部の配線として利用できる。
【００３６】
また半導体素子のアイランドＨへの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、ダイボンディング領域に導電被膜５４が採用される。この導電被膜５４として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００３７】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電パターン５１に被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電パターン５１の上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００３８】
なお、ボンディングワイヤーを固着するリードにもボンディング領域に同様の導電被膜５４を同時に形成する。
【００３９】
板状体の周端にはガイド孔４３を設けて製造時の位置決め等に用いると良い。
【００４０】
本発明の特徴である板状体には、後で詳述するが、ハーフエッチングして形成した導電パターン５１のアイランドＨに半導体素子５２を搭載し、封止用絶縁性樹脂５０Ｂで封止する。そして封止用絶縁性樹脂５０Ｂの裏面に露出している導電箔６０をエッチング、研磨または研削等で加工して、導電パターン５１を完全に分離して個別の半導体装置を完成する。この製造方法を採用することにより、半導体素子５２、複数のリードＬと、封止用絶縁性樹脂５０Ｂの３つの材料で構成することができる。そしてこの板状体は、最終的にリードフレームとして機能させることができる。
【００４１】
本発明の最大の特徴は、導電箔６０をハーフエッチングして一部で連結された導電パターン５１を形成した板状体を半導体素子の組立に用いることである。また分離溝が極めて浅いので封止用絶縁性樹脂との接着強度が十分に得られないので、これを補強する意味で低粘度の熱硬化性樹脂層５０Ａで分離溝６１を埋め込んで両者の接着強度を上げている。
【００４２】
更には、図３７の従来構造のリードフレームでは、タイバーに支持されたリードは最終形状に完全に抜かれてパターニングされているため、リードが変形する問題が多発する。しかし、この板状体では、リードＬは導電箔６０と一体で成るため、導電箔６０が固定されている限り、リードが変形することは無くなる。従って、リードＬへのボンディングも安定してできる特徴を有する。
【００４３】
また従来のリードフレームでトランスファーモールドすると、リードの裏側に、樹脂がバリとして発生する。この状態では、トランスファーモールドした後にこのバリを取り除く作業が入る。しかし本発明では、導電箔をハーフエッチングしているため、裏面は全面に渡り導電箔であり、本発明の板状体を採用することで、従来発生する樹脂バリは全く心配する必要が無くなる。
リードフレームを説明する第２の実施の形態
本発明に依るリードフレームは、図２に示す如く、平坦な第１の主面４１と第２の主面４２を有する導電箔６０と、前記導電箔６０の前記第１の主面４１から設けられ且つ前記導電箔６０の厚みの途中まで除去して設けた分離溝６１で分離して形成された導電パターン５１と、前記分離溝６１および前記導電パターン５１の一部を被覆した熱硬化性樹脂層５０Ａとを備え、半導体素子と電気的に接続される前記導電パターン５１がハーフエッチングされることにより凸状に板状体に形成されて構成される。
【００４４】
各構成要素は前述した板状体と同じであるので、ここでは説明を省略する。リードフレームは長尺の平坦な第１の主面４１と第２の主面４２を有する導電箔６０にブロック６２毎に導電パターン５１で形成された多数の半導体素子搭載領域６５を行列状に配置し、導電箔６０にはこのブロック６２が複数個並べられている。従来のリードフレームと異なり、各半導体素子搭載領域６５間は約５０μｍと極めて近接して配置される。
【００４５】
各ブロック６２に配列されたユニットは中央にアイランドＨが設けられ、アイランドＨに隣接して複数のリードＬが設けられている。アイランドＨとリードＬ間は分離溝６１で分離され、分離溝６１とアイランドＨおよびリードＬの周辺が熱硬化性樹脂層５０Ａで埋められている。
【００４６】
このリードフレームは導電パターン５１がエッチングで作られるので、任意のパターンを実現でき、例えば導電パターン５１の一部を利用して内部の配線として利用でき、分離溝６１も浅いので極めてファインパターンに適したものとなる。
【００４７】
このリードフレームの製造方法を図３から図８を参照して説明する。
【００４８】
本発明のリードフレームは、導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の前記導電箔６０に前記導電箔６０の厚みよりも浅い分離溝６１を形成して導電パターン５１を形成する工程と、熱硬化性樹脂で分離溝６１および導電パターン５１を被覆する工程と、所定の導電パターン５１表面をレーザーエッチングで露出する工程と、露出された導電パターン５１に選択的に導電被膜５４を形成する工程から形成される。
【００４９】
第１の工程では、図３から図５に示すように、導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を形成してブロック６２毎の導電パターン５１を形成することにある。
【００５０】
本工程では、まず図３Ａの如く、平坦な第１の主面４１と第２の主面４２を有するシート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの積層体等が採用される。
【００５１】
導電箔６０の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは１２５μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００５２】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【００５３】
具体的には、図３Ｂに示す如く、短冊状の導電箔６０に多数の半導体素子搭載領域６５が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００５４】
続いて、ブロック６２毎の導電パターン５１を形成する。
【００５５】
まず、図４に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図５Ａに示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【００５６】
エッチングにより形成された分離溝６１の深さは、例えば２０〜３０μｍであり、その側面は、酸化処理や化学研磨処理されて粗面化され、熱硬化性樹脂層５０Ａとの接着強度が向上される。
【００５７】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔６０は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００５８】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００５９】
またレーザでは、直接レーザ光を当てて分離溝６１を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００６０】
図５Ｂに具体的な導電パターン５１を示す。本図は図３Ｂで示したブロック６２の１個を拡大したものに対応する。黒く塗られた部分の１個が１つの半導体素子搭載領域６５であり、導電パターン５１を構成し、１つのブロック６２には５行５列のマトリックス状に多数の半導体素子搭載領域６５が配列され、各半導体素子搭載領域６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間してその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用され、また導電箔６０の裏面エッチング後には封止用絶縁性樹脂５０の補強をする働きを有する。
【００６１】
第２の工程では、図６に示す如く、分離溝６１および導電パターン５１の表面を被覆するように熱硬化性樹脂層５０Ａを形成することにある。
【００６２】
本工程は本発明の特徴とする工程であり、熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および導電パターン５１表面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃から１７０℃で１．５時間程度加熱して本硬化して形成される。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。
【００６３】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００６４】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。この結果、今まででは約６０μｍの分離溝６１で接着強度を確保していたが、接着強度の向上により分離溝６１は２０〜３０μｍと半分の深さで済み、導電パターン５１をよりファインパターンに形成できる利点が得られる。
【００６５】
他の方法として、熱硬化性樹脂層５０Ａは予め半硬化したシート状の熱硬化性樹脂フィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面に付着する方法も採用できる。熱硬化性樹脂フィルムをその表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃から１７０℃で加熱して溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面を被覆した状態で本硬化させる。
【００６６】
なお、本工程では分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めるために分離溝６１の内壁を酸化処理するか、有機酸系のエッチング処理液を用いて分離溝６１の壁面を化学研磨して粗面化すると良い。有機酸系のエッチング液としては、メック（株）製ＣＺ−８１００を用い、このエッチング液に数分間浸漬して表面に１〜２μｍ程度の凹凸を形成する。これにより分離溝６１の内壁表面が粗面化されるので、分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めることができる。
【００６７】
また本工程では、他の実施例として熱硬化性樹脂の代わりにUV硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および導電パターン５１の所望の表面を被覆するようにUV硬化樹脂層を形成することができる。この場合は、次の第３の工程を一緒に行うので、工程が簡単になる。すなわち、所定の粘度のＵＶ硬化樹脂を塗布し、紫外線を照射してパターニングしても良い。どちらも紫外線を照射することで、現像液に対して溶融（または硬化）するため、後述するレーザーを用いなくても、現像液で簡単にパターを書くことが可能となる。
【００６８】
第３の工程では、図７に示す如く、所望の導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザーエッチングで除去して露出することにある。
【００６９】
本工程では、直接描画でレーザーエッチングにより熱硬化性樹脂層５０Ａを選択的に取り除き、導電パターン５１を露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングするかエキシマレーザー等でドライエッチングし、この残査を取り除く。
【００７０】
本発明の第４の工程は、図８に示す如く、露出された導電パターン５１に導電被膜５４を形成する。
【００７１】
この導電被膜５４は残された熱硬化性樹脂層５０Ａをマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ダイパッド、ボンディングパッドとして活用される。
【００７２】
例えば銀被膜は、金線と接着するし、ロウ材とも接着する。よってチップ裏面に金被膜が被覆されていれば、そのまま導電パターン５１上の銀被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。また銀の導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００７３】
次に、上述した板状体またはリードフレームにより発生する効果を説明する。
【００７４】
第１に、板状体またはリードフレームは、ハーフエッチングされて凸部となったリードＬが形成されるため、リードの微細パターンが可能となる。従ってリードの幅、リード間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。
【００７５】
第２に、導電箔６０および熱硬化性樹脂層５０Ａで構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の板状体またはリードフレームが実現できる。
【００７６】
第３に、リードＬは、ハーフエッチングで凸部となる導電パターン５１で形成され、個別分離は封止の後に行われるため、リードＬ間に形成されるタイバーは不要となる。よって、タイバーの形成、タイバーのカットは、本発明では全く不要となる。
【００７７】
第４に、凸部となったリードＬが封止用絶縁性樹脂５０に埋め込まれた後、封止用絶縁性樹脂５０の裏面から露出した導電箔６０を取り除いて、リードＬを分離しているため、従来構造のように、リードＬ間には樹脂バリが全く発生しない。よってモールド後のバリ取りが全く不要となる。
【００７８】
第５に、アイランドＨの裏面が封止用絶縁性樹脂５0の裏面から露出されるので、半導体素子から発生する熱を裏面から放出することができる。
半導体装置の製造方法を説明する第３の実施の形態
前述した板状体またはリードフレームを採用し、半導体装置６０が製造されるまでを図９〜図１３を参照して説明する。
【００７９】
第１の工程は、図９に示す如く、所望の導電パターン５１の各半導体素子搭載領域６５に半導体素子５２を固着し、各半導体素子搭載領域６５の半導体素子５２の電極と所望の導電パターン５１とを電気的に接続する接続手段を形成することにある。
【００８０】
半導体素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００８１】
ここでは、ベアのＩＣチップ５２が導電パターン５１のアイランドＨ上の導電被膜５４にダイボンディングされ、ＩＣチップ５２の各電極はリードＬ上の導電被膜５４に熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着されたボンディングワイヤー５５を介して接続される。
【００８２】
本工程では、各ブロック６２に多数の導電パターン５１が集積されているので、半導体素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【００８３】
第２の工程は、図１０に示す如く、各半導体素子搭載領域６５の半導体素子５２を一括して被覆し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結合するように封止用絶縁性樹脂５０Ｂで共通モールドすることにある。
【００８４】
本工程では、図１０Ａに示す如く、既に前の工程で分離溝６１および複数の導電パターン５１は熱硬化性樹脂層５０Ａで被覆されているので、封止用絶縁性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１および導電パターン５１表面に残された熱硬化性樹脂層５０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化性樹脂を用いればお互いに馴染みが良いのでより強力な接着強度を得られる。更に強い接着強度を実現するには封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射して熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとで一体となりより導電パターン５１が支持されている。
【００８５】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８６】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図１０Ｂに示すように各ブロック６２は１つの共通のモールド金型に半導体素子搭載領域６５を納め、各ブロック毎に１つの封止用絶縁性樹脂５０Ｂで共通にモールドを行う。このために従来のトランスファーモールド等の様に各半導体素子搭載領域を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【００８７】
導電箔６０表面に被覆された封止用絶縁性樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８８】
本工程の特徴は、封止用絶縁性樹脂５０Ｂを被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、本来必要としない支持基板上に導電路をを形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００８９】
また分離溝６１は、導電箔６０の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００９０】
第３の工程は、同様に図１０Ａに示す如く、分離溝６１を設けていない厚み部分の導電箔６０を除去することにある。
【００９１】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００９２】
実験では研磨装置または研削装置により全面を約１００μｍ程度削り、分離溝６１から熱硬化性樹脂層５０Ａを露出させている。この露出される面を図１０Ａでは点線で示している。その結果、約３０μｍの厚さの導電パターン５１となって分離される。また、熱硬化性樹脂層５０Ａが露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、熱硬化性樹脂層５０Ａを露出させても良い。更に、導電箔６０を点線まで全面ウェトエッチングして熱硬化性樹脂層５０Ａを露出させても良い。
【００９３】
この結果、熱硬化性樹脂層５０Ａに導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導電パターン５１の表面は、実質的に一致する構造となっている。従って、本発明の半導体装置５３は従来の裏面電極のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００９４】
更に、導電パターン５１の裏面処理を行い、図１1に示す最終構造を得る。すなわち、電極を形成する導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を被着して裏面電極５６を形成し、半導体装置として完成する。
【００９５】
第４の工程は、図１２に示す如く、複数個のブロック６２を封止用絶縁性樹脂５０Ｂを当接させて粘着シート８０に貼り付けることにある。
【００９６】
前工程で導電箔６０の裏面エッチングをした後に、導電箔６０から各ブロック６２が切り離される。このブロック６２は熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂで導電箔６０の残余部と連結されているので、切断金型を用いず機械的に導電箔６０の残余部から剥がすことで達成できる。
【００９７】
本工程では、ステンレス製のリング状の金属枠８１に粘着シート８０の周辺を貼り付け、粘着シート８０の中央部分には４個のブロック６２をダイシング時のブレードが当たらないような間隔を設けて絶縁性樹脂５０Ｂを当接させて貼り付けられる。粘着シート８０としてはＵＶシート（リンテック社製）が用いられるが、各ブロック６２は封止用絶縁性樹脂５０Ｂで機械的強度があるので、安価なダイシングシートでも使用できる。
【００９８】
第５の工程は、図１３に示す如く、粘着シート８０に貼り付けられた状態で熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂで一括してモールドされた各ブロック６２の各半導体素子搭載領域６５の半導体素子５２の特性の測定を行うことにある。
【００９９】
各ブロック６２の裏面には図１１に示すように、裏面電極５６が露出されており、各半導体素子搭載領域６５が導電パターン５１形成時と全く同一にマトリックス状に配列されている。この導電パターン５１の封止用絶縁性樹脂５０Ｂから露出した裏面電極５６にプローブ６８を当てて、各半導体素子搭載領域６５の半導体素子５２の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【０１００】
本工程では、各半導体素子搭載領域６５の半導体装置５３は封止用絶縁性樹脂５０Ｂでブロック６２毎に一体で支持されているので、個別にバラバラに分離されていない。従って、粘着シート８０に貼り付けられた複数個のブロック６２をテスターの載置台に真空で吸着させ、ブロック６２毎に半導体素子搭載領域６５のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック６２の各半導体素子搭載領域６５の半導体装置５３の測定を行える。すなわち、従来必要であった半導体装置の表裏の判別、電極の位置の認識等が不要にでき、更に複数個のブロック６２を同時に処理するので、測定時間の大幅な短縮を図れる。
【０１０１】
第６の工程は、図１４に示す如く、粘着シート８０に貼り付けられた状態でブロック６２の熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを各半導体素子搭載領域６５毎にダイシングにより分離することにある。
【０１０２】
本工程では、粘着シート８０に貼り付けられた複数個のブロック６２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード６９で各半導体素子搭載領域６５間のダイシングライン７０に沿って分離溝６１上の熱硬化性樹脂層５０Ａと封止用封止用絶縁性樹脂５０Ｂをダイシングし、個別の半導体装置５３に分離する。
【０１０３】
本工程で、ダイシングブレード６９は完全に熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを切断し粘着シートの表面に達する切削深さでダイシングを行い、完全に各半導体素子搭載領域６５毎に分離する。ダイシング時は予め前述したリードフレーム形成時に設けた各ブロックの周辺の枠状のパターン６６の内側に設けた位置合わせマーク６７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン７０をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【０１０４】
また本工程では、ダイシングライン７０には分離溝６１に充填された熱硬化性樹脂層５０Ａとその上に結合された封止用絶縁性樹脂５０Ｂしか存在しないので、ダイシングブレード６９の摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【０１０５】
更に本工程後でも、ダイシング後も粘着シート８０の働きで個別の半導体装置にバラバラにならず、その後のテーピング工程でも効率よく作業できる。すなわち、粘着シート８０に一体に支持された半導体装置は良品のみを識別してキャリアテープの収納孔に吸着コレットで粘着シート８０から離脱させて収納できる。このために微小な半導体装置であっても、テーピングまで一度もバラバラに分離されない特徴がある。
【０１０６】
以上に本発明の製造方法を詳述したが、測定工程とダイシング工程を逆にしても粘着シート８０で一体に支持されているので、問題なく測定をテスターで行えることは言うまでもない。ただダイシング後は粘着シート８０での支持のために測定時に粘着シート８０が撓むことを配慮すれば足りる。
【０１０７】
本発明の製造方法では、導電パターン形成後にすぐに半硬化した熱硬化性樹脂層で被覆するので、液状の低粘度の熱硬化性樹脂で分離溝を完全に充填でき、両者の接着強度を著しく向上できる利点がある。また熱硬化性樹脂層は導電パターン形成後すぐに導電パターンを覆うので、導電パターン表面がその後のダイボンドやワイヤーボンディング等の加熱工程で酸化されず信頼性の向上に寄与できる。
【０１０８】
また、熱硬化性樹脂層はレーザーエッチングにより容易に選択的に除去することができ、残された熱硬化性樹脂層をマスクとして導電被膜をメッキで形成でき、工程をシンプル化できる。
【０１０９】
更に、従来の分離溝にトランスファーモールドで絶縁性樹脂を充填する場合、絶縁性樹脂の粘度が高いために分離溝に絶縁性樹脂を十分に充填できないため、分離溝と絶縁性樹脂の接着強度は十分に得られず絶縁性樹脂が導電パターンから剥がれる問題があった。本発明では分離溝と熱硬化性樹脂層との接着強度は低粘度の半硬化した熱硬化性樹脂を用いることで解決し、熱硬化性樹脂層と絶縁性樹脂は樹脂同士で馴染みが良いので、導電パターンと熱硬化性樹脂層および絶縁性樹脂との接着強度はより大幅に向上できる。
【０１１０】
更に、粘着シート８０に複数個のブロックを貼り付けることで、微小な回路装置を最後までバラバラにすることなく処理でき、極めて量産効果が高い製造方法を実現できる。
【０１１１】
更に、測定工程およびダイシング工程で粘着シートに貼り付けられた複数個のブロックで処理を行える利点を有する。従って、測定工程では極めて早く大量にブロックの各搭載部の回路装置の測定を行え、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にでき、複数個のブロックを一括で処理できるので、測定時間の大幅な短縮を図れる。またダイシング工程では位置合わせマークを用いてダイシングラインの認識が早く確実に行われる利点を有する。更にダイシングは絶縁性樹脂層のみの切断でよく、導電箔を切断しないことによりダイシングブレードの寿命も長くでき、導電箔を切断する場合に発生する金属バリの発生もない。
板状体およびリードフレームを説明する第４の実施の形態
図１５は、図１に示した板状体または図２に示したリードフレームの改良であり、導電パターンのアイランドＨを除去したものである。従って、変更点を説明する。なお、同一構成要素は同一符号を用いる。
【０１１２】
本発明に依る板状体は、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターン全体を被覆した熱硬化性樹脂層とから構成されている。
【０１１３】
この板状体は図１に示すアイランドＨを無くして、全体にリードＬを配置した点が異なっている。従って、導電パターン５１はリードＬのみで構成され、半導体素子は熱硬化性樹脂層５０Ａ上に絶縁性接着剤５８で固着される。この結果、回路素子５２の下にはファインパターンの導電パターン５１が自由に配線でき、導電パターン５１の一部を利用して内部の配線として利用でき、配線の自由度が大幅に増大する。回路素子５２の各電極パッドは周辺に設けた導電パターン５１の一部で形成されるボンデイングパッドと供する導電被膜５４にボンディングワイヤー５５で接続されている。従って裏面電極５６を回路素子５２の下にある導電パターン５１にも形成でき、等価的に２層配線構造を実現できる。
【０１１４】
これにより半導体素子５２は薄い熱硬化性樹脂層５０Ａ上に絶縁性接着剤５８で固着配置されているので、半導体素子５２から発生する熱は熱硬化性樹脂層５０Ａを通して導電パターン５１を介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【０１１５】
また本発明に依るリードフレームは、平坦な第１の主面４１と第２の主面４２を有する導電箔６０と、前記導電箔６０の前記第１の主面４１から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝６１で分離して形成された導電パターン５１と、前記分離溝６１および前記導電パターン５１を被覆した熱硬化性樹脂層５０Ａとを備え、半導体素子搭載領域６５を前記熱硬化性樹脂層５０Ａ上に設け、半導体素子５２と前記導電パターン５１は前記熱硬化性樹脂層５０Ａと絶縁されて形成される。
【０１１６】
かかるリードフレームでは、半導体素子搭載領域６５が熱硬化性樹脂層５０Ａ上になるので、半導体素子５２を載置する半導体素子搭載領域６５下にもリードＬとなる導電パターン５１が配置でき、導電パターン５１の引き回しが図１に示すアイランドＨの制約を受けなくなる。
【０１１７】
次に図１６から図２１を参照して、このリードフレームの製造方法を説明する。
【０１１８】
本発明は、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して導電パターンを形成する工程と、熱硬化性樹脂で分離溝および導電パターンを被覆する工程と、所定の導電パターン表面をレーザーエッチングで露出する工程と、露出された導電パターンに選択的に導電被膜を形成する工程とから構成される。
【０１１９】
第１の工程は、図１６から図１８に示すように、導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を形成してブロック毎の導電パターン５１を形成することにある。
【０１２０】
本工程では、まず図１６Ａの如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの積層体等が採用される。
【０１２１】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは１２５μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【０１２２】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【０１２３】
具体的には、図１６Ｂに示す如く、短冊状の導電箔６０に多数の搭載部が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【０１２４】
続いて、ブロック６２毎の導電パターン５１を形成する。
【０１２５】
まず、図１７に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図１８Ａに示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【０１２６】
エッチングにより形成された分離溝６１の深さは、例えば２０〜３０μｍであり、その側面は、酸化処理や化学研磨処理されて粗面化され、熱硬化性樹脂層５０Ａとの接着強度が向上される。
【０１２７】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【０１２８】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【０１２９】
またレーザでは、直接レーザ光を当てて分離溝６１を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【０１３０】
図１８Ｂに具体的な導電パターン５１を示す。本図は図１６Ｂで示したブロック６２の１個を拡大したものに対応する。黒く塗られた部分の１個が１つの半導体素子搭載領域６５であり、導電パターン５１を構成し、１つのブロック６２には５行５列のマトリックス状に多数の半導体素子搭載領域６５が配列され、各半導体素子搭載領域６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間してその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用され、また導電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補強をする働きを有する。
【０１３１】
第２の工程は、図１９に示す如く、分離溝６１および導電パターン５１の表面を被覆するように熱硬化性樹脂層５０Ａを形成することにある。
【０１３２】
本工程は本発明の特徴とする工程であり、熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および導電パターン５１表面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃から１７０℃で１．５時間程度加熱して本硬化して形成される。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。
【０１３３】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【０１３４】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。この結果、今まででは約６０μｍの分離溝６１で接着強度を確保していたが、接着強度の向上により分離溝６１は２０〜３０μｍと半分の深さで済み、導電パターン５１をよりファインパターンに形成できる利点が得られる。
【０１３５】
他の方法として、熱硬化性樹脂層５０Ａは予め半硬化したシート状の熱硬化性樹脂フィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面に付着する方法も採用できる。熱硬化性樹脂フィルムをその表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃から１７０℃で加熱して溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面を被覆した状態で本硬化させる。
【０１３６】
なお、本工程では分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めるために分離溝６１の内壁を酸化処理するか、有機酸系のエッチング処理液を用いて分離溝６１の壁面を化学研磨して粗面化すると良い。有機酸系のエッチング液としては、メック（株）製ＣＺ−８１００を用い、このエッチング液に数分間浸漬して表面に１〜２μｍ程度の凹凸を形成する。これにより分離溝６１の内壁表面が粗面化されるので、分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めることができる。
【０１３７】
また本工程では、他の実施例として熱硬化性樹脂の代わりにUV硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および導電パターン５１の所望の表面を被覆するようにUV硬化樹脂層を形成することができる。この場合は、次の第３の工程を一緒に行うので、工程が簡単になる。
【０１３８】
第３の工程は、図２０に示す如く、所望の導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザーエッチングで除去して露出することにある。
【０１３９】
本工程では、直接描画のレーザーエッチングにより熱硬化性樹脂層５０Ａを選択的に取り除き、導電パターン５１を露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【０１４０】
第４の工程は、図２１に示す如く、露出された導電パターン５１に導電被膜５４を形成する。
【０１４１】
この導電被膜５４は残された熱硬化性樹脂層５０Ａをマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ボンディングパッドとして活用される。
【０１４２】
例えば銀被膜は、金線と接着するし、ロウ材とも接着する。また銀の導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままボンディングパッドとして活用できるメリットを有する。
【０１４３】
中央に位置する導電パターン５１は熱硬化性樹脂層５０Ａはそのまま残されて導電パターン５１を覆い、周辺のボンディングパッドとして活用される導電パターン５１のみを露出して導電被膜５４を形成する。
【０１４４】
上述したリードフレームの製造方法では、導電箔６０全体にリードＬとなる導電パターン５１を設け、アイランドＨを無くすることができるので、導電パターン５１の引き回しが容易になる利点がある。
半導体装置の製造方法を説明する第５の実施の形態
図１５に示す板状体あるいは図１６から図２１に示すリードフレームを用いた半導体装置の製造方法を説明する。なお前述した実施の形態と共通する構成要素には同一符号を付した。
【０１４５】
本発明は、熱硬化性樹脂層上に半導体素子を固着する工程と、前記半導体素子の電極と所望の前記導電パターンとを電気的に接続する接続手段を形成する工程と、各半導体素子搭載領域の前記半導体素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、複数個の前記ブロックを前記絶縁性樹脂を当接させて粘着シートに貼り付ける工程と、前記粘着シートに貼り付けられた状態で前記ブロックの各半導体素子搭載領域の前記半導体素子の特性の測定を行う工程と、前記粘着シートに貼り付けられた状態で前記ブロックの前記絶縁性樹脂を各半導体素子搭載領域毎にダイシングにより分離する工程とから構成されている。
【０１４６】
第１の工程は、図２２に示す如く、各半導体素子搭載領域６５の熱硬化性樹脂層５０Ａ上に半導体素子５２を絶縁性接着剤５８で固着し、各半導体素子搭載領域６５の半導体素子５２の電極と所望の導電パターン５１とを電気的に接続する接続手段を形成することにある。
【０１４７】
半導体素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。更に半導体素子５２は複数個のＩＣチップを積み重ねたり、平面的に配置しても良い。
【０１４８】
ここでは、ベアのＩＣチップ５２が熱硬化性樹脂層５０Ａ上にエポキシ樹脂等の絶縁接着剤５８で固着され、ＩＣチップ５２の各電極と各半導体素子搭載領域６５の周囲に配列された導電パターン５１上の導電被膜５４とが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等により固着されたボンディングワイヤー５５を介して接続される。
【０１４９】
本工程では、各ブロック６２に多数の導電パターン５１が集積されているので、回路素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【０１５０】
第２の工程は、図２３に示す如く、各半導体素子搭載領域６５の半導体素子５２を一括して被覆し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結合するように封止用絶縁性樹脂５０Ｂで共通モールドすることにある。
【０１５１】
本工程では、図２３Ａに示す如く、既に前の工程で分離溝６１および複数の導電パターン５１は熱硬化性樹脂層５０Ａで被覆されているので、封止用絶縁性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１および導電パターン５１表面に残された熱硬化性樹脂層５０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化性樹脂を用いればお互いに馴染みが良いのでより強力な接着強度を得られる。更に強い接着強度を実現するには封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射して熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとで一体となりより導電パターン５１が支持されている。
【０１５２】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【０１５３】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図２３Ｂに示すように各ブロック６２は１つの共通のモールド金型に半導体素子搭載領域６５を納め、各ブロック毎に１つの封止用絶縁性樹脂５０で共通にモールドを行う。このために従来のトランスファーモールド等の様に各半導体素子搭載領域を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【０１５４】
導電箔６０表面に被覆された封止用絶縁性樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０１５５】
本工程の特徴は、封止用絶縁性樹脂５０Ｂを被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電路を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【０１５６】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０１５７】
第３の工程は、同様に図２３Ａに示す如く、分離溝６１を設けていない厚み部分の導電箔６０を除去することにある。
【０１５８】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【０１５９】
実験では研磨装置または研削装置により全面を約１００μｍ程度削り、分離溝６１から熱硬化性樹脂層５０Ａを露出させている。この露出される面を図２３Ａでは点線で示している。その結果、約３０μｍの厚さの導電パターン５１となって分離される。また、熱硬化性樹脂層５０Ａが露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、熱硬化性樹脂層５０Ａを露出させても良い。更に、導電箔６０を点線まで全面ウェトエッチングして熱硬化性樹脂層５０Ａを露出させても良い。
【０１６０】
この結果、熱硬化性樹脂層５０Ａに導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導電パターン５１の表面は、実質的に一致する構造となっている。従って、本発明の回路装置５３は図１６に示した従来の裏面電極１０、１１のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【０１６１】
更に、導電パターン５１の裏面処理を行い、図２４に示す最終構造を得る。すなわち、電極を形成する導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を被着して裏面電極５６を形成し、半導体装置として完成する。
【０１６２】
以下の測定およびダイシングの工程は前述した第３の実施の形態の図１２から図１４と共通するので、ここでは説明を省略する。
板状体およびリードフレームを説明する第６の実施の形態
本発明に依る板状体は、平坦な第１の主面４１と第２の主面４２を有する導電箔６０と、前記導電箔６０の前記第１の主面４１から設けられ且つ前記導電箔６０の厚みの途中まで除去して設けた分離溝６１で分離して形成された導電パターン５１と、前記分離溝６１および前記導電パターン５１を被覆した熱硬化性樹脂層５０Ａと、所望の前記導電パターン５１と接続され、前記熱硬化性樹脂層５０Ａ上に設けた多層導電パターン７１とから構成されている。
【０１６３】
また本発明のリードフレームは、平坦な第１の主面４１と第２の主面４２を有する導電箔６０と、前記導電箔６０の前記第１の主面４１から設けられ且つ前記導電箔６０の厚みの途中まで除去して設けた分離溝６１で分離して形成された導電パターン５１と、前記分離溝６１および前記導電パターン５１を被覆した熱硬化性樹脂層５０Ａと、所望の前記導電パターン５１と接続され、前記熱硬化性樹脂層５０Ａ上に設けた多層導電パターン７１とを備え、半導体素子搭載領域６５を前記多層導電パターン７１上に設け、半導体素子と電気的に接続される前記多層導電パターン７１は所望の前記導電パターン５１と接続されて構成される。
【０１６４】
本発明の板状体およびリードフレームは多層導電パターン７１の採用により導電パターン５１とで多層配線を実現したことにある。多層導電パターン７１としては、Ｃｕを無電界および電界メッキして熱硬化性樹脂層５０Ａ表面に付着した導電膜が用いられ、電気的接続を求められる個所の導電パターン５１は予め熱硬化性樹脂層５０Ａを選択的に除去することで多層導電パターン７１との接続ができる。この結果、半導体素子５２の下には導電パターン５１および多層導電パターン７１が自由に配線でき、内部の配線を含めた多層配線を実現できる。半導体素子５２の各電極パッドは周辺に設けた多層導電パターン７１の一部で形成されるボンデイングパッドと供する導電被膜５４にボンディングワイヤー５５で接続されている。
【０１６５】
上述したリードフレームの製造方法を図２５から図３１を参照して説明する。
【０１６６】
本発明は、導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の前記導電箔６０に前記導電箔６０の厚みよりも浅い分離溝６１を形成して導電パターン５１を形成する工程と、熱硬化性樹脂で分離溝６１および導電パターン５１を被覆する工程と、所定の導電パターン５１表面をレーザーエッチングで露出する工程と、露出された導電パターン５１に接触し熱硬化性樹脂層５０Ａ表面にＣｕメッキにより導電膜を形成し、所定のパターンにエッチングして多層導電パターン７１を形成する工程と、露出された多層導電パターン７１に選択的に導電被膜を形成する工程とから構成される。
【０１６７】
第１の工程は、図２５から図２７に示すように、第１の主面４１と第２の主面４２とを導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を形成してブロック６２毎の導電パターン５１を形成することにある。
【０１６８】
本工程では、まず図２５Ａの如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの積層体等が採用される。
【０１６９】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは１２５μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【０１７０】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【０１７１】
具体的には、図２５Ｂに示す如く、短冊状の導電箔６０に多数の半導体素子搭載領域６５が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【０１７２】
続いて、ブロック６２毎の導電パターン５１を形成する。
【０１７３】
まず、図２６に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図２７Ａに示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【０１７４】
エッチングにより形成された分離溝６１の深さは、例えば２０〜３０μｍであり、その側面は、酸化処理や化学研磨処理されて粗面化され、熱硬化性樹脂層５０Ａとの接着強度が向上される。
【０１７５】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【０１７６】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【０１７７】
またレーザでは、直接レーザ光を当てて分離溝６１を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【０１７８】
図２７Ｂに具体的な導電パターン５１を示す。本図は図２５Ｂで示したブロック６２の１個を拡大したものに対応する。黒く塗られた部分の１個が１つの半導体素子搭載領域６５であり、導電パターン５１を構成し、１つのブロック６２には５行５列のマトリックス状に多数の半導体素子搭載領域６５が配列され、各半導体素子搭載領域６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間してその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用され、また導電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補強をする働きを有する。
【０１７９】
第２の工程は、図２８に示す如く、分離溝６１および導電パターン５１の表面を被覆するように熱硬化性樹脂層５０Ａを形成することにある。
【０１８０】
本工程は本発明の特徴とする工程であり、熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および導電パターン５１表面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃から１７０℃で１．５時間程度加熱して本硬化して形成される。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。
【０１８１】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、第１の導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【０１８２】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。この結果、今まででは約６０μｍの分離溝６１で接着強度を確保していたが、接着強度の向上により分離溝６１は２０〜３０μｍと半分の深さで済み、導電パターン５１をよりファインパターンに形成できる利点が得られる。
【０１８３】
他の方法として、熱硬化性樹脂層５０Ａは予め半硬化したシート状の熱硬化性樹脂フィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面に付着する方法も採用できる。熱硬化性樹脂フィルムをその表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃から１７０℃で加熱して溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面を被覆した状態で本硬化させる。
【０１８４】
なお、本工程では分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めるために分離溝６１の内壁を酸化処理するか、有機酸系のエッチング処理液を用いて分離溝６１の壁面を化学研磨して粗面化すると良い。有機酸系のエッチング液としては、メック（株）製ＣＺ−８１００を用い、このエッチング液に数分間浸漬して表面に１〜２μｍ程度の凹凸を形成する。これにより分離溝６１の内壁表面が粗面化されるので、分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めることができる。
【０１８５】
また本工程では、他の実施例として熱硬化性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および導電パターン５１の所望の表面を被覆するようにＵＶ硬化樹脂を形成することができる。この場合は、次の第３の工程を一緒に行うので、工程が簡単になる。
【０１８６】
第３の工程は、図２９に示す如く、所望の導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザーエッチングで除去して露出し、多層導電パターン７１を形成するための導電メッキ膜７４を付着することにある。
【０１８７】
本工程では、直接描画でレーザーエッチングにより熱硬化性樹脂層５０Ａを選択的に取り除き、導電パターン５１に貫通孔７３を設けて選択的に露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【０１８８】
続いて、同様に図２９に示す如く、貫通孔７３および熱硬化性樹脂層５０Ａ表面に導電メッキ膜７４を形成する。
【０１８９】
貫通孔７３を含む熱硬化性樹脂層５０Ａ全面に導電メッキ膜７４をマスクなしで形成する。この導電メッキ膜７４は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約２μｍのＣｕを少なくとも貫通孔７３を含む熱硬化性樹脂層５０Ａ全面に形成する。これにより導電メッキ膜７４と導電パターン５１が電気的に導通するため、導電箔６０で連結された導電パターン５１を電極にして電解メッキを行い、約２０μｍのＣｕをメッキする。これにより貫通孔７３はＣｕの導電メッキ膜７４で埋め込まれる。また導電メッキ膜７４は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。またマスクを使用して部分メッキをしても良い。
【０１９０】
第４の工程は、図３０に示す如く、導電メッキ膜７４を所望のパターンにエッチングして多層導電パターン７１を形成することにある。
【０１９１】
導電メッキ膜７４上に所望のパターンのホトレジスト層で被覆し、ボンディングパッドとなる導電被膜５４およびボンディングパッドから中央に延在される多層導電パターン７１をケミカルエッチングにより形成する。導電メッキ膜７４はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。具体的なパターンは後で図３５を参照して説明する。
【０１９２】
導電メッキ膜７４は厚さが５〜２０μｍ程度に形成されているので、多層導電パターン７１は２０μｍ以下のファインパターンに形成できる利点がある。
【０１９３】
第５の工程は、図３１に示す如く、露出された多層導電パターン７１に導電被膜５４を形成する。
【０１９４】
多層導電パターン７１はオーバーコート樹脂等の絶縁被膜７５で被覆される。絶縁被膜７５としては、溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させると良い。なお絶縁被膜７５としてフォトソルダーレジストを用い、露光現像して選択的に残す方法もできる。
【０１９５】
次に、多層導電パターン７１のボンディングパッドと供する部分を除いてホトレジスト層でマスクして、レーザーエッチングにより絶縁被膜７５を選択的に取り除き、多層導電パターン７１を選択的に露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【０１９６】
この導電被膜５４は残された絶縁被膜７５をマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ボンディングパッドとして活用される。
【０１９７】
例えば銀被膜は、金線と接着するし、ロウ材とも接着する。また銀の導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままボンディングパッドとして活用できるメリットを有する。
【０１９８】
図３５を参照して、具体化された本発明のリードフレームを説明する。まず、実線で示すパターンは多層導電パターン７１であり、点線で示すパターンは導電パターン５１である。多層導電パターン７１は半導体ベアチップ５２を取り巻くようにボンディングパッドとして働く導電被膜５４が周辺に設けられ、一部では２段に配置されて多パッドを有する半導体ベアチップ５２に対応している。ボンディングパッドは半導体ベアチップ５２の対応する電極パッド７５とボンディングワイヤー５５で接続され、ボンディングパッドからファインパターンの多層導電パターン７１が半導体ベアチップ５２の下に多数延在されて、黒丸で示す貫通孔７３で導電パターン５１と接続されている。
【０１９９】
斯かる構造であれば、２００以上のパッドを有する半導体回路素子でも、多層導電パターン７１のファインパターンを利用して所望の導電パターン５１まで多層配線構造で延在でき、導電パターン５１に設けられた裏面電極５６から外部回路への接続が行える。なお、図３５では熱硬化性樹脂層５０Ａおよび封止用絶縁性樹脂５０Ｂ等は説明のために省略している。
【０２００】
上述した板状体またはリードフレームは、導電パターンと多層導電パターンで多層配線を実現できるので、極めてパッド数の多い半導体チップでも実装可能となり、高価なリードフレームを用いない実装構造を実現できる。
半導体装置の製造方法を説明する第７の実施の形態
上述した板状体またはリードフレームを用いた半導体装置の製造方法を図３２から図３４を参照して説明する。
【０２０１】
本発明の製造方法は、多層導電パターン７１を覆う絶縁被膜７５上に半導体素子５２を固着する工程と、前記半導体素子５２の電極と所望の前記多層導電パターン７１とを電気的に接続する接続手段を形成する工程と、各半導体素子搭載領域６５の前記半導体素子５２を一括して被覆し、封止用絶縁性樹脂５０Ｂで共通モールドする工程と、前記分離溝６１を設けていない厚み部分の前記導電箔６０を除去する工程と、複数個の前記ブロック６２を前記封止用絶縁性樹脂５０Ｂを当接させて粘着シートに貼り付ける工程と、前記粘着シートに貼り付けられた状態で前記ブロックの各半導体素子搭載領域６５の前記半導体素子５２の特性の測定を行う工程と、前記粘着シートに貼り付けられた状態で前記ブロックの前記絶縁性樹脂を各半導体素子搭載領域６５毎にダイシングにより分離する工程とから構成されている。
【０２０２】
第１の工程は、図３２に示す如く、各半導体素子搭載領域６５の絶縁被膜７５上に半導体素子５２を導電性あるいは絶縁性接着剤５８で固着し、各半導体素子搭載領域６５の半導体素子５２の電極と所望の多層導電パターン７１とを電気的に接続する接続手段を形成することにある。
【０２０３】
半導体素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。更に回路素子５２は複数個のＩＣチップを積み重ねたり、平面的に配置しても良い。
【０２０４】
ここでは、ベアのＩＣチップ５２が絶縁被膜７５上にエポキシ樹脂等の絶縁接着剤５８で固着され、ＩＣチップ５２の各電極と各半導体素子搭載領域６５の周囲に配列された多層導電パターン７１上の導電被膜５４とが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等により固着されたボンディングワイヤー５５を介して接続される。
【０２０５】
本工程では、各ブロック６２に多数の多層導電パターン７１が集積されているので、半導体素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【０２０６】
第２の工程は、図３３に示す如く、各半導体素子搭載領域６５の半導体素子５２を一括して被覆し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結合するように封止用絶縁性樹脂５０Ｂで共通モールドすることにある。
【０２０７】
本工程では、図３３Ａに示す如く、既に前の工程で分離溝６１および複数の導電パターン５１は熱硬化性樹脂層５０Ａで被覆されているので、封止用絶縁性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１および導電パターン５１表面に残された熱硬化性樹脂層５０Ａと結合される。なお、絶縁被膜７５が熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂの間に介在する形になるが、絶縁被膜７５は極めて薄く熱硬化性樹脂であるエポキシ樹脂等を用いているので、お互いに馴染みが良く強力な接着強度を得られる。更に強い接着強度を実現するには封止用絶縁性樹脂５０Ｂでモールドする前に、絶縁被膜７５の表面をＵＶ照射もしくはプラズマ照射して絶縁被膜７５表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとで一体となりより強力に導電パターン５１が支持されている。
【０２０８】
本工程で、熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとの直接の結合を望むときは、前工程での絶縁被膜７５のエッチング時に同時に多層導電パターン７１の存在しない部分の絶縁被膜７５を除去すると良い。
【０２０９】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【０２１０】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図３３Ｂに示すように各ブロック６２は１つの共通のモールド金型に半導体素子搭載領域６５を納め、各ブロック毎に１つの封止用絶縁性樹脂５０Ｂで共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【０２１１】
導電箔６０表面に被覆された封止用絶縁性樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０２１２】
本工程の特徴は、封止用絶縁性樹脂５０Ｂを被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電路を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【０２１３】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０２１４】
第３の工程は、同様に図３３Ａに示す如く、分離溝６１を設けていない厚み部分の導電箔６０を除去することにある。
【０２１５】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【０２１６】
実験では研磨装置または研削装置により全面を１００μｍ程度削り、分離溝６１から熱硬化性樹脂層５０Ａを露出させている。この露出される面を図３３Ａでは点線で示している。その結果、約３０μｍの厚さの導電パターン５１となって分離される。また、熱硬化性樹脂層５０Ａが露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、熱硬化性樹脂層５０Ａを露出させても良い。更に、導電箔６０を点線まで全面ウェトエッチングして熱硬化性樹脂層５０Ａを露出させても良い。
【０２１７】
この結果、熱硬化性樹脂層５０Ａに導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導電パターン５１の表面は、実質的に一致する構造となっている。従って、本発明の半導体装置５３は従来の裏面電極のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【０２１８】
更に、導電パターン５１の裏面処理を行い、図３４に示す最終構造を得る。すなわち、電極を形成する導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を被着して裏面電極５６を形成し、半導体装置として完成する。
【０２１９】
以降の測定およびダイシング工程は前述した第３の実施の形態で説明した図１２から図１４と同じであるので、ここでは説明を省略する。
以上、本発明では、ハーフエッチングされた導電箔を、従来のトランスファーモールドの製造装置で採用するリードフレームのサイズに設計してある。つまり従来のリードフレームと縦×横のサイズを一致させることで、従来のトランスファーモールド装置を採用することができる。またトランスファーモールド装置のキャビーティのサイズを一致させ、その中に半導体装置をマトリックス状に配置させている。半導体装置のサイズにもよるが、小さければn個×m個が一つのキャビティで製造でき、大きければこの個数よりも取り数が少なくなる。しかし半導体装置のサイズ形状はどうであれ、従来の金型で、且つ一種類の金型で種類の異なる半導体装置が製造できる。
【０２２０】
これは、従来の製造装置を活用できる点でメリットがある。しかし別途新しい製造装置を作る場合、導電箔のサイズを従来のものと一致させることもない。
【０２２１】
また、個別分離の際にダイシング装置を採用している。半導体装置と半導体装置の間は、少なくともダイシングブレードの幅程度にすれば良く、従来のリードフレームを使った個別封止よりもその取り数は大幅に増加する。よって製造設備を従来から製造されてきた装置を活用でき、設備投資にかかる費用を少なくできる点、半導体装置の取り数が増大する点等とから非常に量産性に富み、プライスダウンにも寄与する優れた製造方法である。
【０２２２】
【発明の効果】
以上の説明から明らかなように、本発明の板状体またはリードフレームは、導電箔をハーフエッチングして形成した導電パターンをリードやアイランドとして用いることを特徴とする。この結果、導電パターンはエッチングで形成されるので、リードをファインパターン化でき、より微細な板状体またはリードフレームが可能となる。
【０２２３】
また、リードは導電パターンとして導電箔と一体で構成されるため、変形や反り等が抑制でき、リードのタイバー、吊りリードを不要とすることができる。
【０２２４】
更には、封止用絶縁性樹脂で封止した後、導電箔の裏面を研磨やエッチングすることでリードやアイランドの分離が可能となり、位置ずれも無く所定の位置にリードやアイランドを配置することができる。
【０２２５】
また封止用絶縁性樹脂内に、リード全域が配置されるので、個別分離した後もリードの変形も無くすることができる。
【０２２６】
また板状体あるいはリードフレームは主にＣｕを主材料で構成するので、極めて安価で、薄く、小型の半導体装置を可能にできる。
【０２２７】
また、分離溝が極めて浅くても低粘度の熱硬化性樹脂層を分離溝６１を埋め込んで両者の接着強度を上げているので、導電パターンを微細化でき同時に導電パターンと封止用絶縁性樹脂との接着強度が強くなり、薄型でありながら良好な封止構造を実現できる。
【０２２８】
また、導電箔の各ブロックに極めて近接して多数の半導体素子搭載領域を形成できるので、極めて小さい面積で多数の半導体素子を組み立てられるリードフレームを実現できる。更に多層導電パターンを用いると多層配線が可能となり、極めて多ピンの半導体素子の組立に使用できるリードフレームを実現できる。
【０２２９】
また板状体またはリードフレームで製造される半導体装置は、半導体素子、リードやアイランド等の導電パターンおよび絶縁性樹脂の必要最小限で構成され、資源に無駄のない半導体装置となる。よってコストを大幅に低減できる半導体装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された半導体装置を実現できる。
【０２３０】
また導電パターンの裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、従来構造のフレキシブルシートの如くスルーホール等の加工を不要にできる利点を有する。
【０２３１】
しかも半導体素子が直接あるいは極めて近接してアイランドや熱硬化性樹脂層上に固着されているので、半導体素子から発生する熱をアイランド等の導電パターンを介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【図面の簡単な説明】
【図１】本発明の板状体の第１の実施の形態を説明する図である。
【図２】本発明のリードフレームの第２の実施の形態を説明する図である。
【図３】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図４】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図５】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図６】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図７】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図８】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図９】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１０】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１１】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１２】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１３】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１４】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１５】本発明の板状体またはリードフレームの第４の実施の形態を説明する図である。
【図１６】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１７】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１８】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１９】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図２０】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図２１】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図２２】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２３】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２４】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２５】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図２６】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図２７】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図２８】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図２９】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図３０】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図３１】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図３２】本発明のリードフレームを採用した半導体装置の製造方法の第７の実施の形態を説明する図である。
【図３３】本発明のリードフレームを採用した半導体装置の製造方法の第７の実施の形態を説明する図である。
【図３４】本発明のリードフレームを採用した半導体装置の製造方法の第７の実施の形態を説明する図である。
【図３５】本発明の具体化されたリードフレームの第６の実施の形態を説明する図である。
【図３６】従来のプリント基板への実装構造を説明する図である。
【図３７】従来のリードフレームを説明する図である。
【図３８】支持基板としてフレキシブルシートを採用した半導体装置を説明する図である。
【符号の説明】
４１ 第１の主面
４２ 第２の主面
５０Ａ 熱硬化性樹脂層
５０Ｂ 封止用絶縁性樹脂
５１ 導電パターン
５４ 導電被膜
【発明の属する技術分野】
本発明は、板状体、リードフレームおよび半導体装置の製造方法に関するものであり、特に極めて小型、薄型で従来のリードフレームにない様々な特徴を出した板状体、リードフレームおよび半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、トランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置１は、図３６のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置１は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード４が導出されたものである。
【０００５】
図３７に、前記パッケージ型半導体装置１に用いられるリードフレーム５を示す。このリードフレーム５は、Ｃｕ等の薄型金属板から成り、一般的に外形は、矩形である。中央の符号６は、半導体チップ２を実装するアイランドであり、符号７は、吊りリードである。またこのアイランド６，リード４は、樹脂層３を形成する絶縁性樹脂の注入圧力により簡単に変形するため、吊りリード７やタイバー８が設けられている。そしてリード４、アイランド６、吊りリード７およびタイバー８は、プレス等の打ち抜きやエッチングにより形成されている。
【０００６】
これらの技術は、例えば特開平９−１８１２４１号公報、特開平７−１３５２３０号公報に示され、ＤＩＰ、ＱＩＰ用のリードフレームとして説明されている。
【０００７】
しかしこのパッケージ型半導体装置１は、リード４、アイランド６、吊りリード７およびタイバー８をファインパターンで形成することが難しく、リードフレーム自体のサイズを小さくすることが難しかった。更には、リード４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００８】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００９】
図３８は、支持基板としてフレキシブルシート３０を採用した、チップサイズよりも若干大きいＣＳＰ３１を示すものである。
【００１０】
このフレキシブルシート３０の表面には、複数のリード３２…が配置され、リード３２の一端は、半導体チップ３３の配置領域に近接され、他端は樹脂層３４から外部に露出している。そして前記配置領域に設けられた半導体チップ３３の電極とリード３２は、金属細線３５を介して接続されている。また図面では、半導体チップ３３の裏面をパッケージから露出させるために、フレキシブルシート３０に開口部３６が形成されている。
【００１１】
続いて、前記リードフレーム５を用いたモールド方法について、図２２を用いて簡単に説明する。まず図３７Ａに示すように所望の形状に打ち抜かれたリードフレーム５を用意し、アイランド６に半導体チップ２０を固着する。そして半導体チップ２０上にあるボンディングパッドとリード４の一端を金属細線２１で電気的に接続する。
【００１２】
続いて図３７Ｂに示すように、金型２２に前記リードフレーム５を装着する。そして前記リードフレーム５を下金型２２Ａと上金型２２Ｂで挟み、下金型２２Ａと上金型２２Ｂで形成されたキャビティ内に絶縁性樹脂を注入し、所望のパッケージが形成される。尚、図２２Ａに示された点線は、絶縁性樹脂で形成されたモールド部２３を示すものである。
【００１３】
【発明が解決しようとする課題】
まずリードフレーム５を用いたパッケージの問題点について説明する。このリードフレーム５は、プレスやエッチングにより表から裏へ抜かれて形成されている。そのため、リードやアイランドは、バラバラにならない様に対策を施している。つまり、リード４には、タイバー８が設けられ、またアイランド６は、吊りリード７が設けられている。このタイバー８や吊りリード７は、本来、必要とされるものではなく、モールドの後に取り除かれる。
【００１４】
またリードフレーム５は、エッチングやプレスにより表から裏に渡り抜かれるため、リードパターンの微細化に限界がある問題もあった。例えばプレスでリードフレーム５を形成する場合、打ち抜かれるリードの間は、リードフレームの厚みとほぼ同じ長さが限界値であると言われている。またエッチングによって形成されるリードフレームも、厚さの分だけ縦方向にエッチングされる分、横方向にもエッチングが進むので、リードフレームの厚みがリードの間隔の限界であると言われている。
【００１５】
よってリードフレームのパターンを微細化しようとすると、リードフレームの厚みを薄くする必要がある。しかしリードフレーム５自体の厚みが薄くなれば、その強度は低下し、リードフレーム５に反りが発生したり、リード４が変形したり、位置ずれを起こしたりする問題があった。特に、金属細線２１と接続されるリード４の端部は、支持されていないため、変形、反り等が発生する問題があった。
【００１６】
しかも図３７Ａの矢印で示す部分は、リード４がパッケージの側面から出るため、バリが発生する問題もあった。
【００１７】
以上のように、リードフレームは、微細加工に限界があり、パッケージ全体のサイズをより小さくすることができず、しかもプロセスを考えると、リードフレームの反りを防止する方法が必要となったり、バリを取り除く工程が必要であったり、吊りリード７やタイバー８を切除する必要があったりするため、プロセスが複雑になってしまう問題があった。
【００１８】
一方、フレキシブルシートを用いてリードフレームを形成する場合、リードフレームは主にエッチングにより形成されるため、比較的微細加工に適している。
【００１９】
例えば所望のパターンに表から裏に抜かれたリードフレームをフレキシブルシートに貼り合わせる場合、リードがバラバラになるのを防止するため、タイバーや吊りリードが必要となる不都合があった。
【００２０】
またフレキシブルシートの上にＣｕ箔を貼り合わせ、この後にエッチングによりパターン化する方法では、フレキシブルシートに貼り合わされているため、エッチャントによりリードの接着強度が劣化し、剥がれたり、リードが位置ずれを起こしたりする問題があった。またリードは、パッケージから外に出るため、やはりリードとリードの間に樹脂バリが発生する問題があった。また支持基板となるフレキシブルシート３０は、本来不要なものである。しかし製造方法上、リードを貼り合わせるため、支持基板として採用しており、このフレキシブルシート３０無くすことができなかった。そのため、このフレキシブルシート３０を採用することによって、コストが上昇し、更にはフレキシブルシートの厚みにより回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２１】
また場合によっては、フレキシブルシートの両面に電極を形成し、これを接続するスルーホールが必要となる場合もあった。この場合、この形成工程が付加されることにより、製造工程も長くなる問題もあった。
【００２２】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１に、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターンの一部を被覆した熱硬化性樹脂層とを具備する板状体に特徴を有する。
【００２３】
板状体として平坦な第１の主面と第２の主面を有する導電箔を用い、分離溝で分離された導電パターンから複数のリードを構成できるので、導電パターンを導電箔の分離溝を設けない連結部分で一体に支持できる。
【００２４】
また第２に、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターンの一部を被覆した熱硬化性樹脂層とを備え、半導体素子と電気的に接続される前記導電パターンがハーフエッチングされることにより凸状に板状体に形成されるリードフレームに特徴を有する。
【００２５】
リードフレームとして、平坦な第１の主面と第２の主面を有する導電箔を用い、導電箔の一部を分離溝で分離した導電パターンでリードを構成し、導電箔の他の部分で導電パターンを一体に支持し、分離溝を被覆する熱硬化性樹脂層で封止樹脂との接着強度を向上させることができる。
更に第３に、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターンの一部を被覆した熱硬化性樹脂層とで構成されるリードフレームを用意し、前記リードフレームに半導体素子を搭載するとともに、前記導電パターンで形成されたリードと前記半導体素子を電気的に接続し、前記リードフレームを金型に搭載し、前記リードフレームと前記上金型で構成される空間に樹脂を充填して、前記熱硬化性樹脂層と充填された前記樹脂とを結合し、前記充填された樹脂の裏面に露出するリードフレームを前記導電箔の連結部分を取り除いて前記リードをそれぞれ分離することを特徴とする。
【００２６】
この製造方法では導電箔に多数の半導体素子半導体素子搭載領域を近接させて配置でき、極めて量産効率を高めることができる。
【００２７】
【発明の実施の形態】
板状体を説明する第１の実施の形態
本発明の板状体について図１を参照して説明する。
【００２８】
本発明に依る板状体は、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターンの一部を被覆した熱硬化性樹脂層とから構成されている。
【００２９】
導電箔６０としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの積層体等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３０】
導電箔６０は平板状あるいはシート状であり、平坦な第１の主面４１および第２の主面４２を有する。
【００３１】
導電箔６０は第１の主面４１からハーフエッチングして形成された分離溝６１で導電パターン５１が形成されており、導電箔６０の第２の主面４２側は導電箔６０が残っているので導電パターン５１を一体に支持できる。具体的には、厚さ１２５μｍ程度のＣｕ箔を用い、分離溝６１は２０〜３０μｍに形成されると、導電パターン５１のファインパターンが実現できる。
【００３２】
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および導電パターン５１表面に塗布し、半硬化して有機溶剤を飛ばした後に本硬化して形成される。また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００３３】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。
【００３４】
更に熱硬化性樹脂層５０Ａは予め半硬化したシート状のフィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面に付着する方法も採用できる。
【００３５】
導電パターン５１は半導体素子搭載領域に近接して設けられる複数のリードＬ、半導体素子搭載領域に設けられる半導体素子を搭載するアイランドＨとで形成されている。なお、導電パターン５１の一部を利用して内部の配線として利用できる。
【００３６】
また半導体素子のアイランドＨへの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、ダイボンディング領域に導電被膜５４が採用される。この導電被膜５４として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００３７】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電パターン５１に被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電パターン５１の上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００３８】
なお、ボンディングワイヤーを固着するリードにもボンディング領域に同様の導電被膜５４を同時に形成する。
【００３９】
板状体の周端にはガイド孔４３を設けて製造時の位置決め等に用いると良い。
【００４０】
本発明の特徴である板状体には、後で詳述するが、ハーフエッチングして形成した導電パターン５１のアイランドＨに半導体素子５２を搭載し、封止用絶縁性樹脂５０Ｂで封止する。そして封止用絶縁性樹脂５０Ｂの裏面に露出している導電箔６０をエッチング、研磨または研削等で加工して、導電パターン５１を完全に分離して個別の半導体装置を完成する。この製造方法を採用することにより、半導体素子５２、複数のリードＬと、封止用絶縁性樹脂５０Ｂの３つの材料で構成することができる。そしてこの板状体は、最終的にリードフレームとして機能させることができる。
【００４１】
本発明の最大の特徴は、導電箔６０をハーフエッチングして一部で連結された導電パターン５１を形成した板状体を半導体素子の組立に用いることである。また分離溝が極めて浅いので封止用絶縁性樹脂との接着強度が十分に得られないので、これを補強する意味で低粘度の熱硬化性樹脂層５０Ａで分離溝６１を埋め込んで両者の接着強度を上げている。
【００４２】
更には、図３７の従来構造のリードフレームでは、タイバーに支持されたリードは最終形状に完全に抜かれてパターニングされているため、リードが変形する問題が多発する。しかし、この板状体では、リードＬは導電箔６０と一体で成るため、導電箔６０が固定されている限り、リードが変形することは無くなる。従って、リードＬへのボンディングも安定してできる特徴を有する。
【００４３】
また従来のリードフレームでトランスファーモールドすると、リードの裏側に、樹脂がバリとして発生する。この状態では、トランスファーモールドした後にこのバリを取り除く作業が入る。しかし本発明では、導電箔をハーフエッチングしているため、裏面は全面に渡り導電箔であり、本発明の板状体を採用することで、従来発生する樹脂バリは全く心配する必要が無くなる。
リードフレームを説明する第２の実施の形態
本発明に依るリードフレームは、図２に示す如く、平坦な第１の主面４１と第２の主面４２を有する導電箔６０と、前記導電箔６０の前記第１の主面４１から設けられ且つ前記導電箔６０の厚みの途中まで除去して設けた分離溝６１で分離して形成された導電パターン５１と、前記分離溝６１および前記導電パターン５１の一部を被覆した熱硬化性樹脂層５０Ａとを備え、半導体素子と電気的に接続される前記導電パターン５１がハーフエッチングされることにより凸状に板状体に形成されて構成される。
【００４４】
各構成要素は前述した板状体と同じであるので、ここでは説明を省略する。リードフレームは長尺の平坦な第１の主面４１と第２の主面４２を有する導電箔６０にブロック６２毎に導電パターン５１で形成された多数の半導体素子搭載領域６５を行列状に配置し、導電箔６０にはこのブロック６２が複数個並べられている。従来のリードフレームと異なり、各半導体素子搭載領域６５間は約５０μｍと極めて近接して配置される。
【００４５】
各ブロック６２に配列されたユニットは中央にアイランドＨが設けられ、アイランドＨに隣接して複数のリードＬが設けられている。アイランドＨとリードＬ間は分離溝６１で分離され、分離溝６１とアイランドＨおよびリードＬの周辺が熱硬化性樹脂層５０Ａで埋められている。
【００４６】
このリードフレームは導電パターン５１がエッチングで作られるので、任意のパターンを実現でき、例えば導電パターン５１の一部を利用して内部の配線として利用でき、分離溝６１も浅いので極めてファインパターンに適したものとなる。
【００４７】
このリードフレームの製造方法を図３から図８を参照して説明する。
【００４８】
本発明のリードフレームは、導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の前記導電箔６０に前記導電箔６０の厚みよりも浅い分離溝６１を形成して導電パターン５１を形成する工程と、熱硬化性樹脂で分離溝６１および導電パターン５１を被覆する工程と、所定の導電パターン５１表面をレーザーエッチングで露出する工程と、露出された導電パターン５１に選択的に導電被膜５４を形成する工程から形成される。
【００４９】
第１の工程では、図３から図５に示すように、導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を形成してブロック６２毎の導電パターン５１を形成することにある。
【００５０】
本工程では、まず図３Ａの如く、平坦な第１の主面４１と第２の主面４２を有するシート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの積層体等が採用される。
【００５１】
導電箔６０の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは１２５μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００５２】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【００５３】
具体的には、図３Ｂに示す如く、短冊状の導電箔６０に多数の半導体素子搭載領域６５が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００５４】
続いて、ブロック６２毎の導電パターン５１を形成する。
【００５５】
まず、図４に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図５Ａに示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【００５６】
エッチングにより形成された分離溝６１の深さは、例えば２０〜３０μｍであり、その側面は、酸化処理や化学研磨処理されて粗面化され、熱硬化性樹脂層５０Ａとの接着強度が向上される。
【００５７】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔６０は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００５８】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００５９】
またレーザでは、直接レーザ光を当てて分離溝６１を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００６０】
図５Ｂに具体的な導電パターン５１を示す。本図は図３Ｂで示したブロック６２の１個を拡大したものに対応する。黒く塗られた部分の１個が１つの半導体素子搭載領域６５であり、導電パターン５１を構成し、１つのブロック６２には５行５列のマトリックス状に多数の半導体素子搭載領域６５が配列され、各半導体素子搭載領域６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間してその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用され、また導電箔６０の裏面エッチング後には封止用絶縁性樹脂５０の補強をする働きを有する。
【００６１】
第２の工程では、図６に示す如く、分離溝６１および導電パターン５１の表面を被覆するように熱硬化性樹脂層５０Ａを形成することにある。
【００６２】
本工程は本発明の特徴とする工程であり、熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および導電パターン５１表面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃から１７０℃で１．５時間程度加熱して本硬化して形成される。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。
【００６３】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００６４】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。この結果、今まででは約６０μｍの分離溝６１で接着強度を確保していたが、接着強度の向上により分離溝６１は２０〜３０μｍと半分の深さで済み、導電パターン５１をよりファインパターンに形成できる利点が得られる。
【００６５】
他の方法として、熱硬化性樹脂層５０Ａは予め半硬化したシート状の熱硬化性樹脂フィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面に付着する方法も採用できる。熱硬化性樹脂フィルムをその表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃から１７０℃で加熱して溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面を被覆した状態で本硬化させる。
【００６６】
なお、本工程では分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めるために分離溝６１の内壁を酸化処理するか、有機酸系のエッチング処理液を用いて分離溝６１の壁面を化学研磨して粗面化すると良い。有機酸系のエッチング液としては、メック（株）製ＣＺ−８１００を用い、このエッチング液に数分間浸漬して表面に１〜２μｍ程度の凹凸を形成する。これにより分離溝６１の内壁表面が粗面化されるので、分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めることができる。
【００６７】
また本工程では、他の実施例として熱硬化性樹脂の代わりにUV硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および導電パターン５１の所望の表面を被覆するようにUV硬化樹脂層を形成することができる。この場合は、次の第３の工程を一緒に行うので、工程が簡単になる。すなわち、所定の粘度のＵＶ硬化樹脂を塗布し、紫外線を照射してパターニングしても良い。どちらも紫外線を照射することで、現像液に対して溶融（または硬化）するため、後述するレーザーを用いなくても、現像液で簡単にパターを書くことが可能となる。
【００６８】
第３の工程では、図７に示す如く、所望の導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザーエッチングで除去して露出することにある。
【００６９】
本工程では、直接描画でレーザーエッチングにより熱硬化性樹脂層５０Ａを選択的に取り除き、導電パターン５１を露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングするかエキシマレーザー等でドライエッチングし、この残査を取り除く。
【００７０】
本発明の第４の工程は、図８に示す如く、露出された導電パターン５１に導電被膜５４を形成する。
【００７１】
この導電被膜５４は残された熱硬化性樹脂層５０Ａをマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ダイパッド、ボンディングパッドとして活用される。
【００７２】
例えば銀被膜は、金線と接着するし、ロウ材とも接着する。よってチップ裏面に金被膜が被覆されていれば、そのまま導電パターン５１上の銀被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。また銀の導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００７３】
次に、上述した板状体またはリードフレームにより発生する効果を説明する。
【００７４】
第１に、板状体またはリードフレームは、ハーフエッチングされて凸部となったリードＬが形成されるため、リードの微細パターンが可能となる。従ってリードの幅、リード間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。
【００７５】
第２に、導電箔６０および熱硬化性樹脂層５０Ａで構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の板状体またはリードフレームが実現できる。
【００７６】
第３に、リードＬは、ハーフエッチングで凸部となる導電パターン５１で形成され、個別分離は封止の後に行われるため、リードＬ間に形成されるタイバーは不要となる。よって、タイバーの形成、タイバーのカットは、本発明では全く不要となる。
【００７７】
第４に、凸部となったリードＬが封止用絶縁性樹脂５０に埋め込まれた後、封止用絶縁性樹脂５０の裏面から露出した導電箔６０を取り除いて、リードＬを分離しているため、従来構造のように、リードＬ間には樹脂バリが全く発生しない。よってモールド後のバリ取りが全く不要となる。
【００７８】
第５に、アイランドＨの裏面が封止用絶縁性樹脂５0の裏面から露出されるので、半導体素子から発生する熱を裏面から放出することができる。
半導体装置の製造方法を説明する第３の実施の形態
前述した板状体またはリードフレームを採用し、半導体装置６０が製造されるまでを図９〜図１３を参照して説明する。
【００７９】
第１の工程は、図９に示す如く、所望の導電パターン５１の各半導体素子搭載領域６５に半導体素子５２を固着し、各半導体素子搭載領域６５の半導体素子５２の電極と所望の導電パターン５１とを電気的に接続する接続手段を形成することにある。
【００８０】
半導体素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００８１】
ここでは、ベアのＩＣチップ５２が導電パターン５１のアイランドＨ上の導電被膜５４にダイボンディングされ、ＩＣチップ５２の各電極はリードＬ上の導電被膜５４に熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着されたボンディングワイヤー５５を介して接続される。
【００８２】
本工程では、各ブロック６２に多数の導電パターン５１が集積されているので、半導体素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【００８３】
第２の工程は、図１０に示す如く、各半導体素子搭載領域６５の半導体素子５２を一括して被覆し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結合するように封止用絶縁性樹脂５０Ｂで共通モールドすることにある。
【００８４】
本工程では、図１０Ａに示す如く、既に前の工程で分離溝６１および複数の導電パターン５１は熱硬化性樹脂層５０Ａで被覆されているので、封止用絶縁性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１および導電パターン５１表面に残された熱硬化性樹脂層５０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化性樹脂を用いればお互いに馴染みが良いのでより強力な接着強度を得られる。更に強い接着強度を実現するには封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射して熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとで一体となりより導電パターン５１が支持されている。
【００８５】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８６】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図１０Ｂに示すように各ブロック６２は１つの共通のモールド金型に半導体素子搭載領域６５を納め、各ブロック毎に１つの封止用絶縁性樹脂５０Ｂで共通にモールドを行う。このために従来のトランスファーモールド等の様に各半導体素子搭載領域を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【００８７】
導電箔６０表面に被覆された封止用絶縁性樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８８】
本工程の特徴は、封止用絶縁性樹脂５０Ｂを被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、本来必要としない支持基板上に導電路をを形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００８９】
また分離溝６１は、導電箔６０の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００９０】
第３の工程は、同様に図１０Ａに示す如く、分離溝６１を設けていない厚み部分の導電箔６０を除去することにある。
【００９１】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００９２】
実験では研磨装置または研削装置により全面を約１００μｍ程度削り、分離溝６１から熱硬化性樹脂層５０Ａを露出させている。この露出される面を図１０Ａでは点線で示している。その結果、約３０μｍの厚さの導電パターン５１となって分離される。また、熱硬化性樹脂層５０Ａが露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、熱硬化性樹脂層５０Ａを露出させても良い。更に、導電箔６０を点線まで全面ウェトエッチングして熱硬化性樹脂層５０Ａを露出させても良い。
【００９３】
この結果、熱硬化性樹脂層５０Ａに導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導電パターン５１の表面は、実質的に一致する構造となっている。従って、本発明の半導体装置５３は従来の裏面電極のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００９４】
更に、導電パターン５１の裏面処理を行い、図１1に示す最終構造を得る。すなわち、電極を形成する導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を被着して裏面電極５６を形成し、半導体装置として完成する。
【００９５】
第４の工程は、図１２に示す如く、複数個のブロック６２を封止用絶縁性樹脂５０Ｂを当接させて粘着シート８０に貼り付けることにある。
【００９６】
前工程で導電箔６０の裏面エッチングをした後に、導電箔６０から各ブロック６２が切り離される。このブロック６２は熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂで導電箔６０の残余部と連結されているので、切断金型を用いず機械的に導電箔６０の残余部から剥がすことで達成できる。
【００９７】
本工程では、ステンレス製のリング状の金属枠８１に粘着シート８０の周辺を貼り付け、粘着シート８０の中央部分には４個のブロック６２をダイシング時のブレードが当たらないような間隔を設けて絶縁性樹脂５０Ｂを当接させて貼り付けられる。粘着シート８０としてはＵＶシート（リンテック社製）が用いられるが、各ブロック６２は封止用絶縁性樹脂５０Ｂで機械的強度があるので、安価なダイシングシートでも使用できる。
【００９８】
第５の工程は、図１３に示す如く、粘着シート８０に貼り付けられた状態で熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂで一括してモールドされた各ブロック６２の各半導体素子搭載領域６５の半導体素子５２の特性の測定を行うことにある。
【００９９】
各ブロック６２の裏面には図１１に示すように、裏面電極５６が露出されており、各半導体素子搭載領域６５が導電パターン５１形成時と全く同一にマトリックス状に配列されている。この導電パターン５１の封止用絶縁性樹脂５０Ｂから露出した裏面電極５６にプローブ６８を当てて、各半導体素子搭載領域６５の半導体素子５２の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【０１００】
本工程では、各半導体素子搭載領域６５の半導体装置５３は封止用絶縁性樹脂５０Ｂでブロック６２毎に一体で支持されているので、個別にバラバラに分離されていない。従って、粘着シート８０に貼り付けられた複数個のブロック６２をテスターの載置台に真空で吸着させ、ブロック６２毎に半導体素子搭載領域６５のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック６２の各半導体素子搭載領域６５の半導体装置５３の測定を行える。すなわち、従来必要であった半導体装置の表裏の判別、電極の位置の認識等が不要にでき、更に複数個のブロック６２を同時に処理するので、測定時間の大幅な短縮を図れる。
【０１０１】
第６の工程は、図１４に示す如く、粘着シート８０に貼り付けられた状態でブロック６２の熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを各半導体素子搭載領域６５毎にダイシングにより分離することにある。
【０１０２】
本工程では、粘着シート８０に貼り付けられた複数個のブロック６２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード６９で各半導体素子搭載領域６５間のダイシングライン７０に沿って分離溝６１上の熱硬化性樹脂層５０Ａと封止用封止用絶縁性樹脂５０Ｂをダイシングし、個別の半導体装置５３に分離する。
【０１０３】
本工程で、ダイシングブレード６９は完全に熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを切断し粘着シートの表面に達する切削深さでダイシングを行い、完全に各半導体素子搭載領域６５毎に分離する。ダイシング時は予め前述したリードフレーム形成時に設けた各ブロックの周辺の枠状のパターン６６の内側に設けた位置合わせマーク６７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン７０をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【０１０４】
また本工程では、ダイシングライン７０には分離溝６１に充填された熱硬化性樹脂層５０Ａとその上に結合された封止用絶縁性樹脂５０Ｂしか存在しないので、ダイシングブレード６９の摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【０１０５】
更に本工程後でも、ダイシング後も粘着シート８０の働きで個別の半導体装置にバラバラにならず、その後のテーピング工程でも効率よく作業できる。すなわち、粘着シート８０に一体に支持された半導体装置は良品のみを識別してキャリアテープの収納孔に吸着コレットで粘着シート８０から離脱させて収納できる。このために微小な半導体装置であっても、テーピングまで一度もバラバラに分離されない特徴がある。
【０１０６】
以上に本発明の製造方法を詳述したが、測定工程とダイシング工程を逆にしても粘着シート８０で一体に支持されているので、問題なく測定をテスターで行えることは言うまでもない。ただダイシング後は粘着シート８０での支持のために測定時に粘着シート８０が撓むことを配慮すれば足りる。
【０１０７】
本発明の製造方法では、導電パターン形成後にすぐに半硬化した熱硬化性樹脂層で被覆するので、液状の低粘度の熱硬化性樹脂で分離溝を完全に充填でき、両者の接着強度を著しく向上できる利点がある。また熱硬化性樹脂層は導電パターン形成後すぐに導電パターンを覆うので、導電パターン表面がその後のダイボンドやワイヤーボンディング等の加熱工程で酸化されず信頼性の向上に寄与できる。
【０１０８】
また、熱硬化性樹脂層はレーザーエッチングにより容易に選択的に除去することができ、残された熱硬化性樹脂層をマスクとして導電被膜をメッキで形成でき、工程をシンプル化できる。
【０１０９】
更に、従来の分離溝にトランスファーモールドで絶縁性樹脂を充填する場合、絶縁性樹脂の粘度が高いために分離溝に絶縁性樹脂を十分に充填できないため、分離溝と絶縁性樹脂の接着強度は十分に得られず絶縁性樹脂が導電パターンから剥がれる問題があった。本発明では分離溝と熱硬化性樹脂層との接着強度は低粘度の半硬化した熱硬化性樹脂を用いることで解決し、熱硬化性樹脂層と絶縁性樹脂は樹脂同士で馴染みが良いので、導電パターンと熱硬化性樹脂層および絶縁性樹脂との接着強度はより大幅に向上できる。
【０１１０】
更に、粘着シート８０に複数個のブロックを貼り付けることで、微小な回路装置を最後までバラバラにすることなく処理でき、極めて量産効果が高い製造方法を実現できる。
【０１１１】
更に、測定工程およびダイシング工程で粘着シートに貼り付けられた複数個のブロックで処理を行える利点を有する。従って、測定工程では極めて早く大量にブロックの各搭載部の回路装置の測定を行え、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にでき、複数個のブロックを一括で処理できるので、測定時間の大幅な短縮を図れる。またダイシング工程では位置合わせマークを用いてダイシングラインの認識が早く確実に行われる利点を有する。更にダイシングは絶縁性樹脂層のみの切断でよく、導電箔を切断しないことによりダイシングブレードの寿命も長くでき、導電箔を切断する場合に発生する金属バリの発生もない。
板状体およびリードフレームを説明する第４の実施の形態
図１５は、図１に示した板状体または図２に示したリードフレームの改良であり、導電パターンのアイランドＨを除去したものである。従って、変更点を説明する。なお、同一構成要素は同一符号を用いる。
【０１１２】
本発明に依る板状体は、平坦な第１の主面と第２の主面を有する導電箔と、前記導電箔の前記第１の主面から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝で分離して形成された導電パターンと、前記分離溝および前記導電パターン全体を被覆した熱硬化性樹脂層とから構成されている。
【０１１３】
この板状体は図１に示すアイランドＨを無くして、全体にリードＬを配置した点が異なっている。従って、導電パターン５１はリードＬのみで構成され、半導体素子は熱硬化性樹脂層５０Ａ上に絶縁性接着剤５８で固着される。この結果、回路素子５２の下にはファインパターンの導電パターン５１が自由に配線でき、導電パターン５１の一部を利用して内部の配線として利用でき、配線の自由度が大幅に増大する。回路素子５２の各電極パッドは周辺に設けた導電パターン５１の一部で形成されるボンデイングパッドと供する導電被膜５４にボンディングワイヤー５５で接続されている。従って裏面電極５６を回路素子５２の下にある導電パターン５１にも形成でき、等価的に２層配線構造を実現できる。
【０１１４】
これにより半導体素子５２は薄い熱硬化性樹脂層５０Ａ上に絶縁性接着剤５８で固着配置されているので、半導体素子５２から発生する熱は熱硬化性樹脂層５０Ａを通して導電パターン５１を介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【０１１５】
また本発明に依るリードフレームは、平坦な第１の主面４１と第２の主面４２を有する導電箔６０と、前記導電箔６０の前記第１の主面４１から設けられ且つ前記導電箔の厚みの途中まで除去して設けた分離溝６１で分離して形成された導電パターン５１と、前記分離溝６１および前記導電パターン５１を被覆した熱硬化性樹脂層５０Ａとを備え、半導体素子搭載領域６５を前記熱硬化性樹脂層５０Ａ上に設け、半導体素子５２と前記導電パターン５１は前記熱硬化性樹脂層５０Ａと絶縁されて形成される。
【０１１６】
かかるリードフレームでは、半導体素子搭載領域６５が熱硬化性樹脂層５０Ａ上になるので、半導体素子５２を載置する半導体素子搭載領域６５下にもリードＬとなる導電パターン５１が配置でき、導電パターン５１の引き回しが図１に示すアイランドＨの制約を受けなくなる。
【０１１７】
次に図１６から図２１を参照して、このリードフレームの製造方法を説明する。
【０１１８】
本発明は、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して導電パターンを形成する工程と、熱硬化性樹脂で分離溝および導電パターンを被覆する工程と、所定の導電パターン表面をレーザーエッチングで露出する工程と、露出された導電パターンに選択的に導電被膜を形成する工程とから構成される。
【０１１９】
第１の工程は、図１６から図１８に示すように、導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を形成してブロック毎の導電パターン５１を形成することにある。
【０１２０】
本工程では、まず図１６Ａの如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの積層体等が採用される。
【０１２１】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは１２５μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【０１２２】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【０１２３】
具体的には、図１６Ｂに示す如く、短冊状の導電箔６０に多数の搭載部が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【０１２４】
続いて、ブロック６２毎の導電パターン５１を形成する。
【０１２５】
まず、図１７に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図１８Ａに示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【０１２６】
エッチングにより形成された分離溝６１の深さは、例えば２０〜３０μｍであり、その側面は、酸化処理や化学研磨処理されて粗面化され、熱硬化性樹脂層５０Ａとの接着強度が向上される。
【０１２７】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【０１２８】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【０１２９】
またレーザでは、直接レーザ光を当てて分離溝６１を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【０１３０】
図１８Ｂに具体的な導電パターン５１を示す。本図は図１６Ｂで示したブロック６２の１個を拡大したものに対応する。黒く塗られた部分の１個が１つの半導体素子搭載領域６５であり、導電パターン５１を構成し、１つのブロック６２には５行５列のマトリックス状に多数の半導体素子搭載領域６５が配列され、各半導体素子搭載領域６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間してその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用され、また導電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補強をする働きを有する。
【０１３１】
第２の工程は、図１９に示す如く、分離溝６１および導電パターン５１の表面を被覆するように熱硬化性樹脂層５０Ａを形成することにある。
【０１３２】
本工程は本発明の特徴とする工程であり、熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および導電パターン５１表面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃から１７０℃で１．５時間程度加熱して本硬化して形成される。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。
【０１３３】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【０１３４】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。この結果、今まででは約６０μｍの分離溝６１で接着強度を確保していたが、接着強度の向上により分離溝６１は２０〜３０μｍと半分の深さで済み、導電パターン５１をよりファインパターンに形成できる利点が得られる。
【０１３５】
他の方法として、熱硬化性樹脂層５０Ａは予め半硬化したシート状の熱硬化性樹脂フィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面に付着する方法も採用できる。熱硬化性樹脂フィルムをその表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃から１７０℃で加熱して溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面を被覆した状態で本硬化させる。
【０１３６】
なお、本工程では分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めるために分離溝６１の内壁を酸化処理するか、有機酸系のエッチング処理液を用いて分離溝６１の壁面を化学研磨して粗面化すると良い。有機酸系のエッチング液としては、メック（株）製ＣＺ−８１００を用い、このエッチング液に数分間浸漬して表面に１〜２μｍ程度の凹凸を形成する。これにより分離溝６１の内壁表面が粗面化されるので、分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めることができる。
【０１３７】
また本工程では、他の実施例として熱硬化性樹脂の代わりにUV硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および導電パターン５１の所望の表面を被覆するようにUV硬化樹脂層を形成することができる。この場合は、次の第３の工程を一緒に行うので、工程が簡単になる。
【０１３８】
第３の工程は、図２０に示す如く、所望の導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザーエッチングで除去して露出することにある。
【０１３９】
本工程では、直接描画のレーザーエッチングにより熱硬化性樹脂層５０Ａを選択的に取り除き、導電パターン５１を露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【０１４０】
第４の工程は、図２１に示す如く、露出された導電パターン５１に導電被膜５４を形成する。
【０１４１】
この導電被膜５４は残された熱硬化性樹脂層５０Ａをマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ボンディングパッドとして活用される。
【０１４２】
例えば銀被膜は、金線と接着するし、ロウ材とも接着する。また銀の導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままボンディングパッドとして活用できるメリットを有する。
【０１４３】
中央に位置する導電パターン５１は熱硬化性樹脂層５０Ａはそのまま残されて導電パターン５１を覆い、周辺のボンディングパッドとして活用される導電パターン５１のみを露出して導電被膜５４を形成する。
【０１４４】
上述したリードフレームの製造方法では、導電箔６０全体にリードＬとなる導電パターン５１を設け、アイランドＨを無くすることができるので、導電パターン５１の引き回しが容易になる利点がある。
半導体装置の製造方法を説明する第５の実施の形態
図１５に示す板状体あるいは図１６から図２１に示すリードフレームを用いた半導体装置の製造方法を説明する。なお前述した実施の形態と共通する構成要素には同一符号を付した。
【０１４５】
本発明は、熱硬化性樹脂層上に半導体素子を固着する工程と、前記半導体素子の電極と所望の前記導電パターンとを電気的に接続する接続手段を形成する工程と、各半導体素子搭載領域の前記半導体素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、複数個の前記ブロックを前記絶縁性樹脂を当接させて粘着シートに貼り付ける工程と、前記粘着シートに貼り付けられた状態で前記ブロックの各半導体素子搭載領域の前記半導体素子の特性の測定を行う工程と、前記粘着シートに貼り付けられた状態で前記ブロックの前記絶縁性樹脂を各半導体素子搭載領域毎にダイシングにより分離する工程とから構成されている。
【０１４６】
第１の工程は、図２２に示す如く、各半導体素子搭載領域６５の熱硬化性樹脂層５０Ａ上に半導体素子５２を絶縁性接着剤５８で固着し、各半導体素子搭載領域６５の半導体素子５２の電極と所望の導電パターン５１とを電気的に接続する接続手段を形成することにある。
【０１４７】
半導体素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。更に半導体素子５２は複数個のＩＣチップを積み重ねたり、平面的に配置しても良い。
【０１４８】
ここでは、ベアのＩＣチップ５２が熱硬化性樹脂層５０Ａ上にエポキシ樹脂等の絶縁接着剤５８で固着され、ＩＣチップ５２の各電極と各半導体素子搭載領域６５の周囲に配列された導電パターン５１上の導電被膜５４とが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等により固着されたボンディングワイヤー５５を介して接続される。
【０１４９】
本工程では、各ブロック６２に多数の導電パターン５１が集積されているので、回路素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【０１５０】
第２の工程は、図２３に示す如く、各半導体素子搭載領域６５の半導体素子５２を一括して被覆し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結合するように封止用絶縁性樹脂５０Ｂで共通モールドすることにある。
【０１５１】
本工程では、図２３Ａに示す如く、既に前の工程で分離溝６１および複数の導電パターン５１は熱硬化性樹脂層５０Ａで被覆されているので、封止用絶縁性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１および導電パターン５１表面に残された熱硬化性樹脂層５０Ａと結合される。特に、熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化性樹脂を用いればお互いに馴染みが良いのでより強力な接着強度を得られる。更に強い接着強度を実現するには封止用絶縁性樹脂５０Ｂでモールドする前に、熱硬化性樹脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射して熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとで一体となりより導電パターン５１が支持されている。
【０１５２】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【０１５３】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図２３Ｂに示すように各ブロック６２は１つの共通のモールド金型に半導体素子搭載領域６５を納め、各ブロック毎に１つの封止用絶縁性樹脂５０で共通にモールドを行う。このために従来のトランスファーモールド等の様に各半導体素子搭載領域を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【０１５４】
導電箔６０表面に被覆された封止用絶縁性樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０１５５】
本工程の特徴は、封止用絶縁性樹脂５０Ｂを被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電路を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【０１５６】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０１５７】
第３の工程は、同様に図２３Ａに示す如く、分離溝６１を設けていない厚み部分の導電箔６０を除去することにある。
【０１５８】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【０１５９】
実験では研磨装置または研削装置により全面を約１００μｍ程度削り、分離溝６１から熱硬化性樹脂層５０Ａを露出させている。この露出される面を図２３Ａでは点線で示している。その結果、約３０μｍの厚さの導電パターン５１となって分離される。また、熱硬化性樹脂層５０Ａが露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、熱硬化性樹脂層５０Ａを露出させても良い。更に、導電箔６０を点線まで全面ウェトエッチングして熱硬化性樹脂層５０Ａを露出させても良い。
【０１６０】
この結果、熱硬化性樹脂層５０Ａに導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導電パターン５１の表面は、実質的に一致する構造となっている。従って、本発明の回路装置５３は図１６に示した従来の裏面電極１０、１１のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【０１６１】
更に、導電パターン５１の裏面処理を行い、図２４に示す最終構造を得る。すなわち、電極を形成する導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を被着して裏面電極５６を形成し、半導体装置として完成する。
【０１６２】
以下の測定およびダイシングの工程は前述した第３の実施の形態の図１２から図１４と共通するので、ここでは説明を省略する。
板状体およびリードフレームを説明する第６の実施の形態
本発明に依る板状体は、平坦な第１の主面４１と第２の主面４２を有する導電箔６０と、前記導電箔６０の前記第１の主面４１から設けられ且つ前記導電箔６０の厚みの途中まで除去して設けた分離溝６１で分離して形成された導電パターン５１と、前記分離溝６１および前記導電パターン５１を被覆した熱硬化性樹脂層５０Ａと、所望の前記導電パターン５１と接続され、前記熱硬化性樹脂層５０Ａ上に設けた多層導電パターン７１とから構成されている。
【０１６３】
また本発明のリードフレームは、平坦な第１の主面４１と第２の主面４２を有する導電箔６０と、前記導電箔６０の前記第１の主面４１から設けられ且つ前記導電箔６０の厚みの途中まで除去して設けた分離溝６１で分離して形成された導電パターン５１と、前記分離溝６１および前記導電パターン５１を被覆した熱硬化性樹脂層５０Ａと、所望の前記導電パターン５１と接続され、前記熱硬化性樹脂層５０Ａ上に設けた多層導電パターン７１とを備え、半導体素子搭載領域６５を前記多層導電パターン７１上に設け、半導体素子と電気的に接続される前記多層導電パターン７１は所望の前記導電パターン５１と接続されて構成される。
【０１６４】
本発明の板状体およびリードフレームは多層導電パターン７１の採用により導電パターン５１とで多層配線を実現したことにある。多層導電パターン７１としては、Ｃｕを無電界および電界メッキして熱硬化性樹脂層５０Ａ表面に付着した導電膜が用いられ、電気的接続を求められる個所の導電パターン５１は予め熱硬化性樹脂層５０Ａを選択的に除去することで多層導電パターン７１との接続ができる。この結果、半導体素子５２の下には導電パターン５１および多層導電パターン７１が自由に配線でき、内部の配線を含めた多層配線を実現できる。半導体素子５２の各電極パッドは周辺に設けた多層導電パターン７１の一部で形成されるボンデイングパッドと供する導電被膜５４にボンディングワイヤー５５で接続されている。
【０１６５】
上述したリードフレームの製造方法を図２５から図３１を参照して説明する。
【０１６６】
本発明は、導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の前記導電箔６０に前記導電箔６０の厚みよりも浅い分離溝６１を形成して導電パターン５１を形成する工程と、熱硬化性樹脂で分離溝６１および導電パターン５１を被覆する工程と、所定の導電パターン５１表面をレーザーエッチングで露出する工程と、露出された導電パターン５１に接触し熱硬化性樹脂層５０Ａ表面にＣｕメッキにより導電膜を形成し、所定のパターンにエッチングして多層導電パターン７１を形成する工程と、露出された多層導電パターン７１に選択的に導電被膜を形成する工程とから構成される。
【０１６７】
第１の工程は、図２５から図２７に示すように、第１の主面４１と第２の主面４２とを導電箔６０を用意し、少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を形成してブロック６２毎の導電パターン５１を形成することにある。
【０１６８】
本工程では、まず図２５Ａの如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの積層体等が採用される。
【０１６９】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは１２５μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【０１７０】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【０１７１】
具体的には、図２５Ｂに示す如く、短冊状の導電箔６０に多数の半導体素子搭載領域６５が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【０１７２】
続いて、ブロック６２毎の導電パターン５１を形成する。
【０１７３】
まず、図２６に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図２７Ａに示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【０１７４】
エッチングにより形成された分離溝６１の深さは、例えば２０〜３０μｍであり、その側面は、酸化処理や化学研磨処理されて粗面化され、熱硬化性樹脂層５０Ａとの接着強度が向上される。
【０１７５】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【０１７６】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【０１７７】
またレーザでは、直接レーザ光を当てて分離溝６１を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【０１７８】
図２７Ｂに具体的な導電パターン５１を示す。本図は図２５Ｂで示したブロック６２の１個を拡大したものに対応する。黒く塗られた部分の１個が１つの半導体素子搭載領域６５であり、導電パターン５１を構成し、１つのブロック６２には５行５列のマトリックス状に多数の半導体素子搭載領域６５が配列され、各半導体素子搭載領域６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間してその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用され、また導電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補強をする働きを有する。
【０１７９】
第２の工程は、図２８に示す如く、分離溝６１および導電パターン５１の表面を被覆するように熱硬化性樹脂層５０Ａを形成することにある。
【０１８０】
本工程は本発明の特徴とする工程であり、熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および導電パターン５１表面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃から１７０℃で１．５時間程度加熱して本硬化して形成される。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。
【０１８１】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、第１の導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【０１８２】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。この結果、今まででは約６０μｍの分離溝６１で接着強度を確保していたが、接着強度の向上により分離溝６１は２０〜３０μｍと半分の深さで済み、導電パターン５１をよりファインパターンに形成できる利点が得られる。
【０１８３】
他の方法として、熱硬化性樹脂層５０Ａは予め半硬化したシート状の熱硬化性樹脂フィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面に付着する方法も採用できる。熱硬化性樹脂フィルムをその表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃から１７０℃で加熱して溶融したエポキシ樹脂で分離溝６１および導電パターン５１表面を被覆した状態で本硬化させる。
【０１８４】
なお、本工程では分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めるために分離溝６１の内壁を酸化処理するか、有機酸系のエッチング処理液を用いて分離溝６１の壁面を化学研磨して粗面化すると良い。有機酸系のエッチング液としては、メック（株）製ＣＺ−８１００を用い、このエッチング液に数分間浸漬して表面に１〜２μｍ程度の凹凸を形成する。これにより分離溝６１の内壁表面が粗面化されるので、分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めることができる。
【０１８５】
また本工程では、他の実施例として熱硬化性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および導電パターン５１の所望の表面を被覆するようにＵＶ硬化樹脂を形成することができる。この場合は、次の第３の工程を一緒に行うので、工程が簡単になる。
【０１８６】
第３の工程は、図２９に示す如く、所望の導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザーエッチングで除去して露出し、多層導電パターン７１を形成するための導電メッキ膜７４を付着することにある。
【０１８７】
本工程では、直接描画でレーザーエッチングにより熱硬化性樹脂層５０Ａを選択的に取り除き、導電パターン５１に貫通孔７３を設けて選択的に露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【０１８８】
続いて、同様に図２９に示す如く、貫通孔７３および熱硬化性樹脂層５０Ａ表面に導電メッキ膜７４を形成する。
【０１８９】
貫通孔７３を含む熱硬化性樹脂層５０Ａ全面に導電メッキ膜７４をマスクなしで形成する。この導電メッキ膜７４は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約２μｍのＣｕを少なくとも貫通孔７３を含む熱硬化性樹脂層５０Ａ全面に形成する。これにより導電メッキ膜７４と導電パターン５１が電気的に導通するため、導電箔６０で連結された導電パターン５１を電極にして電解メッキを行い、約２０μｍのＣｕをメッキする。これにより貫通孔７３はＣｕの導電メッキ膜７４で埋め込まれる。また導電メッキ膜７４は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。またマスクを使用して部分メッキをしても良い。
【０１９０】
第４の工程は、図３０に示す如く、導電メッキ膜７４を所望のパターンにエッチングして多層導電パターン７１を形成することにある。
【０１９１】
導電メッキ膜７４上に所望のパターンのホトレジスト層で被覆し、ボンディングパッドとなる導電被膜５４およびボンディングパッドから中央に延在される多層導電パターン７１をケミカルエッチングにより形成する。導電メッキ膜７４はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。具体的なパターンは後で図３５を参照して説明する。
【０１９２】
導電メッキ膜７４は厚さが５〜２０μｍ程度に形成されているので、多層導電パターン７１は２０μｍ以下のファインパターンに形成できる利点がある。
【０１９３】
第５の工程は、図３１に示す如く、露出された多層導電パターン７１に導電被膜５４を形成する。
【０１９４】
多層導電パターン７１はオーバーコート樹脂等の絶縁被膜７５で被覆される。絶縁被膜７５としては、溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させると良い。なお絶縁被膜７５としてフォトソルダーレジストを用い、露光現像して選択的に残す方法もできる。
【０１９５】
次に、多層導電パターン７１のボンディングパッドと供する部分を除いてホトレジスト層でマスクして、レーザーエッチングにより絶縁被膜７５を選択的に取り除き、多層導電パターン７１を選択的に露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【０１９６】
この導電被膜５４は残された絶縁被膜７５をマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ボンディングパッドとして活用される。
【０１９７】
例えば銀被膜は、金線と接着するし、ロウ材とも接着する。また銀の導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままボンディングパッドとして活用できるメリットを有する。
【０１９８】
図３５を参照して、具体化された本発明のリードフレームを説明する。まず、実線で示すパターンは多層導電パターン７１であり、点線で示すパターンは導電パターン５１である。多層導電パターン７１は半導体ベアチップ５２を取り巻くようにボンディングパッドとして働く導電被膜５４が周辺に設けられ、一部では２段に配置されて多パッドを有する半導体ベアチップ５２に対応している。ボンディングパッドは半導体ベアチップ５２の対応する電極パッド７５とボンディングワイヤー５５で接続され、ボンディングパッドからファインパターンの多層導電パターン７１が半導体ベアチップ５２の下に多数延在されて、黒丸で示す貫通孔７３で導電パターン５１と接続されている。
【０１９９】
斯かる構造であれば、２００以上のパッドを有する半導体回路素子でも、多層導電パターン７１のファインパターンを利用して所望の導電パターン５１まで多層配線構造で延在でき、導電パターン５１に設けられた裏面電極５６から外部回路への接続が行える。なお、図３５では熱硬化性樹脂層５０Ａおよび封止用絶縁性樹脂５０Ｂ等は説明のために省略している。
【０２００】
上述した板状体またはリードフレームは、導電パターンと多層導電パターンで多層配線を実現できるので、極めてパッド数の多い半導体チップでも実装可能となり、高価なリードフレームを用いない実装構造を実現できる。
半導体装置の製造方法を説明する第７の実施の形態
上述した板状体またはリードフレームを用いた半導体装置の製造方法を図３２から図３４を参照して説明する。
【０２０１】
本発明の製造方法は、多層導電パターン７１を覆う絶縁被膜７５上に半導体素子５２を固着する工程と、前記半導体素子５２の電極と所望の前記多層導電パターン７１とを電気的に接続する接続手段を形成する工程と、各半導体素子搭載領域６５の前記半導体素子５２を一括して被覆し、封止用絶縁性樹脂５０Ｂで共通モールドする工程と、前記分離溝６１を設けていない厚み部分の前記導電箔６０を除去する工程と、複数個の前記ブロック６２を前記封止用絶縁性樹脂５０Ｂを当接させて粘着シートに貼り付ける工程と、前記粘着シートに貼り付けられた状態で前記ブロックの各半導体素子搭載領域６５の前記半導体素子５２の特性の測定を行う工程と、前記粘着シートに貼り付けられた状態で前記ブロックの前記絶縁性樹脂を各半導体素子搭載領域６５毎にダイシングにより分離する工程とから構成されている。
【０２０２】
第１の工程は、図３２に示す如く、各半導体素子搭載領域６５の絶縁被膜７５上に半導体素子５２を導電性あるいは絶縁性接着剤５８で固着し、各半導体素子搭載領域６５の半導体素子５２の電極と所望の多層導電パターン７１とを電気的に接続する接続手段を形成することにある。
【０２０３】
半導体素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。更に回路素子５２は複数個のＩＣチップを積み重ねたり、平面的に配置しても良い。
【０２０４】
ここでは、ベアのＩＣチップ５２が絶縁被膜７５上にエポキシ樹脂等の絶縁接着剤５８で固着され、ＩＣチップ５２の各電極と各半導体素子搭載領域６５の周囲に配列された多層導電パターン７１上の導電被膜５４とが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等により固着されたボンディングワイヤー５５を介して接続される。
【０２０５】
本工程では、各ブロック６２に多数の多層導電パターン７１が集積されているので、半導体素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【０２０６】
第２の工程は、図３３に示す如く、各半導体素子搭載領域６５の半導体素子５２を一括して被覆し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結合するように封止用絶縁性樹脂５０Ｂで共通モールドすることにある。
【０２０７】
本工程では、図３３Ａに示す如く、既に前の工程で分離溝６１および複数の導電パターン５１は熱硬化性樹脂層５０Ａで被覆されているので、封止用絶縁性樹脂５０Ｂは半導体素子５２を被覆し、分離溝６１および導電パターン５１表面に残された熱硬化性樹脂層５０Ａと結合される。なお、絶縁被膜７５が熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂの間に介在する形になるが、絶縁被膜７５は極めて薄く熱硬化性樹脂であるエポキシ樹脂等を用いているので、お互いに馴染みが良く強力な接着強度を得られる。更に強い接着強度を実現するには封止用絶縁性樹脂５０Ｂでモールドする前に、絶縁被膜７５の表面をＵＶ照射もしくはプラズマ照射して絶縁被膜７５表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとで一体となりより強力に導電パターン５１が支持されている。
【０２０８】
本工程で、熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂとの直接の結合を望むときは、前工程での絶縁被膜７５のエッチング時に同時に多層導電パターン７１の存在しない部分の絶縁被膜７５を除去すると良い。
【０２０９】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【０２１０】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図３３Ｂに示すように各ブロック６２は１つの共通のモールド金型に半導体素子搭載領域６５を納め、各ブロック毎に１つの封止用絶縁性樹脂５０Ｂで共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【０２１１】
導電箔６０表面に被覆された封止用絶縁性樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０２１２】
本工程の特徴は、封止用絶縁性樹脂５０Ｂを被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電路を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【０２１３】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、封止用絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０２１４】
第３の工程は、同様に図３３Ａに示す如く、分離溝６１を設けていない厚み部分の導電箔６０を除去することにある。
【０２１５】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【０２１６】
実験では研磨装置または研削装置により全面を１００μｍ程度削り、分離溝６１から熱硬化性樹脂層５０Ａを露出させている。この露出される面を図３３Ａでは点線で示している。その結果、約３０μｍの厚さの導電パターン５１となって分離される。また、熱硬化性樹脂層５０Ａが露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、熱硬化性樹脂層５０Ａを露出させても良い。更に、導電箔６０を点線まで全面ウェトエッチングして熱硬化性樹脂層５０Ａを露出させても良い。
【０２１７】
この結果、熱硬化性樹脂層５０Ａに導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導電パターン５１の表面は、実質的に一致する構造となっている。従って、本発明の半導体装置５３は従来の裏面電極のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【０２１８】
更に、導電パターン５１の裏面処理を行い、図３４に示す最終構造を得る。すなわち、電極を形成する導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を被着して裏面電極５６を形成し、半導体装置として完成する。
【０２１９】
以降の測定およびダイシング工程は前述した第３の実施の形態で説明した図１２から図１４と同じであるので、ここでは説明を省略する。
以上、本発明では、ハーフエッチングされた導電箔を、従来のトランスファーモールドの製造装置で採用するリードフレームのサイズに設計してある。つまり従来のリードフレームと縦×横のサイズを一致させることで、従来のトランスファーモールド装置を採用することができる。またトランスファーモールド装置のキャビーティのサイズを一致させ、その中に半導体装置をマトリックス状に配置させている。半導体装置のサイズにもよるが、小さければn個×m個が一つのキャビティで製造でき、大きければこの個数よりも取り数が少なくなる。しかし半導体装置のサイズ形状はどうであれ、従来の金型で、且つ一種類の金型で種類の異なる半導体装置が製造できる。
【０２２０】
これは、従来の製造装置を活用できる点でメリットがある。しかし別途新しい製造装置を作る場合、導電箔のサイズを従来のものと一致させることもない。
【０２２１】
また、個別分離の際にダイシング装置を採用している。半導体装置と半導体装置の間は、少なくともダイシングブレードの幅程度にすれば良く、従来のリードフレームを使った個別封止よりもその取り数は大幅に増加する。よって製造設備を従来から製造されてきた装置を活用でき、設備投資にかかる費用を少なくできる点、半導体装置の取り数が増大する点等とから非常に量産性に富み、プライスダウンにも寄与する優れた製造方法である。
【０２２２】
【発明の効果】
以上の説明から明らかなように、本発明の板状体またはリードフレームは、導電箔をハーフエッチングして形成した導電パターンをリードやアイランドとして用いることを特徴とする。この結果、導電パターンはエッチングで形成されるので、リードをファインパターン化でき、より微細な板状体またはリードフレームが可能となる。
【０２２３】
また、リードは導電パターンとして導電箔と一体で構成されるため、変形や反り等が抑制でき、リードのタイバー、吊りリードを不要とすることができる。
【０２２４】
更には、封止用絶縁性樹脂で封止した後、導電箔の裏面を研磨やエッチングすることでリードやアイランドの分離が可能となり、位置ずれも無く所定の位置にリードやアイランドを配置することができる。
【０２２５】
また封止用絶縁性樹脂内に、リード全域が配置されるので、個別分離した後もリードの変形も無くすることができる。
【０２２６】
また板状体あるいはリードフレームは主にＣｕを主材料で構成するので、極めて安価で、薄く、小型の半導体装置を可能にできる。
【０２２７】
また、分離溝が極めて浅くても低粘度の熱硬化性樹脂層を分離溝６１を埋め込んで両者の接着強度を上げているので、導電パターンを微細化でき同時に導電パターンと封止用絶縁性樹脂との接着強度が強くなり、薄型でありながら良好な封止構造を実現できる。
【０２２８】
また、導電箔の各ブロックに極めて近接して多数の半導体素子搭載領域を形成できるので、極めて小さい面積で多数の半導体素子を組み立てられるリードフレームを実現できる。更に多層導電パターンを用いると多層配線が可能となり、極めて多ピンの半導体素子の組立に使用できるリードフレームを実現できる。
【０２２９】
また板状体またはリードフレームで製造される半導体装置は、半導体素子、リードやアイランド等の導電パターンおよび絶縁性樹脂の必要最小限で構成され、資源に無駄のない半導体装置となる。よってコストを大幅に低減できる半導体装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された半導体装置を実現できる。
【０２３０】
また導電パターンの裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、従来構造のフレキシブルシートの如くスルーホール等の加工を不要にできる利点を有する。
【０２３１】
しかも半導体素子が直接あるいは極めて近接してアイランドや熱硬化性樹脂層上に固着されているので、半導体素子から発生する熱をアイランド等の導電パターンを介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【図面の簡単な説明】
【図１】本発明の板状体の第１の実施の形態を説明する図である。
【図２】本発明のリードフレームの第２の実施の形態を説明する図である。
【図３】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図４】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図５】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図６】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図７】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図８】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図９】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１０】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１１】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１２】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１３】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１４】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１５】本発明の板状体またはリードフレームの第４の実施の形態を説明する図である。
【図１６】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１７】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１８】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１９】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図２０】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図２１】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図２２】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２３】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２４】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２５】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図２６】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図２７】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図２８】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図２９】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図３０】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図３１】本発明の板状体またはリードフレームの製造方法の第６の実施の形態を説明する図である。
【図３２】本発明のリードフレームを採用した半導体装置の製造方法の第７の実施の形態を説明する図である。
【図３３】本発明のリードフレームを採用した半導体装置の製造方法の第７の実施の形態を説明する図である。
【図３４】本発明のリードフレームを採用した半導体装置の製造方法の第７の実施の形態を説明する図である。
【図３５】本発明の具体化されたリードフレームの第６の実施の形態を説明する図である。
【図３６】従来のプリント基板への実装構造を説明する図である。
【図３７】従来のリードフレームを説明する図である。
【図３８】支持基板としてフレキシブルシートを採用した半導体装置を説明する図である。
【符号の説明】
４１ 第１の主面
４２ 第２の主面
５０Ａ 熱硬化性樹脂層
５０Ｂ 封止用絶縁性樹脂
５１ 導電パターン
５４ 導電被膜
Claims (2)
- 平坦な第１の主面と第２の主面を有する短冊状の導電箔と、
前記導電箔に複数の半導体素子搭載領域がマトリックス状に設けられ、予定のモールド金型で共通にモールドされるブロック領域と、
前記第１の主面の前記半導体素子搭載領域のそれぞれに設けられ、前記導電箔の厚みよりも浅くエッチングされてなる分離溝が形成されることで設けられ、前記半導体素子を載置予定の領域および前記半導体素子を載置予定の領域の周辺にリードが並べられて成る導電パターンと、
前記分離溝および前記導電パターンを覆い、前記半導体素子搭載領域に搭載予定の半導体素子と電気的に接続される前記リードのボンディングパッドの部分が取り除かれて成る熱硬化性樹脂層と、
前記ボンディングパッドの部分に設けられた導電被膜とを有し、
前記載置予定の半導体素子の下方に相当する部分には、配線が設けられる事を特徴とした板状体。 - 前記導電箔には、前記ブロック領域が離間して複数並べられる請求項１に記載の板状体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001232945A JP4679000B2 (ja) | 2001-07-31 | 2001-07-31 | 板状体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001232945A JP4679000B2 (ja) | 2001-07-31 | 2001-07-31 | 板状体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046054A JP2003046054A (ja) | 2003-02-14 |
| JP4679000B2 true JP4679000B2 (ja) | 2011-04-27 |
Family
ID=19064784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001232945A Expired - Fee Related JP4679000B2 (ja) | 2001-07-31 | 2001-07-31 | 板状体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4679000B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4007798B2 (ja) * | 2001-11-15 | 2007-11-14 | 三洋電機株式会社 | 板状体の製造方法およびそれを用いた回路装置の製造方法 |
| JP4446772B2 (ja) * | 2004-03-24 | 2010-04-07 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| CN101807533B (zh) | 2005-06-30 | 2016-03-09 | 费查尔德半导体有限公司 | 半导体管芯封装及其制作方法 |
| MY144694A (en) * | 2006-06-22 | 2011-10-31 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device |
| KR101041001B1 (ko) * | 2008-08-29 | 2011-06-16 | 엘지이노텍 주식회사 | 다열형 리드프레임 반도체 패키지 및 그 제조방법 |
| KR101040136B1 (ko) * | 2008-09-23 | 2011-06-09 | 엘지이노텍 주식회사 | 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 |
| US8673689B2 (en) * | 2011-01-28 | 2014-03-18 | Marvell World Trade Ltd. | Single layer BGA substrate process |
| JP6923299B2 (ja) * | 2016-09-26 | 2021-08-18 | 株式会社アムコー・テクノロジー・ジャパン | 半導体装置及び半導体装置の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116014A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH08250641A (ja) * | 1995-03-09 | 1996-09-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH09321173A (ja) * | 1996-05-27 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 |
| JPH1174296A (ja) * | 1997-06-03 | 1999-03-16 | St Microelectron Sa | 半導体パッケージを製作する方法 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JP2000332145A (ja) * | 1999-05-18 | 2000-11-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 |
| JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-07-31 JP JP2001232945A patent/JP4679000B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116014A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH08250641A (ja) * | 1995-03-09 | 1996-09-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH09321173A (ja) * | 1996-05-27 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 |
| JPH1174296A (ja) * | 1997-06-03 | 1999-03-16 | St Microelectron Sa | 半導体パッケージを製作する方法 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JP2000332145A (ja) * | 1999-05-18 | 2000-11-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 |
| JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003046054A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3609737B2 (ja) | 回路装置の製造方法 | |
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| JP4618941B2 (ja) | 半導体装置 | |
| JP3963655B2 (ja) | 回路装置の製造方法 | |
| JP4761662B2 (ja) | 回路装置の製造方法 | |
| JP4007798B2 (ja) | 板状体の製造方法およびそれを用いた回路装置の製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| JP4679000B2 (ja) | 板状体 | |
| JP4086607B2 (ja) | 回路装置の製造方法 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP4698080B2 (ja) | 回路装置の製造方法 | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP2003037345A (ja) | 回路装置およびその製造方法 | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP3600134B2 (ja) | 回路装置の製造方法 | |
| JP3643764B2 (ja) | 回路装置の製造方法 | |
| JP4334187B2 (ja) | 回路装置の製造方法 | |
| JP4393038B2 (ja) | 回路装置の製造方法 | |
| JP4751585B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |