KR101040136B1 - 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 - Google Patents

반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR101040136B1
KR101040136B1 KR1020080093147A KR20080093147A KR101040136B1 KR 101040136 B1 KR101040136 B1 KR 101040136B1 KR 1020080093147 A KR1020080093147 A KR 1020080093147A KR 20080093147 A KR20080093147 A KR 20080093147A KR 101040136 B1 KR101040136 B1 KR 101040136B1
Authority
KR
South Korea
Prior art keywords
pattern
photosensitive
frame
region
pad pattern
Prior art date
Application number
KR1020080093147A
Other languages
English (en)
Other versions
KR20100034157A (ko
Inventor
류성욱
이성원
김지윤
이혁수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080093147A priority Critical patent/KR101040136B1/ko
Publication of KR20100034157A publication Critical patent/KR20100034157A/ko
Application granted granted Critical
Publication of KR101040136B1 publication Critical patent/KR101040136B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 다열 리드리스 프레임의 제조방법과 이를 이용한 반도체 패키지에 관한 것으로, 구체적으로는 리드프레임 원소재에 감광성물질을 이용하여 패턴을 형성하는 1단계와 상기 패턴상에 도금층을 형성하는 2단계로 이루어지는 다열 리드리스 프레임의 제조방법을 제공하며, 상기 1단계에서 사용되는 감광성 물질을 특히 감광성 에폭시 또는 포토솔더레지스트(Photo solder resist;PSR) 또는 저유전재료를 사용하여 제조공정을 획기적으로 단축시키며, 제조비용 및 택타임을 현저하게 줄일 수 있도록 한다.
다열 리드리스 프레임, 감광성 에폭시, 포토솔더레지스트(Photo solder resist;PSR), 저유전재료

Description

반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법{Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof}
본 발명은 다열 리드리스 프레임의 제조방법과 이를 이용한 반도체 패키지에 관한 것으로, 패턴의 형성과정에 사용되는 감광성 물질을 감광성 에폭시 또는 포토솔더레지스트(Photo solder resist;PSR) 또는 저유전재료를 사용하여 제조공정을 획기적으로 단축시키며, 제조비용 및 택타임을 현저하게 줄일 수 있는 제조방법과 이를 통해 제조되는 다열 리드리스 프레임 및 반도체 패키지에 관한 것이다.
반도체 패키지용 소재의 변천은 각 세대별 반도체 칩의 고집적화에 따른 반도체 패키지의 기능별 요구조건과 일치하는 경향을 보이고 있다. 최근 전자 시스템의 고성능화, 대용량화, 소형화가 급속히 이루어짐에 따라 반도체 패키징 기술 또는 PCB 면적을 효율적으로 활용하기 위해 경박, 단소화된 패키지가 끊임없이 개발되고 있다.
구체적으로는 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 리드 프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
특히 리드 프레임이란 완성된 반도체 칩을 PCB나 소켓 등에 접속하기 위해 사용되는 하나의 구조물로서, 접속, 방열, 외부로부터의 보호등의 역할을 수행하는 것이다. 따라서 리드 프레임용 소재로서 요구하는 품질은 매우 까다로우며, 원소재 자체의 품질뿐만 아니라 리드 프레임 품질과 반도체 칩 조립품질까지 충분히 만족할 것을 요구하고 있다. 즉 기본적으로 전기전도도, 강도, 열전도도도 및 열팽창 계수 등의 물리적 특성이 기본적으로 요구되고 있다. 아울러 리드 프레임의 소재가 박막화 되어 감에 따라 조립공정 시 열하중 등에 의한 변형이나 변색이 되지 않을 것이 강하게 요구되고 있으며, 다이접착성이나 선접착력, 땝납의 결합력이 뛰어나야 한다. 이러한 특성들은 반도체 IC의 집적도가 증가할수록 더욱 엄격히 요구되고 있는 실정이다.
이러한 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여, 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 리드 프레임의 반도체 패키지가 주목받고 있다.
이러한 다열 리드 프레임의 반도체 패키지를 제조하는 공정은 일반적으로 종래의 다열 I/O(Input / Output) Pad 구현을 위해 금속성 캐리어 재료를 도입하여 감광성 포토레지스트(액상, 고상)를 이용하여 도금되는 패턴을 형성하여 와이어 본딩 또는 솔더링을 위한 표면 처리 도금 (Au / Ni / Cu / Ni / Au) 후 알칼리 박리액을 사용하여 포토레지스트를 제거한다. 이후 조립공정에서 와이어 본딩을 통해 반도체 칩을 실장한 후 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 사용하여 몰딩을 진행하고, 최종적으로 하부 기판과 접합되는 부위의 금속성 캐리어 재료를 에칭으로 완전히 제거하여 완성된다.
이러한 제조공정은 종래의 미국특허등록 제7,270,867호, 미국특허등록 제6,261,864호나 일본공개특허 2007-157846등에서 소개된 바 있다. 종래의 다열 리드리스 프레임의 제조공정을 미국특허등록 제6,261,864호를 참조하여 좀 더 구체적으로 살펴보면 도 1에 흐름도와 같이 진행이 이루어진다.
기존의 다열 리드프레임 제조 방법의 경우는 다열 I/O Pad 구현을 위해 금속성 캐리어 재료를 도입하여 감광성 포토레지스트 (액상,고상)를 이용하여 도금되는 패턴을 형성하여 와이어 본딩 또는 솔더링을 위한 표면 처리 도금 (Au/Ni/Cu/Ni/Au)후 알칼리 박리액을 사용하여 포토레지스트를 제거한다. 그리고 이후 조립공정에서 와이어 본딩을 통해 반도체 칩을 실장한 후 에폭시 몰드 컴파운드를 사용하여 몰딩을 진행하고 최종적으로 하부 기판과 접합되는 부위의 금속성 캐리어 재료를 에칭으로 제거하고 하여 완성된다.
구체적으로 도 1을 참조하여 간략히 이러한 공정을 살펴보면, (a) 다열 리드프레임 스트립을 구성하는 캐리어시트로서 폴리아미드, 폴리에스테르 등의 캐리어 시트(260)를 준비하고, 상기 캐리어 시트(260)의 상부면에 구리 등의 금속층(metal layer)(270)을 형성한다. (b) 이후 포토레지스트(280)를 도포한 후, (c) 마스크를 이용하여 상기 포토레지스트를 이용하여 노광, 현상의 공정을 거쳐 소정의 패턴을 형성한다. (d) 포토레지스트를 이용하여 패턴을 형성한 이후, 상기 포토레지스트(280)를 이용하여 형성된 패턴이 존재하지 않는 영역에 Ni층(240)과 Au(250)을 순차로 코팅한다. (e) 이후에 상술한 포토레지스트를 박리하는 공정을 거친다. (f) 이후에 별도의 공정으로 금속층(270) 부분을 에칭하여 이를 통해 다이 패드(232)와 복수의 접합패드(230) 패턴을 형성한다. (g) 이후에 반도체 칩(210)을 실장하고, 접합패드(230)와 상기 반도체 칩(210)의 연결부(210a)를 연결하는 와이어 본딩(212)을 실시하며, 몰딩을 통해 패키지 몸체(220)를 구성한다.(h) 이후에 캐리어 시트(260)를 제거하는 공정을 거쳐 패키지를 형성하게 된다.
그러나 이러한 종래의 다열 리드리스 프레임 및 패키지의 제조공정은 공정단계가 많아 공정이 길어지고, 이로 인한 초기 투자비용이 증가하여 제조비용의 많아지는 문제가 발생하였다. 나아가 전체적으로 반도체 패키지의 박형화 및 경량화가 어려운 문제도 발생하였다.
본 발명은 상술한 문제를 해결하기 위해 안출된 것으로서, 본 발명의 목적은 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조공정에 있어서, 제조공정을 획기적으로 단축시켜, 제조비용 및 택타임을 현저하게 줄일 수 있는 공정을 제공하는 데 있다.
상술한 과제를 해결하기 위한 본 발명에 따른 다열 리드리스 프레임의 제조공정은, 다열리드리스 프레임의 제조방법에 있어서, 리드프레임 원소재상에 감광성물질을 이용하여 상기 다열리드리스 프레임의 구성요소가 될 패턴을 형성하는 1단계; 및 상기 패턴에 의해 노출된 상기 리드프레임 원소재 상에 도금층을 형성하는 2단계를 포함하여 이루어진다.
또한, 상술한 1단계의 패턴의 형성은 감광성 에폭시 또는 포토솔더레지스트(Photo solder resist;PSR)를 이용하여, 노광 및 현상을 통해 이루어질 수 있도록 한다.
또한, 상술한 1단계의 패턴의 형성은 감광성 에폭시 또는 포토솔더레지스트(Photo solder resist;PSR)를 이용하여, 스크린 프링팅을 통해 이루어질 수도 있다.
상술한 본 발명에 따른 다열 리드리스 프레임의 제조공정에서의 상기 2단계는 상기 도금층은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 형성하는 것이 바람직하다.
상술한 제조공정에 따른 다열 리드리스 프레임이 공정 즉, 리드프레임 원소재에 감광성물질을 이용하여 패턴을 형성하는 1단계와 상기 패턴에 의해 노출된 상기 리드프레임 원소재 상에 도금층을 형성하는 2단계에 더하여, 상기 도금층 상에 반도체 칩을 실장, 와이어 본딩, 에폭시몰딩을 수행하는 3단계를 포함하는 다열 리드리스 프레임을 이용한 반도체 패키지를 제조할 수 있도록 한다. 그리고 상기 3단계 이후에, 상기 다열리드리스 프레임의 하면을 벡에칭하는 단계를 더 포함할 수 있다.
상술한 다열 리드리스 프레임의 제조공정에 의해 제조된 다열 리드리스 프레임은 구체적으로, 반도체 칩이 실장되는 다이패드 패턴(제1영역); 및 와이어본딩되는 다수의 접합패드 패턴(제2영역)을 포함하되, 각각의 패턴 간에 감광성물질을 포함하며, 상기 제 1, 제 2 영역, 감광성 물질의 하면은 서로 평행한 것을 특징으로 한다.
또한, 상술한 다열 리드리스 프레임의 제조공정에 의해 제조된 다열 리드리스 프레임은 상기 감광성 물질은 감광성 에폭시 또는 포토솔더레지스(Photo solder resist;PSR)로 형성될 수 있다.
또한, 상술한 다열 리드르시 프레임을 구성하는 상기 감광성 물질은 유전율이 0.001 내지 4.2으로 형성될 수 있다.
또한, 상술한 감광성 물질은 저유전 물질로서 실리카 에어로젤, 수소실세스퀴옥산(HSSQ; hydro silsesquioxane), 메틸실세스퀴옥산 (MSSQ; Methyksilsesquioxane) 중에서 적어도 하나 이상을 포함하는 물질을 사용할 수 있다.
상술한 다열 리드리스 프레임의 제조공정에 의해 제조된 다열 리드리스 프레임을 이용하여 본 발명에서는 반도체 패키지를 제공할 수 있으며, 이는 구체적으로 반도체 칩이 실장되는 다이패드 패턴(제1영역); 와이어본딩되는 다수의 접합패드 패턴(제2영역); 및 상기 각각의 패턴 간에 형성된 감광성물질을 포함하되, 상기 반도체 칩은 에폭시몰딩되며, 상기 제 1, 제 2 영역, 감광성 물질의 하면은 서로 평행한 구조를 가진다.
본 발명에 따르면, 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조공정에 있어서, 제조공정을 획기적으로 단축시켜, 제조비용 및 택타임을 현저하게 줄일 수 있는 효과가 있다.
이러한 본 발명에 따른 효과를 구체적으로 살펴보면 아래와 같다.
우선, 공정단계에서 박리공정 등을 제거하여 공정의 획기적 단축이 가능하여 생산성 및 제조사의 초기 투자비용이 적어지는 잇점이 있다. 아울러 이러한 공정의 단축으로 인한 전체적인 반도체 패키지의 경량화를 구현할 수 있다.
또한, 본 발명상에서 DFR 대신 리드프레임 원자재의 상부에 감광성 에폭시 도는 PSR재료를 코팅하여 공정을 진행하는바, DFR을 사용하지 않으므로 원재료비가 싼 이점이 있으며, 도금 후 박리 공정을 하지 않으므로 라인 투자비 및 공정의 단순화가 가능하다.
또한, 본 공법을 통하여 다른 저가재료의 사용이 가능하여 제조 시 원가 절감에 이점이 있다.
특히, 리드프레임의 미세패턴의 언더컷의 문제를 방지하기 위해 실시하는 Gap filling 공법을 대체 하여, 매우 간소한 공정으로 우월한 효과를 구현할 수 있다.
아울러, 반도체 패키지 제작 시 디라미레이션(delamination)의 방지에 있어 향상된 신뢰성을 얻을 수 있다.
그리고, 저유전 재료의 사용이 가능하여 차세대 반도체 패키지 기술로 상용화 가능성이 있으며, 크로스토크 노이즈를 최소화할 수 있는 효과도 있다.
또한, 일반적 제조공정인 R to R 공정이 생략되며 한번의 공정으로 회로 형성이 가능하며, 선택적 패턴 에칭공정이 생략될 수 있는 장점이 있으며, 아울러 패키지 제작에 따른 와이어 본딩 후 기계적 강도가 강하기 때문에 신뢰성이 향상되는 장점도 있게 된다.
이하에서는 도면을 참조하여 본 발명에 따른 다열리드리스 프레임의 제조와 이를 이용한 반도체 패키지의 제조공정을 구체적으로 설명한다.
도 2 및 도 3을 참조하면, 각각은 본 발명에 따른 제조공정도이다.
본 발명에 따른 다열 리드리스 프레임의 제조공정은 크게는 리드프레임 원소재에 감광성물질을 이용하여 패턴을 형성하는 1단계와 상기 패턴상에 도금층을 형성하는 2단계로 구성됨을 그 요지로 한다. 본 발명에서는 패턴의 형성에 있어 단면패턴을 형성하는 과정을 중심으로 설명하나, 양면패턴이 형성되는 경우에도 적용이 가능함은 자명하다고 할 것이다.
구체적으로 살펴보면, (S1~S2)본 발명에서는 리드프레임 소재의 원소재(10)를 준비하고, 그 상부에는 감광성 물질(20)이 형성됨이 바람직하다. 상기 원소재(10)는 동판(Cu) 소재를 이용할 수 있으며, 상기 감광성물질(20)층은 위 원소재(10)의 상면에 감광성 에폭시 및 포토솔더레지스트(Photo solder resist;PSR)를 도포한 후 노광/현상공정을 통해 패턴(21)을 형성하거나, 스크린 프린팅의 방식으로 도포 및 패턴형성이 가능하다.
또한, 위 과정에서 사용되는 감광성 에폭시나 포토솔더레지스트(Photo solder resist;PSR)는 그 유전율이 0.001 내지 4.2로 형성함이 바람직하다. 이는 감광성 에폭시나 포토솔더레지스트 자체가 이후 완성되는 다열 리드리스 프레임의 패턴사이에 잔존하여 패키지 내부의 신호지연에 따른 delay 및 크로스 토크를 예방할 수 있게 하기 위함이다.
특히, 위 공정에서 사용되는 감광성 에폭시나 포토솔더레지스트 이외에도 본 발명에 따른 바람직한 일예로는 감광성 물질로서 저유전물질(low-k material)을 사용할 수 있도록 한다. 여기서 본 발명에서 사용할 수 있는 저유전 물질은 유기 저유전체, 무기 저유전체, 유무기 하이브리드 저유전체 모두 가능하다. 이들은 박막의 도포 방법에 따라 회전코팅(Spin-on) 형과 화학증착(Chemical Vapor Deposition, CVD) 형으로 구분될 수 있으며, 회전코팅(Spin-on) 형 무기 고분자 저유전 물질(Spin-On Glass, SOG)은 수소실세스퀴옥산(HSSQ; hydro silsesquioxane), 메틸실세스퀴옥산 (MSSQ; Methyksilsesquioxane) 등이 있고, 회전코팅(Spin-on) 형 유기 고분자 저유전 물질에는 폴리이미드 (Polyimide),디비닐 실록산 (Divinyl Siloxane), 비스-벤조사이클로부탄 (bis-Benzocyclobutane), 옥타플루오로시클로부탄(PFCB; Perfluorocyclobutane), 폴리알릴에테르 (PAE; Polyarylene Ether), SiLK (다우 케미칼 캄파니 (미국 미시간주 미드랜드시)사의 상표) 등이 있다.
다음으로 S3에서 도시된 것처럼, 단층 또는 다층으로 형성되는 선택적 도금공정이 이루어진다. 이 공정에서는 상술한 감광성물질로 형성되는 패턴의 사이에 도금층(30)이 형성되며, 이는 이후에 반도체 칩이 실장되는 다이패드영역(제1영역)과 와이어본딩이 이루어지는 접합패드영역(제2영역)으로 형성된다.
이상과 같은 순차적인 S1~S3과정을 통해 형성되는 다열 리드리스 프레임의 제조공정은 종래의 공정처럼 초기 공정단계에 감광성 물질을 박리하는 과정이 생략되는바, 공정의 단순화가 이루어지는 장점이 있게 된다. 이는 공정단축으로 인한 생산성 및 제조업체의 초기 투자비용이 줄어드는 효과로 이어지게 된다.특히 저유전재료의 사용으로 인해 크로스 토크 노이즈를 최소화할 수 있으며, DFR을 사용하지 않아 원재료비가 싼 이점이 있게 된다.
또한, 도금층의 패턴 사이에 남아 있는 감광성물질로 인해 리드간의 크로스 토크를 방지할 수 있으며, 상술한 것처럼 감광성 물질을 저유전 물질로 형성하는 경우에는 이러한 노이즈는 더욱 줄어드는 효과를 구현할 수 있게 된다.
또한, 다열 리드리스 프레임에 남아 있는 감광성 물질로 인해 반도체 몰딩시 접착력이 향상되어 디라미네이션(delamination; 접착력이 저하되어 반도체 칩 패키지가 떨어져 반도체 칩의 신뢰성이 낮아지는 현상)을 방지할 수 있게 된다.
특히, 저유전물질(low-k material)dmf 사용함으로써, 소자의 동작속도가 향상되며, 미세회로 선폭을 구현할 수 있도록 하여 소자의 소형화를 구현시키는 장점도 있게 된다.
이하에서는 S4~S6의 공정도를 참조하여 상술한 다열 리드 리스 프레임을 이용하여 반도체 패키지를 제조하는 공정을 설명하기로 한다.상술한 S1~S3단계의 공정으로 제조되는 다열 리드리스 프레임에 형성된 다이패드영역(제1영역)에 반도체 칩을 실장(40)하고, 다수의 접합패드영역(제2영역)과 와이어본딩(50)을 수행한다. 이후에 에폭시로 몰딩 처리하며, 이후에는 하부의 원소재(10)를 알카리 에칭으로 완전제거하거나 일부제거하여 반도체 패키지를 완성한다.
상술한 패키지 제조공정은 다열리드 프레임에 사용되는 감광성 물질로서의 에폭시와 같은 재료를 사용하게 되는바, 디라미네이션의 방지에 효과적이며, 기계적강도가 강한 장점이 있다. 그리고 저유전 재료를 사용할 수도 있는바, 차세대 반도체 패키지 기술로 사용될 가능성이 매우 높다.
또한, 종래에 미세패턴의 형성시에 패턴의 미세화로 인해 발생하는 언더컷(under cut) 현상이나 회로 및 패드의 손실현상을 방지하기 위해 사용되는 갭필링(gap filling) 공정이 수행되기도 하나, 본 발명에 따르면 이러한 갭필링 공정을 사용하지 않고도 공정 후 남아 있는 감광성물질로 인해 안정적인 회로패턴을 구축할 수 있게 된다. 아울러 일반적인 패키지 제조공정에서 사용되는 Roll to Roll 공정이 생략되며, 한번의 공정으로 회로형성이 가능하게 된다.
도 1은 종래기술에 따른 리드프레임 및 반도체 패키지의 제조공정도이다.
도 2 및 도 3은 본 발명에 따른 다열 리드리스 프레임 및 반도체 패키지의 제조공정도이다.

Claims (10)

  1. 리드프레임 원소재의 평평(flat)한 표면 상에 감광성물질을 이용하여 다열리드리스 프레임의 구성요소가 될 감광성 패턴을 형성하는 1단계; 및
    상기 감광성 패턴이 형성된 이외의 영역의 노출된 상기 리드프레임 원소재 평평(flat)한 표면 상에 다이패드 패턴 및 접합패드 패턴이 되는 도금층을 형성하는 2단계;를 포함하여,
    상기 다이패드 패턴 및 접합패드 패턴의 사이에 절연성을 가지는 상기 감광성 패턴이 삽입된 구조의 다이패드 패턴 및 접합패드 패턴을 형성하는 다열 리드리스 프레임의 제조방법.
  2. 청구항 1에 있어서,
    상기 1단계의 감광성 패턴의 형성은 감광성 에폭시 또는 포토솔더레지스트(Photo solder resist;PSR)를 이용하여, 노광 및 현상을 통해 이루어지는 것을 특징으로 하는 다열 리드리스 프레임의 제조방법.
  3. 청구항 1에 있어서,
    상기 1단계의 감광성 패턴의 형성은 감광성 에폭시 또는 포토솔더레지스트(Photo solder resist;PSR)를 이용하여, 스크린 프링팅을 통해 이루어지는 것을 특징으로 하는 다열 리드리스 프레임의 제조방법.
  4. 청구항 1에 있어서,
    상기 2단계는 상기 도금층은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 형성하는 것을 특징으로 하는 다열 리드리스 프레임의 제조방법.
  5. 리드프레임 원소재의 평평(flat)한 표면 상에 감광성물질을 이용하여 감광성 패턴을 형성하는 1단계;
    상기 감광성 패턴이 형성된 이외의 영역에 노출된 상기 리드프레임 원소재의 평평(flat)한 표면 상에 다이패드 패턴 및 접합패드 패턴이 되는 도금층을 형성하는 2단계;
    상기 도금층 상에 반도체 칩을 실장, 와이어 본딩, 에폭시몰딩을 수행하는 3단계;
    다열리드리스 프레임의 하면을 벡에칭하여 상기 리드프레임 원소재를 제거하는 4단계;를 포함하여,
    상기 다이패드 패턴 및 접합패드 패턴의 사이에 절연성을 가지는 상기 감광성 패턴이 삽입된 구조의 다이패드 패턴 및 접합패드 패턴을 형성하는 다열 리드리스 프레임을 이용한 반도체 패키지의 제조방법.
  6. 평평(flat)한 표면을 가지는 리드프레임 원소재;
    상기 리드프레임 원소재의 평평(flat)한 표면 상에 직접 형성되는 반도체 칩이 실장되는 제1영역인 다이패드 패턴 및 와이어본딩되는 제2영역인 다수의 접합패드 패턴;
    상기 다이패드 패턴 및 다수의 접합패드 패턴 사이에 절연성을 가지는 감광성패턴이 삽입되어 충진되며,
    상기 제1영역, 제2영역, 감광성 물질의 하면은 서로 평행하고 동일 수평선상에 형성되는 것을 특징으로 하는 다열 리드리스 프레임.
  7. 청구항 6에 있어서,
    상기 감광성 물질은 감광성 에폭시 또는 포토솔더레지스(Photo solder resist;PSR)인 것을 특징으로 하는 다열리드리스 프레임.
  8. 청구항 7에 있어서,
    상기 감광성 물질은 유전율이 0.001 내지 4.2인 것을 특징으로 하는 다열 리드리스 프레임.
  9. 청구항 6에 있어서,
    상기 감광성 물질은 저유전 물질로서 실리카 에어로젤, 수소실세스퀴옥산(HSSQ; hydro silsesquioxane), 메틸실세스퀴옥산 (MSSQ; Methyksilsesquioxane) 중에서 적어도 하나 이상을 포함하는 물질을 사용하는 것을 특징으로 하는 다열 리드리스 프레임.
  10. 반도체 칩이 실장되는 제1영역인 다이패드 패턴 및 와이어본딩되는 제2영역인 다수의 접합패드 패턴;
    상기 다이패드 패턴 및 다수의 접합패드 패턴 사이에 절연성을 가지는 감광성패턴;이 삽입되어 충진되며,
    상기 반도체 칩 및 와이어를 몰딩시키는 에폭시몰딩부;를 포함하되,
    상기 제1영역, 제2영역, 감광성 물질의 하면은 서로 평행하고 동일 수평선 상에 형성되는 것을 특징으로 하는 반도체 칩 패키지.
KR1020080093147A 2008-09-23 2008-09-23 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 KR101040136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080093147A KR101040136B1 (ko) 2008-09-23 2008-09-23 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080093147A KR101040136B1 (ko) 2008-09-23 2008-09-23 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20100034157A KR20100034157A (ko) 2010-04-01
KR101040136B1 true KR101040136B1 (ko) 2011-06-09

Family

ID=42212353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080093147A KR101040136B1 (ko) 2008-09-23 2008-09-23 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR101040136B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374143B1 (ko) * 2012-11-19 2014-03-17 앰코 테크놀로지 코리아 주식회사 원레이어 리드프레임 기판 및 이의 제조 방법
KR101440339B1 (ko) * 2012-11-27 2014-09-15 앰코 테크놀로지 코리아 주식회사 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법
CN103346140A (zh) * 2013-06-10 2013-10-09 孙青秀 一种基于框架采用镀银技术的封装件及其制作工艺
CN109817530B (zh) * 2014-10-31 2020-10-30 矽力杰半导体技术(杭州)有限公司 封装组件制造方法
CN105161428A (zh) * 2015-06-18 2015-12-16 杰群电子科技（东莞）有限公司 印刷结合材焊接芯片的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758269A (ja) * 1993-08-20 1995-03-03 Ibiden Co Ltd 放熱体及び半導体パッケージ
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2004221399A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758269A (ja) * 1993-08-20 1995-03-03 Ibiden Co Ltd 放熱体及び半導体パッケージ
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2004221399A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20100034157A (ko) 2010-04-01

Similar Documents

Publication Publication Date Title
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US5433822A (en) Method of manufacturing semiconductor device with copper core bumps
KR101040136B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
JP2002043467A (ja) 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN100539050C (zh) 封装基底的形成方法与芯片的封装方法
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR101015762B1 (ko) 반도체 패키지의 제조 방법
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
JP2011159944A (ja) 単層ボードオンチップパッケージ基板及びその製造方法
KR100963578B1 (ko) 다열 리드 프레임 및 그 제조방법
US20010000156A1 (en) Package board structure and manufacturing method thereof
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
KR101197777B1 (ko) 리드 프레임 및 그 제조 방법
KR20090131776A (ko) 다열형 리드리스 리드프레임 및 그의 반도체 패키지 및그의 제조방법
KR101148100B1 (ko) 다열형 리드프레임 및 반도체 패키지의 제조방법
JP4390908B2 (ja) 配線部材の製造方法
JP3877358B2 (ja) Ｉｃ搭載用多層プリント配線板
JP2002176124A (ja) 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP2004055606A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 9