CN105161428A - 印刷结合材焊接芯片的方法 - Google Patents

印刷结合材焊接芯片的方法 Download PDF

Info

Publication number
CN105161428A
CN105161428A CN201510341357.0A CN201510341357A CN105161428A CN 105161428 A CN105161428 A CN 105161428A CN 201510341357 A CN201510341357 A CN 201510341357A CN 105161428 A CN105161428 A CN 105161428A
Authority
CN
China
Prior art keywords
conjunction
chip
lead frame
steel mesh
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510341357.0A
Other languages
English (en)
Inventor
曹周
敖利波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201510341357.0A priority Critical patent/CN105161428A/zh
Publication of CN105161428A publication Critical patent/CN105161428A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开一种印刷结合材焊接芯片的方法，通过表面设置有结合材印刷漏孔的印刷钢网对引线框架进行结合材印刷，保证结合材在所述引线框架表面规则、均匀的分布，在所述引线框架上印刷所述结合材后将芯片稳定在引线框架上，采用回流焊的方式焊接所述引线框架与所述芯片；使用印刷钢网印刷结合材的方式替代传统的点胶方式，印刷出的结合材具有平整的表面、规则的形状，回流焊时结合材流动的、规则，能够避免结合材分布不均匀导致回流焊时芯片出现较大倾斜、结合材溢出、结合材中出现气孔、使得芯片发生旋转等质量问题；同时印刷方式效率更高、降低生产成本。

Description

印刷结合材焊接芯片的方法
技术领域
本发明涉及半导体产品加工技术领域，尤其涉及一种印刷结合材焊接芯片的方法。
背景技术
在半导体技术中，芯片与引线框架的焊接质量是半导体产品质量的重要决定因素，在现有技术中芯片与引线框架的焊接通过预先设置结合材，在使用回流焊的方式进行，传统的结合材设置形式为通过点胶的形式将结合材以既定的大小设置在引线框架表面，这种设置形式结合材仅为离散分布的几个点状，很难实现均匀分布。而在回流焊过程中，如果结合材不足将会导致焊接不牢靠，影响使用寿命，如果点较量过大，则容易造成结合材分布不均匀，导致回流焊时芯片出现较大倾斜、结合材溢出、结合材中出现气孔，上述情况将会使得芯片发生旋转等质量问题。
发明内容
本发明的目的在于：通过设计一种印刷结合材焊接芯片的方法，通过设置印刷钢网将结合材均匀、可控的设置在引线框架中，避免上述质量问题的发生。
为达此目的，本发明采用以下技术方案：
提供一种印刷结合材焊接芯片的方法，通过表面设置有结合材印刷漏孔的印刷钢网对引线框架进行结合材印刷，使结合材在所述引线框架表面规则、均匀的分布，在所述引线框架上印刷所述结合材后将芯片稳定在引线框架上，采用回流焊的方式焊接所述引线框架与所述芯片。
作为印刷结合材焊接芯片的方法的一种优选技术方案，所述芯片包括第一芯片以及第二芯片，所述引线框架包括第一引线框架以及第二引线框架，所述第一芯片焊接在所述第一引线框架上，所述第二芯片焊接在所述第二引线框架上。
作为印刷结合材焊接芯片的方法的一种优选技术方案还包括采用上述方法进行焊接的桥框架，所述第一引线框架以及所述第二引线框架设置在所述第一芯片与所述第二芯片同一侧，所述桥框架设置在所述第一芯片与所述第二芯片远离所述第一引线框架以及所述第二引线框架的一侧，所述桥框架同时连接所述第一芯片以及所述第二芯片。
作为印刷结合材焊接芯片的方法的一种优选技术方案具体包括以下步骤：
步骤S1、提供一种设置有结合材印刷漏孔的印刷钢网；
步骤S2、将所述印刷钢网设置在所述引线框架的一侧，并在所述印刷钢网远离所述引线框架的一侧设置过量结合材；
步骤S3、控制所述过量结合材的一部分通过所述结合材印刷漏孔，均匀分布于所述引线框架表面；
步骤S4、放置芯片，在结合材相应位置放置待焊接的所述芯片；
步骤S5、通过所述均匀分布于所述结合材印刷漏孔中的结合材对所述芯片以及所述引线框架进行回流焊接；
步骤S6、采用上述方式在芯片表面设置结合材并将所述桥框架与所述芯片进行焊接。
作为印刷结合材焊接芯片的方法的一种优选技术方案所述步骤S3还包括步骤S31、去除所述印刷钢网，显露所述均匀分布的结合材。
作为印刷结合材焊接芯片的方法的一种优选技术方案步骤S3所述控制所述过量结合材的一部分通过所述结合材印刷漏孔为：通过机器刮刀将结合材由印刷钢网远离所述引线框架的一侧刮到结合材印刷漏孔另一侧。
作为印刷结合材焊接芯片的方法的一种优选技术方案具体包括以下步骤：
步骤S10、提供一种设置有结合材印刷漏孔的印刷钢网；
步骤S20、将所述印刷钢网设置在所述引线框架的一侧，并在所述印刷钢网的所述结合材印刷漏孔中设置结合材，使所述结合材均匀的分布于所述结合材印刷漏孔中；
步骤S30、放置芯片，在结合材相应位置放置待焊接的所述芯片；
步骤S40、通过所述均匀分布于所述结合材印刷漏孔中的结合材对所述芯片以及所述引线框架进行回流焊接；
步骤S50、采用上述方式在芯片表面设置结合材并将所述桥框架与所述芯片进行焊接。
作为印刷结合材焊接芯片的方法的一种优选技术方案所述步骤S20还包括步骤S201、去除所述印刷钢网，显露所述均匀分布的结合材。
作为印刷结合材焊接芯片的方法的一种优选技术方案步骤S20所述在所述印刷钢网的所述结合材印刷漏孔中设置结合材具体为：采用表面喷涂的方式将结合材均匀的喷涂于所述印刷钢网的结合材印刷漏孔中。
作为印刷结合材焊接芯片的方法的一种优选技术方案所述印刷钢网上设置有对位标示点，所述引线框架上与所述对位标示点对应的设置有对位标示孔，所述印刷钢网与所述引线框架通过所述对位标示点与所述对位标示孔进行对位，或，所述印刷钢网上设置有对位标示孔，所述引线框架上与所述对位标示孔对应的设置有对位标示点，所述印刷钢网与所述引线框架通过所述对位标示点与所述对位标示孔进行对位；所述印刷钢网的厚度为0.05㎜至0.3㎜。
本发明的有益效果为：使用印刷钢网印刷结合材的方式替代传统的点胶方式，印刷出的结合材具有平整的表面、规则的形状，回流焊时结合材流动的、规则，能够避免结合材分布不均匀导致回流焊时芯片出现较大倾斜、结合材溢出、结合材中出现气孔、使得芯片发生旋转等质量问题；同时印刷方式效率更高、降低生产成本。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为本发明一实施例印刷结合材焊接芯片的方法流程图。
图2为本发明一实施例印刷钢网结构示意图。
图3为本发明一实施例通过印刷钢网在引线框架上设置结合材后示意图。
图4为本发明一实施例焊接第一芯片以及第二芯片状态示意图。
图5为本发明一实施例在芯片表面设置结合材示意图。
图6为本发明一实施例焊接完成后状态示意图。
图7为本发明又一实施例印刷结合材焊接芯片的方法流程图。
图中：
1、印刷钢网；2、第一芯片；3、第二芯片；4、第一引线框架；5、第二引线框架；6、结合材；7、桥框架；8、结合材印刷漏孔。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
实施例一：
如图1～6所示，于本实施例中，本发明所述的一种印刷结合材焊接芯片的方法，通过表面设置有结合材印刷漏孔8的印刷钢网1对引线框架进行结合材6印刷，保证结合材6在所述引线框架表面规则、均匀的分布，在所述引线框架上印刷所述结合材6后将芯片稳定在引线框架上，采用回流焊的方式焊接所述引线框架与所述芯片。
所述芯片包括第一芯片2以及第二芯片3，所述引线框架包括第一引线框架4以及第二引线框架5，所述第一芯片2焊接在所述第一引线框架4上，所述第二芯片3焊接在所述第二引线框架5上。
还包括采用上述方法进行焊接的桥框架7，所述第一引线框架4以及所述第二引线框架5设置在所述第一芯片2与所述第二芯片3同一侧，所述桥框架7设置在所述第一芯片2与所述第二芯片3远离所述第一引线框架4以及所述第二引线框架5的一侧，所述桥框架7同时连接所述第一芯片2以及所述第二芯片3。
具体的本实施例所述方法包括以下步骤：
步骤S1、提供一种设置有结合材印刷漏孔8的印刷钢网1；
步骤S2、将所述印刷钢网1设置在所述引线框架的一侧，并在所述印刷钢网1远离所述引线框架的一侧设置过量结合材6；
步骤S3、控制所述过量结合材6的一部分通过所述结合材印刷漏孔8：通过机器刮刀将结合材6由印刷钢网1远离所述引线框架的一侧刮到结合材印刷漏孔另一侧，均匀分布于所述引线框架表面；
步骤S31、去除所述印刷钢网1，显露所述均匀分布的结合材6
步骤S4、放置芯片，在结合材相应位置放置待焊接的所述芯片；
步骤S5、通过所述均匀分布于所述结合材印刷漏孔中的结合材6对所述芯片以及所述引线框架进行回流焊接；
步骤S6、采用上述方式在芯片表面设置结合材6并将所述桥框架7与所述芯片进行焊接。
所述印刷钢网1上设置有对位标示点，所述引线框架上与所述对位标示点对应的设置有对位标示孔，所述印刷钢网1与所述引线框架通过所述对位标示点与所述对位标示孔进行对位，所述印刷钢网1的厚度为0.3㎜。
实施例二：
如图2～7所示，于本实施例中，本发明所述的一种印刷结合材焊接芯片的方法，通过表面设置有结合材印刷漏孔8的印刷钢网1对引线框架进行结合材6印刷，使结合材6在所述引线框架表面规则、均匀的分布，在所述引线框架上印刷所述结合材6后将芯片稳定在引线框架上，采用回流焊的方式焊接所述引线框架与所述芯片。
所述芯片包括第一芯片2以及第二芯片3，所述引线框架包括第一引线框架4以及第二引线框架5，所述第一芯片2焊接在所述第一引线框架4上，所述第二芯片3焊接在所述第二引线框架5上。
还包括采用上述方法进行焊接的桥框架7，所述第一引线框架4以及所述第二引线框架5设置在所述第一芯片2与所述第二芯片3同一侧，所述桥框架7设置在所述第一芯片2与所述第二芯片3远离所述第一引线框架4以及所述第二引线框架5的一侧，所述桥框架7同时连接所述第一芯片2以及所述第二芯片3。
具体的本实施例所述方法包括以下步骤：
步骤S10、提供一种设置有结合材印刷漏孔8的印刷钢网1；
步骤S20、将所述印刷钢网1设置在所述引线框架的一侧，并在所述印刷钢网1的所述结合材印刷漏孔中设置结合材6：
具体的采用表面喷涂的方式将结合材6均匀的喷涂于所述印刷钢网1的结合材印刷漏孔中，使所述结合材6均匀的分布于所述结合材印刷漏孔中；
骤S201、去除所述印刷钢网1，显露所述均匀分布的结合材6；
步骤S30、放置芯片，在结合材相应位置放置待焊接的所述芯片；
步骤S40、通过所述均匀分布于所述结合材印刷漏孔中的结合材6对所述芯片以及所述引线框架进行回流焊接；
步骤S50、采用上述方式在芯片表面设置结合材6并将所述桥框架7与所述芯片进行焊接。
所述印刷钢网1上设置有对位标示孔，所述引线框架上与所述对位标示孔对应的设置有对位标示点，所述印刷钢网1与所述引线框架通过所述对位标示点与所述对位标示孔进行对位；所述印刷钢网1的厚度为0.05㎜。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理，在本发明所公开的技术范围内，任何熟悉本技术领域的技术人员所容易想到的变化或替换，都应涵盖在本发明的保护范围内。

Claims (10)

1.一种印刷结合材焊接芯片的方法，其特征在于,通过表面设置有结合材印刷漏孔的印刷钢网对引线框架进行结合材印刷，使结合材在所述引线框架表面规则、均匀的分布，在所述引线框架上印刷所述结合材后将芯片稳定在引线框架上，采用回流焊的方式焊接所述引线框架与所述芯片。
2.根据权利要求1所述的印刷结合材焊接芯片的方法，其特征在于，所述芯片包括第一芯片以及第二芯片，所述引线框架包括第一引线框架以及第二引线框架，所述第一芯片焊接在所述第一引线框架上，所述第二芯片焊接在所述第二引线框架上。
3.根据权利要求2所述的印刷结合材焊接芯片的方法，其特征在于，还包括采用上述方法进行焊接的桥框架，所述第一引线框架以及所述第二引线框架设置在所述第一芯片与所述第二芯片同一侧，所述桥框架设置在所述第一芯片与所述第二芯片远离所述第一引线框架以及所述第二引线框架的一侧，所述桥框架同时连接所述第一芯片以及所述第二芯片。
4.根据权利要求3所述的印刷结合材焊接芯片的方法，其特征在于，具体包括以下步骤：
步骤S1、提供一种设置有结合材印刷漏孔的印刷钢网；
步骤S2、将所述印刷钢网设置在所述引线框架的一侧，并在所述印刷钢网远离所述引线框架的一侧设置过量结合材；
步骤S3、控制所述过量结合材的一部分通过所述结合材印刷漏孔，均匀分布于所述引线框架表面；
步骤S4、放置芯片，在结合材相应位置放置待焊接的所述芯片；
步骤S5、通过所述均匀分布于所述结合材印刷漏孔中的结合材对所述芯片以及所述引线框架进行回流焊接；
步骤S6、采用上述方式在芯片表面设置结合材并将所述桥框架与所述芯片进行焊接。
5.根据权利要求4所述的印刷结合材焊接芯片的方法，其特征在于，所述步骤S3还包括步骤S31、去除所述印刷钢网，显露所述均匀分布的结合材。
6.根据权利要求4所述的印刷结合材焊接芯片的方法，其特征在于，步骤S3所述控制所述过量结合材的一部分通过所述结合材印刷漏孔为：通过机器刮刀将结合材由印刷钢网远离所述引线框架的一侧刮到结合材印刷漏孔另一侧。
7.根据权利要求3所述的印刷结合材焊接芯片的方法，其特征在于，具体包括以下步骤：
步骤S10、提供一种设置有结合材印刷漏孔的印刷钢网；
步骤S20、将所述印刷钢网设置在所述引线框架的一侧，并在所述印刷钢网的所述结合材印刷漏孔中设置结合材，使所述结合材均匀的分布于所述结合材印刷漏孔中；
步骤S30、放置芯片，在结合材相应位置放置待焊接的所述芯片；
步骤S40、通过所述均匀分布于所述结合材印刷漏孔中的结合材对所述芯片以及所述引线框架进行回流焊接；
步骤S50、采用上述方式在芯片表面设置结合材并将所述桥框架与所述芯片进行焊接。
8.根据权利要求7所述的印刷结合材焊接芯片的方法，其特征在于，所述步骤S20还包括步骤S201、去除所述印刷钢网，显露所述均匀分布的结合材。
9.根据权利要求8所述的印刷结合材焊接芯片的方法，其特征在于，步骤S20所述在所述印刷钢网的所述结合材印刷漏孔中设置结合材具体为：采用表面喷涂的方式将结合材均匀的喷涂于所述印刷钢网的结合材印刷漏孔中。
10.根据权利要求1至9中任一项所述的印刷结合材焊接芯片的方法，其特征在于，所述印刷钢网上设置有对位标示点，所述引线框架上与所述对位标示点对应的设置有对位标示孔，所述印刷钢网与所述引线框架通过所述对位标示点与所述对位标示孔进行对位，或，所述印刷钢网上设置有对位标示孔，所述引线框架上与所述对位标示孔对应的设置有对位标示点，所述印刷钢网与所述引线框架通过所述对位标示点与所述对位标示孔进行对位；所述印刷钢网的厚度为0.05㎜至0.3㎜。
CN201510341357.0A 2015-06-18 2015-06-18 印刷结合材焊接芯片的方法 Pending CN105161428A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510341357.0A CN105161428A (zh) 2015-06-18 2015-06-18 印刷结合材焊接芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510341357.0A CN105161428A (zh) 2015-06-18 2015-06-18 印刷结合材焊接芯片的方法

Publications (1)

Publication Number Publication Date
CN105161428A true CN105161428A (zh) 2015-12-16

Family

ID=54802246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510341357.0A Pending CN105161428A (zh) 2015-06-18 2015-06-18 印刷结合材焊接芯片的方法

Country Status (1)

Country Link
CN (1) CN105161428A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123606A (zh) * 2017-05-16 2017-09-01 杰群电子科技（东莞）有限公司 一种半导体生产方法
CN109119393A (zh) * 2018-09-10 2019-01-01 无锡豪帮高科股份有限公司 一种融合smt的mcm集成电路封装结构
CN109192683A (zh) * 2018-09-10 2019-01-11 无锡豪帮高科股份有限公司 一种融合smt工序的mcm集成电路封装生产流水线
CN109378307A (zh) * 2018-12-07 2019-02-22 无锡豪帮高科股份有限公司 一种多芯片的模块式封装结构
CN110901216A (zh) * 2019-12-02 2020-03-24 珠海格力新元电子有限公司 半导体引线框架印刷用钢网及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100034157A (ko) * 2008-09-23 2010-04-01 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN102034781A (zh) * 2009-09-25 2011-04-27 万国半导体有限公司 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法
CN102646606A (zh) * 2011-02-16 2012-08-22 中电智能卡有限责任公司 Ic卡模块的封装方法
CN104600061A (zh) * 2014-12-30 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体芯片的堆叠式3d封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100034157A (ko) * 2008-09-23 2010-04-01 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN102034781A (zh) * 2009-09-25 2011-04-27 万国半导体有限公司 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法
CN102646606A (zh) * 2011-02-16 2012-08-22 中电智能卡有限责任公司 Ic卡模块的封装方法
CN104600061A (zh) * 2014-12-30 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体芯片的堆叠式3d封装结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123606A (zh) * 2017-05-16 2017-09-01 杰群电子科技（东莞）有限公司 一种半导体生产方法
CN107123606B (zh) * 2017-05-16 2020-11-20 杰群电子科技（东莞）有限公司 一种半导体生产方法
CN109119393A (zh) * 2018-09-10 2019-01-01 无锡豪帮高科股份有限公司 一种融合smt的mcm集成电路封装结构
CN109192683A (zh) * 2018-09-10 2019-01-11 无锡豪帮高科股份有限公司 一种融合smt工序的mcm集成电路封装生产流水线
CN109119393B (zh) * 2018-09-10 2024-03-29 无锡豪帮高科股份有限公司 一种融合smt的mcm集成电路封装结构
CN109192683B (zh) * 2018-09-10 2024-03-29 无锡豪帮高科股份有限公司 一种融合smt工序的mcm集成电路封装生产流水线
CN109378307A (zh) * 2018-12-07 2019-02-22 无锡豪帮高科股份有限公司 一种多芯片的模块式封装结构
CN109378307B (zh) * 2018-12-07 2023-11-10 无锡豪帮高科股份有限公司 一种多芯片的模块式封装结构的生产方法
CN110901216A (zh) * 2019-12-02 2020-03-24 珠海格力新元电子有限公司 半导体引线框架印刷用钢网及装置
CN110901216B (zh) * 2019-12-02 2021-07-23 珠海格力新元电子有限公司 半导体引线框架印刷用钢网及装置

Similar Documents

Publication Publication Date Title
CN105161428A (zh) 印刷结合材焊接芯片的方法
CN106660152B (zh) 波峰焊接喷嘴机器、波峰焊接喷嘴系统以及波峰焊接方法
CN105338757A (zh) 一种印刷电路板制作方法及印刷电路板
CN101183640A (zh) 在晶片载体的表面上制造粘合区的方法以及用于制造粘合区的模版印刷装置
CN202573248U (zh) 一种印刷钢网
CN202799421U (zh) Pcb部分焊盘的锡膏加厚处理的钢网和刮刀片改进结构
CN108213703A (zh) 一种新型蒸镀掩膜板的焊接装置及其焊接方法
WO2017104746A1 (ja) はんだバンプの修正方法
CN102529339B (zh) 点状陶瓷网纹辊及其制作方法
KR20160006507A (ko) 스크린 인쇄 플레이트
TWM546020U (zh) 印刷裝置及其刮刀工作原點校準器
TWI497533B (zh) 具有低表面粗糙度之圖案化透明電極製造方法
CN203608465U (zh) 电路板移植结构
CN201115039Y (zh) 溢锡口对开型壶口
CN201201093Y (zh) 波峰焊锡炉立体稳流器
CN201115031Y (zh) 溢锡口凹状外开型壶口
CN201312445Y (zh) 圆柱独立型壶口
CN201312425Y (zh) L型上流侧流壶口
CN201115040Y (zh) 溢锡口长的一面双开型壶口
CN201312432Y (zh) 壶口固定式壶口
CN201115026Y (zh) 溢锡口内开l型壶口
DE202008012352U1 (de) Lötdüsenbefestigung
CN201115029Y (zh) 溢锡口外开凸状型壶口
CN201115036Y (zh) 溢锡口长的一面单开型壶口
CN201312435Y (zh) 侧溢锡温度补充型壶口

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151216