JP4698080B2 - 回路装置の製造方法 - Google Patents
回路装置の製造方法 Download PDFInfo
- Publication number
- JP4698080B2 JP4698080B2 JP2001225110A JP2001225110A JP4698080B2 JP 4698080 B2 JP4698080 B2 JP 4698080B2 JP 2001225110 A JP2001225110 A JP 2001225110A JP 2001225110 A JP2001225110 A JP 2001225110A JP 4698080 B2 JP4698080 B2 JP 4698080B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- conductive
- thermosetting resin
- resin layer
- separation groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に支持基板を不要にし且つ封止する絶縁樹脂層との接着強度を強化した薄型の回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１６のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１７は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７がボンディングワイヤー１２を介して接続され、トランジスタのベース電極と第２の電極８がボンディングワイヤー１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図１６のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図１８および図１９を参照しながら説明する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図１８Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１に対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図１８Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図１８Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８をボンディングワイヤー１２を介して接続し、樹脂層１３で被覆している。（以上図１８Ｄを参照）
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１５】
一方、セラミック基板を採用した製造方法を図１９のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図１８の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１６】
【発明が解決しようとする課題】
図１７に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【００１７】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１８】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００１９】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなり量産に向かない問題もあった。
【００２０】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、分離溝により電気的に分離された各搭載部の複数の第１の導電パターンと、前記分離溝を埋めて前記第１の導電パターン表面を覆う熱硬化性樹脂層と、前記熱硬化性樹脂層上に形成され前記第１の導電パターンと所望個所で接続された第２の導電パターンと、前記第２の導電パターン上に絶縁されて固着された回路素子と、該回路素子を被覆し前記熱硬化性樹脂層と結合され前記第１および第２の導電パターンを一体に支持する絶縁性樹脂とを備えたことを特徴とする。
【００２１】
本発明では、分離溝を埋めて第１の導電パターン表面を覆う熱硬化性樹脂層を設けることにより、回路素子を被覆する絶縁性樹脂との結合が強化され良好な封止構造の小型化、薄型化、軽量化そして多層化された回路装置が実現でき、従来の課題を解決することができる。
【００２２】
また本発明の製造方法では、導電箔を用意し、少なくとも第１の導電パターンと成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して第１の導電パターンを形成する工程と、前記分離溝を埋めて前記第１の導電パターン表面を熱硬化性樹脂層で覆う工程と、前記熱硬化性樹脂層上に第２の導電パターンを形成する工程と、前記第２の導電パターン上を絶縁被膜で覆い、回路素子の電極を接続する部分の前記絶縁被膜を選択的に除去する工程と、前記絶縁被膜上に前記回路素子を固着する工程と、前記回路素子の電極と所望の前記第２の導電パターンとを電気的に接続する接続手段を形成する工程と、前記回路素子を被覆し、前記熱硬化性樹脂層と結合して絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備することを特徴とする。
【００２３】
この製造方法では、分離溝に熱硬化性樹脂層を埋め込み且つ絶縁性樹脂と結合させるので、絶縁性樹脂と第１および第２の導電パターンの接着強度が増して良好な封止構造を得られ、従来の課題を解決することができる。
【００２４】
またこの製造方法では、第１および第２の導電パターンを用いて多層配線を実現できる。
【００２５】
更にこの製造方法では、回路素子の搭載部を含む導電パターンを多数個ブロック毎に形成することにより、多量製造工程を提供できる。
【００２６】
【発明の実施の形態】
本発明の回路装置の実施の形態
本発明の回路装置について図１を参照して説明する。
【００２７】
本発明に依る回路装置は、分離溝により電気的に分離された各搭載部の複数の第１の導電パターンと、前記分離溝を埋めて前記第１の導電パターン表面を覆う熱硬化性樹脂層と、前記熱硬化性樹脂層上に形成され前記第１の導電パターンと所望個所で接続された第２の導電パターンと、前記第２の導電パターン上に絶縁されて固着された回路素子と、該回路素子を被覆し前記熱硬化性樹脂層と結合され前記第１および第２の導電パターンを一体に支持する絶縁性樹脂とから構成されている。
【００２８】
図１には、熱硬化性樹脂層５０Ａに埋め込まれた第１の導電パターン５１を有し、前記熱硬化性樹脂層５０Ａ上に設けた第２の導電パターン７１を有し、第２の導電パターン５１上には電気的に絶縁されて回路素子５２が固着され、熱硬化性樹脂層５０Ａと結合した絶縁性樹脂５０Ｂで第１の導電パターン５１を支持して成る回路装置５３が示されている。
【００２９】
本構造は、回路素子５２、複数の第１の導電パターン５１と、第２の導電パターン７１と、第１の導電パターン５１を埋め込む熱硬化性樹脂層５０Ａおよびそれと結合する絶縁性樹脂５０Ｂの4つの材料で構成され、第１の導電パターン５１間には、この熱硬化性樹脂層５０Ａで充填された分離溝６１が設けられる。そして熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０Ｂにより第１の導電パターン５１および第２の導電パターン７１が支持されている。
【００３０】
本発明の特徴である熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ第１の導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および第１の導電パターン５１表面に塗布し、半硬化して有機溶剤を飛ばした後に本硬化して形成される。また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して第１の導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、第１の導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００３１】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。
【００３２】
更に熱硬化性樹脂層５０Ａは予め半硬化したシート状のフィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および第１の導電パターン５１表面に付着する方法も採用できる。
【００３３】
絶縁性樹脂５０Ｂとしては、エポキシ樹脂等の熱硬化性樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。しかし、熱硬化性樹脂層５０Ａとの結合強度を考慮すると、同種の樹脂が好ましいので絶縁性樹脂５０Ｂとしてはエポキシ樹脂等の熱硬化性樹脂を用いる。
【００３４】
第１の導電パターン５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３５】
第２の導電パターン７１としては、Ｃｕを無電界および電界メッキして熱硬化性樹脂層５０Ａ表面に付着した導電膜が用いられ、電気的接続を求められる個所の第１の導電パターン５１は予め熱硬化性樹脂層５０Ａを選択的に除去することで第２の導電パターンとの接続ができる。
【００３６】
回路素子５２の接続手段は、フェースアップ構造の場合はボンディングワイヤー５５を用い、フェースダウン構造の場合はロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材を用いる。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。
【００３７】
なおボンディングワイヤー５５あるいはロウ材が固着される第２の導電パターン７１は選択的に絶縁被膜７２から露出されており、露出された第２の導電パターン７１表面には導電被膜５４が設けられている。この導電被膜５４として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００３８】
裏面電極５６は予定の第１の導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を付着して形成され、突起電極として設けられる。
【００３９】
本回路装置は、第１の導電パターン５１および第２の導電パターン７１は熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０Ｂで支持しているため、支持基板が不要となる。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００４０】
また、回路素子５２を被覆し且つ第１の導電パターン５１間の分離溝６１に充填された熱硬化性樹脂層５０Ａを有し、お互いの絶縁がはかれるメリットを有する。
【００４１】
また、回路素子５２を被覆し、第１の導電パターン５１間の分離溝６１に充填され第１の導電パターン５１の裏面のみを露出して一体に支持する熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０Ｂを有している。
【００４２】
回路素子５２は第２の導電パターン７１を被覆する絶縁被膜７２上に絶縁性接着剤５８で固着され、回路素子５２と第２の導電パターン７１とは電気的に絶縁されている。この結果、回路素子５２の下には第１の導電パターン５１および第２の導電パターン７１が自由に配線でき、多層配線を実現できる。回路素子５２の各電極パッドは周辺に設けた第２の導電パターン７１の一部で形成されるボンデイングパッドと供する導電被膜５４にボンディングワイヤー５５で接続されている。
【００４３】
この第１の導電パターン５１の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図１７の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００４４】
また本回路装置は、分離溝６１の表面と第１の導電パターン５１の裏面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図１７に示す裏面電極１０、１１の段差が設けられないため、回路装置５３をそのまま水平に移動できる特徴を有する。
【００４５】
なお、他の実施例として熱硬化性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および第１の導電パターン５１の所望の表面を被覆するようにＵＶ硬化樹脂を形成することができる。ＵＶ硬化樹脂もエポキシ樹脂系であり、熱硬化性樹脂層５０Ａと同様の効果が得られる。
本発明の回路装置の製造方法の実施の形態
まず本発明の回路装置の製造方法について図２を参照しながら説明する。
【００４６】
本発明は、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する第１の導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して第１の導電パターンを形成する工程と、熱硬化性樹脂で分離溝および第１の導電パターンを被覆する工程と、所定の第１の導電パターン表面をレーザーエッチングで露出する工程と、露出された第１の導電パターンに接触し熱硬化性樹脂層表面にＣｕメッキにより導電膜を形成し、所定のパターンにエッチングして第２の導電パターンを形成する工程と、露出された第２の導電パターンに選択的に導電被膜を形成する工程と、第２の導電パターンを覆う絶縁被膜上に回路素子を固着する工程と、前記回路素子の電極と所望の前記第２の導電パターンとを電気的に接続する接続手段を形成する工程と、各搭載部の前記回路素子を一括して被覆し、絶縁性樹脂で共通モールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、複数個の前記ブロックを前記絶縁性樹脂を当接させて粘着シートに貼り付ける工程と、前記粘着シートに貼り付けられた状態で前記ブロックの各搭載部の前記回路素子の特性の測定を行う工程と、前記粘着シートに貼り付けられた状態で前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とから構成されている。
【００４７】
図２に示すフローは上述した工程とは一致していないが、Ｃｕ箔、ハーフエッチングの２つのフローで第１の導電パターンの形成が行われる。熱硬化性樹脂のフローで分離溝および第１の導電パターン表面を熱硬化性樹脂で覆う。レーザーエッチング、Ｃｕメッキ、エッチングのフローで第２の導電パターンが形成される。Ａｕメッキでは第２の導電パターンに選択的にボンディングパッドが設けられる。ダイボンドおよびワイヤーボンディングの２つのフローで各搭載部への回路素子の固着と回路素子の電極と第２の導電パターンの接続が行われる。トランスファーモールドのフローでは絶縁性樹脂による共通モールドが行われる。裏面Ｃｕ箔除去のフローでは分離溝のない厚み部分の導電箔のエッチングが行われる。裏面処理のフローでは裏面に露出した第１の導電パターンの電極処理が行われる。粘着シートのフローでは粘着シートに複数個のブロックが貼り付けられる。測定のフローでは各搭載部に組み込まれた回路素子の良品判別や特性ランク分けが行われる。ダイシングのフローでは絶縁性樹脂からダイシングで個別の回路素子への分離が行われる。
【００４８】
以下に、本発明の各工程を図１および図３〜図１４を参照して説明する。
【００４９】
本発明の第１の工程は、図３から図５に示すように、導電箔６０を用意し、少なくとも回路素子５２の搭載部を多数個形成する第１の導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を形成してブロック毎の第１の導電パターン５１を形成することにある。
【００５０】
本工程では、まず図３Ａの如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００５１】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは１２５μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００５２】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【００５３】
具体的には、図３Ｂに示す如く、短冊状の導電箔６０に多数の搭載部が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００５４】
続いて、ブロック毎の第１の導電パターン５１を形成する。
【００５５】
まず、図４に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、第１の導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図５Ａに示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【００５６】
エッチングにより形成された分離溝６１の深さは、例えば２０〜３０μｍであり、その側面は、酸化処理や化学研磨処理されて粗面化され、熱硬化性樹脂層５０Ａとの接着強度が向上される。
【００５７】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００５８】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００５９】
またレーザでは、直接レーザ光を当てて分離溝６１を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００６０】
図５Ｂに具体的な第１の導電パターン５１を示す。本図は図３Ｂで示したブロック６２の１個を拡大したものに対応する。黒く塗られた部分の１個が１つの搭載部６５であり、第１の導電パターン５１を構成し、１つのブロック６２には５行１０列のマトリックス状に多数の搭載部６５が配列され、各搭載部６５毎に同一の第１の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間してその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用され、また導電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補強をする働きを有する。
【００６１】
本発明の第２の工程は、図６に示す如く、分離溝６１および第１の導電パターン５１の表面を被覆するように熱硬化性樹脂層５０Ａを形成することにある。
【００６２】
本工程は本発明の特徴とする工程であり、熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ第１の導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および第１の導電パターン５１表面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃から１７０℃で１．５時間程度加熱して本硬化して形成される。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。
【００６３】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して第１の導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、第１の導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００６４】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。この結果、今まででは約６０μｍの分離溝６１で接着強度を確保していたが、接着強度の向上により分離溝６１は２０〜３０μｍと半分の深さで済み、第１の導電パターン５１をよりファインパターンに形成できる利点が得られる。
【００６５】
他の方法として、熱硬化性樹脂層５０Ａは予め半硬化したシート状の熱硬化性樹脂フィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および第１の導電パターン５１表面に付着する方法も採用できる。熱硬化性樹脂フィルムをその表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃から１７０℃で加熱して溶融したエポキシ樹脂で分離溝６１および第１の導電パターン５１表面を被覆した状態で本硬化させる。
【００６６】
なお、本工程では分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めるために分離溝６１の内壁を酸化処理するか、有機酸系のエッチング処理液を用いて分離溝６１の壁面を化学研磨して粗面化すると良い。有機酸系のエッチング液としては、メック（株）製ＣＺ−８１００を用い、このエッチング液に数分間浸漬して表面に１〜２μｍ程度の凹凸を形成する。これにより分離溝６１の内壁表面が粗面化されるので、分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めることができる。
【００６７】
また本工程では、他の実施例として熱硬化性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および第１の導電パターン５１の所望の表面を被覆するようにＵＶ硬化樹脂を形成することができる。この場合は、次の第３の工程を一緒に行うので、工程が簡単になる。
【００６８】
本発明の第３の工程は、図７に示す如く、所望の第１の導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザーエッチングで除去して露出し、第２の導電パターン７１を形成するための導電メッキ膜７４を付着することにある。
【００６９】
本工程では、直接描画でレーザーエッチングにより熱硬化性樹脂層５０Ａを選択的に取り除き、第１の導電パターン５１に貫通孔７３を設けて選択的に露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【００７０】
続いて、同様に図７に示す如く、貫通孔７３および熱硬化性樹脂層５０Ａ表面に導電メッキ膜７４を形成する。
【００７１】
貫通孔７３を含む熱硬化性樹脂層５０Ａ全面に導電メッキ膜７４をマスクなしで形成する。この導電メッキ膜７４は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約２μｍのＣｕを少なくとも貫通孔７３を含む熱硬化性樹脂層５０Ａ全面に形成する。これにより導電メッキ膜７４と第１の導電パターン５１が電気的に導通するため、導電箔６０で連結された第１の導電パターン５１を電極にして電解メッキを行い、約２０μｍのＣｕをメッキする。これにより貫通孔７３はＣｕの導電メッキ膜７４で埋め込まれる。また導電メッキ膜７４は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。またマスクを使用して部分メッキをしても良い。
【００７２】
本発明の第４の工程は、図８に示す如く、導電メッキ膜７４を所望のパターンにエッチングして第２の導電パターン７１を形成することにある。
【００７３】
導電メッキ膜７４上に所望のパターンのホトレジスト層で被覆し、ボンディングパッドとなる導電被膜５４およびボンディングパッドから中央に延在される第２の導電パターン７１をケミカルエッチングにより形成する。導電メッキ膜７４はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。具体的なパターンは後で図１５を参照して説明する。
【００７４】
導電メッキ膜７４は厚さが５〜２０μｍ程度に形成されているので、第２の導電パターン７１は２０μｍ以下のファインパターンに形成できる利点がある。
【００７５】
本発明の第５の工程は、図９に示す如く、露出された第２の導電パターン７１に導電被膜５４を形成する。
【００７６】
第２の導電パターン７１はオーバーコート樹脂等の絶縁被膜７５で被覆される。絶縁被膜７５としては、溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させると良い。なお絶縁被膜７５としてフォトソルダーレジストを用い、露光現像して選択的に残す方法もできる。
【００７７】
次に、第２の導電パターン７１のボンディングパッドと供する部分を除いてホトレジスト層でマスクして、レーザーエッチングにより絶縁被膜７５を選択的に取り除き、第２の導電パターン７１を選択的に露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【００７８】
この導電被膜５４は残された絶縁被膜７５をマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ボンディングパッドとして活用される。
【００７９】
例えば銀被膜は、金線と接着するし、ロウ材とも接着する。また銀の導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままボンディングパッドとして活用できるメリットを有する。
【００８０】
本発明の第６の工程は、図１０に示す如く、各搭載部６５の絶縁被膜７５上に回路素子５２を導電性あるいは絶縁性接着剤５８で固着し、各搭載部６５の回路素子５２の電極と所望の第２の導電パターン７１とを電気的に接続する接続手段を形成することにある。
【００８１】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。更に回路素子５２は複数個のＩＣチップを積み重ねたり、平面的に配置しても良い。
【００８２】
ここでは、ベアのＩＣチップ５２が絶縁被膜７５上にエポキシ樹脂等の絶縁接着剤５８で固着され、ＩＣチップ５２の各電極と各搭載部６５の周囲に配列された第２の導電パターン７１上の導電被膜５４とが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等により固着されたボンディングワイヤー５５を介して接続される。
【００８３】
本工程では、各ブロック６２に多数の第２の導電パターン７１が集積されているので、回路素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【００８４】
本発明の第７の工程は、図１１に示す如く、各搭載部６３の回路素子５２を一括して被覆し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結合するように絶縁性樹脂５０Ｂで共通モールドすることにある。
【００８５】
本工程では、図１１Ａに示す如く、既に前の工程で分離溝６１および複数の導電パターン５１は熱硬化性樹脂層５０Ａで被覆されているので、絶縁性樹脂５０Ｂは回路素子５２を被覆し、分離溝６１および第１の導電パターン５１表面に残された熱硬化性樹脂層５０Ａと結合される。なお、絶縁被膜７５が熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂの間に介在する形になるが、絶縁被膜７５は極めて薄く熱硬化性樹脂であるエポキシ樹脂等を用いているので、お互いに馴染みが良く強力な接着強度を得られる。更に強い接着強度を実現するには絶縁性樹脂５０Ｂでモールドする前に、絶縁被膜７５の表面をＵＶ照射もしくはプラズマ照射して絶縁被膜７５表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂとで一体となりより強力に第１の導電パターン５１が支持されている。
【００８６】
本工程で、熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂとの直接の結合を望むときは、前工程での絶縁被膜７５のエッチング時に同時に第２の導電パターン７１の存在しない部分の絶縁被膜７５を除去すると良い。
【００８７】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８８】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図１１Ｂに示すように各ブロック６２は１つの共通のモールド金型に搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５０Ｂで共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【００８９】
導電箔６０表面に被覆された絶縁性樹脂５０Ｂの厚さは、回路素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００９０】
本工程の特徴は、絶縁性樹脂５０Ｂを被覆するまでは、第１の導電パターン５１となる導電箔６０が支持基板となることである。従来では、図１６の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００９１】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が第１の導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００９２】
本発明の第7の工程は、同様に図１１Ａに示す如く、分離溝６１を設けていない厚み部分の導電箔６０を除去することにある。
【００９３】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００９４】
実験では研磨装置または研削装置により全面を１００μｍ程度削り、分離溝６１から熱硬化性樹脂層５０Ａを露出させている。この露出される面を図１１Ａでは点線で示している。その結果、約３０μｍの厚さの第１の導電パターン５１となって分離される。また、熱硬化性樹脂層５０Ａが露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、熱硬化性樹脂層５０Ａを露出させても良い。更に、導電箔６０を点線まで全面ウェトエッチングして熱硬化性樹脂層５０Ａを露出させても良い。
【００９５】
この結果、熱硬化性樹脂層５０Ａに第１の導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された熱硬化性樹脂層５０Ａの表面と第１の導電パターン５１の表面は、実質的に一致する構造となっている。従って、本発明の回路装置５３は図１８に示した従来の裏面電極１０、１１のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００９６】
更に、第１の導電パターン５１の裏面処理を行い、図1に示す最終構造を得る。すなわち、電極を形成する第１の導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を被着して裏面電極５６を形成し、回路装置として完成する。
【００９７】
本発明の第８の工程は、図１２に示す如く、複数個のブロック６２を絶縁性樹脂５０Ｂを当接させて粘着シート８０に貼り付けることにある。
【００９８】
前工程で導電箔６０の裏面エッチングをした後に、導電箔６０から各ブロック６２が切り離される。このブロック６２は熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂで導電箔６０の残余部と連結されているので、切断金型を用いず機械的に導電箔６０の残余部から剥がすことで達成できる。
【００９９】
本工程では、ステンレス製のリング状の金属枠８１に粘着シート８０の周辺を貼り付け、粘着シート８０の中央部分には４個のブロック６２をダイシング時のブレードが当たらないような間隔を設けて絶縁性樹脂５０Ｂを当接させて貼り付けられる。粘着シート８０としてはＵＶシート（リンテック社製）が用いられるが、各ブロック６２は絶縁性樹脂５０Ｂで機械的強度があるので、安価なダイシングシートでも使用できる。
【０１００】
本発明の第９の工程は、図１２に示す如く、粘着シート８０に貼り付けられた状態で熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂで一括してモールドされた各ブロック６２の各搭載部６５の回路素子５２の特性の測定を行うことにある。
【０１０１】
各ブロック６２の裏面には図１に示すように、裏面電極５６が露出されており、各搭載部６５が導電パターン５１形成時と全く同一にマトリックス状に配列されている。この導電パターン５１の絶縁性樹脂５０Ｂから露出した裏面電極５６にプローブ６８を当てて、各搭載部６５の回路素子５２の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【０１０２】
本工程では、各搭載部６５の回路装置５３は絶縁性樹脂５０Ｂでブロック６２毎に一体で支持されているので、個別にバラバラに分離されていない。従って、粘着シート８０に貼り付けられた複数個のブロック６２をテスターの載置台に真空で吸着させ、ブロック６２毎に搭載部６５のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック６２の各搭載部６５の回路装置５３の測定を行える。すなわち、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にでき、更に複数個のブロック６２を同時に処理するので、測定時間の大幅な短縮を図れる。
【０１０３】
本発明の第１０の工程は、図１３に示す如く、粘着シート８０に貼り付けられた状態でブロック６２の熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂを各搭載部６５毎にダイシングにより分離することにある。
【０１０４】
本工程では、粘着シート８０に貼り付けられた複数個のブロック６２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード６９で各搭載部６５間のダイシングライン７０に沿って分離溝６１上の熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂをダイシングし、個別の回路装置５３に分離する。
【０１０５】
本工程で、ダイシングブレード６９は完全に熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂを切断し粘着シートの表面に達する切削深さでダイシングを行い、完全に各搭載部６５毎に分離する。ダイシング時は予め前述した第１の工程で設けた各ブロックの周辺の枠状のパターン６６の内側に設けた位置合わせマーク６７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン７０をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【０１０６】
また本工程では、ダイシングライン７０には分離溝６１に充填された熱硬化性樹脂層５０Ａとその上に結合された絶縁性樹脂５０Ｂしか存在しないので、ダイシングブレード６９の摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【０１０７】
更に本工程後でも、ダイシング後も粘着シート８０の働きで個別の回路装置にバラバラにならず、その後のテーピング工程でも効率よく作業できる。すなわち、粘着シート８０に一体に支持された回路装置は良品のみを識別してキャリアテープの収納孔に吸着コレットで粘着シート８０から離脱させて収納できる。このために微小な回路装置であっても、テーピングまで一度もバラバラに分離されない特徴がある。
【０１０８】
以上に本発明の製造方法を詳述したが、測定工程とダイシング工程を逆にしても粘着シート８０で一体に支持されているので、問題なく測定をテスターで行えることは言うまでもない。ただダイシング後は粘着シート８０での支持のために測定時に粘着シート８０が撓むことを配慮すれば足りる。
【０１０９】
最後に、図１５を参照して、具体化された本発明の製造方法による回路装置を説明する。まず、実線で示すパターンは第２の導電パターン７１であり、点線で示すパターンは第１の導電パターン５１である。第２の導電パターン７１は半導体ベアチップ５２を取り巻くようにボンディングパッドとして働く導電被膜５４が周辺に設けられ、一部では２段に配置されて多パッドを有する半導体ベアチップ５２に対応している。ボンディングパッドは半導体ベアチップ５２の対応する電極パッド７５とボンディングワイヤー５５で接続され、ボンディングパッドからファインパターンの第２の導電パターン７１が半導体ベアチップ５２の下に多数延在されて、黒丸で示す貫通孔７３で第１の導電パターン５１と接続されている。
【０１１０】
斯かる構造であれば、２００以上のパッドを有する半導体回路素子でも、第２の導電パターン７１のファインパターンを利用して所望の第１の導電パターン５１まで多層配線構造で延在でき、第１の導電パターン５１に設けられた裏面電極５６から外部回路への接続が行える。なお、図１５では熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０Ｂ等は説明のために省略している。
【０１１１】
【発明の効果】
本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【０１１２】
また、熱硬化性樹脂で分離溝および導電パターンを覆うので、熱硬化性樹脂が低粘度で分離溝との接着強度を増加できる利点がある。更に、熱硬化性樹脂と絶縁性樹脂との結合が樹脂同士であり馴染み易く、両者が一体となってより封止性の高い実装構造を実現できる。従って、導電パターンの片面モールドの構造でありながら、分離溝からの熱硬化性樹脂層と絶縁性樹脂とが剥がれやすい欠点を十分に克服できる。また接着強度の向上により分離溝は２０〜３０μｍと半分の深さで済み、導電パターンをよりファインパターンに形成できる利点が得られる。
【０１１３】
更に、導電パターンは熱硬化性樹脂層で覆われているので表面の酸化が防止でき、特に銅箔を用いた場合の銅箔表面の酸化防止を実現する構造となる利点がある。
【０１１４】
更に、第１および第２の導電パターンで多層配線を実現できるので、極めてパッド数の多い半導体チップでも実装可能となり、高価なリードフレームを用いない実装構造を実現できる。
【０１１５】
本発明の製造方法では、導電パターン形成後にすぐに半硬化した熱硬化性樹脂層で被覆するので、液状の低粘度の熱硬化性樹脂で分離溝を完全に充填でき、両者の接着強度を著しく向上できる利点がある。また熱硬化性樹脂層は第１の導電パターン形成後すぐに第１の導電パターンを覆うので、第１の導電パターン表面がその後のダイボンドやワイヤーボンディング等の加熱工程で酸化されず信頼性の向上に寄与できる。
【０１１６】
また、熱硬化性樹脂層はレーザーエッチングにより容易に選択的に除去することができ、残された熱硬化性樹脂層をマスクとして第２の導電パターンとなる導電メッキ膜で形成でき、工程をシンプル化できる。
【０１１７】
更に、従来の分離溝にトランスファーモールドで絶縁性樹脂を充填する場合、絶縁性樹脂の粘度が高いために分離溝に絶縁性樹脂を十分に充填できないため、分離溝と絶縁性樹脂の接着強度は十分に得られず絶縁性樹脂が第１の導電パターンから剥がれる問題があった。本発明では分離溝と熱硬化性樹脂層との接着強度は低粘度の半硬化した熱硬化性樹脂を用いることで解決し、熱硬化性樹脂層と絶縁性樹脂は樹脂同士で馴染みが良いので、第１の導電パターンと熱硬化性樹脂層および絶縁性樹脂との接着強度はより大幅に向上できる。
【０１１８】
更に、粘着シート８０に複数個のブロックを貼り付けることで、微小な回路装置を最後までバラバラにすることなく処理でき、極めて量産効果が高い製造方法を実現できる。
【０１１９】
更に、測定工程およびダイシング工程で粘着シートに貼り付けられた複数個のブロックで処理を行える利点を有する。従って、測定工程では極めて早く大量にブロックの各搭載部の回路装置の測定を行え、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にでき、複数個のブロックを一括で処理できるので、測定時間の大幅な短縮を図れる。またダイシング工程では位置合わせマークを用いてダイシングラインの認識が早く確実に行われる利点を有する。更にダイシングは絶縁性樹脂層のみの切断でよく、導電箔を切断しないことによりダイシングブレードの寿命も長くでき、導電箔を切断する場合に発生する金属バリの発生もない。
【０１２０】
また図１９から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の製造フローを説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置の製造方法を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の具体化された回路装置を説明する図である。
【図１６】従来の回路装置の実装構造を説明する図である。
【図１７】従来の回路装置を説明する図である。
【図１８】従来の回路装置の製造方法を説明する図である。
【図１９】従来の回路装置の製造方法を説明する図である。
【符号の説明】
５０Ａ 熱硬化性樹脂層
５０Ｂ 絶縁性樹脂
５１ 第１の導電パターン
５２ 回路素子
５３ 回路装置
６１ 分離溝
６２ ブロック
７１ 第２の導電パターン
８０ 粘着シート
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に支持基板を不要にし且つ封止する絶縁樹脂層との接着強度を強化した薄型の回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１６のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１７は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７がボンディングワイヤー１２を介して接続され、トランジスタのベース電極と第２の電極８がボンディングワイヤー１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図１６のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図１８および図１９を参照しながら説明する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図１８Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１に対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図１８Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図１８Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８をボンディングワイヤー１２を介して接続し、樹脂層１３で被覆している。（以上図１８Ｄを参照）
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１５】
一方、セラミック基板を採用した製造方法を図１９のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図１８の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１６】
【発明が解決しようとする課題】
図１７に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【００１７】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１８】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００１９】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなり量産に向かない問題もあった。
【００２０】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、分離溝により電気的に分離された各搭載部の複数の第１の導電パターンと、前記分離溝を埋めて前記第１の導電パターン表面を覆う熱硬化性樹脂層と、前記熱硬化性樹脂層上に形成され前記第１の導電パターンと所望個所で接続された第２の導電パターンと、前記第２の導電パターン上に絶縁されて固着された回路素子と、該回路素子を被覆し前記熱硬化性樹脂層と結合され前記第１および第２の導電パターンを一体に支持する絶縁性樹脂とを備えたことを特徴とする。
【００２１】
本発明では、分離溝を埋めて第１の導電パターン表面を覆う熱硬化性樹脂層を設けることにより、回路素子を被覆する絶縁性樹脂との結合が強化され良好な封止構造の小型化、薄型化、軽量化そして多層化された回路装置が実現でき、従来の課題を解決することができる。
【００２２】
また本発明の製造方法では、導電箔を用意し、少なくとも第１の導電パターンと成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して第１の導電パターンを形成する工程と、前記分離溝を埋めて前記第１の導電パターン表面を熱硬化性樹脂層で覆う工程と、前記熱硬化性樹脂層上に第２の導電パターンを形成する工程と、前記第２の導電パターン上を絶縁被膜で覆い、回路素子の電極を接続する部分の前記絶縁被膜を選択的に除去する工程と、前記絶縁被膜上に前記回路素子を固着する工程と、前記回路素子の電極と所望の前記第２の導電パターンとを電気的に接続する接続手段を形成する工程と、前記回路素子を被覆し、前記熱硬化性樹脂層と結合して絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備することを特徴とする。
【００２３】
この製造方法では、分離溝に熱硬化性樹脂層を埋め込み且つ絶縁性樹脂と結合させるので、絶縁性樹脂と第１および第２の導電パターンの接着強度が増して良好な封止構造を得られ、従来の課題を解決することができる。
【００２４】
またこの製造方法では、第１および第２の導電パターンを用いて多層配線を実現できる。
【００２５】
更にこの製造方法では、回路素子の搭載部を含む導電パターンを多数個ブロック毎に形成することにより、多量製造工程を提供できる。
【００２６】
【発明の実施の形態】
本発明の回路装置の実施の形態
本発明の回路装置について図１を参照して説明する。
【００２７】
本発明に依る回路装置は、分離溝により電気的に分離された各搭載部の複数の第１の導電パターンと、前記分離溝を埋めて前記第１の導電パターン表面を覆う熱硬化性樹脂層と、前記熱硬化性樹脂層上に形成され前記第１の導電パターンと所望個所で接続された第２の導電パターンと、前記第２の導電パターン上に絶縁されて固着された回路素子と、該回路素子を被覆し前記熱硬化性樹脂層と結合され前記第１および第２の導電パターンを一体に支持する絶縁性樹脂とから構成されている。
【００２８】
図１には、熱硬化性樹脂層５０Ａに埋め込まれた第１の導電パターン５１を有し、前記熱硬化性樹脂層５０Ａ上に設けた第２の導電パターン７１を有し、第２の導電パターン５１上には電気的に絶縁されて回路素子５２が固着され、熱硬化性樹脂層５０Ａと結合した絶縁性樹脂５０Ｂで第１の導電パターン５１を支持して成る回路装置５３が示されている。
【００２９】
本構造は、回路素子５２、複数の第１の導電パターン５１と、第２の導電パターン７１と、第１の導電パターン５１を埋め込む熱硬化性樹脂層５０Ａおよびそれと結合する絶縁性樹脂５０Ｂの4つの材料で構成され、第１の導電パターン５１間には、この熱硬化性樹脂層５０Ａで充填された分離溝６１が設けられる。そして熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０Ｂにより第１の導電パターン５１および第２の導電パターン７１が支持されている。
【００３０】
本発明の特徴である熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ第１の導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および第１の導電パターン５１表面に塗布し、半硬化して有機溶剤を飛ばした後に本硬化して形成される。また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して第１の導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、第１の導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００３１】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。
【００３２】
更に熱硬化性樹脂層５０Ａは予め半硬化したシート状のフィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および第１の導電パターン５１表面に付着する方法も採用できる。
【００３３】
絶縁性樹脂５０Ｂとしては、エポキシ樹脂等の熱硬化性樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。しかし、熱硬化性樹脂層５０Ａとの結合強度を考慮すると、同種の樹脂が好ましいので絶縁性樹脂５０Ｂとしてはエポキシ樹脂等の熱硬化性樹脂を用いる。
【００３４】
第１の導電パターン５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３５】
第２の導電パターン７１としては、Ｃｕを無電界および電界メッキして熱硬化性樹脂層５０Ａ表面に付着した導電膜が用いられ、電気的接続を求められる個所の第１の導電パターン５１は予め熱硬化性樹脂層５０Ａを選択的に除去することで第２の導電パターンとの接続ができる。
【００３６】
回路素子５２の接続手段は、フェースアップ構造の場合はボンディングワイヤー５５を用い、フェースダウン構造の場合はロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材を用いる。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。
【００３７】
なおボンディングワイヤー５５あるいはロウ材が固着される第２の導電パターン７１は選択的に絶縁被膜７２から露出されており、露出された第２の導電パターン７１表面には導電被膜５４が設けられている。この導電被膜５４として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００３８】
裏面電極５６は予定の第１の導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を付着して形成され、突起電極として設けられる。
【００３９】
本回路装置は、第１の導電パターン５１および第２の導電パターン７１は熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０Ｂで支持しているため、支持基板が不要となる。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００４０】
また、回路素子５２を被覆し且つ第１の導電パターン５１間の分離溝６１に充填された熱硬化性樹脂層５０Ａを有し、お互いの絶縁がはかれるメリットを有する。
【００４１】
また、回路素子５２を被覆し、第１の導電パターン５１間の分離溝６１に充填され第１の導電パターン５１の裏面のみを露出して一体に支持する熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０Ｂを有している。
【００４２】
回路素子５２は第２の導電パターン７１を被覆する絶縁被膜７２上に絶縁性接着剤５８で固着され、回路素子５２と第２の導電パターン７１とは電気的に絶縁されている。この結果、回路素子５２の下には第１の導電パターン５１および第２の導電パターン７１が自由に配線でき、多層配線を実現できる。回路素子５２の各電極パッドは周辺に設けた第２の導電パターン７１の一部で形成されるボンデイングパッドと供する導電被膜５４にボンディングワイヤー５５で接続されている。
【００４３】
この第１の導電パターン５１の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図１７の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００４４】
また本回路装置は、分離溝６１の表面と第１の導電パターン５１の裏面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図１７に示す裏面電極１０、１１の段差が設けられないため、回路装置５３をそのまま水平に移動できる特徴を有する。
【００４５】
なお、他の実施例として熱硬化性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および第１の導電パターン５１の所望の表面を被覆するようにＵＶ硬化樹脂を形成することができる。ＵＶ硬化樹脂もエポキシ樹脂系であり、熱硬化性樹脂層５０Ａと同様の効果が得られる。
本発明の回路装置の製造方法の実施の形態
まず本発明の回路装置の製造方法について図２を参照しながら説明する。
【００４６】
本発明は、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する第１の導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して第１の導電パターンを形成する工程と、熱硬化性樹脂で分離溝および第１の導電パターンを被覆する工程と、所定の第１の導電パターン表面をレーザーエッチングで露出する工程と、露出された第１の導電パターンに接触し熱硬化性樹脂層表面にＣｕメッキにより導電膜を形成し、所定のパターンにエッチングして第２の導電パターンを形成する工程と、露出された第２の導電パターンに選択的に導電被膜を形成する工程と、第２の導電パターンを覆う絶縁被膜上に回路素子を固着する工程と、前記回路素子の電極と所望の前記第２の導電パターンとを電気的に接続する接続手段を形成する工程と、各搭載部の前記回路素子を一括して被覆し、絶縁性樹脂で共通モールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、複数個の前記ブロックを前記絶縁性樹脂を当接させて粘着シートに貼り付ける工程と、前記粘着シートに貼り付けられた状態で前記ブロックの各搭載部の前記回路素子の特性の測定を行う工程と、前記粘着シートに貼り付けられた状態で前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とから構成されている。
【００４７】
図２に示すフローは上述した工程とは一致していないが、Ｃｕ箔、ハーフエッチングの２つのフローで第１の導電パターンの形成が行われる。熱硬化性樹脂のフローで分離溝および第１の導電パターン表面を熱硬化性樹脂で覆う。レーザーエッチング、Ｃｕメッキ、エッチングのフローで第２の導電パターンが形成される。Ａｕメッキでは第２の導電パターンに選択的にボンディングパッドが設けられる。ダイボンドおよびワイヤーボンディングの２つのフローで各搭載部への回路素子の固着と回路素子の電極と第２の導電パターンの接続が行われる。トランスファーモールドのフローでは絶縁性樹脂による共通モールドが行われる。裏面Ｃｕ箔除去のフローでは分離溝のない厚み部分の導電箔のエッチングが行われる。裏面処理のフローでは裏面に露出した第１の導電パターンの電極処理が行われる。粘着シートのフローでは粘着シートに複数個のブロックが貼り付けられる。測定のフローでは各搭載部に組み込まれた回路素子の良品判別や特性ランク分けが行われる。ダイシングのフローでは絶縁性樹脂からダイシングで個別の回路素子への分離が行われる。
【００４８】
以下に、本発明の各工程を図１および図３〜図１４を参照して説明する。
【００４９】
本発明の第１の工程は、図３から図５に示すように、導電箔６０を用意し、少なくとも回路素子５２の搭載部を多数個形成する第１の導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を形成してブロック毎の第１の導電パターン５１を形成することにある。
【００５０】
本工程では、まず図３Ａの如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００５１】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは１２５μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００５２】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【００５３】
具体的には、図３Ｂに示す如く、短冊状の導電箔６０に多数の搭載部が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００５４】
続いて、ブロック毎の第１の導電パターン５１を形成する。
【００５５】
まず、図４に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、第１の導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図５Ａに示す如く、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【００５６】
エッチングにより形成された分離溝６１の深さは、例えば２０〜３０μｍであり、その側面は、酸化処理や化学研磨処理されて粗面化され、熱硬化性樹脂層５０Ａとの接着強度が向上される。
【００５７】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００５８】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００５９】
またレーザでは、直接レーザ光を当てて分離溝６１を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００６０】
図５Ｂに具体的な第１の導電パターン５１を示す。本図は図３Ｂで示したブロック６２の１個を拡大したものに対応する。黒く塗られた部分の１個が１つの搭載部６５であり、第１の導電パターン５１を構成し、１つのブロック６２には５行１０列のマトリックス状に多数の搭載部６５が配列され、各搭載部６５毎に同一の第１の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間してその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用され、また導電箔６０の裏面エッチング後には絶縁性樹脂５０Ｂの補強をする働きを有する。
【００６１】
本発明の第２の工程は、図６に示す如く、分離溝６１および第１の導電パターン５１の表面を被覆するように熱硬化性樹脂層５０Ａを形成することにある。
【００６２】
本工程は本発明の特徴とする工程であり、熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、分離溝６１を埋め込み且つ第１の導電パターン５１の表面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして分離溝６１および第１の導電パターン５１表面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃から１７０℃で１．５時間程度加熱して本硬化して形成される。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。
【００６３】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して第１の導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、第１の導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００６４】
また熱硬化性樹脂層５０Ａは液状の状態で分離溝６１に充填されるので、トランスファーモールドされるエポキシ樹脂に比較して低粘度のため分離溝６１の内壁に密着でき、両者の接着強度が大幅に増加できる。この結果、今まででは約６０μｍの分離溝６１で接着強度を確保していたが、接着強度の向上により分離溝６１は２０〜３０μｍと半分の深さで済み、第１の導電パターン５１をよりファインパターンに形成できる利点が得られる。
【００６５】
他の方法として、熱硬化性樹脂層５０Ａは予め半硬化したシート状の熱硬化性樹脂フィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で分離溝６１および第１の導電パターン５１表面に付着する方法も採用できる。熱硬化性樹脂フィルムをその表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃から１７０℃で加熱して溶融したエポキシ樹脂で分離溝６１および第１の導電パターン５１表面を被覆した状態で本硬化させる。
【００６６】
なお、本工程では分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めるために分離溝６１の内壁を酸化処理するか、有機酸系のエッチング処理液を用いて分離溝６１の壁面を化学研磨して粗面化すると良い。有機酸系のエッチング液としては、メック（株）製ＣＺ−８１００を用い、このエッチング液に数分間浸漬して表面に１〜２μｍ程度の凹凸を形成する。これにより分離溝６１の内壁表面が粗面化されるので、分離溝６１と熱硬化性樹脂層５０Ａとの接着強度を高めることができる。
【００６７】
また本工程では、他の実施例として熱硬化性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、分離溝６１および第１の導電パターン５１の所望の表面を被覆するようにＵＶ硬化樹脂を形成することができる。この場合は、次の第３の工程を一緒に行うので、工程が簡単になる。
【００６８】
本発明の第３の工程は、図７に示す如く、所望の第１の導電パターン５１表面の熱硬化性樹脂層５０Ａをレーザーエッチングで除去して露出し、第２の導電パターン７１を形成するための導電メッキ膜７４を付着することにある。
【００６９】
本工程では、直接描画でレーザーエッチングにより熱硬化性樹脂層５０Ａを選択的に取り除き、第１の導電パターン５１に貫通孔７３を設けて選択的に露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【００７０】
続いて、同様に図７に示す如く、貫通孔７３および熱硬化性樹脂層５０Ａ表面に導電メッキ膜７４を形成する。
【００７１】
貫通孔７３を含む熱硬化性樹脂層５０Ａ全面に導電メッキ膜７４をマスクなしで形成する。この導電メッキ膜７４は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約２μｍのＣｕを少なくとも貫通孔７３を含む熱硬化性樹脂層５０Ａ全面に形成する。これにより導電メッキ膜７４と第１の導電パターン５１が電気的に導通するため、導電箔６０で連結された第１の導電パターン５１を電極にして電解メッキを行い、約２０μｍのＣｕをメッキする。これにより貫通孔７３はＣｕの導電メッキ膜７４で埋め込まれる。また導電メッキ膜７４は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。またマスクを使用して部分メッキをしても良い。
【００７２】
本発明の第４の工程は、図８に示す如く、導電メッキ膜７４を所望のパターンにエッチングして第２の導電パターン７１を形成することにある。
【００７３】
導電メッキ膜７４上に所望のパターンのホトレジスト層で被覆し、ボンディングパッドとなる導電被膜５４およびボンディングパッドから中央に延在される第２の導電パターン７１をケミカルエッチングにより形成する。導電メッキ膜７４はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。具体的なパターンは後で図１５を参照して説明する。
【００７４】
導電メッキ膜７４は厚さが５〜２０μｍ程度に形成されているので、第２の導電パターン７１は２０μｍ以下のファインパターンに形成できる利点がある。
【００７５】
本発明の第５の工程は、図９に示す如く、露出された第２の導電パターン７１に導電被膜５４を形成する。
【００７６】
第２の導電パターン７１はオーバーコート樹脂等の絶縁被膜７５で被覆される。絶縁被膜７５としては、溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させると良い。なお絶縁被膜７５としてフォトソルダーレジストを用い、露光現像して選択的に残す方法もできる。
【００７７】
次に、第２の導電パターン７１のボンディングパッドと供する部分を除いてホトレジスト層でマスクして、レーザーエッチングにより絶縁被膜７５を選択的に取り除き、第２の導電パターン７１を選択的に露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【００７８】
この導電被膜５４は残された絶縁被膜７５をマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ボンディングパッドとして活用される。
【００７９】
例えば銀被膜は、金線と接着するし、ロウ材とも接着する。また銀の導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままボンディングパッドとして活用できるメリットを有する。
【００８０】
本発明の第６の工程は、図１０に示す如く、各搭載部６５の絶縁被膜７５上に回路素子５２を導電性あるいは絶縁性接着剤５８で固着し、各搭載部６５の回路素子５２の電極と所望の第２の導電パターン７１とを電気的に接続する接続手段を形成することにある。
【００８１】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。更に回路素子５２は複数個のＩＣチップを積み重ねたり、平面的に配置しても良い。
【００８２】
ここでは、ベアのＩＣチップ５２が絶縁被膜７５上にエポキシ樹脂等の絶縁接着剤５８で固着され、ＩＣチップ５２の各電極と各搭載部６５の周囲に配列された第２の導電パターン７１上の導電被膜５４とが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等により固着されたボンディングワイヤー５５を介して接続される。
【００８３】
本工程では、各ブロック６２に多数の第２の導電パターン７１が集積されているので、回路素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【００８４】
本発明の第７の工程は、図１１に示す如く、各搭載部６３の回路素子５２を一括して被覆し、分離溝６１に充填された熱硬化性樹脂層５０Ａと結合するように絶縁性樹脂５０Ｂで共通モールドすることにある。
【００８５】
本工程では、図１１Ａに示す如く、既に前の工程で分離溝６１および複数の導電パターン５１は熱硬化性樹脂層５０Ａで被覆されているので、絶縁性樹脂５０Ｂは回路素子５２を被覆し、分離溝６１および第１の導電パターン５１表面に残された熱硬化性樹脂層５０Ａと結合される。なお、絶縁被膜７５が熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂの間に介在する形になるが、絶縁被膜７５は極めて薄く熱硬化性樹脂であるエポキシ樹脂等を用いているので、お互いに馴染みが良く強力な接着強度を得られる。更に強い接着強度を実現するには絶縁性樹脂５０Ｂでモールドする前に、絶縁被膜７５の表面をＵＶ照射もしくはプラズマ照射して絶縁被膜７５表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂとで一体となりより強力に第１の導電パターン５１が支持されている。
【００８６】
本工程で、熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂとの直接の結合を望むときは、前工程での絶縁被膜７５のエッチング時に同時に第２の導電パターン７１の存在しない部分の絶縁被膜７５を除去すると良い。
【００８７】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８８】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図１１Ｂに示すように各ブロック６２は１つの共通のモールド金型に搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５０Ｂで共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【００８９】
導電箔６０表面に被覆された絶縁性樹脂５０Ｂの厚さは、回路素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００９０】
本工程の特徴は、絶縁性樹脂５０Ｂを被覆するまでは、第１の導電パターン５１となる導電箔６０が支持基板となることである。従来では、図１６の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００９１】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が第１の導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００９２】
本発明の第7の工程は、同様に図１１Ａに示す如く、分離溝６１を設けていない厚み部分の導電箔６０を除去することにある。
【００９３】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００９４】
実験では研磨装置または研削装置により全面を１００μｍ程度削り、分離溝６１から熱硬化性樹脂層５０Ａを露出させている。この露出される面を図１１Ａでは点線で示している。その結果、約３０μｍの厚さの第１の導電パターン５１となって分離される。また、熱硬化性樹脂層５０Ａが露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、熱硬化性樹脂層５０Ａを露出させても良い。更に、導電箔６０を点線まで全面ウェトエッチングして熱硬化性樹脂層５０Ａを露出させても良い。
【００９５】
この結果、熱硬化性樹脂層５０Ａに第１の導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された熱硬化性樹脂層５０Ａの表面と第１の導電パターン５１の表面は、実質的に一致する構造となっている。従って、本発明の回路装置５３は図１８に示した従来の裏面電極１０、１１のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００９６】
更に、第１の導電パターン５１の裏面処理を行い、図1に示す最終構造を得る。すなわち、電極を形成する第１の導電パターン５１を選択的に露出して他の部分をレジスト層５７で被覆し、半田等の導電材を被着して裏面電極５６を形成し、回路装置として完成する。
【００９７】
本発明の第８の工程は、図１２に示す如く、複数個のブロック６２を絶縁性樹脂５０Ｂを当接させて粘着シート８０に貼り付けることにある。
【００９８】
前工程で導電箔６０の裏面エッチングをした後に、導電箔６０から各ブロック６２が切り離される。このブロック６２は熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂで導電箔６０の残余部と連結されているので、切断金型を用いず機械的に導電箔６０の残余部から剥がすことで達成できる。
【００９９】
本工程では、ステンレス製のリング状の金属枠８１に粘着シート８０の周辺を貼り付け、粘着シート８０の中央部分には４個のブロック６２をダイシング時のブレードが当たらないような間隔を設けて絶縁性樹脂５０Ｂを当接させて貼り付けられる。粘着シート８０としてはＵＶシート（リンテック社製）が用いられるが、各ブロック６２は絶縁性樹脂５０Ｂで機械的強度があるので、安価なダイシングシートでも使用できる。
【０１００】
本発明の第９の工程は、図１２に示す如く、粘着シート８０に貼り付けられた状態で熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂで一括してモールドされた各ブロック６２の各搭載部６５の回路素子５２の特性の測定を行うことにある。
【０１０１】
各ブロック６２の裏面には図１に示すように、裏面電極５６が露出されており、各搭載部６５が導電パターン５１形成時と全く同一にマトリックス状に配列されている。この導電パターン５１の絶縁性樹脂５０Ｂから露出した裏面電極５６にプローブ６８を当てて、各搭載部６５の回路素子５２の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【０１０２】
本工程では、各搭載部６５の回路装置５３は絶縁性樹脂５０Ｂでブロック６２毎に一体で支持されているので、個別にバラバラに分離されていない。従って、粘着シート８０に貼り付けられた複数個のブロック６２をテスターの載置台に真空で吸着させ、ブロック６２毎に搭載部６５のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック６２の各搭載部６５の回路装置５３の測定を行える。すなわち、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にでき、更に複数個のブロック６２を同時に処理するので、測定時間の大幅な短縮を図れる。
【０１０３】
本発明の第１０の工程は、図１３に示す如く、粘着シート８０に貼り付けられた状態でブロック６２の熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂを各搭載部６５毎にダイシングにより分離することにある。
【０１０４】
本工程では、粘着シート８０に貼り付けられた複数個のブロック６２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード６９で各搭載部６５間のダイシングライン７０に沿って分離溝６１上の熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂをダイシングし、個別の回路装置５３に分離する。
【０１０５】
本工程で、ダイシングブレード６９は完全に熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂを切断し粘着シートの表面に達する切削深さでダイシングを行い、完全に各搭載部６５毎に分離する。ダイシング時は予め前述した第１の工程で設けた各ブロックの周辺の枠状のパターン６６の内側に設けた位置合わせマーク６７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン７０をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【０１０６】
また本工程では、ダイシングライン７０には分離溝６１に充填された熱硬化性樹脂層５０Ａとその上に結合された絶縁性樹脂５０Ｂしか存在しないので、ダイシングブレード６９の摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【０１０７】
更に本工程後でも、ダイシング後も粘着シート８０の働きで個別の回路装置にバラバラにならず、その後のテーピング工程でも効率よく作業できる。すなわち、粘着シート８０に一体に支持された回路装置は良品のみを識別してキャリアテープの収納孔に吸着コレットで粘着シート８０から離脱させて収納できる。このために微小な回路装置であっても、テーピングまで一度もバラバラに分離されない特徴がある。
【０１０８】
以上に本発明の製造方法を詳述したが、測定工程とダイシング工程を逆にしても粘着シート８０で一体に支持されているので、問題なく測定をテスターで行えることは言うまでもない。ただダイシング後は粘着シート８０での支持のために測定時に粘着シート８０が撓むことを配慮すれば足りる。
【０１０９】
最後に、図１５を参照して、具体化された本発明の製造方法による回路装置を説明する。まず、実線で示すパターンは第２の導電パターン７１であり、点線で示すパターンは第１の導電パターン５１である。第２の導電パターン７１は半導体ベアチップ５２を取り巻くようにボンディングパッドとして働く導電被膜５４が周辺に設けられ、一部では２段に配置されて多パッドを有する半導体ベアチップ５２に対応している。ボンディングパッドは半導体ベアチップ５２の対応する電極パッド７５とボンディングワイヤー５５で接続され、ボンディングパッドからファインパターンの第２の導電パターン７１が半導体ベアチップ５２の下に多数延在されて、黒丸で示す貫通孔７３で第１の導電パターン５１と接続されている。
【０１１０】
斯かる構造であれば、２００以上のパッドを有する半導体回路素子でも、第２の導電パターン７１のファインパターンを利用して所望の第１の導電パターン５１まで多層配線構造で延在でき、第１の導電パターン５１に設けられた裏面電極５６から外部回路への接続が行える。なお、図１５では熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０Ｂ等は説明のために省略している。
【０１１１】
【発明の効果】
本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【０１１２】
また、熱硬化性樹脂で分離溝および導電パターンを覆うので、熱硬化性樹脂が低粘度で分離溝との接着強度を増加できる利点がある。更に、熱硬化性樹脂と絶縁性樹脂との結合が樹脂同士であり馴染み易く、両者が一体となってより封止性の高い実装構造を実現できる。従って、導電パターンの片面モールドの構造でありながら、分離溝からの熱硬化性樹脂層と絶縁性樹脂とが剥がれやすい欠点を十分に克服できる。また接着強度の向上により分離溝は２０〜３０μｍと半分の深さで済み、導電パターンをよりファインパターンに形成できる利点が得られる。
【０１１３】
更に、導電パターンは熱硬化性樹脂層で覆われているので表面の酸化が防止でき、特に銅箔を用いた場合の銅箔表面の酸化防止を実現する構造となる利点がある。
【０１１４】
更に、第１および第２の導電パターンで多層配線を実現できるので、極めてパッド数の多い半導体チップでも実装可能となり、高価なリードフレームを用いない実装構造を実現できる。
【０１１５】
本発明の製造方法では、導電パターン形成後にすぐに半硬化した熱硬化性樹脂層で被覆するので、液状の低粘度の熱硬化性樹脂で分離溝を完全に充填でき、両者の接着強度を著しく向上できる利点がある。また熱硬化性樹脂層は第１の導電パターン形成後すぐに第１の導電パターンを覆うので、第１の導電パターン表面がその後のダイボンドやワイヤーボンディング等の加熱工程で酸化されず信頼性の向上に寄与できる。
【０１１６】
また、熱硬化性樹脂層はレーザーエッチングにより容易に選択的に除去することができ、残された熱硬化性樹脂層をマスクとして第２の導電パターンとなる導電メッキ膜で形成でき、工程をシンプル化できる。
【０１１７】
更に、従来の分離溝にトランスファーモールドで絶縁性樹脂を充填する場合、絶縁性樹脂の粘度が高いために分離溝に絶縁性樹脂を十分に充填できないため、分離溝と絶縁性樹脂の接着強度は十分に得られず絶縁性樹脂が第１の導電パターンから剥がれる問題があった。本発明では分離溝と熱硬化性樹脂層との接着強度は低粘度の半硬化した熱硬化性樹脂を用いることで解決し、熱硬化性樹脂層と絶縁性樹脂は樹脂同士で馴染みが良いので、第１の導電パターンと熱硬化性樹脂層および絶縁性樹脂との接着強度はより大幅に向上できる。
【０１１８】
更に、粘着シート８０に複数個のブロックを貼り付けることで、微小な回路装置を最後までバラバラにすることなく処理でき、極めて量産効果が高い製造方法を実現できる。
【０１１９】
更に、測定工程およびダイシング工程で粘着シートに貼り付けられた複数個のブロックで処理を行える利点を有する。従って、測定工程では極めて早く大量にブロックの各搭載部の回路装置の測定を行え、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にでき、複数個のブロックを一括で処理できるので、測定時間の大幅な短縮を図れる。またダイシング工程では位置合わせマークを用いてダイシングラインの認識が早く確実に行われる利点を有する。更にダイシングは絶縁性樹脂層のみの切断でよく、導電箔を切断しないことによりダイシングブレードの寿命も長くでき、導電箔を切断する場合に発生する金属バリの発生もない。
【０１２０】
また図１９から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の製造フローを説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置の製造方法を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の具体化された回路装置を説明する図である。
【図１６】従来の回路装置の実装構造を説明する図である。
【図１７】従来の回路装置を説明する図である。
【図１８】従来の回路装置の製造方法を説明する図である。
【図１９】従来の回路装置の製造方法を説明する図である。
【符号の説明】
５０Ａ 熱硬化性樹脂層
５０Ｂ 絶縁性樹脂
５１ 第１の導電パターン
５２ 回路素子
５３ 回路装置
６１ 分離溝
６２ ブロック
７１ 第２の導電パターン
８０ 粘着シート
Claims (4)
- 導電箔を用意し、少なくとも第１の導電パターンと成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して第１の導電パターンを形成する工程と、
前記分離溝を埋めて前記第１の導電パターン表面を熱硬化性樹脂層で覆う工程と、
前記熱硬化性樹脂層上に第２の導電パターンを形成する工程と、
前記第２の導電パターン上を絶縁被膜で覆い、回路素子の電極を接続する部分の前記絶縁被膜を選択的に除去する工程と、
前記絶縁被膜上に前記回路素子を固着する工程と、
前記回路素子の電極と所望の前記第２の導電パターンとを電気的に接続する接続手段を形成する工程と、
前記回路素子を被覆し、前記熱硬化性樹脂層と結合して絶縁性樹脂でモールドする工程と、
前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。 - 導電箔を用意し、少なくとも第１の導電パターンと成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して第１の導電パターンを形成する工程と、
前記分離溝を埋めて前記第１の導電パターン表面を熱硬化性樹脂層で覆う工程と、
前記熱硬化性樹脂層上に第２の導電パターンを形成する工程と、
前記第２の導電パターン上を絶縁被膜で覆い、前記回路素子の電極を接続する部分の前記絶縁被膜を選択的に除去する工程と、
前記絶縁被膜上に回路素子を固着する工程と、
前記回路素子の電極と所望の前記第２の導電パターンとを電気的に接続する接続手段を形成する工程と
前記回路素子を被覆し、前記熱硬化性樹脂層と結合して絶縁性樹脂でモールドする工程と、
前記分離溝を設けていない厚み部分の前記導電箔を裏面より一様に除去し前記第１の導電パターンの裏面と前記分離溝を埋める前記熱硬化性樹脂層とを実質的に平坦面にする工程ととを具備することを特徴とする回路装置の製造方法。 - 前記絶縁被膜から露出された所望の前記第２の導電パターン上には前記絶縁被膜をマスクとして用い、前記第２の導電パターンとは異なる金属材料より成る導電被膜を設けることを特徴とする請求項１または請求項２に記載の回路装置の製造方法。
- 前記絶縁性樹脂はダイシングにより個別の回路装置に分離することを特徴とする請求項１または請求項２に記載の回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225110A JP4698080B2 (ja) | 2001-07-25 | 2001-07-25 | 回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225110A JP4698080B2 (ja) | 2001-07-25 | 2001-07-25 | 回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037212A JP2003037212A (ja) | 2003-02-07 |
| JP4698080B2 true JP4698080B2 (ja) | 2011-06-08 |
Family
ID=19058156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225110A Expired - Fee Related JP4698080B2 (ja) | 2001-07-25 | 2001-07-25 | 回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4698080B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019361A (ja) | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| KR101824177B1 (ko) * | 2011-08-31 | 2018-01-31 | 해성디에스 주식회사 | 리드프레임을 이용한 반도체 패키지 및 그 제조 방법 |
| KR20170023310A (ko) * | 2015-08-20 | 2017-03-03 | 에스케이하이닉스 주식회사 | 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지 |
| CN113643991A (zh) * | 2021-06-29 | 2021-11-12 | 华宇华源电子科技（深圳）有限公司 | 一种新型板级塑封的加工方法及结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260560A (ja) * | 1996-03-21 | 1997-10-03 | Toppan Printing Co Ltd | リードフレーム及びその製造方法 |
| JPH09321173A (ja) * | 1996-05-27 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 |
| JP2000332145A (ja) * | 1999-05-18 | 2000-11-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 |
-
2001
- 2001-07-25 JP JP2001225110A patent/JP4698080B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260560A (ja) * | 1996-03-21 | 1997-10-03 | Toppan Printing Co Ltd | リードフレーム及びその製造方法 |
| JPH09321173A (ja) * | 1996-05-27 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 |
| JP2000332145A (ja) * | 1999-05-18 | 2000-11-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003037212A (ja) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609737B2 (ja) | 回路装置の製造方法 | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3963655B2 (ja) | 回路装置の製造方法 | |
| JP4761662B2 (ja) | 回路装置の製造方法 | |
| JP2002110717A (ja) | 回路装置の製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JP4679000B2 (ja) | 板状体 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| JP2002076182A (ja) | 回路装置の製造方法 | |
| JP4698080B2 (ja) | 回路装置の製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP4803931B2 (ja) | 回路モジュール | |
| JP2003037345A (ja) | 回路装置およびその製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP4342157B2 (ja) | 回路装置の製造方法 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JP3643764B2 (ja) | 回路装置の製造方法 | |
| JP4393038B2 (ja) | 回路装置の製造方法 | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP4334187B2 (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110301 |
|
| LAPS | Cancellation because of no payment of annual fees |