JP3778783B2 - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP3778783B2 JP3778783B2 JP2000194093A JP2000194093A JP3778783B2 JP 3778783 B2 JP3778783 B2 JP 3778783B2 JP 2000194093 A JP2000194093 A JP 2000194093A JP 2000194093 A JP2000194093 A JP 2000194093A JP 3778783 B2 JP3778783 B2 JP 3778783B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive path
- circuit
- circuit device
- conductive
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に支持基板を不要にした薄型の回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図２４のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２５は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図２４のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図２６および図２７を参照しながら説明する。
尚、図２７では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図２６Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い。（以上図２６Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図２６Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図２６Ｄを参照）
そして必要により、ダイシングして個々の電気素子として分離している。図２６では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【００１５】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
一方、セラミック基板を採用した製造方法を図２７左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図２６の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】
図２５に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路素子を提供するのは難しかった。
【００１８】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
図２８は、ガラスエポキシ基板、セラミック基板または金属基板等に形成されたパターン図を示すものである。このパターンは、一般にＩＣ回路が形成されており、トランジスタチップ２１、ＩＣチップ２２、チップコンデンサ２３および／またはチップ抵抗２４が実装されている。このトランジスタチップ２１やＩＣチップ２２の周囲には、配線２５と一体となったボンディングパッド２６が形成され、金属細線２８を介してチップ２１、２２とボンディングパッドが電気的に接続されている。また配線２９は、外部リードパッド３０と一体となり形成されている。これらの配線２５、２９は、基板の中を曲折しながら延在され、必要によってはＩＣチップの中で一番細く形成されている。従って、この細い配線は、基板と接着面積が非常に狭く、配線が剥がれたり、反ったりする問題があった。またボンディングパッド２６は、パワー用のボンディングパッドと小信号用のボンディングパッドがあり、特に小信号用のボンディングパッドは、接着面積が小さく、膜剥がれの原因となっていた。
【００２２】
更には、外部リードパッドには、外部リードが固着されるが、外部リードに加えられる外力により、外部リードパッドが剥がれる問題もあった。
【００２３】
またＣＳＰ６を基板５にマトリックス状に形成し、樹脂層１３をモールドした後にダイシングする場合がある。この場合、基板がセラミック基板であると、ダイシングブレードの摩耗や破損が激しく、しかも基板に欠けや割れが発生する問題があった。
【００２４】
またダイシングラインに電極が延在される場合がある。例えばタイバー等の連結片で全ての電極が結合されたリードフレームを採用したパッケージ、このリードフレームに相当するパターンが形成された支持基板を採用したパッケージは、どうしてもダイシングラインに電極材料がある。そしてこのダイシングラインに沿ってダイシングすると電極材料がブレードに詰まり、ブレードの機能を低下させ、頻繁にブレードを交換しなければならない問題が発生していた。
【００２５】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１に、切断面を有することなくそれぞれがアイランド状に形成され、少なくともダイパッド、ボンディングパッドおよび配線を有する導電路と、所望の前記ダイパッドに固着された複数の回路素子と、前記複数の回路素子を被覆し且つ裏面を露出し前記裏面よりも上方の前記導電路を埋め込んだ絶縁性樹脂とを備えた回路装置であり、
前記導電路の配置領域よりも外側に位置する前記絶縁性樹脂を切断することにより１パッケージとしたことで解決するものである。
【００２６】
本回路装置を提供することにより、構成要素を最小限にし、且つ配線が前記絶縁性樹脂から抜けない構造とし、従来の課題を解決するものである。また本回路装置は、支持基板を採用しなくても、アイランド状に形成された導電路が絶縁性樹脂に埋め込まれて成るため、ダイシングラインには、導電路が延在されない。よって支持基板をダイシングすることも、導電路をダイシングすることもない。よってダイシングブレードの摩耗、交換および破損を大幅に減らすことができる。
【００２７】
第２に、切断面を有することなく分離溝でアイランド状に形成され、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と、所望の前記ダイパッド上に固着された複数の回路素子と、該複数の回路素子を被覆し且つ裏面を露出し前記裏面よりも上方の前記導電路を埋め込んだ絶縁性樹脂とを備えた回路装置であり、
前記導電路の配置領域よりも外側に位置する前記分離溝の前記絶縁性樹脂を切断することにより１パッケージとしたことで解決するものである。
【００２８】
第３に、切断面を有することなく分離溝でアイランド状に形成され、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と、所望の前記ダイパッド上に固着された複数の回路素子と、該複数の回路素子の電極と前記ダイパッドとを接続する接続手段と、前記複数の回路素子を被覆し且つ裏面を露出し前記裏面よりも上方の前記導電路を埋め込んだ絶縁性樹脂とを備えた回路装置であり、
前記導電路の配置領域よりも外側に位置する前記分離溝の前記絶縁性樹脂を切断することにより１パッケージとしたことで解決するものである。
【００２９】
本回路装置を提供することにより、分離溝に充填された絶縁性樹脂により複数の導電路を一体に支持し、特に配線の抜けを防止することができる。また導電路の裏面が外部との接続を供することができスルーホールを不要にでき、更には、前述したように支持基板をダイシングすることも、導電路をダイシングすることもないので、ダイシングブレードの摩耗、交換および破損を大幅に減らすことができる。
【００３０】
第４に、導電箔を用意し、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して前記導電路を形成する工程と、
複数の回路素子を所望の前記ダイパッド上に固着し、前記回路素子の電極と前記配線とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および前記導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を除去し、前記導電路を分離する工程と、
前記複数の導電路が配置された領域の外側に位置する前記絶縁性樹脂を切断し、１つの回路装置として分離することで解決するものである。
【００３１】
第５に、導電箔を用意し、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と成る領域に耐食性の導電被膜を形成する工程と、
少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
複数の回路素子を所望の前記導電路上に固着し、前記回路素子の電極と前記配線とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および前記導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を除去し、前記導電路を分離する工程と、
前記複数の導電路が配置された領域の外側に位置する前記絶縁性樹脂を切断し、１つの回路装置として分離することで解決するものである。
【００３２】
第６に、導電箔を用意し、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して前記導電路を形成する工程と、
複数の回路素子を所望の前記導電路上に固着する工程と、
前記回路素子の電極と前記導電路の一部で形成された配線とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および前記導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を除去し、前記導電路を分離する工程と、
前記導電路が形成されない所の絶縁性樹脂を切断して所望の回路を備えた回路装置に分離する工程とを具備することで解決するものである。
【００３３】
第７に、導電箔を用意し、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して前記導電路を形成する工程と、
前記複数の回路素子を所望の前記導電路上に固着する工程と、
前記回路素子の電極と前記導電路の一部で形成された配線とを電気的に接続する接続手段を形成する工程と、
前記複数の回路素子、前記接続手段および前記導電箔を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を一様に除去し前記導電路の裏面と前記分離溝間の前記絶縁性樹脂とを実質的に平坦面にする工程と、
前記導電路が形成されない所の絶縁性樹脂を切断して所望の回路を備えた回路装置に分離する工程とを具備することで解決するものである。
【００３４】
第８に、導電箔を用意し、少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
複数の回路素子を所望の前記導電路上に固着する工程と、
前記複数の回路素子の電極と前記導電路となる配線を電気的に接続する接続手段を形成する工程と、
前記複数の回路素子、前記接続手段および前記導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を一様に除去し前記導電路の裏面と前記分離溝間の前記絶縁性樹脂とを実質的に平坦面にする工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することで解決するものである。
【００３５】
これらの回路装置の製造方法を提供することで、導電路を形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。また細い配線は、裏面を除いて絶縁性樹脂に埋め込まれるため、配線の抜けや剥がれを防止し且つ薄型で平坦なパッケージを実現できる。
【００３６】
更には支持基板を不要にできること、導電路がアイランド状に埋め込まれてから絶縁性樹脂を切断できるため、多数個の回路装置を量産できると同時に、切断用の治具、例えばダイシングブレード、プレス、カッター等の摩耗、破損を防止できる。
【００３７】
【発明の実施の形態】
回路装置を説明する第１の実施の形態
まず本発明の回路装置について図１を参照しながらその構造について説明する。
【００３８】
図１には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る回路装置５３が示されている。
【００３９】
本構造は、回路素子５２Ａ、５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。そして絶縁性樹脂５０により前記導電路５１が支持されている。
【００４０】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００４１】
また回路素子５２の接続手段は、金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路５１との接続は、金属細線が選択され、ＣＳＰであれば半田ボールや半田バンプが選択される。またチップ抵抗、チップコンデンサは、半田５５Ｂが選択される。またパッケージされた回路素子、例えばＢＧＡ等を導電路５１に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。
【００４２】
また回路素子と導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここでこの導電被膜は、少なくとも一層あればよい。
【００４３】
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００４４】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００４５】
本回路装置は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、回路素子５２および絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００４６】
また前記構成の他に、回路素子５２を被覆し且つ前記導電路５２間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００４７】
この導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁がはかれるメリットを有する。
【００４８】
また、回路素子５２を被覆し且つ導電路５１間の分離溝５４に充填され導電路５１の裏面のみを露出して一体に支持する絶縁性樹脂５０を有している。
【００４９】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図２５の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００５０】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路５１の裏面が露出されてため、回路素子５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００５１】
また本回路装置は、分離溝５４の表面と導電路５１の表面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図２５に示す裏面電極１０、１１の段差が設けられないため、回路装置５３を実装基板上でそのまま水平に移動できる特徴を有する。
【００５２】
図１は、複数の回路素子でＩＣ回路を構成するものであり、特に回路素子と回路素子を接続する導電路は、配線として機能し、図１Ｂの如く、実質ランド状の形状となっている。しかし実際の形状は、図２や図２８の如く、更に複雑なものである。この細く長く延在される配線は、裏面よりも上方の導電路を埋め込むため、配線の抜け、剥がれを防止することができる。
【００５３】
また本発明は、複数の導電路５１Ａ〜５１Ｃが、リードフレームに採用されるタイバーやタブ吊りリード等の連結片で支持されず、独立して絶縁性樹脂５０に封止される。しかもこれら独立した導電路は、支持基板や接着テープの支持もなく封止されていることに特徴がある。従って完成品には、前記連結片の切断箇所が形成されず、全域がエッチングでアイランド状に形成された導電路からなる。
【００５４】
従来のリードフレームは、吊りリード、タイバー等の連結片を除いて、完成されたものである。つまりリードの表面から側面、裏面に渡るまで完成品として加工されている。従ってこのリードフレームに半導体チップを搭載した後、絶縁性樹脂で封止し、この連結片を切断していた。そのため、どこにも連結されず島状に配置される導電路７は、支持基板または接着テープのような支持部材で接着固定するしか方法は無かった。
【００５５】
しかし本発明に於いて、リードフレームの製造側で、導電路は、導電箔がハーフエッチングされた半完成品の状態で供給される。そして素子の実装、電気的接続、絶縁性樹脂による封止を行い、最後に導電路の形状が全域に渡り分離されるように、導電路の裏面を加工している。従って、支持基板、タブ吊りリード等の連結片、接着テープを採用することなく、しかも連結片の機械的分離もなく完成品とする事ができる。
【００５６】
また支持基板を採用しないこと、導電路の延在されない絶縁性樹脂を切断して１つの回路装置とするため、切断治具の摩耗、破損を大幅に減らすことができる。特にダイシングブレード、ブレスやカットの際に使用されるブレードの寿命を大幅に延ばすことができる。
回路装置を説明する第２の実施の形態
次に図２に示された回路装置５３を説明する。
【００５７】
本構造は、導電路５１として配線Ｌ１、Ｌ２が形成されており、それ以外は、図１の構造と実質同一である。よってこの配線Ｌ１、Ｌ２について説明する。
【００５８】
前述したように、ＩＣ回路には、大規模の回路から小規模の回路まである。しかしここでは、図面の都合もあり、小規模な回路を図２Ａに示す。この回路は、オーディオの増幅回路に多用される差動増幅回路とカレントミラー回路が接続されたものである。前記差動増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成され、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に構成されている。
【００５９】
図２Ｂは、図２Ａの回路を本回路装置に実現した時の平面図であり、図２Ｃは、図２ＢのＡ−Ａ線に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断面図である。左側には、ＴＲ１とＴＲ３が実装されるダイパッド５１Ａが設けられ、右側にはＴＲ２とＴＲ４が実装されるダイパッド５１Ｄが設けられている。このダイパッド５１Ａ、５１Ｄの上側には、外部接続用の電極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側には、５１Ｃ、５１Ｈ〜５１Ｊが設けられている。そしてＴＲ１のエミッタとＴＲ２のエミッタが共通接続されているため、配線Ｌ２が電極５１Ｅ、５１Ｇと一体となって形成されている。またＴＲ３のベースとＴＲ４のベース、ＴＲ３のエミッタとＴＲ４のエミッタが共通接続されているため、配線Ｌ１が電極５１Ｃ、５５Ｊと一体となって設けられ、配線Ｌ３が電極５５Ｈ、５５Ｉと一体となって設けられている。
【００６０】
本発明の特徴は、この配線Ｌ１〜Ｌ３にある。図２８で説明すれば、配線２５、配線２９がこれに該当するものである。この配線は、本回路装置の集積度により異なるが、幅は、２５μｍ〜と非常に狭いものである。尚、この２５μｍの幅は、ウェットエッチングを採用した場合の数値であり、ドライエッチングを採用すれば、この幅は更に狭くできる。
【００６１】
図２Ｄからも明らかなように、配線Ｌ１は、裏面を露出するだけで、その他の側面は、全て絶縁性樹脂５０で支持されている。また別の表現をすれば、絶縁性樹脂５０に配線が埋め込まれている。よって、図２４〜図２８の様に、たんに支持基板に配線が貼り合わされているのとは異なり、配線の抜け、反りを防止することが可能となる。特に、後述する製造方法から明らかな様に、導電路の側面が粗面で成る事、導電路の表面にひさしが形成されている事等により、アンカー効果が発生し、絶縁性樹脂から前記導電路が抜けない構造となる。
【００６２】
また外部接続用の電極５１Ｂ、５１Ｃ、５５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込まれているため、固着された外部リードから外力が加わっても、剥がれずらい構造となる。
回路装置を説明する第３の実施の形態
次に図８に示された回路装置５６を説明する。
【００６３】
本構造は、導電路５１の表面に導電被膜５７が形成されており、それ以外は、図１や図２の構造と実質同一である。よってここでは、図１の導電路上にこの導電被膜５７が形成された所を中心に説明する。
【００６４】
第１の特徴は、導電路や回路装置の反りを防止するするために導電被膜５７を設ける点である。
【００６５】
一般に、絶縁性樹脂と導電路材料（以下第１の材料と呼ぶ。）の熱膨張係数の差により、回路装置自身が反ったり、また導電路が湾曲したり剥がれたりする。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、回路装置自体の反りを防止することができる。特に第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率は、１６．７×１０−６（１０のマイナス６乗）で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、Ｐｔは、８．９×１０−６である。
【００６６】
第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１の抜けを防止できる構造となる。
【００６７】
以上、３つの実施の形態は、複数の回路素子が実装され、配線も含めて回路を構成した回路装置で説明してきたが、本発明は、図２１、図２２の如く、一つの回路素子が封止されて構成された回路装置でも実施可能である。図２１の如く、ＣＳＰ等のフェイスダウン型の素子が実装された回路装置、または図２２の如くチップ抵抗、チップコンデンサ等の受動素子が封止された回路装置でも実施できる。更には、２つの導電路間に金属細線を接続し、これが封止されたものでも良い。これはフューズとして活用できる。
【００６８】
回路装置の製造方法を説明する第１の実施の形態
次に図３〜図７および図１を使って回路装置５３の製造方法について説明する。
【００６９】
まず図３の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００７０】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００７１】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程、前記導電箔６０に回路素子を実装する工程および前記除去工程により形成された分離溝６１および導電箔６０に絶縁性樹脂５０を被覆し、回路素子を封止する工程がある。
【００７２】
まず、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする（以上図４を参照）。そして、前記ホトレジストＰＲを介してハーフエッチングすればよい（以上図５を参照）。
【００７３】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。特に、図２Ｂや図２８に示した様に、配線は、細く形成されるが、表裏を除いた側面は、前記粗面の為に配線の反り、抜けが防止できる構造を実現できる。
【００７４】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００７５】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００７６】
またレーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００７７】
またダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。
【００７８】
尚、図４に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００７９】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００８０】
続いて、図６の如く、分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００８１】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００８２】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線５５Ａを介して接続される。また５２Ｂは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００８３】
また図２８に示すパターンを本実施の形態で応用した場合、ボンディングパッド２６は、そのサイズが非常に小さいが、導電箔６０と一体である。よってボンディングツールのエネルギーを伝えることができ、ホンディング性も向上するメリットを有する。またボンディング後の金属細線のカットに於いて、金属細線をプルカットする場合がある。この時は、ボンディングパッドが導電箔と一体で成るため、ボンディングパッドが浮いたりする現象を無くせ、プルカット性も向上する。
【００８４】
更に、図７に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８５】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８６】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電路５１となる導電箔６０が支持基板となることである。従来では、図２６の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００８７】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００８８】
尚、ここの絶縁性樹脂５０を被覆する前に、例えば半導体チップや金属細線の接続部を保護するためにシリコーン樹脂等をポッティングしても良い。
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００８９】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図７では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【００９０】
この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。そして分離溝６１が削られ、図１の分離溝５４となる。（以上図７参照）
最後に、図８の如く必要によって露出した導電路５１に半田等の導電材を被着し、図１の如く回路装置として完成する。
【００９１】
尚、導電路５１の裏面に導電被膜を被着する場合、図３の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。またこの導電被膜を採用した場合、研磨をせずにエッチングだけで導電路５１として分離できる。
【００９２】
尚、本製造方法では、導電箔６０にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、図２や図２８の様な回路を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【００９３】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が一致する平坦な回路装置５６が実現できる。
【００９４】
本製造方法の特徴は、絶縁性樹脂５０を支持基板として活用し導電路５１の分離作業ができることにある。絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、図２６の従来の製造方法のように、不要な支持基板５を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【００９５】
尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着の時に調整できる。従って実装される回路素子により違ってくるが、回路装置５６としての厚さは、厚くも薄くもできる特徴を有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μｍの導電路５１と回路素子が埋め込まれた回路装置になる。（以上図１を参照）
回路装置の製造方法を説明する第２の実施の形態
次に図９〜図１３、図８を使ってひさし５８を有する回路装置５６の製造方法について説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施の形態（図１、図２）と実質同一であるため、詳細な説明は省略する。
【００９６】
まず図９の如く、第１の材料から成る導電箔６０の上にエッチングレートの小さい第２の材料７０が被覆された導電箔６０を用意する。
【００９７】
例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【００９８】
また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を導電路５１の形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る被膜をエッチングすればひさし５８が形成できるからである。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる。（以上図９を参照）
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く取り除く工程がある。
【００９９】
Ｎｉ７０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、前記ホトレジストを介してエッチングすればよい。
【０１００】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも遅いため、エッチングが進むにつれてひさし５８がでてくる。
【０１０１】
尚、前記分離溝６１が形成された導電箔６０に回路素子５２を実装する工程（図１２）、前記導電箔６０および分離溝６１に絶縁性樹脂５０を被覆し、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程（図１３）、および導電路裏面に導電被膜を形成して完成までの工程（図８）は、前製造方法と同一であるためその説明は省略する。
回路素子の製造方法を説明する第３の実施の形態
続いて、複数種類の回路素子、配線、ダイパッド、ボンディングパッド等から成る導電路で構成されるＩＣ回路を一単位としてマトリックス状に配置し、封止後に個別分離して、ＩＣ回路を構成した回路装置とする製造方法を図１４〜図２０を参照して説明する。尚、ここでは図２の構造、特に図２Ｃの断面図に沿って説明してゆく。また本製造方法は、第１の実施の形態、第２の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【０１０２】
まず図１４の如く、シート状の導電箔６０を用意する。
【０１０３】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【０１０４】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。
【０１０５】
まず、図１５の如く、Ｃｕ箔６０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図１６の如く、前記ホトレジストＰＲを介してエッチングすればよい。
【０１０６】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【０１０７】
またここの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。（詳細は、第１の実施の形態を参照）
尚、図１５に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【０１０８】
続いて、図１７の如く、分離溝６１が形成された導電箔６０に回路素子５２Ａを電気的に接続して実装する工程がある。
【０１０９】
回路素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【０１１０】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細線５５Ａを介して接続される。
【０１１１】
更に、図１８に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。
【０１１２】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０１１３】
本工程の特徴は、絶縁性樹脂５０を被覆する際、導電路５１となる導電箔６０が支持基板となることである。従来では、図２６の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【０１１４】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０１１５】
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここで前記除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【０１１６】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、絶縁性樹脂５０を露出させている。この露出される面を図１８では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【０１１７】
この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。
【０１１８】
更に、図１９の如く、露出した導電路５１に半田等の導電材を被着する。
【０１１９】
最後に、図２０の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【０１２０】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【０１２１】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【０１２２】
更に、矢印で示す切断ラインに着目して欲しい。このラインには、支持基板もなくまた導電路も延在されていない。従って、切断用の治具は、摩耗、破損もなく治具の寿命を延ばすことができる。特にダイシングブレードでは、Ｃｕを主材料とした導電路をダイシングしないため、ブレードの目詰まりが発生しない特徴を有する。
以上の第１〜第３の実施の形態で説明した製造方法は、図２８で示すような複雑なパターンも実施可能である。特に曲折し、ボンディングパッド２６と一体で成り、他端は回路素子と電気的に接続される配線は、その幅も狭く、しかもその長さが長い。そのため、熱による反りは、非常に大きく、従来構造では剥がれが問題となる。しかし本発明では、配線が絶縁性樹脂に埋め込まれて支持されているので、配線自身の反り、剥がれ、抜けを防止することができる。またボンディングパッド自身は、その平面面積が小さく、従来の構造では、ボンディングパッドの剥がれが発生するが、本発明では、前述したように絶縁性樹脂に埋め込まれ、更には絶縁性樹脂にアンカー効果を持って支持されているため、抜けを防止できるメリットを有する。
【０１２３】
更には、絶縁性樹脂５０の中に回路を埋め込んだ回路装置が実現できるメリットもある。従来構造で説明すれば、プリント基板、セラミック基板の中に回路を組み込んだようなものである。これは、後の実装方法にて説明する。
図２７の右側には、本発明を簡単にまとめたフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、裏面Ｃｕ箔除去、導電路の裏面処理およびダイシングの９工程で回路装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態。
【０１２４】
図２１は、フェイスダウン型の回路素子８０を実装した回路装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたＣＳＰやＢＧＡ等が該当する。また図２２は、チップ抵抗やチップ抵抗等の受動素子８２が実装された回路装置８３を示すものである。これらは、支持基板が不要であるため、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１２５】
図２３は、実層構造について説明するものである。まず図２３Ａは、プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の回路装置５３、５６、８１、８３が実装されたものである。
【０１２６】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、前記導電路８５を介して放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１２７】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１２８】
また金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂および／または酸化膜等が形成されている。
【０１２９】
また図２３Ｂは、本回路装置９０を、図２３Ａの基板８４として活用したものである。これは、本発明の最大の特徴となるものである。つまり従来のプリント基板、セラミック基板では、たかだか基板の中にスルーホールＴＨが形成されている程度であるが、本発明では、ＩＣ回路を内蔵させた基板モジュールが実現できる特徴を有する。例えば、プリント基板の中に少なくとも１つの回路（システムとして内蔵させても良い）が内蔵されているものである。
【０１３０】
また、従来では、支持基板としてプリント基板、セラミック基板等が必要であったが、本発明では、この支持基板が不要となる基板モジュールが実現できる。これは、プリント基板、セラミック基板または金属基板で構成されたハイブリッド基板と比べ、その厚みを薄く、その重量を小さくできる。
【０１３１】
また本回路装置９０を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【０１３２】
従って、これらの実装形態により、このモジュールを実装した電子機器は、小型で軽量なものが実現できる。
【０１３３】
尚、符号９３で示したハッチング部分は、絶縁性の被膜である。例えば半田レジスト等の高分子膜が好ましい。これを形成することにより、基板９０の中に埋め込まれた導電路と回路素子９１等に形成された電極との短絡を防止できる。
更に、図２９を使い本回路装置のメリットを述べる。従来の実装方法に於いて、半導体メーカーは、パッケージ型半導体装置、フリップチップを形成し、セットメーカーは、半導体メーカーから供給された半導体装置と部品メーカーから供給された受動素子等をプリント基板に実装し、これをモジュールとしてセットに組み込んで電子機器としていた。しかし本回路装置では、自身を実装基板として採用できるため、半導体メーカーは、後工程を利用し、実装基板モジュールを完成でき、セットメーカーに供給できる。従って、セットメーカーは、この基板への素子実装を大幅に省くことができる。
【０１３４】
【発明の効果】
以上の説明から明らかなように、本発明では、回路装置、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。更には、反りや剥がれの現象が顕著である配線は、絶縁性樹脂に埋め込まれて支持されるため、これらの問題を解決することができる。
【０１３５】
また導電路は、支持基板で支持されたり、またはリードフレームで採用される連結片等で支持されず、個々が独立して絶縁性樹脂に埋め込まれるので、１パッケージとして加工するための切断部分（例えばダイシングライン）には、前記支持基板または導電路が延在されていない。よって切断の時、ブレードは絶縁性樹脂のみを切断するため、ブレードの寿命を長くすることができる。
【０１３６】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図２５の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【０１３７】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路の裏面が露出されてため、回路素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【０１３８】
また本回路装置は、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となっている。狭ピッチＱＦＰ等を図２３Ｂの如き、支持基板に実装しても、回路素子自身をそのまま水平に移動できるので、リードずれの修正が極めて容易となる。
【０１３９】
また導電路の表側に第２の材料を形成しているため、熱膨張係数の違いにより実装基板の反り、特に細長い配線の反りまたは剥離を抑制することができる。
【０１４０】
また導電路の表面に第２の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる。よってアンカー効果を発生させることができ、導電路、特に配線の反り、抜けを防止することができる。
【０１４１】
また本発明の回路装置の製造方法では、導電路の材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【０１４２】
また分離溝の裏面の導電路は、取り除かれ、この分離溝の中の絶縁性樹脂を切断することで、回路装置を１パッケージとして形成できる。よって切断治具は、絶縁性樹脂のみを切断するため、ブレードの摩耗、目詰まり、破損を抑制でき、治具の寿命を大幅に長くすることが可能となる。
【０１４３】
また図２７から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【０１４４】
次に導電箔の厚みよりも薄く取り除く工程（例えばハーフエッチング）までは、導電路を個々に分離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に於いて、作業性が向上する特徴も有する。
【０１４５】
また導電路と絶縁性樹脂で同一面を形成するため、実装された回路装置は、実装基板上の導電路側面に当たることなくずらすことができる。特に位置ずれして実装された回路装置を水平方向にずらして配置し直すことができる。また回路装置の実装後、ロウ材が溶けていれば、ずれて実装された回路装置は、溶けたロウ材の表面張力により、導電路上部に自ら戻ろうとし、回路装置自身による再配置が可能となる。
【０１４６】
最後に本回路装置９０を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の回路装置の製造方法を説明する図である。
【図１６】本発明の回路装置の製造方法を説明する図である。
【図１７】本発明の回路装置の製造方法を説明する図である。
【図１８】本発明の回路装置の製造方法を説明する図である。
【図１９】本発明の回路装置の製造方法を説明する図である。
【図２０】本発明の回路装置の製造方法を説明する図である。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置を説明する図である。
【図２３】本発明の回路装置の実装方法を説明する図である。
【図２４】従来の回路装置の実装構造を説明する図である。
【図２５】従来の回路装置を説明する図である。
【図２６】従来の回路装置の製造方法を説明する図である。
【図２７】従来と本発明の回路装置の製造方法を説明する図である。
【図２８】従来と本発明の回路装置に適用されるＩＣ回路のパターン図である。
【図２９】半導体メーカーとセットメーカーの位置づけを説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電路
５２ 回路素子
５３ 回路装置
５４ 分離溝
５８ ひさし
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に支持基板を不要にした薄型の回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図２４のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２５は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図２４のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図２６および図２７を参照しながら説明する。
尚、図２７では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図２６Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い。（以上図２６Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図２６Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図２６Ｄを参照）
そして必要により、ダイシングして個々の電気素子として分離している。図２６では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【００１５】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
一方、セラミック基板を採用した製造方法を図２７左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図２６の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】
図２５に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路素子を提供するのは難しかった。
【００１８】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
図２８は、ガラスエポキシ基板、セラミック基板または金属基板等に形成されたパターン図を示すものである。このパターンは、一般にＩＣ回路が形成されており、トランジスタチップ２１、ＩＣチップ２２、チップコンデンサ２３および／またはチップ抵抗２４が実装されている。このトランジスタチップ２１やＩＣチップ２２の周囲には、配線２５と一体となったボンディングパッド２６が形成され、金属細線２８を介してチップ２１、２２とボンディングパッドが電気的に接続されている。また配線２９は、外部リードパッド３０と一体となり形成されている。これらの配線２５、２９は、基板の中を曲折しながら延在され、必要によってはＩＣチップの中で一番細く形成されている。従って、この細い配線は、基板と接着面積が非常に狭く、配線が剥がれたり、反ったりする問題があった。またボンディングパッド２６は、パワー用のボンディングパッドと小信号用のボンディングパッドがあり、特に小信号用のボンディングパッドは、接着面積が小さく、膜剥がれの原因となっていた。
【００２２】
更には、外部リードパッドには、外部リードが固着されるが、外部リードに加えられる外力により、外部リードパッドが剥がれる問題もあった。
【００２３】
またＣＳＰ６を基板５にマトリックス状に形成し、樹脂層１３をモールドした後にダイシングする場合がある。この場合、基板がセラミック基板であると、ダイシングブレードの摩耗や破損が激しく、しかも基板に欠けや割れが発生する問題があった。
【００２４】
またダイシングラインに電極が延在される場合がある。例えばタイバー等の連結片で全ての電極が結合されたリードフレームを採用したパッケージ、このリードフレームに相当するパターンが形成された支持基板を採用したパッケージは、どうしてもダイシングラインに電極材料がある。そしてこのダイシングラインに沿ってダイシングすると電極材料がブレードに詰まり、ブレードの機能を低下させ、頻繁にブレードを交換しなければならない問題が発生していた。
【００２５】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１に、切断面を有することなくそれぞれがアイランド状に形成され、少なくともダイパッド、ボンディングパッドおよび配線を有する導電路と、所望の前記ダイパッドに固着された複数の回路素子と、前記複数の回路素子を被覆し且つ裏面を露出し前記裏面よりも上方の前記導電路を埋め込んだ絶縁性樹脂とを備えた回路装置であり、
前記導電路の配置領域よりも外側に位置する前記絶縁性樹脂を切断することにより１パッケージとしたことで解決するものである。
【００２６】
本回路装置を提供することにより、構成要素を最小限にし、且つ配線が前記絶縁性樹脂から抜けない構造とし、従来の課題を解決するものである。また本回路装置は、支持基板を採用しなくても、アイランド状に形成された導電路が絶縁性樹脂に埋め込まれて成るため、ダイシングラインには、導電路が延在されない。よって支持基板をダイシングすることも、導電路をダイシングすることもない。よってダイシングブレードの摩耗、交換および破損を大幅に減らすことができる。
【００２７】
第２に、切断面を有することなく分離溝でアイランド状に形成され、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と、所望の前記ダイパッド上に固着された複数の回路素子と、該複数の回路素子を被覆し且つ裏面を露出し前記裏面よりも上方の前記導電路を埋め込んだ絶縁性樹脂とを備えた回路装置であり、
前記導電路の配置領域よりも外側に位置する前記分離溝の前記絶縁性樹脂を切断することにより１パッケージとしたことで解決するものである。
【００２８】
第３に、切断面を有することなく分離溝でアイランド状に形成され、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と、所望の前記ダイパッド上に固着された複数の回路素子と、該複数の回路素子の電極と前記ダイパッドとを接続する接続手段と、前記複数の回路素子を被覆し且つ裏面を露出し前記裏面よりも上方の前記導電路を埋め込んだ絶縁性樹脂とを備えた回路装置であり、
前記導電路の配置領域よりも外側に位置する前記分離溝の前記絶縁性樹脂を切断することにより１パッケージとしたことで解決するものである。
【００２９】
本回路装置を提供することにより、分離溝に充填された絶縁性樹脂により複数の導電路を一体に支持し、特に配線の抜けを防止することができる。また導電路の裏面が外部との接続を供することができスルーホールを不要にでき、更には、前述したように支持基板をダイシングすることも、導電路をダイシングすることもないので、ダイシングブレードの摩耗、交換および破損を大幅に減らすことができる。
【００３０】
第４に、導電箔を用意し、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して前記導電路を形成する工程と、
複数の回路素子を所望の前記ダイパッド上に固着し、前記回路素子の電極と前記配線とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および前記導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を除去し、前記導電路を分離する工程と、
前記複数の導電路が配置された領域の外側に位置する前記絶縁性樹脂を切断し、１つの回路装置として分離することで解決するものである。
【００３１】
第５に、導電箔を用意し、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と成る領域に耐食性の導電被膜を形成する工程と、
少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
複数の回路素子を所望の前記導電路上に固着し、前記回路素子の電極と前記配線とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および前記導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を除去し、前記導電路を分離する工程と、
前記複数の導電路が配置された領域の外側に位置する前記絶縁性樹脂を切断し、１つの回路装置として分離することで解決するものである。
【００３２】
第６に、導電箔を用意し、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して前記導電路を形成する工程と、
複数の回路素子を所望の前記導電路上に固着する工程と、
前記回路素子の電極と前記導電路の一部で形成された配線とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および前記導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を除去し、前記導電路を分離する工程と、
前記導電路が形成されない所の絶縁性樹脂を切断して所望の回路を備えた回路装置に分離する工程とを具備することで解決するものである。
【００３３】
第７に、導電箔を用意し、少なくともダイパッド、ボンディングパッドおよび配線を有する複数の導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して前記導電路を形成する工程と、
前記複数の回路素子を所望の前記導電路上に固着する工程と、
前記回路素子の電極と前記導電路の一部で形成された配線とを電気的に接続する接続手段を形成する工程と、
前記複数の回路素子、前記接続手段および前記導電箔を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を一様に除去し前記導電路の裏面と前記分離溝間の前記絶縁性樹脂とを実質的に平坦面にする工程と、
前記導電路が形成されない所の絶縁性樹脂を切断して所望の回路を備えた回路装置に分離する工程とを具備することで解決するものである。
【００３４】
第８に、導電箔を用意し、少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、
複数の回路素子を所望の前記導電路上に固着する工程と、
前記複数の回路素子の電極と前記導電路となる配線を電気的に接続する接続手段を形成する工程と、
前記複数の回路素子、前記接続手段および前記導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記絶縁性樹脂の裏面に露出する前記導電箔を一様に除去し前記導電路の裏面と前記分離溝間の前記絶縁性樹脂とを実質的に平坦面にする工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することで解決するものである。
【００３５】
これらの回路装置の製造方法を提供することで、導電路を形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。また細い配線は、裏面を除いて絶縁性樹脂に埋め込まれるため、配線の抜けや剥がれを防止し且つ薄型で平坦なパッケージを実現できる。
【００３６】
更には支持基板を不要にできること、導電路がアイランド状に埋め込まれてから絶縁性樹脂を切断できるため、多数個の回路装置を量産できると同時に、切断用の治具、例えばダイシングブレード、プレス、カッター等の摩耗、破損を防止できる。
【００３７】
【発明の実施の形態】
回路装置を説明する第１の実施の形態
まず本発明の回路装置について図１を参照しながらその構造について説明する。
【００３８】
図１には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る回路装置５３が示されている。
【００３９】
本構造は、回路素子５２Ａ、５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。そして絶縁性樹脂５０により前記導電路５１が支持されている。
【００４０】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００４１】
また回路素子５２の接続手段は、金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路５１との接続は、金属細線が選択され、ＣＳＰであれば半田ボールや半田バンプが選択される。またチップ抵抗、チップコンデンサは、半田５５Ｂが選択される。またパッケージされた回路素子、例えばＢＧＡ等を導電路５１に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。
【００４２】
また回路素子と導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここでこの導電被膜は、少なくとも一層あればよい。
【００４３】
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００４４】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００４５】
本回路装置は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、回路素子５２および絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００４６】
また前記構成の他に、回路素子５２を被覆し且つ前記導電路５２間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００４７】
この導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁がはかれるメリットを有する。
【００４８】
また、回路素子５２を被覆し且つ導電路５１間の分離溝５４に充填され導電路５１の裏面のみを露出して一体に支持する絶縁性樹脂５０を有している。
【００４９】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図２５の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００５０】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路５１の裏面が露出されてため、回路素子５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００５１】
また本回路装置は、分離溝５４の表面と導電路５１の表面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図２５に示す裏面電極１０、１１の段差が設けられないため、回路装置５３を実装基板上でそのまま水平に移動できる特徴を有する。
【００５２】
図１は、複数の回路素子でＩＣ回路を構成するものであり、特に回路素子と回路素子を接続する導電路は、配線として機能し、図１Ｂの如く、実質ランド状の形状となっている。しかし実際の形状は、図２や図２８の如く、更に複雑なものである。この細く長く延在される配線は、裏面よりも上方の導電路を埋め込むため、配線の抜け、剥がれを防止することができる。
【００５３】
また本発明は、複数の導電路５１Ａ〜５１Ｃが、リードフレームに採用されるタイバーやタブ吊りリード等の連結片で支持されず、独立して絶縁性樹脂５０に封止される。しかもこれら独立した導電路は、支持基板や接着テープの支持もなく封止されていることに特徴がある。従って完成品には、前記連結片の切断箇所が形成されず、全域がエッチングでアイランド状に形成された導電路からなる。
【００５４】
従来のリードフレームは、吊りリード、タイバー等の連結片を除いて、完成されたものである。つまりリードの表面から側面、裏面に渡るまで完成品として加工されている。従ってこのリードフレームに半導体チップを搭載した後、絶縁性樹脂で封止し、この連結片を切断していた。そのため、どこにも連結されず島状に配置される導電路７は、支持基板または接着テープのような支持部材で接着固定するしか方法は無かった。
【００５５】
しかし本発明に於いて、リードフレームの製造側で、導電路は、導電箔がハーフエッチングされた半完成品の状態で供給される。そして素子の実装、電気的接続、絶縁性樹脂による封止を行い、最後に導電路の形状が全域に渡り分離されるように、導電路の裏面を加工している。従って、支持基板、タブ吊りリード等の連結片、接着テープを採用することなく、しかも連結片の機械的分離もなく完成品とする事ができる。
【００５６】
また支持基板を採用しないこと、導電路の延在されない絶縁性樹脂を切断して１つの回路装置とするため、切断治具の摩耗、破損を大幅に減らすことができる。特にダイシングブレード、ブレスやカットの際に使用されるブレードの寿命を大幅に延ばすことができる。
回路装置を説明する第２の実施の形態
次に図２に示された回路装置５３を説明する。
【００５７】
本構造は、導電路５１として配線Ｌ１、Ｌ２が形成されており、それ以外は、図１の構造と実質同一である。よってこの配線Ｌ１、Ｌ２について説明する。
【００５８】
前述したように、ＩＣ回路には、大規模の回路から小規模の回路まである。しかしここでは、図面の都合もあり、小規模な回路を図２Ａに示す。この回路は、オーディオの増幅回路に多用される差動増幅回路とカレントミラー回路が接続されたものである。前記差動増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成され、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に構成されている。
【００５９】
図２Ｂは、図２Ａの回路を本回路装置に実現した時の平面図であり、図２Ｃは、図２ＢのＡ−Ａ線に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断面図である。左側には、ＴＲ１とＴＲ３が実装されるダイパッド５１Ａが設けられ、右側にはＴＲ２とＴＲ４が実装されるダイパッド５１Ｄが設けられている。このダイパッド５１Ａ、５１Ｄの上側には、外部接続用の電極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側には、５１Ｃ、５１Ｈ〜５１Ｊが設けられている。そしてＴＲ１のエミッタとＴＲ２のエミッタが共通接続されているため、配線Ｌ２が電極５１Ｅ、５１Ｇと一体となって形成されている。またＴＲ３のベースとＴＲ４のベース、ＴＲ３のエミッタとＴＲ４のエミッタが共通接続されているため、配線Ｌ１が電極５１Ｃ、５５Ｊと一体となって設けられ、配線Ｌ３が電極５５Ｈ、５５Ｉと一体となって設けられている。
【００６０】
本発明の特徴は、この配線Ｌ１〜Ｌ３にある。図２８で説明すれば、配線２５、配線２９がこれに該当するものである。この配線は、本回路装置の集積度により異なるが、幅は、２５μｍ〜と非常に狭いものである。尚、この２５μｍの幅は、ウェットエッチングを採用した場合の数値であり、ドライエッチングを採用すれば、この幅は更に狭くできる。
【００６１】
図２Ｄからも明らかなように、配線Ｌ１は、裏面を露出するだけで、その他の側面は、全て絶縁性樹脂５０で支持されている。また別の表現をすれば、絶縁性樹脂５０に配線が埋め込まれている。よって、図２４〜図２８の様に、たんに支持基板に配線が貼り合わされているのとは異なり、配線の抜け、反りを防止することが可能となる。特に、後述する製造方法から明らかな様に、導電路の側面が粗面で成る事、導電路の表面にひさしが形成されている事等により、アンカー効果が発生し、絶縁性樹脂から前記導電路が抜けない構造となる。
【００６２】
また外部接続用の電極５１Ｂ、５１Ｃ、５５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込まれているため、固着された外部リードから外力が加わっても、剥がれずらい構造となる。
回路装置を説明する第３の実施の形態
次に図８に示された回路装置５６を説明する。
【００６３】
本構造は、導電路５１の表面に導電被膜５７が形成されており、それ以外は、図１や図２の構造と実質同一である。よってここでは、図１の導電路上にこの導電被膜５７が形成された所を中心に説明する。
【００６４】
第１の特徴は、導電路や回路装置の反りを防止するするために導電被膜５７を設ける点である。
【００６５】
一般に、絶縁性樹脂と導電路材料（以下第１の材料と呼ぶ。）の熱膨張係数の差により、回路装置自身が反ったり、また導電路が湾曲したり剥がれたりする。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、回路装置自体の反りを防止することができる。特に第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率は、１６．７×１０−６（１０のマイナス６乗）で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、Ｐｔは、８．９×１０−６である。
【００６６】
第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１の抜けを防止できる構造となる。
【００６７】
以上、３つの実施の形態は、複数の回路素子が実装され、配線も含めて回路を構成した回路装置で説明してきたが、本発明は、図２１、図２２の如く、一つの回路素子が封止されて構成された回路装置でも実施可能である。図２１の如く、ＣＳＰ等のフェイスダウン型の素子が実装された回路装置、または図２２の如くチップ抵抗、チップコンデンサ等の受動素子が封止された回路装置でも実施できる。更には、２つの導電路間に金属細線を接続し、これが封止されたものでも良い。これはフューズとして活用できる。
【００６８】
回路装置の製造方法を説明する第１の実施の形態
次に図３〜図７および図１を使って回路装置５３の製造方法について説明する。
【００６９】
まず図３の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００７０】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００７１】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程、前記導電箔６０に回路素子を実装する工程および前記除去工程により形成された分離溝６１および導電箔６０に絶縁性樹脂５０を被覆し、回路素子を封止する工程がある。
【００７２】
まず、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする（以上図４を参照）。そして、前記ホトレジストＰＲを介してハーフエッチングすればよい（以上図５を参照）。
【００７３】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。特に、図２Ｂや図２８に示した様に、配線は、細く形成されるが、表裏を除いた側面は、前記粗面の為に配線の反り、抜けが防止できる構造を実現できる。
【００７４】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００７５】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００７６】
またレーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００７７】
またダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。
【００７８】
尚、図４に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００７９】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００８０】
続いて、図６の如く、分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００８１】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００８２】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線５５Ａを介して接続される。また５２Ｂは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００８３】
また図２８に示すパターンを本実施の形態で応用した場合、ボンディングパッド２６は、そのサイズが非常に小さいが、導電箔６０と一体である。よってボンディングツールのエネルギーを伝えることができ、ホンディング性も向上するメリットを有する。またボンディング後の金属細線のカットに於いて、金属細線をプルカットする場合がある。この時は、ボンディングパッドが導電箔と一体で成るため、ボンディングパッドが浮いたりする現象を無くせ、プルカット性も向上する。
【００８４】
更に、図７に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８５】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８６】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電路５１となる導電箔６０が支持基板となることである。従来では、図２６の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００８７】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００８８】
尚、ここの絶縁性樹脂５０を被覆する前に、例えば半導体チップや金属細線の接続部を保護するためにシリコーン樹脂等をポッティングしても良い。
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００８９】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図７では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【００９０】
この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。そして分離溝６１が削られ、図１の分離溝５４となる。（以上図７参照）
最後に、図８の如く必要によって露出した導電路５１に半田等の導電材を被着し、図１の如く回路装置として完成する。
【００９１】
尚、導電路５１の裏面に導電被膜を被着する場合、図３の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。またこの導電被膜を採用した場合、研磨をせずにエッチングだけで導電路５１として分離できる。
【００９２】
尚、本製造方法では、導電箔６０にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、図２や図２８の様な回路を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【００９３】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が一致する平坦な回路装置５６が実現できる。
【００９４】
本製造方法の特徴は、絶縁性樹脂５０を支持基板として活用し導電路５１の分離作業ができることにある。絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、図２６の従来の製造方法のように、不要な支持基板５を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【００９５】
尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着の時に調整できる。従って実装される回路素子により違ってくるが、回路装置５６としての厚さは、厚くも薄くもできる特徴を有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μｍの導電路５１と回路素子が埋め込まれた回路装置になる。（以上図１を参照）
回路装置の製造方法を説明する第２の実施の形態
次に図９〜図１３、図８を使ってひさし５８を有する回路装置５６の製造方法について説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施の形態（図１、図２）と実質同一であるため、詳細な説明は省略する。
【００９６】
まず図９の如く、第１の材料から成る導電箔６０の上にエッチングレートの小さい第２の材料７０が被覆された導電箔６０を用意する。
【００９７】
例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【００９８】
また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を導電路５１の形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る被膜をエッチングすればひさし５８が形成できるからである。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる。（以上図９を参照）
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く取り除く工程がある。
【００９９】
Ｎｉ７０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、前記ホトレジストを介してエッチングすればよい。
【０１００】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも遅いため、エッチングが進むにつれてひさし５８がでてくる。
【０１０１】
尚、前記分離溝６１が形成された導電箔６０に回路素子５２を実装する工程（図１２）、前記導電箔６０および分離溝６１に絶縁性樹脂５０を被覆し、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程（図１３）、および導電路裏面に導電被膜を形成して完成までの工程（図８）は、前製造方法と同一であるためその説明は省略する。
回路素子の製造方法を説明する第３の実施の形態
続いて、複数種類の回路素子、配線、ダイパッド、ボンディングパッド等から成る導電路で構成されるＩＣ回路を一単位としてマトリックス状に配置し、封止後に個別分離して、ＩＣ回路を構成した回路装置とする製造方法を図１４〜図２０を参照して説明する。尚、ここでは図２の構造、特に図２Ｃの断面図に沿って説明してゆく。また本製造方法は、第１の実施の形態、第２の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【０１０２】
まず図１４の如く、シート状の導電箔６０を用意する。
【０１０３】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【０１０４】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。
【０１０５】
まず、図１５の如く、Ｃｕ箔６０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図１６の如く、前記ホトレジストＰＲを介してエッチングすればよい。
【０１０６】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【０１０７】
またここの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。（詳細は、第１の実施の形態を参照）
尚、図１５に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【０１０８】
続いて、図１７の如く、分離溝６１が形成された導電箔６０に回路素子５２Ａを電気的に接続して実装する工程がある。
【０１０９】
回路素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【０１１０】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細線５５Ａを介して接続される。
【０１１１】
更に、図１８に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。
【０１１２】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０１１３】
本工程の特徴は、絶縁性樹脂５０を被覆する際、導電路５１となる導電箔６０が支持基板となることである。従来では、図２６の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【０１１４】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０１１５】
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここで前記除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【０１１６】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、絶縁性樹脂５０を露出させている。この露出される面を図１８では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【０１１７】
この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。
【０１１８】
更に、図１９の如く、露出した導電路５１に半田等の導電材を被着する。
【０１１９】
最後に、図２０の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【０１２０】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【０１２１】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【０１２２】
更に、矢印で示す切断ラインに着目して欲しい。このラインには、支持基板もなくまた導電路も延在されていない。従って、切断用の治具は、摩耗、破損もなく治具の寿命を延ばすことができる。特にダイシングブレードでは、Ｃｕを主材料とした導電路をダイシングしないため、ブレードの目詰まりが発生しない特徴を有する。
以上の第１〜第３の実施の形態で説明した製造方法は、図２８で示すような複雑なパターンも実施可能である。特に曲折し、ボンディングパッド２６と一体で成り、他端は回路素子と電気的に接続される配線は、その幅も狭く、しかもその長さが長い。そのため、熱による反りは、非常に大きく、従来構造では剥がれが問題となる。しかし本発明では、配線が絶縁性樹脂に埋め込まれて支持されているので、配線自身の反り、剥がれ、抜けを防止することができる。またボンディングパッド自身は、その平面面積が小さく、従来の構造では、ボンディングパッドの剥がれが発生するが、本発明では、前述したように絶縁性樹脂に埋め込まれ、更には絶縁性樹脂にアンカー効果を持って支持されているため、抜けを防止できるメリットを有する。
【０１２３】
更には、絶縁性樹脂５０の中に回路を埋め込んだ回路装置が実現できるメリットもある。従来構造で説明すれば、プリント基板、セラミック基板の中に回路を組み込んだようなものである。これは、後の実装方法にて説明する。
図２７の右側には、本発明を簡単にまとめたフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、裏面Ｃｕ箔除去、導電路の裏面処理およびダイシングの９工程で回路装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態。
【０１２４】
図２１は、フェイスダウン型の回路素子８０を実装した回路装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたＣＳＰやＢＧＡ等が該当する。また図２２は、チップ抵抗やチップ抵抗等の受動素子８２が実装された回路装置８３を示すものである。これらは、支持基板が不要であるため、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１２５】
図２３は、実層構造について説明するものである。まず図２３Ａは、プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の回路装置５３、５６、８１、８３が実装されたものである。
【０１２６】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、前記導電路８５を介して放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１２７】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１２８】
また金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂および／または酸化膜等が形成されている。
【０１２９】
また図２３Ｂは、本回路装置９０を、図２３Ａの基板８４として活用したものである。これは、本発明の最大の特徴となるものである。つまり従来のプリント基板、セラミック基板では、たかだか基板の中にスルーホールＴＨが形成されている程度であるが、本発明では、ＩＣ回路を内蔵させた基板モジュールが実現できる特徴を有する。例えば、プリント基板の中に少なくとも１つの回路（システムとして内蔵させても良い）が内蔵されているものである。
【０１３０】
また、従来では、支持基板としてプリント基板、セラミック基板等が必要であったが、本発明では、この支持基板が不要となる基板モジュールが実現できる。これは、プリント基板、セラミック基板または金属基板で構成されたハイブリッド基板と比べ、その厚みを薄く、その重量を小さくできる。
【０１３１】
また本回路装置９０を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【０１３２】
従って、これらの実装形態により、このモジュールを実装した電子機器は、小型で軽量なものが実現できる。
【０１３３】
尚、符号９３で示したハッチング部分は、絶縁性の被膜である。例えば半田レジスト等の高分子膜が好ましい。これを形成することにより、基板９０の中に埋め込まれた導電路と回路素子９１等に形成された電極との短絡を防止できる。
更に、図２９を使い本回路装置のメリットを述べる。従来の実装方法に於いて、半導体メーカーは、パッケージ型半導体装置、フリップチップを形成し、セットメーカーは、半導体メーカーから供給された半導体装置と部品メーカーから供給された受動素子等をプリント基板に実装し、これをモジュールとしてセットに組み込んで電子機器としていた。しかし本回路装置では、自身を実装基板として採用できるため、半導体メーカーは、後工程を利用し、実装基板モジュールを完成でき、セットメーカーに供給できる。従って、セットメーカーは、この基板への素子実装を大幅に省くことができる。
【０１３４】
【発明の効果】
以上の説明から明らかなように、本発明では、回路装置、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。更には、反りや剥がれの現象が顕著である配線は、絶縁性樹脂に埋め込まれて支持されるため、これらの問題を解決することができる。
【０１３５】
また導電路は、支持基板で支持されたり、またはリードフレームで採用される連結片等で支持されず、個々が独立して絶縁性樹脂に埋め込まれるので、１パッケージとして加工するための切断部分（例えばダイシングライン）には、前記支持基板または導電路が延在されていない。よって切断の時、ブレードは絶縁性樹脂のみを切断するため、ブレードの寿命を長くすることができる。
【０１３６】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図２５の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【０１３７】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路の裏面が露出されてため、回路素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【０１３８】
また本回路装置は、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となっている。狭ピッチＱＦＰ等を図２３Ｂの如き、支持基板に実装しても、回路素子自身をそのまま水平に移動できるので、リードずれの修正が極めて容易となる。
【０１３９】
また導電路の表側に第２の材料を形成しているため、熱膨張係数の違いにより実装基板の反り、特に細長い配線の反りまたは剥離を抑制することができる。
【０１４０】
また導電路の表面に第２の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる。よってアンカー効果を発生させることができ、導電路、特に配線の反り、抜けを防止することができる。
【０１４１】
また本発明の回路装置の製造方法では、導電路の材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【０１４２】
また分離溝の裏面の導電路は、取り除かれ、この分離溝の中の絶縁性樹脂を切断することで、回路装置を１パッケージとして形成できる。よって切断治具は、絶縁性樹脂のみを切断するため、ブレードの摩耗、目詰まり、破損を抑制でき、治具の寿命を大幅に長くすることが可能となる。
【０１４３】
また図２７から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【０１４４】
次に導電箔の厚みよりも薄く取り除く工程（例えばハーフエッチング）までは、導電路を個々に分離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に於いて、作業性が向上する特徴も有する。
【０１４５】
また導電路と絶縁性樹脂で同一面を形成するため、実装された回路装置は、実装基板上の導電路側面に当たることなくずらすことができる。特に位置ずれして実装された回路装置を水平方向にずらして配置し直すことができる。また回路装置の実装後、ロウ材が溶けていれば、ずれて実装された回路装置は、溶けたロウ材の表面張力により、導電路上部に自ら戻ろうとし、回路装置自身による再配置が可能となる。
【０１４６】
最後に本回路装置９０を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の回路装置の製造方法を説明する図である。
【図１６】本発明の回路装置の製造方法を説明する図である。
【図１７】本発明の回路装置の製造方法を説明する図である。
【図１８】本発明の回路装置の製造方法を説明する図である。
【図１９】本発明の回路装置の製造方法を説明する図である。
【図２０】本発明の回路装置の製造方法を説明する図である。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置を説明する図である。
【図２３】本発明の回路装置の実装方法を説明する図である。
【図２４】従来の回路装置の実装構造を説明する図である。
【図２５】従来の回路装置を説明する図である。
【図２６】従来の回路装置の製造方法を説明する図である。
【図２７】従来と本発明の回路装置の製造方法を説明する図である。
【図２８】従来と本発明の回路装置に適用されるＩＣ回路のパターン図である。
【図２９】半導体メーカーとセットメーカーの位置づけを説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電路
５２ 回路素子
５３ 回路装置
５４ 分離溝
５８ ひさし
Claims (17)
- 第１の回路素子および第２の回路素子と、前記第１の回路素子および前記第２の回路素子を電気的に接続する導電路と、前記導電路の裏面を露出させて前記回路素子および前記導電路を被覆する封止樹脂とを具備した回路装置であり、
前記導電路は、前記回路装置の一側辺に沿って配置された複数のボンディングパッドと、
前記複数のボンディングパッドの内の第１のボンディングパッドにその一端が一体で設けられ、他端は、前記第１のボンディングパッドと隣接する第２のボンディングパッドの先の第３のボンディングパッドと一体で設けられた配線を少なくとも含み、
前記第１のボンディングパッドの表面に前記第１の回路素子が接続され、前記第３のボンディングパッドの表面に前記第２の回路素子が接続され、
前記配線は、前記封止樹脂の外周端面の内部に位置し、且つ、前記配線の裏面は前記封止樹脂から露出することを特徴とする回路装置。 - 前記第１の回路素子は半導体素子であり、前記第２の回路素子は半導体素子または受動素子であることを特徴とする請求項１記載の回路装置。
- 前記配線は、前記ボンディングパッドよりもその幅が狭く形成されることを特徴とする請求項１記載の回路装置。
- 前記導電路は、更に、回路素子が設けられるダイパッドを含み、
前記配線は、前記ダイパッドまたは前記ボンディングパッドよりも細く且つ長く形成されることを特徴とする請求項１記載の回路装置。 - 前記配線は、前記導電路の一つであるボンディングパッドと一体で、曲折して延在されることを特徴とする請求項１記載の回路装置。
- 前記配線は、前記導電路の一つであるダイパッドと一体で、曲折して延在されることを特徴とする請求項１記載の回路装置。
- 前記封止樹脂の外周端面は、前記導電路を含まない前記封止樹脂の切断面であることを特徴とする請求項１記載の回路装置。
- 前記配線の裏面は、エッチングにより形成される面であることを特徴とする請求項１記載の回路装置。
- 前記導電路の裏面および側面は、エッチングにより形成される面であることを特徴とする請求項１記載の回路装置。
- 前記導電路は、前記回路素子を固着するアイランドの電極を有し、前記電極は、前記配線の電気的接続領域になることを特徴とする請求項１記載の回路装置。
- 表面に分離溝が形成されることにより、複数のボンディングパッドおよび配線を含む導電路が凸状に突出する導電箔を用意する工程と、
前記導電路に回路素子を電気的に接続する工程と、
前記回路素子が被覆されて前記分離溝が充填されるように封止樹脂を形成する工程と、
前記導電箔の裏面を除去して前記導電路を分離する工程と、
前記分離溝が形成された領域で、前記封止樹脂を切断することによりパッケージの外周端面を形成し、内部に前記配線が位置する工程とを具備し、
前記導電箔を用意する工程では、複数の前記ボンディングパッドが、前記パッケージの一側辺に沿って複数個配置され、前記配線は、前記複数のボンディングパッドの内の第１のボンディングパッドに一端が一体で設けられ、他端は、前記第１のボンディングパッドと隣接する第２のボンディングパッドの先の第３のボンディングパッドと一体で設けられ、
前記回路素子を電気的に接続する工程では、前記第１のボンディングパッドに第１の前記回路素子が電気的に接続され、前記第３のボンディングパッドに第２の前記回路素子が電気的に接続されることを特徴とする回路装置の製造方法。 - 前記封止樹脂の切断は、ダイシング、カット、プレス、またはチョコレートブレークにより行うことを特徴とする請求項１１記載の回路装置の製造方法。
- 前記導電路の外側の領域で、前記封止樹脂の切断を行うことを特徴とする請求項１１記載の回路装置の製造方法。
- 前記配線を含む導電路の分離は、導電箔を裏面からエッチングすることにより行うことを特徴とする請求項１１記載の回路装置の製造方法。
- 前記分離溝の形成は、エッチングにより行うことを特徴とする請求項１１記載の回路装置の製造方法。
- 複数個の前記回路素子が前記導電路に電気的に接続され、
前記配線により、前記回路素子同士が電気的に接続されることを特徴とする請求項１１記載の回路装置の製造方法。 - 前記回路素子は、半導体素子、受動素子、ＣＳＰまたはフェイスダウン型素子であることを特徴とする請求項１１に記載の回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000194093A JP3778783B2 (ja) | 2000-06-28 | 2000-06-28 | 回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000194093A JP3778783B2 (ja) | 2000-06-28 | 2000-06-28 | 回路装置およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000032454A Division JP2001223318A (ja) | 2000-01-31 | 2000-02-09 | 回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223320A JP2001223320A (ja) | 2001-08-17 |
| JP3778783B2 true JP3778783B2 (ja) | 2006-05-24 |
Family
ID=18692975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000194093A Expired - Fee Related JP3778783B2 (ja) | 2000-06-28 | 2000-06-28 | 回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3778783B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4803931B2 (ja) * | 2001-09-26 | 2011-10-26 | 三洋電機株式会社 | 回路モジュール |
-
2000
- 2000-06-28 JP JP2000194093A patent/JP3778783B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001223320A (ja) | 2001-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100509136B1 (ko) | 회로 장치 및 그 제조 방법 | |
| KR100386520B1 (ko) | 회로 장치의 제조 방법 및 회로 장치 | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP3609684B2 (ja) | 半導体装置およびその製造方法 | |
| JP3691335B2 (ja) | 回路装置の製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP3510839B2 (ja) | 半導体装置およびその製造方法 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP4036603B2 (ja) | 半導体装置およびその製造方法 | |
| JP4698080B2 (ja) | 回路装置の製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JP3639495B2 (ja) | 回路装置の製造方法 | |
| JP2005175509A (ja) | 回路装置 | |
| JP3869633B2 (ja) | 半導体装置の製造方法 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP2001250883A (ja) | 回路装置の製造方法 | |
| JP2002237545A (ja) | 回路装置の製造方法 | |
| JP2001223318A (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |