JP2002076182A - 回路装置の製造方法 - Google Patents

回路装置の製造方法

Info

Publication number
JP2002076182A
JP2002076182A JP2000266738A JP2000266738A JP2002076182A JP 2002076182 A JP2002076182 A JP 2002076182A JP 2000266738 A JP2000266738 A JP 2000266738A JP 2000266738 A JP2000266738 A JP 2000266738A JP 2002076182 A JP2002076182 A JP 2002076182A
Authority
JP
Japan
Prior art keywords
conductive
conductive path
conductive foil
foil
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000266738A
Other languages
English (en)
Other versions
JP3561683B2 (ja
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Shigeaki Mashita
茂明 真下
Katsumi Okawa
克実 大川
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000266738A priority Critical patent/JP3561683B2/ja
Publication of JP2002076182A publication Critical patent/JP2002076182A/ja
Application granted granted Critical
Publication of JP3561683B2 publication Critical patent/JP3561683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 プリント基板、セラミック基板、フレキシブ
ルシート等が支持基板として回路素子が実装された回路
装置がある。しかしこれらの支持基板は、本来必要でな
く余分な材料である。しかも支持基板の厚みが、回路装
置を大型化にする問題もあった。 【解決手段】 第１の導電箔６０Ａに第１の分離溝６１
を第２の導電箔６０Ｂに第２の分離溝６２形成した後、
回路素子を実装し、この積層導電箔６０を支持基板とし
て絶縁性樹脂５０を被着し、反転した後、今度は絶縁性
樹脂５０を支持基板として第２の導電箔６０Ｂの連結部
６４をエッチングして導電路として分離している。従っ
て支持基板を採用することなく、導電路５１、回路素子
５２が絶縁性樹脂５０に支持された回路装置が実現でき
る。しかも回路には絶対必要となる配線Ｌ１〜Ｌ３があ
り、湾曲構造５９、６３やひさし５８を有するため抜け
を防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に薄型の回路装置の製造方法に関するもの
である。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置１は、図２６のように、
プリント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置１は、半
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図２７は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図２７のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図２９お
よび図３０を参照しながら説明する。尚、図３０では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２９Ａを参照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い。（以上図２９
Ｂを参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図２９Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２９Ｄを参照） そして必要により、ダイシングして個々の電気素子とし
て分離している。図２８では、ガラスエポキシ基板５
に、トランジスタチップＴが一つしか設けられていない
が、実際は、トランジスタチップＴがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。
【００１５】以上の製造方法により、支持基板５を採用
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
【００１６】一方、セラミック基板を採用した製造方法
を図３０左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
２９の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】図２８に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路装置を提供す
るのは難しかった。
【００１８】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１９】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路装置として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００２０】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
【００２１】図３１は、ガラスエポキシ基板、セラミッ
ク基板または金属基板等に形成されたパターン図を示す
ものである。このパターンは、一般にＩＣ回路が形成さ
れており、トランジスタチップ２１、ＩＣチップ２２、
チップコンデンサ２３および／またはチップ抵抗２４が
実装されている。このトランジスタチップ２１やＩＣチ
ップ２２の周囲には、配線２５と一体となったボンディ
ングパッド２６が形成され、金属細線２８を介してチッ
プ２１、２２とボンディングパッドが電気的に接続され
ている。また配線２９は、外部リードパッド３０と一体
となり形成されている。これらの配線２５、２９は、基
板の中を曲折しながら延在され、必要によってはＩＣチ
ップの中で一番細く形成されている。従って、この細い
配線は、基板と接着面積が非常に少なく、配線が剥がれ
たり、反ったりする問題があった。またボンディングパ
ッド２６は、パワー用のボンディングパッドと小信号用
のボンディングパッドがあり、特に小信号用のボンディ
ングパッドは、接着面積が小さく、膜剥がれの原因とな
っていた。
【００２２】更には、外部リードパッドには、外部リー
ドが固着されるが、外部リードに加えられる外力によ
り、外部リードパッドが剥がれる問題もあった。
【００２３】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第１の導電箔と第２の導電箔が
積層された積層導電箔を用意する工程と、少なくとも導
電路と成る領域を除いた前記第１の導電箔に第１の分離
溝を形成して側面が湾曲構造の第１の導電路を形成する
工程と、前記第１の分離溝に対応する部分の前記第２の
導電箔を厚み方向に部分的に除去して連結部を残して第
２の分離溝を形成し、同時に前記第１の導電路の裏面に
第２の導電路を形成する工程と、所望の回路素子を所望
の前記第１の導電路上に電気的に接続して固着する工程
と、前記回路素子および前記第１の導電路を被覆し、前
記第１および第２の分離溝に充填されるように絶縁性樹
脂でモールドする工程と、前記第２の導電箔の前記連結
部を除去する工程とを具備することを特徴とする。
【００２４】本発明では、第２の導電箔を第１の導電路
を形成する際のエッチングストッパーとして活用すると
共に第１の導電路がバラバラに分離されることを防止し
ている。しかも最終的には第２の導電路として使用して
いる。また第１および第２の分離溝に充填された絶縁性
樹脂により導電路を一体に支持し、導電路の抜けを防止
している。もちろんスルーホールも不要にできる。
【００２５】また本発明は、第１の導電箔と第２の導電
箔が積層された積層導電箔を用意する工程と、前記第１
の導電箔表面の少なくとも導電路となる領域に耐食性の
導電被膜を形成する工程と、少なくとも導電路となる領
域を除いた前記第１の導電箔に第１の分離溝を形成して
側面が湾曲構造の第１の導電路を形成する工程と、前記
第１の分離溝に対応する部分の前記第２の導電箔を部分
的に除去して連結部を残して第２の分離溝を形成し、同
時に前記第１の導電路の裏面に第２の導電路を形成する
工程と、所望の回路素子を所望の前記第１の導電路上に
電気的に接続して固着する工程と、前記回路素子の電極
と所望の前記第１の導電路とを電気的に接続する接続手
段を形成する工程と、前記回路素子、前記接続手段およ
び第１の導電路を被覆し、前記第１および第２の分離溝
に充填されるように絶縁性樹脂でモールドし、前記第１
および第２の導電路と前記絶縁性樹脂を嵌合させる工程
と、前記第２の導電箔の前記連結部を除去する工程とを
具備することを特徴とする。
【００２６】本発明では更に、第２の導電箔を第１の導
電路を形成する際のエッチングストッパーとして活用す
ると共に第１の導電路がバラバラに分離されることを防
止している。しかも最終的には第２の導電路として使用
している。また導電被膜を採用することで導電路の表面
にひさしを形成し、このひさしを被覆し且つ第１および
第２の分離溝に充填される絶縁性樹脂により、導電路の
抜けを防止している。もちろんスルーホールも不要にで
きる。
【００２７】
【発明の実施の形態】本発明の第１の実施の形態 図１〜図８を参照して本発明の回路装置５３の製造方法
の第１の実施の形態について説明する。
【００２８】本発明は、第１の導電箔と第２の導電箔が
積層された積層導電箔を用意する工程と、少なくとも導
電路と成る領域を除いた前記第１の導電箔に第１の分離
溝を形成して側面が湾曲構造の第１の導電路を形成する
工程と、前記第１の分離溝に対応する部分の前記第２の
導電箔を厚み方向に部分的に除去して連結部を残して第
２の分離溝を形成し、同時に前記第１の導電路の裏面に
第２の導電路を形成する工程と、所望の回路素子を所望
の前記第１の導電路上に電気的に接続して固着する工程
と、前記回路素子の電極と所望の前記第１の導電路とを
電気的に接続する接続手段を形成する工程と、前記回路
素子、前記接続手段および前記第１の導電路を被覆し、
前記第１および第２の分離溝に充填されるように絶縁性
樹脂でモールドする工程と、前記第２の導電箔の前記連
結部を除去する工程と、前記絶縁性樹脂を切断して個別
の回路装置に分離する工程から構成されている。
【００２９】まず本発明の第１の工程は、図１に示す如
く、第１の導電箔６０Ａと第２の導電箔６０Ｂが積層さ
れた積層導電箔60を用意することにある。
【００３０】ここで重要なことは、両導電箔が選択的に
エッチングできる事、および抵抗値が低いことである。
また集積度を向上するためには、エッチングに於いてフ
ァィンパターンが形成できる事も重要である。例えば、
第１の導電箔６０Ａをエッチングによりパターニングす
る際、第２の導電箔６０Ｂは、エッチングストッパーと
して働くことが重要であり、また逆に第２の導電箔６０
Ｂをエッチングして第２の導電路としてパターニングす
る際、第１の導電箔６０Ａがエッチングされないことも
重要である。
【００３１】例えば、抵抗値の低い材料として、Ｃｕ、
Ａｌ、Ａｕ、Ａｇ、Ｐｔ等があげられるが、コスト、加
工性を考慮するとＣｕとＡｌが適当である。Ｃｕは、抵
抗値が低くコストも安いため、最も採用されている材料
であり、ウェットエッチングが可能な材料である。しか
しドライエッチングしずらい材料である。
【００３２】一方、Ａｌは、半導体ＩＣの配線に多用さ
れ、異方性エッチングが可能な材料である。側壁をスト
レートでエッチングできるため、より高密度に配線を形
成することができる。
【００３３】例えばＣｕを第１の導電箔として採用する
場合、Ａｌ箔を用意し、このＡｌ箔の表面にＣｕをメッ
キすれば、Ｃｕの厚みを調整できるため、よりファイン
パターンが可能となる。当然Ｃｕの厚みを薄くすれば横
方向のエッチングが進まないためよりファインパターン
が可能である。Ａｌを第１の導電箔６０Ａとして採用す
る場合、Ｃｕ箔を用意し、このＣｕ箔の上にＡｌを蒸着
やスパッタリングにより形成すれば、Ａｌの膜厚が調整
できる。更には、Ｃｌ2ガスやＣｌ2＋ＢＣｌ3ガスで異
方性エッチングが可能であるため、よりファインパター
ンが可能となる。
【００３４】以下、第２の導電箔６０Ｂとして１０μｍ
〜３００μｍのＡｌ箔を採用し、この上に第１の導電箔
６０Ａとして数μｍ〜２０μｍ程度にメッキされたＣｕ
を採用し、この積層導電箔６０を用いて説明していく。
【００３５】尚、シート状の積層導電箔６０は、所定の
幅でロール状に巻かれて用意され、これが後述する各工
程に搬送されても良いし、所定の大きさにカットされた
導電箔が用意され、後述する各工程に搬送されても良
い。
【００３６】本発明の第２の工程は、図２および図３に
示す如く、少なくとも導電路と成る領域を除いた第１の
導電箔６０Ａに第１の分離溝６１を形成して側面が湾曲
構造の第１の導電路を形成することにある。
【００３７】まず、図２の如く、Ｃｕより成る第１の導
電箔６０Ａ上に、ホトレジストＰＲ（耐エッチングマス
ク）を形成し、第１の導電路５１Ａ〜５１Ｃとなる領域
を除いた第１の導電箔６０Ａが露出するようにホトレジ
ストＰＲをパターニングする。そして、図３Ａの如く、
前記ホトレジストＰＲを介してエッチングしている。
【００３８】本工程では、ウェットエッチングまたはド
ライエッチングで、非異方性的にエッチングされ、その
側面は、粗面となり、しかも湾曲となる特徴を有する。
【００３９】ウェットエッチングの場合、エッチャント
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。ここでウェ
ットエッチングは、一般に非異方性にエッチングされる
ため、側面は湾曲構造５９になる。また塩化第二鉄をエ
ッチャントとして採用すると、ＣｕよりもＡｌの方がエ
ッチングレートが速いため、Ａｌはエッチングストッパ
ーとして働かない。そのため、第１の導電箔６０Ａが第
１の導電路５１Ａ〜５１Ｃとしてパターニングされた
際、Ａｌの第２の導電箔６０Ｂが、この第１の導電路５
１Ａ〜５１Ｃを一体で支持できるように、その厚みを厚
くする必要がある。
【００４０】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能と言わ
れており、スパッタリングで取り除くことができる。ま
たまたスパッタエッチングの条件によって異方性、非異
方性でエッチングできる。非異方性にすることにより、
第１の分離溝６１の側面は湾曲構造５９になる。
【００４１】ここでは、Ｃｕをエッチングし、Ａｌをエ
ッチングしないエッチャントを採用し、Ａｌがエッチン
グストッパーとなるエッチャントが好ましい。
【００４２】特に図３Ｂの如く、エッチングマスクとな
るホトレジストＰＲの直下は、横方向のエッチングが進
みづらく、それより深い部分が横方向にエッチングされ
る。図のように第１の分離溝６１の側面のある位置から
上方に向かうにつれて、その位置に対応する開口部の開
口径が小さくなれば、逆テーパー構造となり、アンカー
構造を有する構造となる。またシャワーリングを採用す
ることで、深さ方向に向かいエッチングが進み、横方向
のエッチングは抑制されるため、このアンカー構造が顕
著に現れる。
【００４３】尚、図２に於いて、ホトレジストの代わり
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく第１の分離溝６１をエッチングで
きる。この導電被膜として考えられる材料は、Ｎｉ、Ａ
ｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食
性の導電被膜は、ダイパッド、ボンディングパッドとし
てそのまま活用できる特徴を有する。
【００４４】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
【００４５】本発明の第３の工程は、図４に示す如く、
第１の分離溝６１に対応する部分の第２の導電箔６０Ｂ
を厚み方向に部分的に除去して連結部６４を残して第２
の分離溝６２を形成し、同時に第１の導電路の裏面に第
２の導電路を形成することにある。
【００４６】本工程では、前工程で用いたホトレジスト
ＰＲおよび第１の分離溝６１を形成した第１の導電箔６
０Ａをマスクとして第２の導電箔６０Ｂをハーフエッチ
ングして第２の分離溝６２を形成する。ここでは、水酸
化ナトリウム等のアルカリ液を採用してエッチングして
いる。水酸化ナトリウムは、ＡｌはエッチングするがＣ
ｕはエッチングしないため、第１の導電路５１Ａ〜５１
Ｃを腐蝕することなく湾曲構造６３を有する第２の分離
溝６２を形成できる。
【００４７】第２の分離溝６２は第２の導電箔６０Ｂの
厚みの約半分程度に形成され、残された部分は連結部６
４として導電路を支持する役割を有している。すなわ
ち、第２の導電箔６０Ｂは、連結部６４で一体にシート
の状態で維持しているため、第１の導電路５１Ａ〜５１
Ｃを個々に分離されない。従ってシート状の積層導電箔
６０として一体で取り扱え、絶縁性樹脂をモールドする
際、金型への搬送、金型への実装の作業が非常に楽にな
る特徴を有する。
【００４８】なお第１の導電路の裏面にある分離溝６２
で離間された第２の導電箔６０Ｂは第２の導電路とな
り、両者で導電路を形成することになる。
【００４９】本発明の第４の工程は、図５に示す如く、
所望の回路素子を所望の第１の導電路上に電気的に接続
して固着し、回路素子の電極と所望の第１の導電路とを
電気的に接続する接続手段を形成することにある。すな
わち、第１の分離溝６１が形成された第１の導電路５１
Ａ〜５１Ｃ上に回路素子５２Ａ、５２Ｂを電気的に接続
して実装され、接続手段で電気的な接続を行う。
【００５０】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子５２Ａ、チップコ
ンデンサ、チップ抵抗等の受動素子５２Ｂである。また
これらの素子は、ベアチップでも封止されたチップでも
良い。厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイ
スダウン素子（フリップチップとも呼ぶ）も実装でき
る。
【００５１】ここでは、ベアのトランジスタチップ５２
Ａが第１の導電路５１Ａにダイボンディングされる。ま
た、エミッタ電極と第１の導電路５１Ｂ、ベース電極と
第１の導電路５１Ｂが、熱圧着によるボールボンディン
グ法あるいは超音波によるウェッヂボンデイング法等で
固着された金属細線５５Ａを介して接続される。またチ
ップコンデンサまたは受動素子が、半田等のロウ材また
はＡｇペースト等の導電ペースト５５Ｂを介して第１の
導電路５１Ｂと５１Ｃの間に実装され固着される。
【００５２】また図２９に示すパターンを本実施の形態
で応用した場合、ボンディングパッド２６は、そのサイ
ズが非常に小さいが、図４に示すように、第２の導電箔
６０Ｂと一体である。よってボンディングツールのエネ
ルギーを伝えることができ、ホンディング性も向上する
メリットを有する。またボンディング後の金属細線のカ
ットに於いて、金属細線をプルカットする場合がある。
この時は、ボンディングパッドが第２の導電箔６０Ｂと
一体で成るため、ボンディングパッドが浮いたりする現
象を無くせ、プルカット性も向上する。
【００５３】本発明の第５の工程は、図６に示す如く、
回路素子、接続手段および第１の導電路を被覆し、第１
および第２の分離溝６１、６２に充填されるように絶縁
性樹脂でモールドすることにある。
【００５４】本工程では、第１の導電路５１Ａ〜５１
Ｃ、湾曲した第１の分離溝６１および第２の分離溝６２
に絶縁性樹脂５０を付着される。これは、トランスファ
ーモールド、インジェクションモールド、ディッピング
または塗布により実現できる。樹脂材料としては、エポ
キシ樹脂等の熱硬化性樹脂がトランスファーモールドで
実現でき、ポリイミド樹脂、ポリフェニレンサルファイ
ド等の熱可塑性樹脂はインジェクションモールドで実現
できる。
【００５５】導電箔６０表面に被覆された絶縁性樹脂５
０の厚さは、回路素子の最頂部（ここでは金属細線５５
Ａの頂部）から約１００μｍが被覆されるように調整さ
れている。この厚みは、強度を考慮して厚くすること
も、薄くすることも可能である。
【００５６】更には、湾曲構造５９を持った第１の分離
溝６１および湾曲構造６３を持った第２の分離溝６２に
絶縁性樹脂５０が充填されるため、この部分でアンカー
効果が発生し、絶縁性樹脂５０の剥がれが防止でき、逆
に後の工程で分離される導電路５１の抜けが防止でき
る。
【００５７】尚、ここの絶縁性樹脂５０を被覆する前
に、例えば半導体チップや金属細線の接続部を保護する
ためにシリコーン樹脂等をポッティングしても良い。
【００５８】本発明の第６の工程は、図７に示す如く、
第２の導電箔の連結部を除去することにある。すなわ
ち、第２の導電箔６０Ｂの裏面を化学的および／または
物理的に除き、導電路５１として分離する工程がある。
この工程は、研磨、研削、エッチング、レーザの金属蒸
発等により可能となる。
【００５９】本工程では、水酸化ナトリウム等のアルカ
リ液を採用してエッチングしている。水酸化ナトリウム
は、ＡｌはエッチングするがＣｕはエッチングしないた
め、第１の導電路５１Ａ〜５１Ｃを腐蝕することがな
い。
【００６０】この結果、絶縁性樹脂５０に第２の導電路
５１Ｓ〜５１Ｕが露出する構造となる。そして第２の分
離溝６２の底部が露出する。
【００６１】更に、必要によって露出した第２の導電路
５１Ｓ〜５１Ｕに半田等の導電材を被着する。また、第
２の導電路５１Ｓ〜５１Ｕの裏面に導電被膜を被着する
場合、図１の導電箔の裏面に、前もって導電被膜を形成
しても良い。この場合、導電路に対応する部分を選択的
に被着すれば良い。被着方法は、例えばメッキである。
またこの導電被膜は、エッチングに対して耐性がある材
料がよい。
【００６２】本発明の第７の工程は、図８に示す如く、
絶縁性樹脂５０を切断して個別の回路装置に分離するこ
とにある。
【００６３】本実施の形態では、導電路にトランジスタ
とチップ抵抗が実装されているだけの回路装置しか示さ
れていないが、実際にはこれを１単位としてマトリック
ス状に多数個の回路装置が積層導電箔６０上に配置され
ている。この場合は、各単位間の第１および第２の分離
溝６１、６２に充填された絶縁性樹脂５０のところを図
２１で示すようにダイシング装置で切断して個々に分離
される。
【００６４】以上の製造方法によって、絶縁性樹脂５０
に第１の導電路５１Ａ〜５１Ｃが埋め込まれ、絶縁性樹
脂５０の裏面には第２の導電路５１Ｓ〜５１Ｕが露出し
た回路装置５３が実現できる。
【００６５】本発明の回路装置について図８を参照しな
がらその構造について説明する。
【００６６】図８には、絶縁性樹脂５０に埋め込まれた
導電路５１を有し、導電路５１上には回路素子５２が固
着され、前記絶縁性樹脂５０で導電路５１を支持して成
る回路装置５３が示されている。しかも導電路５１の側
面は湾曲構造５９、６３を有している。
【００６７】本構造は、回路素子５２Ａ、５２Ｂ、複数
の第１の導電路５１Ａ〜５１Ｃおよび第２の導電路５１
Ｓ〜５１Ｕと、この第１の導電路５１Ａ〜５１Ｃを埋め
込む絶縁性樹脂５０の３つの材料で主に構成され、第１
の導電路５１Ａ〜５１Ｃおよびの第２の導電路５１Ｓ〜
５１Ｕ間には、この絶縁性樹脂５０で充填された第１の
分離溝６１および第２の分離溝６２が設けられる。そし
て絶縁性樹脂５０により湾曲構造５９、６３の前記導電
路５１が支持されている。
【００６８】本回路装置は、導電路５１を被覆し且つ第
１の導電路５１Ａ〜５１Ｃおよび第２の導電路５１Ｓ〜
５１Ｕの間の第１および第２の分離溝６１、６２に充填
されて一体に支持する絶縁性樹脂５０を有している。
【００６９】また、この導電路５１間には絶縁性樹脂５
０が充填されることで、お互いの絶縁がはかれるメリッ
トを有する。
【００７０】この湾曲構造５９の第１の導電路５１Ａ〜
５１Ｃの間は、第１の分離溝６１となり、湾曲構造６３
の第２の導電路５１Ｓ〜５１Ｕの間は、第２の分離溝６
２となり、ここに絶縁性樹脂５０が充填されることで、
導電路５１の抜けが防止できると同時にお互いの絶縁が
はかれるメリットを有する。
【００７１】第２の導電路５１Ｓ〜５１Ｕを露出するこ
とにより、第２の導電路の裏面が外部との接続を可能に
し、図２６の如き従来構造のスルーホールＴＨを不要に
できる特徴を有する。 本発明の第２の実施の形態 次に図９〜図１６を参照して、ひさし５８を有する回路
装置５６の製造方法について説明する。なお、ひさしと
なる導電被膜（以下第２の材料と呼ぶ）７０が被着され
る以外は、第１の実施の形態と実質同一であるため、重
複する説明は省略する。
【００７２】本発明は、第１の導電箔と第２の導電箔が
積層された積層導電箔を用意する工程と、前記第１の導
電箔表面の少なくとも導電路となる領域に耐食性の導電
被膜を形成する工程と、少なくとも導電路となる領域を
除いた前記第１の導電箔に第１の分離溝を形成して側面
が湾曲構造の第１の導電路を形成する工程と、前記第１
の分離溝に対応する部分の前記第２の導電箔を部分的に
除去して連結部を残して第２の分離溝を形成し、同時に
前記第１の導電路の裏面に第２の導電路を形成する工程
と、所望の回路素子を所望の前記第１の導電路上に電気
的に接続して固着する工程と、前記回路素子の電極と所
望の前記第１の導電路とを電気的に接続する接続手段を
形成する工程と、前記回路素子、前記接続手段および第
１の導電路を被覆し、前記第１および第２の分離溝に充
填されるように絶縁性樹脂でモールドし、前記第１およ
び第２の導電路と前記絶縁性樹脂を嵌合させる工程と、
前記第２の導電箔の前記連結部を除去する工程とから構
成されている。
【００７３】まず本発明の第１および第２の工程は、図
９に示す如く、第１の導電箔と第２の導電箔が積層され
た積層導電箔を用意し、前記第１の導電箔表面の少なく
とも導電路となる領域に耐食性の導電被膜を形成するこ
とにある。
【００７４】図９の如く、第１の材料から成る第１の導
電箔６０Ａの上にエッチングレートの小さい第２の材料
７０が被覆された積層導電箔６０を用意する。
【００７５】例えばＣｕ箔の上にＮｉを被着すると、塩
化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッ
チングでき、エッチングレートの差によりＮｉがひさし
５８と成って形成されるため好適である。太い実線がＮ
ｉから成る導電被膜７０であり、その膜厚は１〜１０μ
ｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５
８が形成されやすい。
【００７６】また第２の材料は、第１の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を第１の導電路５１Ａ〜５１Ｃの
形成領域に被覆するようにパターニングし、この被膜を
マスクにして第１の材料から成る第１の導電箔６０Ａを
エッチングすればひさし５８が形成できるからである。
【００７７】本発明の第３の工程は、図１０および図１
１に示す如く、少なくとも導電路となる領域を除いた前
記第１の導電箔に第１の分離溝を形成して側面が湾曲構
造の第１の導電路を形成することにある。
【００７８】図１０の如く、Ｎｉ７０の上に、ホトレジ
ストＰＲを形成し、第１の導電路５１Ａ〜５１Ｃとなる
領域を除いたＮｉ７０が露出するようにホトレジストＰ
Ｒをパターニングし、図１１の如く、前記ホトレジスト
を介してエッチングすればよい。
【００７９】前述したように塩化第二鉄、塩化第二銅の
エッチャント等を採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
遅いため、エッチングが進むにつれてひさし５８がでて
くる。
【００８０】本発明の第４の工程は、図１２に示す如
く、第１の分離溝に対応する部分の第２の導電箔を部分
的に除去して連結部を残して第２の分離溝を形成し、同
時に前記第１の導電路の裏面に第２の導電路を形成する
ことにある。
【００８１】本工程は前述した第１の実施の形態の第３
の工程（図４）と同様であるので説明を省略する。
【００８２】本発明の第５の工程は、図１３に示す如
く、所望の回路素子を所望の第１の導電路上に電気的に
接続して固着し、回路素子の電極と所望の第１の導電路
とを電気的に接続する接続手段を形成することにある。
【００８３】本工程も前述した第１の実施の形態の第４
の工程（図５）と同様であるので説明を省略する。
【００８４】本発明の第６の工程は、図１４に示す如
く、回路素子、接続手段および第１の導電路を被覆し、
第１および第２の分離溝に充填されるように絶縁性樹脂
でモールドし、第１および第２の導電路と前記絶縁性樹
脂を嵌合させることにある。
【００８５】本工程も前述した第１の実施の形態の第５
の工程（図６）と同様であるので説明を省略する。
【００８６】本発明の第７の工程は、図１５に示す如
く、第２の導電箔の連結部を除去することにある。
【００８７】本工程も前述した第１の実施の形態の第６
の工程（図７）と同様であるので説明を省略する。
【００８８】本発明の第８の工程は、図１６に示す如
く、絶縁性樹脂５０を切断して個別の回路装置に分離す
ることにある。
【００８９】本工程も前述した第１の実施の形態の第７
の工程（図８）と同様であるので説明を省略する。
【００９０】以上、ひさし５８と湾曲構造５９、６３に
より三重のアンカー効果を発生させることにより、導電
路の抜け、反り等を防止する事ができる。 本発明の第３の実施の形態 続いて、複数種類の回路素子、配線、ダイパッド、ボン
ディングパッド等から成る導電路で構成されるＩＣ回路
を一単位としてマトリックス状に配置し、封止後に個別
分離して、ＩＣ回路を構成した回路装置とする製造方法
を図１７〜図２３を参照して説明する。また本製造方法
は、第１の実施の形態、第２の実施の形態と殆どが同じ
であるため、同一の部分は簡単に述べる。
【００９１】まず図１７の如く、シート状の積層導電箔
６０を用意する。
【００９２】尚、第２の導電箔６０Ｂは、図１９の工程
の第１および第２の分離溝６１、６２を形成する際、第
１の導電路がバラバラにならないように支持できる膜厚
である必要がある。ここでは、一方がＡｌ、他方がＣｕ
であり、どちらが上になっても良い。またシート状の積
層導電箔６０は、所定の幅でロール状に巻かれて用意さ
れ、これが後述する各工程に搬送されても良いし、所定
の大きさにカットされた導電箔が用意され、後述する各
工程に搬送されても良い。
【００９３】続いて、少なくとも第１の導電路５１Ａ〜
５１Ｃとなる領域を除いた第１の導電箔６０Ａを除去す
る工程がある。
【００９４】まず、図１８の如く、第１の導電箔６０Ａ
の上に、ホトレジストＰＲを形成し、第１の導電路５１
Ａ〜５１Ｃとなる領域を除いた第１の導電箔６０Ａが露
出するようにホトレジストＰＲをパターニングする。そ
して、図１９の如く、前記ホトレジストＰＲを介してエ
ッチングすればよい。
【００９５】エッチングにより形成された第１の分離溝
６１の側面は、粗面となるため絶縁性樹脂５０との接着
性が向上される。
【００９６】またこの第１の分離溝６１の側壁は、非異
方性的にエッチングされるため湾曲となる。この除去工
程は、ウェットエッチング、ドライエッチングが採用で
きる。そしてこの湾曲構造によりアンカー効果が発生す
る構造となる。（詳細は、回路装置の製造方法を説明す
る第１の実施の形態を参照）尚、図１８に於いて、ホト
レジストＰＲの代わりにエッチング液に対して耐食性の
ある導電被膜を選択的に被覆しても良い。第１の導電路
と成る部分に選択的に被着すれば、この導電被膜がエッ
チング保護膜となり、レジストを採用することなく分離
溝をエッチングできる。
【００９７】更に、第１の分離溝６１を介して第２の導
電箔６０Ｂを第１の導電箔６０Ａをエッチングしないエ
ッチング液でハーフエッチングして第２の分離溝６２を
形成する。この際に第２の導電箔６０Ｂの一部は連結部
６４として残され、全体をバラバラに分離しないように
支持する。
【００９８】続いて、図２０の如く、第１の分離溝６１
が形成された第１の導電箔６０Ａに回路素子５２Ａを電
気的に接続して実装する工程がある。
【００９９】回路素子５２Ａとしては、トランジスタ、
ダイオード、ＩＣチップ等の半導体素子、チップコンデ
ンサ、チップ抵抗等の受動素子である。また厚みが厚く
はなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体
素子（フリップチップ）も実装できる。
【０１００】ここでは、ベアのトランジスタチップ５２
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と第１の導電路５１Ｂ、ベース電極と第１の導電路５
１Ｂが金属細線５５Ａを介して接続される。
【０１０１】更に、図２１に示すように、積層導電箔６
０および第１および第２の分離溝６１、６２に絶縁性樹
脂５０を付着する工程がある。これは、トランスファー
モールド、インジェクションモールド、ディッピングま
たは塗布により実現できる。
【０１０２】本実施の形態では、積層導電箔６０表面に
被覆された絶縁性樹脂の厚さは、回路素子の最頂部から
約１００μｍ程度が被覆されるように調整されている。
この厚みは、強度を考慮して厚くすることも、薄くする
ことも可能である。
【０１０３】また第１および第２の分離溝６１、６２
は、第２の導電箔６０Ｂが連結部６４でシート状に残存
しているため、第１の導電箔６０Ａが第１の導電路５１
Ａ〜５１Ｃとして個々に分離されていない。従ってシー
ト状の積層導電箔６０として一体で取り扱え、絶縁性樹
脂をモールドする際、金型への搬送、金型への実装の作
業が非常に楽になる特徴を有する。
【０１０４】続いて、図２２に示すように、点線で示す
位置で第２の導電箔６０Ｂの裏面を化学的および／また
は物理的に除き、導電路５１として分離する工程があ
る。ここで本工程は、エッチングにより施される。この
結果、絶縁性樹脂５０の裏面に第２の導電路５１Ｓ〜５
１Ｕが露出する構造となる。
【０１０５】更に、露出した第２の導電路５１Ｓ〜５１
Ｕに半田等の導電材を被着する。
【０１０６】最後に、図２３の如く、回路素子毎に分離
し、回路装置として完成する工程がある。
【０１０７】分離ラインは、矢印の所であり、ダイシン
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
【０１０８】特にダイシングは、通常の半導体装置の製
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。以上に第
１〜第３の実施の形態で説明した本発明の製造方法は、
図３１で示すような複雑なパターンも実施可能である。
特に曲折し、ボンディングパッド２６と一体で成り、他
端は回路素子と電気的に接続される配線は、その幅も狭
く、しかもその長さが長い。そのため、熱による反り
は、非常に大きく、従来構造では剥がれが問題となる。
しかし本発明では、配線が絶縁性樹脂に埋め込まれて支
持されているので、配線自身の反り、剥がれ、抜けを防
止することができる。またボンディングパッド自身は、
その平面面積が小さく、従来の構造では、ボンディング
パッドの剥がれが発生するが、本発明では、前述したよ
うに絶縁性樹脂に埋め込まれ、更には絶縁性樹脂にアン
カー効果を有する湾曲構造を持って支持されているた
め、抜けを防止できるメリットを有する。
【０１０９】更には、絶縁性樹脂５０の中に回路を埋め
込んだ回路装置が実現できるメリットもある。従来構造
で説明すれば、プリント基板、セラミック基板の中に回
路を組み込んだようなものである。これは、後の実装方
法にて説明する。
【０１１０】図３０の右側には、本発明を簡単にまとめ
たフローが示されている。積層導電箔の用意、Ａｇまた
はＮｉ等のメッキ、第１の導電箔のエッチング、第２の
導電箔のエッチング、ダイボンド、ワイヤーボンデイン
グ、トランスファーモールド、導電路の裏面処理および
ダイシングの９工程で回路装置が実現できる。しかも支
持基板をメーカーから供給することなく、全ての工程を
内作する事ができる。 回路装置の種類およびこれらの実装方法を説明する実施
の形態 図２４は、フェイスダウン型の回路素子８０を実装した
回路装置８１を示すものである。回路素子８０として
は、ベアの半導体チップ、表面が封止されたＣＳＰやＢ
ＧＡ（フリップチップ）等が該当する。また図２５は、
チップ抵抗やチップ抵抗等の受動素子８２が実装された
回路装置８３を示すものである。これらは、薄型であ
り、しかも絶縁性樹脂で封止されてあるため、耐環境性
にも優れたものである。
【０１１１】図２６は、実層構造について説明するもの
である。まず図２６Ａは、プリント基板や金属基板、セ
ラミック基板等の実装基板８４に形成された導電路８５
に今まで説明してきた本発明の回路装置５３、５６、８
１、８３が実装されたものである。
【０１１２】特に、半導体チップ５２の裏面が固着され
た導電路５１Ａは、実装基板８４の導電路８５と熱的に
結合されているため、前記導電路８５を介して回路装置
の熱を放熱させることができる。また実装基板８４とし
て金属基板を採用すると、金属基板の放熱性も手伝って
更に半導体チップ５２の温度を低下させることができ
る。そのため、半導体チップの駆動能力を向上させるこ
とができる。
【０１１３】例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
【０１１４】また金属基板としては、Ａｌ基板、Ｃｕ基
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。
【０１１５】また図２６Ｂは、本回路装置９０を、図２
６Ａの基板８４として活用したものである。これは、本
発明の最大の特徴となるものである。つまり従来のプリ
ント基板、セラミック基板では、たかだか基板の中にス
ルーホールＴＨが形成されている程度であるが、本発明
では、ＩＣ回路を内蔵させた基板モジュールが実現でき
る特徴を有する。例えば、プリント基板の中に少なくと
も１つの回路（システムとして内蔵させても良い）が内
蔵されているものである。
【０１１６】また、従来では、支持基板としてプリント
基板、セラミック基板等が必要であったが、本発明で
は、この支持基板が不要となる基板モジュールが実現で
きる。これは、プリント基板、セラミック基板または金
属基板で構成されたハイブリッド基板と比べ、その厚み
を薄く、その重量を小さくできる。
【０１１７】また本回路装置９０を支持基板として活用
し、露出している導電路に回路素子を実装できるため、
高機能な基板モジュールが実現できる。特に本回路装置
を支持基板とし、この上に素子として本回路装置９１を
実装すれば、基板モジュールとして更に軽量で薄いもの
が実現できる。
【０１１８】従って、これらの実装形態により、このモ
ジュールを実装した電子機器は、小型で軽量なものが実
現できる。
【０１１９】尚、符号９３で示したハッチング部分は、
絶縁性の被膜である。例えば半田レジスト等の高分子膜
が好ましい。これを形成することにより、基板９０の中
に埋め込まれた導電路と回路素子９１等に形成された電
極との短絡を防止できる。更に、図３２を使い本回路装
置のメリットを述べる。従来の実装方法に於いて、半導
体メーカーは、パッケージ型半導体装置、フリップチッ
プを形成し、セットメーカーは、半導体メーカーから供
給された半導体装置と部品メーカーから供給された受動
素子等をプリント基板に実装し、これをモジュールとし
てセットに組み込んで電子機器としていた。しかし本回
路装置では、自身を実装基板として採用できるため、半
導体メーカーは、後工程を利用して実装基板モジュール
を完成でき、セットメーカーに供給できる。従って、セ
ットメーカーは、この基板への素子実装を大幅に省くこ
とができる。
【０１２０】
【発明の効果】以上の説明から明らかなように、本発明
では、回路装置、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
完成するまで余分な構成要素が無く、コストを大幅に低
減できる回路装置を実現できる。また絶縁性樹脂の被覆
膜厚、導電箔の厚みを最適値にすることにより、非常に
小型化、薄型化および軽量化された回路装置を実現でき
る。更には、反りや剥がれの現象が顕著である配線は、
絶縁性樹脂に埋め込まれて支持されているために、これ
らの問題を解決することができる。
【０１２１】また導電路の裏面のみを絶縁性樹脂から露
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図２８の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
【０１２２】また導電路の側面が湾曲構造をしているこ
とおよび／または導電路の表面に第２の材料から成る被
膜を形成することにより、導電路に被着されたひさしが
形成できる事によってアンカー効果を発生させることが
でき、導電路の反り、抜けを防止することができる。
【０１２３】また本発明の回路装置の製造方法では、導
電路の材料となる導電箔自体を支持基板として機能さ
せ、分離溝の形成時あるいは回路素子の実装、絶縁性樹
脂の被着時までは導電箔で全体を支持し、また導電箔を
各導電路として分離する時は、絶縁性樹脂を支持基板に
して機能させている。従って、回路素子、導電箔、絶縁
性樹脂の必要最小限で製造できる。従来例で説明した如
く、本来回路装置を構成する上で支持基板が要らなくな
り、コスト的にも安価にできる。また支持基板が不要で
あること、導電路が絶縁性樹脂に埋め込まれているこ
と、更には絶縁性樹脂と導電箔の厚みの調整が可能であ
ることにより、非常に薄い回路装置が形成できるメリッ
トもある。また分離溝の形成工程に湾曲構造も形成で
き、アンカー効果のある構造も同時に実現できる。
【０１２４】また図３０から明白なように、スルーホー
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、従来より製造工程を大幅に短
縮でき、全行程を内作できる利点を有する。またフレー
ム金型も一切不要であり、極めて短納期となる製造方法
である。
【０１２５】次に導電路を個々に分離せずに取り扱える
ため、後の絶縁性樹脂の被覆工程に於いて、作業性が向
上する特徴も有する。
【０１２６】最後に本回路装置を支持基板として活用
し、露出している導電路に回路素子を実装できるため、
高機能な基板モジュールが実現できる。特に本回路装置
を支持基板とし、この上に素子として本回路装置９１を
実装すれば、基板モジュールとして更に軽量で薄いもの
が実現できる。
【図面の簡単な説明】
【図１】本発明の回路装置の製造方法の第１の実施の形
態を説明する図である。
【図２】本発明の回路装置の製造方法の第１の実施の形
態を説明する図である。
【図３】本発明の回路装置の製造方法の第１の実施の形
態を説明する図である。
【図４】本発明の回路装置の製造方法の第１の実施の形
態を説明する図である。
【図５】本発明の回路装置の製造方法の第１の実施の形
態を説明する図である。
【図６】本発明の回路装置の製造方法の第１の実施の形
態を説明する図である。
【図７】本発明の回路装置の製造方法の第１の実施の形
態を説明する図である。
【図８】本発明の回路装置の製造方法の第１の実施の形
態を説明する図である。
【図９】本発明の回路装置の製造方法の第２の実施の形
態を説明する図である。
【図１０】本発明の回路装置の製造方法の第２の実施の
形態を説明する図である。
【図１１】本発明の回路装置の製造方法の第２の実施の
形態を説明する図である。
【図１２】本発明の回路装置の製造方法の第２の実施の
形態を説明する図である。
【図１３】本発明の回路装置の製造方法の第２の実施の
形態を説明する図である。
【図１４】本発明の回路装置の製造方法の第２の実施の
形態を説明する図である。
【図１５】本発明の回路装置の製造方法の第２の実施の
形態を説明する図である。
【図１６】本発明の回路装置の製造方法の第２の実施の
形態を説明する図である。
【図１７】本発明の回路装置の製造方法の第３の実施の
形態を説明する図である。
【図１８】本発明の回路装置の製造方法の第３の実施の
形態を説明する図である。
【図１９】本発明の回路装置の製造方法の第３の実施の
形態を説明する図である。
【図２０】本発明の回路装置の製造方法の第３の実施の
形態を説明する図である。
【図２１】本発明の回路装置の製造方法の第３の実施の
形態を説明する図である。
【図２２】本発明の回路装置の製造方法の第３の実施の
形態を説明する図である。
【図２３】本発明の回路装置の製造方法の第３の実施の
形態を説明する図である。
【図２４】本発明の回路装置を説明する図である。
【図２５】本発明の回路装置を説明する図である。
【図２６】本発明の回路装置の実装構造を説明する図で
ある。
【図２７】従来の回路装置の実装構造を説明する図であ
る。
【図２８】従来の回路装置を説明する図である。
【図２９】従来の回路装置の製造方法を説明する図であ
る。
【図３０】従来と本発明の回路装置の製造方法を説明す
る図である。
【図３１】従来と本発明の回路装置に適用されるＩＣ回
路のパターン図である。
【図３２】半導体メーカーとセットメーカーの位置づけ
を説明する図である。
【符号の説明】
５０ 絶縁性樹脂 ５１ 導電路 ５２ 回路素子 ５３ 回路装置 ５８ ひさし ６０ 積層導電箔 ６０Ａ 第１の導電箔 ６０Ｂ 第２の導電箔 ６１ 第１の分離溝 ６２ 第２の分離溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 第１の導電箔と第２の導電箔が積層され
    た積層導電箔を用意する工程と、 少なくとも導電路と成る領域を除いた前記第１の導電箔
    に第１の分離溝を形成して側面が湾曲構造の第１の導電
    路を形成する工程と、 前記第１の分離溝に対応する部分の前記第２の導電箔を
    厚み方向に部分的に除去して連結部を残して第２の分離
    溝を形成し、同時に前記第１の導電路の裏面に第２の導
    電路を形成する工程と、 所望の回路素子を所望の前記第１の導電路上に電気的に
    接続して固着する工程と、 前記回路素子および前記第１の導電路を被覆し、前記第
    １および第２の分離溝に充填されるように絶縁性樹脂で
    モールドする工程と、 前記第２の導電箔の前記連結部を除去する工程とを具備
    することを特徴とする回路装置の製造方法。
  2. 【請求項２】 第１の導電箔と第２の導電箔が積層され
    た積層導電箔を用意する工程と、 前記第１の導電箔表面の少なくとも導電路となる領域に
    耐食性の導電被膜を形成する工程と、 少なくとも導電路となる領域を除いた前記第１の導電箔
    に第１の分離溝を形成して側面が湾曲構造の第１の導電
    路を形成する工程と、 前記第１の分離溝に対応する部分の前記第２の導電箔を
    部分的に除去して連結部を残して第２の分離溝を形成
    し、同時に前記第１の導電路の裏面に第２の導電路を形
    成する工程と、 所望の回路素子を所望の前記第１の導電路上に電気的に
    接続して固着する工程と、 前記回路素子の電極と所望の前記第１の導電路とを電気
    的に接続する接続手段を形成する工程と、 前記回路素子、前記接続手段および第１の導電路を被覆
    し、前記第１および第２の分離溝に充填されるように絶
    縁性樹脂でモールドし、前記第１および第２の導電路と
    前記絶縁性樹脂を嵌合させる工程と、 前記第２の導電箔の前記連結部を除去する工程とを具備
    することを特徴とする回路装置の製造方法。
  3. 【請求項３】 第１の導電箔と第２の導電箔が積層され
    た積層導電箔を用意する工程と、 少なくとも導電路と成る領域を除いた前記第１の導電箔
    に第１の分離溝を形成して側面が湾曲構造の第１の導電
    路を形成する工程と、 前記第１の分離溝に対応する部分の前記第２の導電箔を
    厚み方向に部分的に除去して連結部を残して第２の分離
    溝を形成し、同時に前記第１の導電路の裏面に第２の導
    電路を形成する工程と、 所望の回路素子を所望の前記第１の導電路上に電気的に
    接続して固着する工程と、 前記回路素子の電極と所望の前記第１の導電路とを電気
    的に接続する接続手段を形成する工程と、 前記回路素子、前記接続手段および前記第１の導電路を
    被覆し、前記第１および第２の分離溝に充填されるよう
    に絶縁性樹脂でモールドする工程と、 前記第２の導電箔の前記連結部を除去する工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
    程とを具備することを特徴とする回路装置の製造方法。
    を具備することを特徴とする回路装置の製造方法。
  4. 【請求項４】 第１の導電箔と第２の導電箔が積層され
    た積層導電箔を用意する工程と、 前記第１の導電箔表面の少なくとも導電路となる領域に
    耐食性の導電被膜を形成する工程と、 少なくとも導電路となる領域を除いた前記第１の導電箔
    に第１の分離溝を形成して側面が湾曲構造の第１の導電
    路を形成する工程と、 前記第１の分離溝に対応する部分の前記第２の導電箔を
    部分的に除去して連結部を残して第２の分離溝を形成
    し、同時に前記第１の導電路の裏面に第２の導電路を形
    成する工程と、 所望の回路素子を所望の前記第１の導電路上に電気的に
    接続して固着する工程と、 前記回路素子の電極と所望の前記第１の導電路とを電気
    的に接続する接続手段を形成する工程と、 前記回路素子、前記接続手段および第１の導電路を被覆
    し、前記第１および第２の分離溝に充填されるように絶
    縁性樹脂でモールドし、前記第１および第２の導電路と
    前記絶縁性樹脂を嵌合させる工程と、 前記第２の導電箔の前記連結部を除去する工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
    程とを具備することを特徴とする回路装置の製造方法。
  5. 【請求項５】 前記第１の導電箔と第２の導電箔は異な
    るエッチング液でエッチングされて前記第１の分離溝と
    前記第２の分離溝を形成することを特徴とする請求項１
    から請求項４のいずれかに記載された回路装置の製造方
    法。
  6. 【請求項６】 前記第１の導電箔はアルミニウムで形成
    され、前記第２の導電箔は銅、鉄−ニッケルのいずれか
    で構成されることを特徴とする請求項１から請求項４の
    いずれかに記載された回路装置の製造方法。
  7. 【請求項７】 前記積層導電箔は、アルミニウムより成
    る前記第１の導電箔に銅メッキされた前記第２の導電箔
    で構成されることを特徴とする請求項６に記載された回
    路装置の製造方法。
  8. 【請求項８】 前記導電被膜はニッケル、金あるいは銀
    メッキ形成されることを特徴とする請求項２または請求
    項４に記載された回路装置の製造方法。
  9. 【請求項９】 前記導電被膜を前記第１の分離溝形成時
    のマスクの一部として使用することを特徴とする請求項
    ２または請求項４に記載された回路装置の製造方法。
  10. 【請求項１０】 前記第２の分離溝形成時のマスクとし
    て前記第１の分離溝を形成した前記第１の導電箔を使用
    することを特徴とする請求項１から請求項４のいずれか
    にに記載された回路装置の製造方法
  11. 【請求項１１】 前記回路素子は半導体ベアチップ、フ
    リップチップ、チップ回路部品、パッケージ型半導体素
    子、ＣＳＰのいずれかあるいは両方を固着されることを
    特徴とする請求項１から請求項４のいずれかに記載され
    た回路装置の製造方法。
  12. 【請求項１２】 前記接続手段はワイヤーボンディング
    またはロウ材で形成されることを特徴とする請求項２か
    ら請求項４のいずれかに記載された回路装置の製造方
    法。
  13. 【請求項１３】 前記絶縁性樹脂はトランスファーモー
    ルドで付着されることを特徴とする請求項１から請求項
    ４のいずれかに記載された回路装置の製造方法。
  14. 【請求項１４】 ダイシングにより個別の回路装置に分
    離することを特徴とする請求項３または請求項４に記載
    された回路装置の製造方法。
  15. 【請求項１５】 前記導電路は、少なくとも配線を構成
    することを特徴とする請求項１から請求項４のいずれか
    に記載された回路装置の製造方法。
JP2000266738A 2000-09-04 2000-09-04 回路装置の製造方法 Expired - Fee Related JP3561683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000266738A JP3561683B2 (ja) 2000-09-04 2000-09-04 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000266738A JP3561683B2 (ja) 2000-09-04 2000-09-04 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002076182A true JP2002076182A (ja) 2002-03-15
JP3561683B2 JP3561683B2 (ja) 2004-09-02

Family

ID=18753777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000266738A Expired - Fee Related JP3561683B2 (ja) 2000-09-04 2000-09-04 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP3561683B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003098687A1 (fr) * 2002-05-16 2003-11-27 Renesas Technology Corp. Dispositif a semiconducteur et procede de fabrication
JP2005522860A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ キャリヤ、キャリヤを製造する方法および電子機器
CN1301043C (zh) * 2002-12-20 2007-02-14 三洋电机株式会社 电路装置的制造方法
JP2008124200A (ja) * 2006-11-10 2008-05-29 Alps Electric Co Ltd セラミック製実装基板の製造方法およびセラミック製実装基板
WO2008069260A1 (ja) * 2006-11-30 2008-06-12 Sanyo Electric Co., Ltd. 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
CN100397641C (zh) * 2002-12-20 2008-06-25 三洋电机株式会社 电路装置及其制造方法
JP2009010416A (ja) * 2008-09-01 2009-01-15 Sanyo Electric Co Ltd 回路装置
CN100463127C (zh) * 2004-05-20 2009-02-18 三洋电机株式会社 电路装置及其制造方法
JP2009117723A (ja) * 2007-11-08 2009-05-28 Toyota Motor Corp 半導体装置とその製造方法
US7829956B2 (en) 2005-10-14 2010-11-09 Panasonic Corporation SRAM semiconductor device with a compressive stress-inducing insulating film and a tensile stress-inducing insulating film

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522860A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ キャリヤ、キャリヤを製造する方法および電子機器
WO2003098687A1 (fr) * 2002-05-16 2003-11-27 Renesas Technology Corp. Dispositif a semiconducteur et procede de fabrication
CN1301043C (zh) * 2002-12-20 2007-02-14 三洋电机株式会社 电路装置的制造方法
CN100397641C (zh) * 2002-12-20 2008-06-25 三洋电机株式会社 电路装置及其制造方法
CN100463127C (zh) * 2004-05-20 2009-02-18 三洋电机株式会社 电路装置及其制造方法
US7829956B2 (en) 2005-10-14 2010-11-09 Panasonic Corporation SRAM semiconductor device with a compressive stress-inducing insulating film and a tensile stress-inducing insulating film
JP2008124200A (ja) * 2006-11-10 2008-05-29 Alps Electric Co Ltd セラミック製実装基板の製造方法およびセラミック製実装基板
JP4722017B2 (ja) * 2006-11-10 2011-07-13 アルプス電気株式会社 セラミック製実装基板の製造方法
WO2008069260A1 (ja) * 2006-11-30 2008-06-12 Sanyo Electric Co., Ltd. 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US8436250B2 (en) 2006-11-30 2013-05-07 Sanyo Electric Co., Ltd. Metal core circuit element mounting board
JP2009117723A (ja) * 2007-11-08 2009-05-28 Toyota Motor Corp 半導体装置とその製造方法
JP2009010416A (ja) * 2008-09-01 2009-01-15 Sanyo Electric Co Ltd 回路装置

Also Published As

Publication number Publication date
JP3561683B2 (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
KR100509136B1 (ko) 회로 장치 및 그 제조 방법
JP3639514B2 (ja) 回路装置の製造方法
JP3574026B2 (ja) 回路装置およびその製造方法
JP3561683B2 (ja) 回路装置の製造方法
JP2001257291A (ja) 回路装置
JP2001217372A (ja) 回路装置およびその製造方法
JP3609684B2 (ja) 半導体装置およびその製造方法
JP2003037344A (ja) 回路装置およびその製造方法
JP3691335B2 (ja) 回路装置の製造方法
JP3574025B2 (ja) 回路装置およびその製造方法
JP3634709B2 (ja) 半導体モジュール
JP2001250884A (ja) 回路装置の製造方法
JP3510839B2 (ja) 半導体装置およびその製造方法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP4443190B2 (ja) 半導体装置の製造方法
JP2005175509A (ja) 回路装置
JP2001250887A (ja) 回路装置の製造方法
JP3691328B2 (ja) 回路装置および回路モジュール
JP3639495B2 (ja) 回路装置の製造方法
JP3869633B2 (ja) 半導体装置の製造方法
JP2001250883A (ja) 回路装置の製造方法
JP3778783B2 (ja) 回路装置およびその製造方法
JP4036603B2 (ja) 半導体装置およびその製造方法
JP2001274290A (ja) 回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

LAPS Cancellation because of no payment of annual fees