JP2008124200A - セラミック製実装基板の製造方法およびセラミック製実装基板 - Google Patents

セラミック製実装基板の製造方法およびセラミック製実装基板 Download PDF

Info

Publication number
JP2008124200A
JP2008124200A JP2006305387A JP2006305387A JP2008124200A JP 2008124200 A JP2008124200 A JP 2008124200A JP 2006305387 A JP2006305387 A JP 2006305387A JP 2006305387 A JP2006305387 A JP 2006305387A JP 2008124200 A JP2008124200 A JP 2008124200A
Authority
JP
Japan
Prior art keywords
side wall
metal layer
ceramic
wall portion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006305387A
Other languages
English (en)
Other versions
JP4722017B2 (ja
Inventor
Masayoshi Takeuchi
正宜 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006305387A priority Critical patent/JP4722017B2/ja
Publication of JP2008124200A publication Critical patent/JP2008124200A/ja
Application granted granted Critical
Publication of JP4722017B2 publication Critical patent/JP4722017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81897Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】バンプと接続端子との接続面積を減少させることなくそれらの接続強度を向上させることができるセラミック製実装基板の製造方法およびセラミック製実装基板を提供すること。
【解決手段】本発明のセラミック製実装基板1Aは、セラミックシート20、配線21および接続端子2Aからなる。接続端子2AをU状に形成するため、焼成前のセラミックシート20に接続端子2Aの底面部3を埋め込んだ後、そのセラミックシート20を焼成する。焼成後、底面部3の幅方向の両側から側壁部4Aが起立するようにその側壁部4Aをめっき形成する。底面部3の埋め込みにより、従来の工程と同様に接続端子2Aの底面部3を埋め込むことができる。また、接続端子2AがU状のため、バンプ31と接続端子2Aとの接合面積が拡大し、接合強度が向上する。
【選択図】図2

Description

本発明は、セラミック製実装基板の製造方法およびセラミック製実装基板に係り、特に、表面に接続端子が形成されているLTCC(低温焼成セラミックス)実装基板およびその製造方法に好適に利用できるセラミック製実装基板の製造方法およびセラミック製実装基板に関する。
従来より、ICなどの半導体素子や抵抗やコンデンサなどのチップ部品などを搭載するための実装基板として、HTCC(High Temperature Co-fired Ceramic:高温焼成セラミック。例えばアルミナ基板のことをいう。)や900℃程度の低温焼成が可能なLTCC(Low Temperature Co-fired Ceramic:低温焼成セラミック)を用いたセラミック製実装基板が多く用いられている。LTCCをセラミックシートとして用いる場合、従来のセラミック製実装基板101は、図11または図12に示すように、ガラス材料にアルミナ骨材を混合させて得たセラミックシート(グリーンシートともいう。)20を積層枚数分だけ形成した後、焼成前の各セラミックシート20の表面にAg、Au、Cu、Ag−Pdなどの導電性に優れた配線21および接続端子102A、102Bを印刷法により埋め込み、各セラミックシート20を積層して焼成することにより形成されている。
ここで、半導体素子30に形成される複数の半田バンプ31をセラミック製実装基板101の接続端子102A、102Bにフリップチップ接続させるため、接続端子102A、102Bは図11に示すような平面状または図12に示すような二股以上のフォーク状に形成されている(特許文献1を参照)。
特開2006−128606号公報
しかしながら、従来のセラミック製実装基板101に搭載される半導体素子30については、半導体素子30における半田バンプ31の未形成面30aとセラミックシート20の表面20aとを樹脂接着剤を用いて強固に接着することができないので、半導体素子30とセラミック製実装基板101との接合部分はバンプ31と接続端子102A、102Bとの半田による接合部分のみとなる。そのため、図11に示すように、接続端子102Aが平面状に形成されている場合、半導体素子30に外的負荷が加わったときにセラミック製実装基板101から半導体素子30が容易に剥離してしまうという問題があった。
また、図12に示すように、接続端子102Bを二股以上のフォーク状に形成した場合、半導体素子30の接合強度は向上するものの、バンプ31と接続端子102Bとの電気的接続部分が実質的に接続端子102Bの内側面のみになってしまう。そのため、図11に示すような平面状の接続端子102Aと比較して接続面積が狭くなってしまい、バンプ31と接続端子102Bとの電気抵抗が高くなってしまうという問題があった。
そこで、本発明はこれらの点に鑑みてなされたものであり、バンプと接続端子との接続面積を減少させることなくそれらの接続強度を向上させることができるセラミック製実装基板の製造方法およびセラミック製実装基板を提供することをその目的としている。
前述した目的を達成するため、本発明のセラミック製実装基板の製造方法は、その第1の態様として、縦断面略U状に形成される接続端子の底面となる底面部を焼成前のセラミックシートの表面に埋め込んだ後にセラミックシートを焼成する工程aと、焼成後のセラミックシートの表面上にシード膜を形成する工程bと、シード膜の表面にレジスト膜を形成してからレジスト膜をパターンニングすることにより、底面部の上方に位置するシード膜の表面であって略U状の接続端子の側壁となる側壁部が形成される面を外部に露出させるとともに、側壁部が形成される面以外の面を被覆する工程cと、パターンニングされたレジスト膜の形成後に外部に露出しているシード膜の表面をめっきすることにより、シード膜の表面に側壁部を形成する工程dと、側壁部の形成後にレジスト膜を除去するとともに、レジスト膜の除去により外部に露出したシード膜を除去する工程eとを備えていることを特徴としている。ここで、接続端子における縦断面略U状とは、側壁部と底面部とのなす角が90°となるほぼ正確なU状のほか、側壁部がテーパを有している場合にそれらのなす角が90°以外の角度になる閉じたU状または開いたU状を含む。
本発明の第1の態様のセラミック製実装基板の製造方法によれば、バンプと接続させる接続端子の縦断面形状が略U状に形成されるので、バンプと接続端子との接合において接続端子の側壁部だけでなくその底面部をも利用することができる。これにより、バンプと接続端子との接合面積および電気的接続面積を拡大させることができる。また、この接続端子の底面部はセラミックシートを焼成する前に埋め込んでいるので、配線をセラミックシートに埋め込む工程と同様に底面部を埋め込むことができる。そのため、焼成後のセラミックシートの表面に接続端子の底面部を形成するよりも容易にその底面部を形成することができる。
本発明の第2の態様のセラミック製実装基板の製造方法は、第1の態様のセラミック製実装基板の製造方法において、工程cにおいては、レジスト膜のパターンニング後にレジスト膜を加熱収縮させることにより、レジスト膜の高さ方向に向かってレジスト膜の幅が小さくなるようなテーパをレジスト膜の側面に形成し、工程dにおいては、レジスト膜のテーパに沿って側壁部をめっき形成することにより、上底が下底よりも長い等脚台形状もしくはそれに似た形状の縦断面を有する側壁部を形成することを特徴としている。ここで、等脚台形状に似た形状とは、等脚台形の脚の傾きが同程度であり、本来直線となる四辺が湾曲しているか否かを問わない4つの角を有する図形を等脚台形に似た形状とする。
本発明の第2の態様のセラミック製実装基板の製造方法によれば、側壁部の縦断面が前述した等脚台形状もしくはそれに似た形状に形成されることにより、その高さ方向に向かってその幅を拡大させるようなテーパを側壁部の側面に形成することができる。そのため、半導体素子に外的負荷が加えられたとしても、略U状の接続端子の内部にある半田が接続端子から抜け難くなるので、バンプと接続端子との接合強度を向上させることができる。
本発明の第3の態様のセラミック製実装基板の製造方法は、第1または第2の態様のセラミック製実装基板の製造方法において、工程dにおいてはレジスト膜の上面を覆うまでシード膜の表面をめっきすることにより上方に傘部を有する側壁部を形成することを特徴としている。
本発明の第3の態様のセラミック製実装基板の製造方法によれば、側壁部の傘部により略U状の接続端子の内部にある半田を接続端子から抜け難くすることができるので、バンプと接続端子との接合強度を向上させることができる。
本発明の第4の態様のセラミック製実装基板の製造方法は、縦断面略U状に形成される接続端子の底面となる底面部を焼成前のセラミックシートの表面に埋め込んだ後にセラミックシートを焼成する工程aと、焼成後のセラミックシートの表面上にシード膜を形成する工程bと、シード膜の表面に側壁部となる側壁層を形成する工程gと、側壁層の表面にレジスト膜を形成してからレジスト膜をパターンニングすることにより、側壁層の表面であって側壁部の上面となる表面をレジスト膜により被覆する工程hと、パターンニングされたレジスト膜の形成後に外部に露出した側壁層をエッチングすることにより、側壁部を形成する工程iと、側壁部の形成後にレジスト膜を除去するとともに、側壁部の形成後に外部に露出したシード膜を除去する工程jとを備えていることを特徴としている。
本発明の第4の態様のセラミック製実装基板の製造方法によれば、接続端子の縦断面が略U状に形成されるので、バンプと接続端子との接合において接続端子の側壁部だけでなくその底面部をも利用することができる。そのため、バンプと接続端子との接合面積および電気的接続面積を拡大させることができる。また、底面部はセラミックシートを焼成する前に埋め込んでいるので、焼成後のセラミックシートの表面に底面部を形成するよりも容易にその底面部を形成することができる。
本発明の第5の態様のセラミック製実装基板の製造方法は、第4の態様のセラミック製実装基板の製造方法において、工程gにおいては、シード膜の表面に第1の金属層および第2の金属層を順にめっき形成することにより側壁部が形成されており、工程iにおいては、第2の金属層をエッチングするが第1の金属層をエッチングしない第2の金属層用エッチング液を用いて側壁層の表面層である第2の金属層のみを等方性エッチングした後に、第1の金属層をエッチングするが第2の金属層およびシード膜をエッチングしない第1の金属層用エッチング液を用いて第1の金属層のみを等方性エッチングすることにより、側壁部の上方に傘部を形成することを特徴としている。
本発明の第5の態様のセラミック製実装基板の製造方法によれば、縦断面略U状の接続端子の側壁部の上方に傘部が形成されるので、その側壁部の傘部により略U状の接続端子の内部にある半田を接続端子から抜け難くすることができる。これにより、バンプと接続端子との接合強度を向上させることができる。
本発明の第6の態様のセラミック製実装基板の製造方法は、第1から第5のいずれか1の態様のセラミック製実装基板の製造方法において、底面部は、セラミックシートの内部に埋め込まれる配線と同一の材料となるAg、Au、CuまたはAg−Pdを用いて形成されていることを特徴としている。
本発明の第6の態様のセラミック製実装基板の製造方法によれば、底面部および配線の材料を同一にすることにより、セラミックシートの表面に底面部を埋め込む工程とその内側に配線を埋め込む工程とを分け隔てなく同一の工程内において行なうことができる。これにより、セラミック製実装基板に係る製造工程の短縮化および簡略化を図ることができる。
本発明の第7の態様のセラミック製実装基板の製造方法は、第1から第6のいずれか1の態様のセラミック製実装基板の製造方法において、工程bにおいては、シード膜の形成前に、Ni、Ni−Pその他のNiを主成分とする置換用金属を底面部の表面にめっきすることにより底面部の表面層となる置換用金属層を底面部の表面に形成し、工程eまたは工程jの後の工程においては、底面部の表面を無電解Auめっきすることにより、底面部の表面のNiをAuに置換して底面部の表面に接合膜を形成することを特徴としている。
本発明の第7の態様のセラミック製実装基板の製造方法によれば、Auめっき形成された接合膜は半田の主成分となるSnと密着性が良いので、接続端子の底面部と半田との接合力を大きくすることができる。
本発明の第8の態様のセラミック製実装基板の製造方法は、第1から第7のいずれか1の態様のセラミック製実装基板の製造方法において、工程dまたは工程gにおいては、シード膜の表面にCuまたはCuを主成分とする合金その他の下地となる金属をめっきして側壁部本体、側壁層または第1の金属層を形成した後、Ni、Ni−Pその他のNiを主成分とする置換用金属を側壁部本体の表面もしくは側壁層の表面にめっきすることによって、または第1の金属層の表面に第2の金属層となるようにめっきすることによって、側壁部が形成されており、工程eまたは工程jの後の工程においては、側壁部の表面または第2の金属層の表面を無電解Auめっきすることにより、側壁部の表面のNiまたは第2の金属層の表面のNiをAuに置換し、側壁部の表面に接合膜を形成することを特徴としている。
本発明の第8の態様のセラミック製実装基板の製造方法によれば、Auめっき形成された接合膜は半田の主成分となるSnと密着性が良いので、接続端子の側壁部と半田との接合力を大きくすることができる。
本発明の第9の態様のセラミック製実装基板の製造方法は、第1から第8のいずれか1の態様のセラミック製実装基板の製造方法において、シード膜は、TiもしくはCrを下層とし、Cuを上層とする積層構造になっていることを特徴としている。
本発明の第9の態様のセラミック製実装基板の製造方法によれば、シード膜の下層となるTiもしくはCrは底面部に用いられるAg、Au、CuまたはAg−Pdと密着性が良く、また、その上層となるCuはめっきの下地材として好適な材料であるため、接続端子の底面部と側壁部との密着性を高めることができる。
本発明の第10の態様のセラミック製実装基板の製造方法は、第1から第9のいずれか1の態様のセラミック製実装基板の製造方法において、接続端子は、側壁部を底面部から筒状に起立させることにより、有底四角穴または有底丸穴を有するように形成されていることを特徴としている。
本発明の第10の態様のセラミック製実装基板の製造方法によれば、接合されるバンプの側面が接続端子の側壁部に囲繞されるので、バンプと接続端子との接合面積および電気的接続面積を拡大させることができる。これにより、バンプと接続端子との接合強度を向上させることができるとともに、バンプと接続端子との電気抵抗を低くすることができる。
また、前述した目的を達成するため、本発明のセラミック製実装基板は、その第1の態様として、配線が埋め込まれるセラミックシートと、セラミックシートの表面に埋め込まれる接続端子の底面部と、少なくとも底面部の幅方向の両側から起立している接続端子の側壁部と、底面部の表面層および側壁部の表面層として底面部の表面および側壁部の表面に形成されている置換用金属層と、底面部の表面のNiおよび側壁部の表面のNiをAuに置換することにより底面部の表面および側壁部の表面に形成されている接合膜とを備えていることを特徴としている。
本発明の第1の態様のセラミック製実装基板によれば、接続端子の縦断面が略U状になるので、バンプと接続端子との接合面積および電気的接続面積を拡大させることができる。これにより、バンプと接続端子との接合強度を向上させることができるとともに、バンプと接続端子との電気抵抗を低くすることができる。
本発明の第2の態様のセラミック製実装基板は、第1の態様のセラミック製実装基板において、側壁部は、その高さ方向に向かってその幅が大きくなるようなテーパまたはその上方においてその幅方向に広がる傘部を有していることを特徴としている。
本発明の第2の態様のセラミック製実装基板によれば、縦断面略U状の接続端子の入り口が狭くなるため、接続端子に接合されたバンプが抜け難くなるので、半導体素子に外的負荷が加えられたとしてもバンプが接続端子から剥離してしまうことを防止することができる。
本発明の第3の態様のセラミック製実装基板は、第1または第2の態様のセラミック製実装基板において、接続端子は、側壁部を底面部から筒状に起立させることにより、有底四角穴または有底丸穴を有するように形成されていることを特徴としている。
本発明の第3の態様のセラミック製実装基板によれば、接合されるバンプの側面が接続端子の側壁部に囲繞されるので、バンプと接続端子との接合面積および電気的接続面積を拡大させることができる。これにより、バンプと接続端子との接合強度を向上させることができるとともに、バンプと接続端子との電気抵抗を低くすることができる。
本発明のセラミック製実装基板の製造方法によれば、縦断面略U状の接続端子の底面部を内層に埋め込まれる配線と同様に焼成前のセラミックシートの表面に埋め込んでいるので、セラミック製実装基板の製造工程や作業内容、作業時間をほとんど変更することなく接合強度および電気的接続に優れた接続端子を有するセラミック製実装基板を製造することができるという効果を奏する。
また、本発明のセラミック製実装基板によれば、バンプと接合させる接続端子の縦断面が略U状になっていることから、接合面積および電気的接続面積を拡大させることができるので、バンプと接続端子との接続面積を減少させることなくそれらの接続強度を向上させることができるという効果を奏する。
以下、図1から図7を用いて、本発明のセラミック製実装基板およびその製造方法をその第1から第3の実施形態により説明する。
はじめに、図1および図2を用いて、第1の実施形態のセラミック製実装基板1Aを説明する。図1は、第1の実施形態のセラミック製実装基板1Aに半導体素子30が搭載された状態の平面図を示しており、図2は図1の2−2矢視断面図を示している。なお、図2に現される第1の実施形態のセラミック製実装基板1Aに係る複数のセラミックシート20については、接続端子2Aが形成される表面層のセラミックシート20Aおよびその下層のセラミックシート20Bのみを示している。
第1の実施形態のセラミック製実装基板1Aは、図1および図2に示すように、セラミックシート20、配線21および接続端子2Aを備えている。
第1の実施形態のセラミックシート20は、ガラス粉末およびセラミック粉末を混合して得た原料粉末を有機系バインダおよび溶剤と混合することによりスラリー状にし、それをPETフィルム上に均一の厚さに塗布してから乾燥させ、その後に焼成したLTCCである。セラミック製実装基板1Aにおいては、図2に示すように、セラミックシート20の焼成前に、Ag、Au、CuまたはAg−Pdの良導電性金属をセラミックシート20の表面に印刷することによってそのセラミックシート20の表面に配線21を埋め込み、その後にそのセラミックシート20を他のセラミックシート20とともに積層させることにより、セラミック製実装基板1Aの内層に配線21が埋め込まれる。
接続端子2Aは、図1および図2に示すように、平板状の底面部3およびその幅方向の両側から起立している側壁部4Aにより、縦断面略U状(第1の実施形態においては側壁部4Aが少なくともその内側の側面にテーパ4Aaを有しているため、両側壁部4Aの内側が先端に向けてすぼんだ閉じたU状)に形成されている。この接続端子2Aは、積層された複数のセラミックシート20のうちの表面層にあたるセラミックシート20Aの表面にその底面部3の全部もしくは一部が埋め込まれることにより、セラミック製実装基板1Aの表面に露出して複数配設されている。
また、第1の実施形態の接続端子2Aの側壁部4Aは、その高さ方向に向かってその幅が大きくなるようなテーパ4Aaを有している。このテーパ4Aaが側壁部4Aの両側面に形成されることにより、側壁部4Aの縦断面は、上底が下底よりも長い等脚台形に似た形状(第1の実施形態の側壁部4Aにおいては等脚台形の上底および下底が凸に湾曲した形状)になっている。
さらに、接続端子2Aの底面部3の表面および側壁部4Aの表面には、底面部3の表面層および側壁部4Aの表面層としてNiやNi−Pなどの置換用金属層5が形成されている。そして、その底面部3の表面のNiおよび側壁部4Aの表面のNiをAuに置換することにより、底面部3の表面および側壁部4Aの表面にAu接合膜6が形成されている。
次に、図3を用いて、第1の実施形態のセラミック製実装基板1Aの製造方法を説明する。ここで、図3は、図1の2−2矢視方向から見た第1の実施形態のセラミック製実装基板1Aの製造工程をA〜Iの順に示している。第1の実施形態のセラミック製実装基板1Aは主として工程a〜工程eを経て製造される。
工程aにおいては、図3Aに示すように、縦断面略U状に形成される接続端子2Aの底面となる底面部3を焼成前のセラミックシート20の表面に印刷し、WIP(Warm Isostatic Press:温水による等方圧プレス)による埋込を行なうことにより、焼成前のセラミックシート20の表面に底面部3を埋め込む。この底面部3は、セラミックシート20の内部に埋め込まれる配線21と同一の材料となるAg、Au、CuまたはAg−Pdを用いて形成されていることが好ましい。また、この工程aは焼成前のセラミックシート20に配線21を埋め込む工程と同一内容の工程になるため、配線21の埋込工程とともに行なうことが好ましい。
工程bにおいては、図3Bに示すように、Ni−Pを置換用金属として底面部3の表面に電気めっきまたは無電解めっきすることにより、底面部3の表面層となる置換用金属層5を底面部3の表面に形成する。ここで、置換用金属は、Ni−Pのほか、Auと置換することができるNiまたはNiを主成分とする金属であってもよい。また、この置換用金属層5はAu接合膜6の形成に必要になるものであるが、この接合膜6は接続端子2Aの形成に必ずしも必要なものではない。そのため、接合膜6を形成しない場合は置換用金属層5を底面部3の表面に形成しなくてもよい。
そして、図3Cに示すように、この置換用金属層5の形成後(置換用金属層5を形成しない場合はセラミックシート20の焼成後)、底面部3を表面に有するセラミックシート20の表面上にシード膜7を形成する。このシード膜7は、図示はしないが、TiもしくはCrを下層とし、Cuを上層とする積層構造になっており、スパッタにより形成されている。
工程cにおいては、図3Dに示すように、シード膜7の表面にレジスト膜8を形成する。そして、図3Eに示すように、レジスト膜8をパターンニングすることにより、底面部3の上方に位置するシード膜7の表面であって略U状の接続端子2Aの側壁となる側壁部4Aが形成される面7aを外部に露出させるとともに、側壁部4Aが形成される面7a以外の面を被覆する。側壁部4Aにテーパ4Aaを形成しない場合は工程dに移るが、第1の実施形態においては側壁部4Aにテーパ4Aaを形成するため、図3Fに示すように、レジスト膜8のパターンニング後にレジスト膜8を加熱収縮させることにより、レジスト膜8の高さ方向に向かってレジスト膜8の幅が小さくなるようなテーパ8aをレジスト膜8の側面に形成する。
工程dにおいては、図3Gに示すように、パターンニングされたレジスト膜8の形成後に外部に露出しているシード膜7の表面7aを電気めっきすることにより、シード膜7の表面7aに側壁部4Aを形成する。この側壁部4Aの縦断面は、レジスト膜8のテーパ8aに沿って側壁部4Aをめっき形成することにより、上底が下底よりも長い等脚台形に似た形状になる。第1の実施形態の側壁部4Aにおいては、図3Gに示すように、シード膜7の表面7aにCuまたはCuを主成分とする合金その他の下地となる金属を電気めっきして側壁部本体9Aを最初に形成する。その後、側壁部本体9Aの表面に、Ni、Ni−Pその他のNiを主成分とする置換用金属を電気めっきまたは無電解めっきすることにより、置換用金属層5を形成している。
工程eにおいては、図3Hに示すように、側壁部4Aの形成後にレジスト膜8をレジスト除去剤により除去する。そして、図3Iに示すように、レジスト膜8の除去により外部に露出したシード膜7をイオンミリングにより除去する。なお、このシード膜7の除去は、イオンミリングの代わりに、硫酸第二鉄を含有する硫酸系エッチング液、塩化第二鉄を含有する塩酸系エッチング液その他のCuエッチング液を用いた後に、水酸化カリウムもしくは水酸化ナトリウムを含有する過水系エッチング液その他のTiエッチング液もしくはCrエッチング液を用いて行なっても良い。
そして、第1の実施形態のセラミック製実装基板1Aの製造方法においては、選択的な工程として、工程eの後の工程となる工程fを備えている。この工程fにおいては、図3Iに示すように、底面部3の表面および側壁部4Aの表面を無電解Auめっきすることにより、底面部3の表面のNiおよび側壁部4Aの表面のNiをAuに置換して底面部3の表面および側壁部4Aの表面に接合膜6を形成する。接合膜6を必要とする場合は工程fの終了によりセラミック製実装基板1Aの製造工程が全て終了し、接合膜6を必要としない場合は工程eの終了によりセラミック製実装基板1Aの製造工程が全て終了する。
次に、図1から図3を用いて、第1の実施形態のセラミック製実装基板1Aおよびその製造方法の作用を説明する。
第1の実施形態のセラミック製実装基板1Aは、図1および図2に示すように、セラミックシート20の表面に底面部3が埋め込まれており、その底面部3の幅方向の両側から側壁部4Aが起立している。そのため、接続端子2Aの縦断面が略U状になるので、バンプ(第1の実施形態においては半田バンプ31となっているため、接合により突起形状が略U状の接続端子2Aの内部形状に合わせて変形している。)と接続端子2Aとの接合面積および電気的接続面積を拡大させることができる。これにより、従来のセラミック製実装基板101と比較して、半田バンプ31と接続端子2Aとの接合強度を向上させることができるとともに、半田バンプ31と接続端子2Aとの電気抵抗を低くすることができる。
また、第1の実施形態の側壁部4Aにおいては、その高さ方向に向かってその幅が大きくなるようなテーパ4Aaが形成されているので、接続端子2Aの縦断面についてはその内側の側面がすぼんだような閉じた略U状となり、その入り口が狭くなる。そのため、接続端子2Aに接合された半田バンプ31が抜け難くなるので、半導体素子30に外的負荷が加えられたとしても接続端子2Aから半田バンプ31が剥離してしまうことを防止することができる。
さらに、接続端子2Aの底面部3の表面および側壁部4Aの表面にはそれらの表面層として置換用金属層5が形成されており、底面部3の表面のNiおよび側壁部4Aの表面のNiをAuに置換することにより底面部3の表面および側壁部4Aの表面に接合膜6が形成されている。そのため、接続端子2Aと半田バンプ31との密着性が向上するので、接合膜6が形成されていない場合と比較して半田バンプ31と接続端子2Aとの接合強度を向上させることができる。
このセラミック製実装基板1Aを製造するため、第1の実施形態の工程aにおいては、図3Aに示すように、接続端子2Aの底面部3を焼成前のセラミックシート20の表面に埋め込んでからセラミックシート20を焼成している。ここで、セラミックシート20に埋め込まれる底面部3および配線21は、名称や形状こそ異なるものの、印刷およびWIPにより焼成前のセラミックシート20に埋め込まれる金属という観点からは同じである。つまり、セラミックシート20に配線21を埋め込む工程と同様にして底面部3を埋め込むことができるので、焼成後のセラミックシート20の表面に接続端子2Aの底面部3をスパッタして形成するよりも容易にその底面部3を形成することができる。
また、工程aにおいて、底面部3はセラミックシート20の内部に埋め込まれる配線21と同一の材料となるAg、Au、CuまたはAg−Pdを用いて形成されている。そのため、セラミックシート20の表面に底面部3を埋め込む工程とその内側に配線21を埋め込む工程とを分け隔てなく同一の工程内において行なうことができるので、セラミック製実装基板1Aに係る製造工程の短縮化および簡略化を図ることができる。
さらに、第1の実施形態の工程bにおいては、図3Bおよび図3Cに示すように、シード膜7の形成前に置換用金属層5が底面部3の表面に電気めっき形成されている。また、シード膜7の除去工程の後の工程となる工程fにおいては、図2および図3Iに示すように、底面部3の表面を無電解Auめっきして底面部3の表面に置換用金属層5を介して接合膜6が形成されている。Au接合膜6は半田の主成分となるSnと密着性が良いので、接続端子2Aの底面部3と半田(半田バンプ31)との接合力を大きくすることができる。
このシード膜7については、図3Gに示すように、工程dにおいて底面部3に側壁部4Aを電気めっき形成するために重要な役割を果たす。このシード膜7は、図示はしないが、TiもしくはCrを下層とし、Cuを上層とする積層構造になっている。下層となるTiもしくはCrは底面部3に用いられるAg、Au、CuまたはAg−Pdと密着性が良い。また、その上層となるCuはめっきの下地材として好適な材料である。そのため、シード膜7を形成することにより、接続端子2Aの底面部3と側壁部4Aとの密着性を高めることができる。
そして、その側壁部4Aの形成に必要なレジスト膜8の形成工程となる工程cにおいては、図3Fに示すように、レジスト膜8のパターンニング後にレジスト膜8を加熱収縮させている。レジスト膜8を加熱収縮すると、レジスト膜8の高さ方向に向かってレジスト膜8の幅が小さくなるようなテーパ8aがレジスト膜8の側面に形成される。そのため、図3Gに示すように、工程dにおいてレジスト膜8のテーパ8aに沿って側壁部4Aをめっき形成することにより、側壁部4Aの縦断面を上底が下底よりも長い等脚台形に似た形状に形成することができる。このような縦断面形状により、図2に示すように、その高さ方向に向かってその幅を拡大させるようなテーパ4Aaが側壁部4Aの両側面に形成されるので、半導体素子30に外的負荷が加えられたとしても略U状の接続端子2Aの内部にある変形した半田(第1の実施形態においては溶融変形した半田バンプ31)が接続端子2Aから抜け難くなり、半田(半田バンプ31)と接続端子2Aとの接合強度を向上させることができる。
また、工程dにおいては、図3Gに示すように、シード膜7の表面にCuまたはCuを主成分とする合金その他の下地となる金属を電気めっきして側壁部本体9Aを形成した後、Ni、Ni−Pその他のNiを主成分とする置換用金属層5を側壁部本体9Aの表面に電気めっきまたは無電解めっきすることによって側壁部4Aが形成されている。そして、図3Iに示すように、シード膜7の除去工程(工程e)の後に行なわれる工程fにおいては、側壁部4Aの表面を無電解Auめっきすることにより、側壁部4Aの表面のNiをAuに置換し、側壁部4Aの表面に接合膜6を形成している。底面部3に形成される接合膜6と同様、側壁部4Aに形成されたAu接合膜6は半田の主成分となるSnと密着性が良いので、接続端子2Aの側壁部4Aと半田との接合力を大きくすることができる。
次に、図4および図5を用いて、第2の実施形態のセラミック製実装基板1Bおよびその製造方法を説明する。ここで、図4は、図1の2−2矢視方向と同様の方向から見た第2の実施形態のセラミック製実装基板1Bの断面図を示している。また、図5は、図1の2−2矢視方向と同様の方向から見た第2の実施形態のセラミック製実装基板1Bの製造工程をA〜Hの順に示している。なお、図4に現される第2の実施形態のセラミック製実装基板1Bに係る複数のセラミックシート20については、接続端子2Bが形成される表面層のセラミックシート20Aおよびその下層のセラミックシート20Bのみを示している。
第2の実施形態のセラミック製実装基板1Bは、図4に示すように、セラミックシート20、配線21および接続端子2Bを備えている。第1の実施形態と第2の実施形態との相違点は接続端子2Bの側壁部4Bの形状であり、その他の底面部3ならびにセラミックシート20および配線21について相違点はない。そのため、接続端子2Bの側壁部4Bおよびその形成工程について重点的に説明する。
接続端子2Bの側壁部4Bは、図4に示すように、きのこの縦断面形状のようにその上方においてその幅方向に広がる傘部10Bを有している。第2の実施形態の側壁部4Bにおいてはテーパを有しない側壁部本体9Bの上端に傘部10Bが形成された縦断面形状になっている。ただし、図示はしないが、その高さ方向に向かってその幅を拡大させるようなテーパ(第1の実施形態を参照)が側壁部本体9Bの両側面に形成されていてもよい。
第2の実施形態のセラミック製実装基板1Bは、図5A〜Hに示すように、主として工程aから工程eを経て形成される。これら工程aから工程eの一連の流れは第1の実施形態と同様であるが、工程cおよび工程dにおいて第1の実施形態との相違点がある。
工程aにおいては、図5Aに示すように、接続端子2Bの底面部3を焼成前のセラミックシート20の表面に埋め込んだ後にセラミックシート20を焼成する。工程bにおいては、図5Bに示すように、セラミックシート20の焼成後に底面部3の表面に置換用金属層5を形成するとともに、図5Cに示すように、置換用金属層5の形成後にセラミックシート20の表面にシード膜7を形成する。
工程cにおいては、図5Dに示すように、シード膜7の表面にレジスト膜8を形成してから、図5Eに示すように、レジスト膜8をパターンニングすることにより、底面部3の上方に位置するシード膜7の表面であって略U状の接続端子2Bの側壁となる側壁部4Bが形成される面7aを外部に露出させるとともに、側壁部4Bが形成される面7a以外の面を被覆する。第2の実施形態においては側壁部4Bの少なくとも内側の側面にテーパを形成しないので、レジスト膜8を加熱収縮させない。ただし、前述したように、第1の実施形態と同様、レジスト膜8を加熱収縮させてレジスト膜8の側面にテーパを形成してもよい(図3F参照)。
工程dにおいては、図5Fに示すように、パターンニングされたレジスト膜8の形成後に外部に露出しているシード膜7の表面7aを電気めっきすることにより、シード膜7の表面に側壁部4Bを形成する。その際の電気めっきについては、図5Fに示すように、側壁部4Bがレジスト膜8の上面を部分的に覆うまでシード膜7の表面をめっきする。これにより、上方に傘部10Bを有する側壁部4Bが形成される。なお、工程cにおいてレジスト膜8の側面にテーパが形成されている場合は、工程dにおいてはテーパ(図3G参照)および傘部10Bを有する側壁部4Bが形成される。
この側壁部4Bは、第1の実施形態と同様、シード膜7の表面にCuまたはCuを主成分とする合金その他の下地となる金属を電気めっきして側壁部本体9Bを形成した後、Ni、Ni−Pその他のNiを主成分とする置換用金属層5を側壁部本体9Bの表面に電気めっきまたは無電解めっきすることによって形成されている。ここで、側壁部4Bの傘部10Bは、図示はしないが側壁部本体9Bに係る金属層と置換用金属層5との二層構造であっても良いし、図5Fに示すような置換用金属層5のみの単層構造であっても良い。
工程eにおいては、第1の実施形態と同様、図5Gに示すように、側壁部4Bの形成後にレジスト膜8を除去するとともに、図5Hに示すように、レジスト膜8の除去により外部に露出したシード膜7を除去する。その後、選択的な工程である工程fにおいては、図5Hに示すように、底面部3の置換用金属層5のNiおよび側壁部4Bの置換用金属層5のNiをAuに置換し、底面部3の表面および側壁部4Bの表面に接合膜6を形成する。
次に、図4および図5を用いて、第2の実施形態のセラミック製実装基板1Bおよびその製造方法の作用を説明する。なお、第2の実施形態に係る作用は第1の実施形態に係る作用との共通点もあるため、第1の実施形態に係る作用との相違点のみを説明する。
第2の実施形態のセラミック製実装基板1Bに係る側壁部4Bは、図4に示すように、その上方においてその幅方向に広がる傘部10Bを有している。この傘部10Bを有することにより、縦断面略U状を形成する両側の接続端子2Bの入り口が狭くなるため、接続端子2Bに接合された半田バンプ31がその傘部10Bに引っかかって抜け難くなる。そのため、半導体素子30に外的負荷が加えられたとしても半田バンプ31が接続端子2Bから剥離してしまうことを防止することができる。
また、第2の実施形態のセラミック製実装基板1Bの製造方法に係る工程dにおいては、図5Fに示すように、レジスト膜8の上面を覆うまでシード膜7の表面をめっきすることにより、側壁部4Bの上方に傘部10Bを形成している。この側壁部4Bの傘部10Bにより、図4に示すように、略U状の接続端子2Bの内部にある半田(第2の実施形態においては溶融変形した半田バンプ31)を接続端子2Bから抜け難くすることができる。
次に、図6および図7を用いて、第3の実施形態のセラミック製実装基板1Cおよびその製造方法を説明する。ここで、図6は、図1の2−2矢視方向と同様の方向から見た第3の実施形態のセラミック製実装基板1Cの断面図を示している。また、図7は、図1の2−2矢視方向と同様の方向から見た第3の実施形態のセラミック製実装基板1Cの製造工程をA〜Jの順に示している。なお、図6に現される第3の実施形態のセラミック製実装基板1Cに係る複数のセラミックシート20については、接続端子2Cが形成される表面層のセラミックシート20Aおよびその下層のセラミックシート20Bのみを示している。
第3の実施形態のセラミック製実装基板1Cは、図6に示すように、セラミックシート20、配線21および接続端子2Cを備えている。また、接続端子2Cの側壁部4Cには傘部10Cが形成されている。これらセラミックシート20、配線21および接続端子2Cは第2の実施形態と同様である。すなわち、第2の実施形態と第3の実施形態との相違点は製造工程にあり、その製造工程の違いによって接続端子2Cの側壁部4Cの外観にわずかな違いが生じるが、その側壁部4Cの機能的形状には相違点はない。そのため、セラミック製実装基板1Cの製造方法について重点的に説明する。
第3の実施形態のセラミック製実装基板1Cは、図7A〜Jに示すように、主として工程aおよび工程bならびに工程gから工程jを経て形成される。工程aおよび工程bについては第2の実施形態と同様であるが、工程gから工程jについては第2の実施形態と異なる。
工程aにおいては、図7Aに示すように、接続端子2Cの底面部3を焼成前のセラミックシート20の表面に埋め込んだ後にセラミックシート20を焼成する。工程bにおいては、図7Bに示すように、セラミックシート20の焼成後に底面部3の表面に置換用金属層5を形成する。置換用金属層5は、第2の実施形態と同様、Ni−P、Niまたはその他のNiを主成分として形成されている。そして、図7Cに示すように、置換用金属層5の形成後にセラミックシート20の表面にシード膜7を形成する。このシード膜7も第2の実施形態と同様、TiもしくはCrを下層とし、Cuを上層とする積層構造になっている。
工程gにおいては、図7Dに示すように、シード膜7の表面に側壁部4Cとなる側壁層11を形成する。その際、第2の実施形態の工程cとは異なり、レジスト膜8をシード膜7の表面に形成しない(図5Dを参照)。ここで、この側壁層11は、シード膜7の表面に第1の金属層12を積層し、その第1の金属層12の表面に第2の金属層13をめっきすることによって形成されている。この第1の金属層12は、CuまたはCuを主成分とする合金をシード膜7の表面に電気めっきして形成されるものであり、第2の実施形態の側壁部本体9Bと同様の材料を用いて形成されている。CuまたはCuを主成分とする合金の代替金属としては、めっきの下地として好適な金属を用いても良い。また、第2の金属層13は、Ni、Ni−Pその他のNiを主成分とする置換用金属を第1の金属層12の表面に電気めっきまたは無電解めっきして形成されるものであり、第2の実施形態の置換用金属層5と同様の材料を用いて形成されている。
工程hにおいては、図7Eに示すように、側壁層11の表面にレジスト膜8を形成する。そして、図7Fに示すように、そのレジスト膜8をパターンニングすることにより、側壁層11の表面であって側壁部4Cの上面(図1および図6を参照)となる表面11aをレジスト膜8により被覆する。
工程iにおいては、図7Gおよび図7Hに示すように、パターンニングされたレジスト膜8の形成後、外部に露出した側壁層11をエッチングすることにより、側壁部4Cを形成する。側壁層11のエッチングについては、第3の実施形態とは異なりその側壁層11を形成する第2の金属層13および第1の金属層12の両層を同時にエッチングするエッチング液を用いて行なっても良い。しかし、第3の実施形態の工程iにおいては、第1の金属層12または第2の金属層13のいずれか一層をエッチングするエッチング液を用いてそれぞれの層を個別にエッチングすることにより、等方性エッチングの性質を利用して側壁部4Cの上方に図7Hに示すような傘部10Cを形成している。
すなわち、第3の実施形態の工程iにおいては、はじめに、図7Gに示すように、第2の金属層13をエッチングするが第1の金属層12をエッチングしない第2の金属層用エッチング液を用いて側壁層11の表面層である第2の金属層13のみを等方性エッチングする。これにより、第2の金属層13においては、エッチングされやすいレジスト膜8の下方部分の幅がレジスト膜8の幅よりも狭くなるようなエッチングがされるとともに、エッチングされにくい第1の金属層12の上方部分の幅がレジスト膜8の下方部分と比較して広がるようなエッチングがされる。そのため、第2の金属層13が傘部10Cとなるようにエッチングされる。ここで、第2の金属層13はNi、Ni−Pその他のNiを主成分とする置換用金属であるため、この第2の金属層用エッチング液としては、硫酸および塩酸を含有する硫酸系エッチング液、塩化第二鉄を含有する塩酸系エッチング液などのNiエッチング液もしくはNi−Pエッチング液またはNiを主成分とする置換用金属に対するエッチング液が用いられている。
また、第2の金属層13のエッチング終了後においては、第1の金属層12をエッチングするが第2の金属層13およびシード膜7をエッチングしない第1の金属層用エッチング液を用いて、第1の金属層12のみを等方性エッチングする。これにより、第1の金属層12においては、エッチングされやすい第2の金属層13の下方部分の幅が傘部10Cとなる第2の金属層13の幅よりも狭くなるようなエッチングがされるとともに、シード膜7の上方部分の幅が傘部10Cとなる第2の金属層13の下方部分と比較して広がるようなエッチングがされる。そのため、傘部10Cとなる第2の金属層13を支持する側壁部本体9Cとなるように第1の金属層12がエッチングされる。ここで、第1の金属層12はCuまたはCuを主成分とする合金であるため、この第1の金属層用エッチング液としては、硫酸第二鉄を含有する硫酸系エッチング液、塩化第二鉄を含有する塩酸系エッチング液、過硫酸アンモニウム系エッチング液、塩化第二銅系エッチング液その他のCuエッチング液が用いられている。
工程jにおいては、図7Iに示すように、側壁部4Cの形成後にレジスト膜8を除去する。そして、レジスト膜8の除去後、図7Jに示すように、側壁部4Cの形成後、すなわち第1の金属層12のエッチング後、外部に露出したシード膜7を除去する。このレジスト膜8の除去およびシード膜7の除去は、第2の実施形態の工程eにおいて行なわれる手法と同様にして行なわれる。
そして、第2の実施形態と同様、第3の実施形態のセラミック製実装基板1Cの製造方法においては、選択的な工程として工程jの後の工程となる工程k(工程fと同工程)を備えている。この工程kにおいては、図7Jに示すような底面部3の表面および側壁部4Cの表面(すなわち第2の金属層13の表面)を無電解Auめっきすることにより、底面部3の表面のNiおよび側壁部4Cの表面のNiをAuに置換して底面部3の表面および側壁部4Cの表面に接合膜6を形成する。第2の実施形態と同様、接合膜6を必要とする場合は工程kの終了によりセラミック製実装基板1Cの製造工程が全て終了し、接合膜6を必要としない場合は工程jの終了によりセラミック製実装基板1Cの製造工程が全て終了する。
次に、図6および図7を用いて、第3の実施形態のセラミック製実装基板1Cおよびその製造方法の作用を説明する。なお、第3の実施形態のセラミック製実装基板1Cに係る作用は第2の実施形態のセラミック製実装基板1Bに係る作用と共通している。また、第3の実施形態のセラミック製実装基板1Cの製造方法に係る作用は第2の実施形態のセラミック製実装基板1Bの製造方法に係る作用と共通する点もある。そのため、第3の実施形態のセラミック製実装基板1Cおよびその製造方法に係る作用については、第2の実施形態のセラミック製実装基板1Bおよびその製造方法との相違点のみを詳細に説明する。
第3の実施形態のセラミック製実装基板1Cは、図6に示すように、セラミックシート20、配線21および接続端子2Cを備えている。第2の実施形態と同様、接続端子2Cの縦断面が略U状に形成されているので、半田バンプ31と接続端子2Cとの接合において接続端子2Cの側壁部4Cだけでなくその底面部3をも利用することができる。そのため、半田バンプ31と接続端子2Cとの接合面積および電気的接続面積を拡大させることができる。
また、この底面部3は、図7Aに示すように、工程aにおいてセラミックシート20を焼成する前に埋め込まれている。そのため、焼成後のセラミックシート20の表面に底面部3を形成するよりも容易にその底面部3を形成することができる。
さらに、この側壁部4Cは、図6に示すように、その上方においてその幅方向に広がる傘部10Cを有している。第2の実施形態の工程dにおいては、図5Fに示すように、めっきの高さをレジスト膜8の高さよりも高くすることにより側壁部4Bに傘部10Bを形成している。しかし、第3の実施形態の工程iにおいては、図7Gおよび図7Hに示すように、第1の金属層12および第2の金属層13による側壁部4Cの積層構造および異なるエッチング液による等方性エッチングを利用して側壁部4Cに傘部10Cを形成している。この傘部10Cの形成により、図6に示すように、縦断面略U状の接続端子2Cの入り口が狭くなるため、接続端子2Cに接合された半田バンプ31が抜け難くなる。そのため、半導体素子30に外的負荷が加えられたとしても半田バンプ31が接続端子2Cから剥離してしまうことを防止することができる。
ここで、これら底面部3においては、図7Bに示す工程bを経ることにより、Ni、Ni−Pその他のNiを主成分とする置換用金属層5が底面部3の表面層として形成される。また、側壁部4Cにおいては、図7Dに示す工程gを経ることにより、前述した置換用金属層5の役割を果たす第2の金属層13が形成される。そして、図7Jに示す工程kにおいて、この置換用金属層5のNiおよび第2の金属層13のNiがAuと置換することにより、底面部3の表面および側壁部4Cの表面にAu接合膜6が形成される。このAu接合膜6は、図6に示すように、第2の実施形態と同様、半田(第3の実施形態においては半田バンプ31)の主成分となるSnと密着性が良いので、接続端子2Cの底面部3および側壁部4Cと半田との接合力を大きくすることができる。
すなわち、第1から第3の実施形態のセラミック製実装基板1A〜1Cによれば、半田バンプ31と接合させる接続端子2A〜2Cの縦断面が略U状になっていることから、接合面積および電気的接続面積を拡大させる。そのため、従来のセラミック製実装基板101と比較して、半田バンプ31と接続端子2A〜2Cとの接続面積を減少させることなくそれらの接続強度を向上させることができる。
また、第1から第3の実施形態のセラミック製実装基板1A〜1Cの製造方法によれば、縦断面略U状の接続端子2A〜2Cの底面部3を内層に埋め込まれる配線21と同様に焼成前のセラミックシート20の表面に埋め込んでいるので、セラミック製実装基板1A〜1Cの製造工程や作業内容、作業時間をほとんど変更することなく接合強度および電気的接続に優れた接続端子2A〜2Cを有するセラミック製実装基板1A〜1Cを製造することができる。
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
例えば、第3の実施形態のセラミック製実装基板1Cにおいては、側壁部4Cに傘部10Cを形成するため、図7Dに示す工程gにおいて側壁層11が二層構造になっている。ここで、他の実施形態において図6に示すような傘部10Cを形成しない場合、図7Dに示すような側壁層11を第1の金属層12と同様の層のみによる単層構造にしても良い。その際、工程gにおいては、CuまたはCuを主成分とする合金からなる側壁層11を形成した後、Ni、Ni−Pその他のNiを主成分とする置換用金属を置換用金属層5として側壁層11の表面に無電解めっきすることによって側壁部が形成されていることが好ましい(この場合、置換用金属層5の膜厚は薄く形成されるため、傘部10Cを形成するための第2の金属層13とはなり得ない。)。
また、側壁層11を単層構造にする場合、図7Hに示す工程i(側壁層11のエッチング工程)においては、接続端子の縦断面を開いた略U状ではなく、底面部3と側壁部4Cとのなす角が90°となる正確なU状に近づけるため、側壁層11を等方性エッチングするのではなく、異方性エッチングすることが好ましい。
また、第1から第3の実施形態に係る接続端子の縦断面は、図2、図4および図6に示すように、1つの底面部3の幅方向の両側から2つの側壁部4A〜4Cがそれぞれ起立した1つの略U状になっている。しかし、他の実施形態においては、図8に示すように、1つの底面部3の幅方向の両側およびその内側の面から3個以上の側壁部4Dが並列して起立している2個以上の並列した略U状になっていてもよい。
さらに、本発明に係る接続端子については、その縦断面が略U状であればよい。そのため、図9または図10に示すように、長方形または円形の底面部3の周縁に側壁部4E、4Fがめっき形成されて側壁部4E、4Fが底面部3から筒状に起立することにより、接続端子2E、2Fが有底四角穴15または有底丸穴16を有するように形成されていてもよい。この場合、図9の2−2矢視方向および図10の2−2矢視方向は図2と同様になり、有底四角穴15または有底丸穴16を有する接続端子2E、2Fの縦断面の形状は、第1から第3の実施形態のセラミック製実装基板1A〜1Cに係る接続端子2A〜2Cの縦断面の形状と同様に略U状となる。また、有底四角穴15または有底丸穴16を有する接続端子2E、2Fを形成することにより、接合される半田バンプ31の側面が接続端子2E、2Fの側壁部4E、4Fに囲繞されるので、半田バンプ31と接続端子2E、2Fとの接合面積および電気的接続面積を拡大させることができる。これにより、半田バンプ31と接続端子2E、2Fとの接合強度を向上させることができるとともに、半田バンプ31と接続端子2E、2Fとの電気抵抗を低くすることができる。
そして、セラミックシート20については、LTCCのほかにもHTCCも当然に利用可能である。
第1の実施形態のセラミック製実装基板に半導体素子が搭載された状態を示す平面図 図1の2−2矢視断面図 図1の2−2矢視方向から見た第1の実施形態のセラミック製実装基板の製造工程をA〜Iの順に示す縦断面図 第2の実施形態のセラミック製実装基板を示す縦断面図 第2の実施形態のセラミック製実装基板の製造工程をA〜Hの順に示す縦断面図 第3の実施形態のセラミック製実装基板を示す縦断面図 第3の実施形態のセラミック製実装基板の製造工程をA〜Jの順に示す縦断面図 他の実施形態のセラミック製実装基板であってその底面部の幅方向の両側およびその内側の面から3以上の側壁部が並列して起立しているものを示す縦断面図 他の実施形態のセラミック製実装基板であってその接続端子が有底四角穴を有するように形成されているものを示す平面図 他の実施形態のセラミック製実装基板であってその接続端子が有底丸穴を有するように形成されているものを示す平面図 従来のセラミック製実装基板であってその接続端子が平板状に形成されているものを示す縦断面図 従来のセラミック製実装基板であってその接続端子が二股以上のフォーク状に形成されているものを示す縦断面図
符号の説明
1A〜1C セラミック製実装基板
2A〜2C 接続端子
3 底面部
4A〜4C 側壁部
5 置換用金属層
6 接合膜
20 セラミックシート
21 配線
30 半導体素子
31 バンプ

Claims (13)

  1. 縦断面略U状に形成される接続端子の底面となる底面部を焼成前のセラミックシートの表面に埋め込んだ後に前記セラミックシートを焼成する工程aと、
    焼成後の前記セラミックシートの表面上にシード膜を形成する工程bと、
    前記シード膜の表面にレジスト膜を形成してから前記レジスト膜をパターンニングすることにより、前記底面部の上方に位置する前記シード膜の表面であって略U状の前記接続端子の側壁となる側壁部が形成される面を外部に露出させるとともに、前記側壁部が形成される面以外の面を被覆する工程cと、
    パターンニングされた前記レジスト膜の形成後に外部に露出している前記シード膜の表面をめっきすることにより、前記シード膜の表面に側壁部を形成する工程dと、
    前記側壁部の形成後に前記レジスト膜を除去するとともに、前記レジスト膜の除去により外部に露出した前記シード膜を除去する工程eと
    を備えていることを特徴とするセラミック製実装基板の製造方法。
  2. 前記工程cにおいては、前記レジスト膜のパターンニング後に前記レジスト膜を加熱収縮させることにより、前記レジスト膜の高さ方向に向かって前記レジスト膜の幅が小さくなるようなテーパを前記レジスト膜の側面に形成し、
    前記工程dにおいては、前記レジスト膜のテーパに沿って前記側壁部をめっき形成することにより、上底が下底よりも長い等脚台形状もしくはそれに似た形状の縦断面を有する側壁部を形成する
    ことを特徴とする請求項1に記載のセラミック製実装基板の製造方法。
  3. 前記工程dにおいては、前記レジスト膜の上面を覆うまで前記シード膜の表面をめっきすることにより、上方に傘部を有する前記側壁部を形成する
    ことを特徴とする請求項1または請求項2に記載のセラミック製実装基板の製造方法。
  4. 縦断面略U状に形成される接続端子の底面となる底面部を焼成前のセラミックシートの表面に埋め込んだ後に前記セラミックシートを焼成する工程aと、
    焼成後の前記セラミックシートの表面上にシード膜を形成する工程bと、
    前記シード膜の表面に側壁部となる側壁層を形成する工程gと、
    前記側壁層の表面にレジスト膜を形成してから前記レジスト膜をパターンニングすることにより、前記側壁層の表面であって前記側壁部の上面となる表面を前記レジスト膜により被覆する工程hと、
    パターンニングされた前記レジスト膜の形成後に外部に露出した前記側壁層をエッチングすることにより、前記側壁部を形成する工程iと、
    前記側壁部の形成後に前記レジスト膜を除去するとともに、前記側壁部の形成後に外部に露出した前記シード膜を除去する工程jと
    を備えていることを特徴とするセラミック製実装基板の製造方法。
  5. 前記工程gにおいては、前記シード膜の表面に第1の金属層および第2の金属層を順にめっき形成することにより前記側壁部が形成されており、
    前記工程iにおいては、前記第2の金属層をエッチングするが前記第1の金属層をエッチングしない第2の金属層用エッチング液を用いて前記側壁層の表面層である第2の金属層のみを等方性エッチングした後に、前記第1の金属層をエッチングするが前記第2の金属層および前記シード膜をエッチングしない第1の金属層用エッチング液を用いて前記第1の金属層のみを等方性エッチングすることにより、前記側壁部の上方に傘部を形成する
    ことを特徴とする請求項4に記載のセラミック製実装基板の製造方法。
  6. 前記底面部は、前記セラミックシートの内部に埋め込まれる配線と同一の材料となるAg、Au、CuまたはAg−Pdを用いて形成されている
    ことを特徴とする請求項1から請求項5のいずれか1項に記載のセラミック製実装基板の製造方法。
  7. 前記工程bにおいては、前記シード膜の形成前に、Ni、Ni−Pその他のNiを主成分とする置換用金属を前記底面部の表面にめっきすることにより前記底面部の表面層となる置換用金属層を前記底面部の表面に形成し、
    前記工程eまたは工程jの後の工程においては、前記底面部の表面を無電解Auめっきすることにより、前記底面部の表面のNiをAuに置換して前記底面部の表面に接合膜を形成する
    ことを特徴とする請求項1から請求項6のいずれか1項に記載のセラミック製実装基板の製造方法。
  8. 前記工程dまたは工程gにおいては、前記シード膜の表面にCuまたはCuを主成分とする合金その他の下地となる金属をめっきして側壁部本体、前記側壁層または前記第1の金属層を形成した後、Ni、Ni−Pその他のNiを主成分とする置換用金属を前記側壁部本体の表面もしくは前記側壁層の表面にめっきすることによって、または前記第1の金属層の表面に前記第2の金属層となるようにめっきすることによって、前記側壁部が形成されており、
    前記工程eまたは工程jの後の工程においては、前記側壁部の表面または前記第2の金属層の表面を無電解Auめっきすることにより、前記側壁部の表面のNiまたは前記第2の金属層の表面のNiをAuに置換し、前記側壁部の表面に接合膜を形成する
    ことを特徴とする請求項1から請求項7のいずれか1項に記載のセラミック製実装基板の製造方法。
  9. 前記シード膜は、TiもしくはCrを下層とし、Cuを上層とする積層構造になっている
    ことを特徴とする請求項1から請求項8のいずれか1項に記載のセラミック製実装基板の製造方法。
  10. 前記接続端子は、前記側壁部を前記底面部から筒状に起立させることにより、有底四角穴または有底丸穴を有するように形成されている
    ことを特徴とする請求項1から請求項9のいずれか1項に記載のセラミック製実装基板の製造方法。
  11. 配線が埋め込まれるセラミックシートと、
    前記セラミックシートの表面に埋め込まれる接続端子の底面部と、
    少なくとも前記底面部の幅方向の両側から起立している前記接続端子の側壁部と、
    前記底面部の表面層および前記側壁部の表面層として前記底面部の表面および前記側壁部の表面に形成されている置換用金属層と、
    前記底面部の表面のNiおよび前記側壁部の表面のNiをAuに置換することにより前記底面部の表面および前記側壁部の表面に形成されている接合膜と
    を備えていることを特徴とするセラミック製実装基板。
  12. 前記側壁部は、その高さ方向に向かってその幅が大きくなるようなテーパまたはその上方においてその幅方向に広がる傘部を有している
    ことを特徴とする請求項11に記載のセラミック製実装基板。
  13. 前記接続端子は、前記側壁部を前記底面部から筒状に起立させることにより、有底四角穴または有底丸穴を有するように形成されている
    ことを特徴とする請求項11または請求項12に記載のセラミック製実装基板。
JP2006305387A 2006-11-10 2006-11-10 セラミック製実装基板の製造方法 Expired - Fee Related JP4722017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006305387A JP4722017B2 (ja) 2006-11-10 2006-11-10 セラミック製実装基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006305387A JP4722017B2 (ja) 2006-11-10 2006-11-10 セラミック製実装基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008124200A true JP2008124200A (ja) 2008-05-29
JP4722017B2 JP4722017B2 (ja) 2011-07-13

Family

ID=39508640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006305387A Expired - Fee Related JP4722017B2 (ja) 2006-11-10 2006-11-10 セラミック製実装基板の製造方法

Country Status (1)

Country Link
JP (1) JP4722017B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011138949A1 (ja) * 2010-05-07 2011-11-10 旭硝子株式会社 素子搭載用基板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235102A (ja) * 1992-02-26 1993-09-10 Toshiba Corp 半導体装置
JPH09148334A (ja) * 1995-09-21 1997-06-06 Toshiba Corp バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JP2002076182A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd 回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235102A (ja) * 1992-02-26 1993-09-10 Toshiba Corp 半導体装置
JPH09148334A (ja) * 1995-09-21 1997-06-06 Toshiba Corp バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JP2002076182A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd 回路装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011138949A1 (ja) * 2010-05-07 2011-11-10 旭硝子株式会社 素子搭載用基板およびその製造方法
JP5857956B2 (ja) * 2010-05-07 2016-02-10 旭硝子株式会社 素子搭載用基板およびその製造方法

Also Published As

Publication number Publication date
JP4722017B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
JP6001524B2 (ja) ピン・インタフェースを有する多層配線エレメント
KR101572600B1 (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US20100071944A1 (en) Chip capacitor embedded pwb
CN104051408B (zh) 模块及其制造方法
CN100568489C (zh) 电路模块及其制造方法
US6753612B2 (en) Economical high density chip carrier
US7456493B2 (en) Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
JP2009158593A5 (ja)
JPH1065034A (ja) 電子部品用配線基板及び電子部品パッケージ
JP6133854B2 (ja) 配線基板および電子装置
KR20130130685A (ko) 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법
CN105359632B (zh) 布线基板以及电子装置
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
WO2014104300A1 (ja) 配線基板、電子装置および発光装置
JP4722017B2 (ja) セラミック製実装基板の製造方法
JP4784689B2 (ja) 電子部品およびその製造方法
JP5535451B2 (ja) セラミック配線基板およびその製造方法
JP5855822B2 (ja) 多数個取り配線基板
JP6271882B2 (ja) 配線基板および電子装置
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP3769514B2 (ja) 配線基板
US8413321B2 (en) Module substrate and production method
JP4385434B2 (ja) 厚膜回路基板及びその製造方法
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JP2003017838A (ja) 多層基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees