JP2008124200A - セラミック製実装基板の製造方法およびセラミック製実装基板 - Google Patents
セラミック製実装基板の製造方法およびセラミック製実装基板 Download PDFInfo
- Publication number
- JP2008124200A JP2008124200A JP2006305387A JP2006305387A JP2008124200A JP 2008124200 A JP2008124200 A JP 2008124200A JP 2006305387 A JP2006305387 A JP 2006305387A JP 2006305387 A JP2006305387 A JP 2006305387A JP 2008124200 A JP2008124200 A JP 2008124200A
- Authority
- JP
- Japan
- Prior art keywords
- side wall
- metal layer
- ceramic
- wall portion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
- H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】本発明のセラミック製実装基板1Aは、セラミックシート20、配線21および接続端子2Aからなる。接続端子2AをU状に形成するため、焼成前のセラミックシート20に接続端子2Aの底面部3を埋め込んだ後、そのセラミックシート20を焼成する。焼成後、底面部3の幅方向の両側から側壁部4Aが起立するようにその側壁部4Aをめっき形成する。底面部3の埋め込みにより、従来の工程と同様に接続端子2Aの底面部3を埋め込むことができる。また、接続端子2AがU状のため、バンプ31と接続端子2Aとの接合面積が拡大し、接合強度が向上する。
【選択図】図2
Description
2A〜2C 接続端子
3 底面部
4A〜4C 側壁部
5 置換用金属層
6 接合膜
20 セラミックシート
21 配線
30 半導体素子
31 バンプ
Claims (13)
- 縦断面略U状に形成される接続端子の底面となる底面部を焼成前のセラミックシートの表面に埋め込んだ後に前記セラミックシートを焼成する工程aと、
焼成後の前記セラミックシートの表面上にシード膜を形成する工程bと、
前記シード膜の表面にレジスト膜を形成してから前記レジスト膜をパターンニングすることにより、前記底面部の上方に位置する前記シード膜の表面であって略U状の前記接続端子の側壁となる側壁部が形成される面を外部に露出させるとともに、前記側壁部が形成される面以外の面を被覆する工程cと、
パターンニングされた前記レジスト膜の形成後に外部に露出している前記シード膜の表面をめっきすることにより、前記シード膜の表面に側壁部を形成する工程dと、
前記側壁部の形成後に前記レジスト膜を除去するとともに、前記レジスト膜の除去により外部に露出した前記シード膜を除去する工程eと
を備えていることを特徴とするセラミック製実装基板の製造方法。 - 前記工程cにおいては、前記レジスト膜のパターンニング後に前記レジスト膜を加熱収縮させることにより、前記レジスト膜の高さ方向に向かって前記レジスト膜の幅が小さくなるようなテーパを前記レジスト膜の側面に形成し、
前記工程dにおいては、前記レジスト膜のテーパに沿って前記側壁部をめっき形成することにより、上底が下底よりも長い等脚台形状もしくはそれに似た形状の縦断面を有する側壁部を形成する
ことを特徴とする請求項1に記載のセラミック製実装基板の製造方法。 - 前記工程dにおいては、前記レジスト膜の上面を覆うまで前記シード膜の表面をめっきすることにより、上方に傘部を有する前記側壁部を形成する
ことを特徴とする請求項1または請求項2に記載のセラミック製実装基板の製造方法。 - 縦断面略U状に形成される接続端子の底面となる底面部を焼成前のセラミックシートの表面に埋め込んだ後に前記セラミックシートを焼成する工程aと、
焼成後の前記セラミックシートの表面上にシード膜を形成する工程bと、
前記シード膜の表面に側壁部となる側壁層を形成する工程gと、
前記側壁層の表面にレジスト膜を形成してから前記レジスト膜をパターンニングすることにより、前記側壁層の表面であって前記側壁部の上面となる表面を前記レジスト膜により被覆する工程hと、
パターンニングされた前記レジスト膜の形成後に外部に露出した前記側壁層をエッチングすることにより、前記側壁部を形成する工程iと、
前記側壁部の形成後に前記レジスト膜を除去するとともに、前記側壁部の形成後に外部に露出した前記シード膜を除去する工程jと
を備えていることを特徴とするセラミック製実装基板の製造方法。 - 前記工程gにおいては、前記シード膜の表面に第1の金属層および第2の金属層を順にめっき形成することにより前記側壁部が形成されており、
前記工程iにおいては、前記第2の金属層をエッチングするが前記第1の金属層をエッチングしない第2の金属層用エッチング液を用いて前記側壁層の表面層である第2の金属層のみを等方性エッチングした後に、前記第1の金属層をエッチングするが前記第2の金属層および前記シード膜をエッチングしない第1の金属層用エッチング液を用いて前記第1の金属層のみを等方性エッチングすることにより、前記側壁部の上方に傘部を形成する
ことを特徴とする請求項4に記載のセラミック製実装基板の製造方法。 - 前記底面部は、前記セラミックシートの内部に埋め込まれる配線と同一の材料となるAg、Au、CuまたはAg−Pdを用いて形成されている
ことを特徴とする請求項1から請求項5のいずれか1項に記載のセラミック製実装基板の製造方法。 - 前記工程bにおいては、前記シード膜の形成前に、Ni、Ni−Pその他のNiを主成分とする置換用金属を前記底面部の表面にめっきすることにより前記底面部の表面層となる置換用金属層を前記底面部の表面に形成し、
前記工程eまたは工程jの後の工程においては、前記底面部の表面を無電解Auめっきすることにより、前記底面部の表面のNiをAuに置換して前記底面部の表面に接合膜を形成する
ことを特徴とする請求項1から請求項6のいずれか1項に記載のセラミック製実装基板の製造方法。 - 前記工程dまたは工程gにおいては、前記シード膜の表面にCuまたはCuを主成分とする合金その他の下地となる金属をめっきして側壁部本体、前記側壁層または前記第1の金属層を形成した後、Ni、Ni−Pその他のNiを主成分とする置換用金属を前記側壁部本体の表面もしくは前記側壁層の表面にめっきすることによって、または前記第1の金属層の表面に前記第2の金属層となるようにめっきすることによって、前記側壁部が形成されており、
前記工程eまたは工程jの後の工程においては、前記側壁部の表面または前記第2の金属層の表面を無電解Auめっきすることにより、前記側壁部の表面のNiまたは前記第2の金属層の表面のNiをAuに置換し、前記側壁部の表面に接合膜を形成する
ことを特徴とする請求項1から請求項7のいずれか1項に記載のセラミック製実装基板の製造方法。 - 前記シード膜は、TiもしくはCrを下層とし、Cuを上層とする積層構造になっている
ことを特徴とする請求項1から請求項8のいずれか1項に記載のセラミック製実装基板の製造方法。 - 前記接続端子は、前記側壁部を前記底面部から筒状に起立させることにより、有底四角穴または有底丸穴を有するように形成されている
ことを特徴とする請求項1から請求項9のいずれか1項に記載のセラミック製実装基板の製造方法。 - 配線が埋め込まれるセラミックシートと、
前記セラミックシートの表面に埋め込まれる接続端子の底面部と、
少なくとも前記底面部の幅方向の両側から起立している前記接続端子の側壁部と、
前記底面部の表面層および前記側壁部の表面層として前記底面部の表面および前記側壁部の表面に形成されている置換用金属層と、
前記底面部の表面のNiおよび前記側壁部の表面のNiをAuに置換することにより前記底面部の表面および前記側壁部の表面に形成されている接合膜と
を備えていることを特徴とするセラミック製実装基板。 - 前記側壁部は、その高さ方向に向かってその幅が大きくなるようなテーパまたはその上方においてその幅方向に広がる傘部を有している
ことを特徴とする請求項11に記載のセラミック製実装基板。 - 前記接続端子は、前記側壁部を前記底面部から筒状に起立させることにより、有底四角穴または有底丸穴を有するように形成されている
ことを特徴とする請求項11または請求項12に記載のセラミック製実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006305387A JP4722017B2 (ja) | 2006-11-10 | 2006-11-10 | セラミック製実装基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006305387A JP4722017B2 (ja) | 2006-11-10 | 2006-11-10 | セラミック製実装基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124200A true JP2008124200A (ja) | 2008-05-29 |
JP4722017B2 JP4722017B2 (ja) | 2011-07-13 |
Family
ID=39508640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006305387A Expired - Fee Related JP4722017B2 (ja) | 2006-11-10 | 2006-11-10 | セラミック製実装基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4722017B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011138949A1 (ja) * | 2010-05-07 | 2011-11-10 | 旭硝子株式会社 | 素子搭載用基板およびその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235102A (ja) * | 1992-02-26 | 1993-09-10 | Toshiba Corp | 半導体装置 |
JPH09148334A (ja) * | 1995-09-21 | 1997-06-06 | Toshiba Corp | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 |
JP2002076182A (ja) * | 2000-09-04 | 2002-03-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
-
2006
- 2006-11-10 JP JP2006305387A patent/JP4722017B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235102A (ja) * | 1992-02-26 | 1993-09-10 | Toshiba Corp | 半導体装置 |
JPH09148334A (ja) * | 1995-09-21 | 1997-06-06 | Toshiba Corp | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 |
JP2002076182A (ja) * | 2000-09-04 | 2002-03-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011138949A1 (ja) * | 2010-05-07 | 2011-11-10 | 旭硝子株式会社 | 素子搭載用基板およびその製造方法 |
JP5857956B2 (ja) * | 2010-05-07 | 2016-02-10 | 旭硝子株式会社 | 素子搭載用基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4722017B2 (ja) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6001524B2 (ja) | ピン・インタフェースを有する多層配線エレメント | |
KR101572600B1 (ko) | 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리 | |
US20100071944A1 (en) | Chip capacitor embedded pwb | |
CN104051408B (zh) | 模块及其制造方法 | |
CN100568489C (zh) | 电路模块及其制造方法 | |
US6753612B2 (en) | Economical high density chip carrier | |
US7456493B2 (en) | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein | |
JP2009158593A5 (ja) | ||
JPH1065034A (ja) | 電子部品用配線基板及び電子部品パッケージ | |
JP6133854B2 (ja) | 配線基板および電子装置 | |
KR20130130685A (ko) | 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법 | |
CN105359632B (zh) | 布线基板以及电子装置 | |
JP5799973B2 (ja) | セラミック多層配線基板およびこれを備えるモジュール | |
WO2014104300A1 (ja) | 配線基板、電子装置および発光装置 | |
JP4722017B2 (ja) | セラミック製実装基板の製造方法 | |
JP4784689B2 (ja) | 電子部品およびその製造方法 | |
JP5535451B2 (ja) | セラミック配線基板およびその製造方法 | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
JP6271882B2 (ja) | 配線基板および電子装置 | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP3769514B2 (ja) | 配線基板 | |
US8413321B2 (en) | Module substrate and production method | |
JP4385434B2 (ja) | 厚膜回路基板及びその製造方法 | |
JP2000058995A (ja) | セラミック回路基板及び半導体モジュール | |
JP2003017838A (ja) | 多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |