JP2000058995A - セラミック回路基板及び半導体モジュール - Google Patents
セラミック回路基板及び半導体モジュールInfo
- Publication number
- JP2000058995A JP2000058995A JP10226876A JP22687698A JP2000058995A JP 2000058995 A JP2000058995 A JP 2000058995A JP 10226876 A JP10226876 A JP 10226876A JP 22687698 A JP22687698 A JP 22687698A JP 2000058995 A JP2000058995 A JP 2000058995A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- circuit board
- ceramic circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 セラミック回路基板のスルーホール導体の電
気的特性・接続信頼性を向上する。 【解決手段】 アルミナ又は窒化アルミニウムのセラミ
ック基板１８の所定位置に、上下方向に貫通するスルー
ホール１９を形成する。このスルーホール１９に充填す
るスルーホール導体２０は、スルーホール１９の内周面
に印刷・焼成した下地メタライズ層２１と、この下地メ
タライズ層２１の表面に形成したメッキ層２２とから構
成する。下地メタライズ層２１は、焼成前のセラミック
基板１８のスルーホール１９の内周面にＷ又はＭｏの導
体ペーストを印刷し、これをセラミック基板１８と同時
に焼成して形成したものである。メッキ層２２は、焼成
した下地メタライズ層２１の表面にＣｕメッキ又はＡｇ
メッキにより形成したものである。表層の配線パターン
２５も、下地メタライズ層２６と、メッキ層２７との２
層構造となっている。
気的特性・接続信頼性を向上する。 【解決手段】 アルミナ又は窒化アルミニウムのセラミ
ック基板１８の所定位置に、上下方向に貫通するスルー
ホール１９を形成する。このスルーホール１９に充填す
るスルーホール導体２０は、スルーホール１９の内周面
に印刷・焼成した下地メタライズ層２１と、この下地メ
タライズ層２１の表面に形成したメッキ層２２とから構
成する。下地メタライズ層２１は、焼成前のセラミック
基板１８のスルーホール１９の内周面にＷ又はＭｏの導
体ペーストを印刷し、これをセラミック基板１８と同時
に焼成して形成したものである。メッキ層２２は、焼成
した下地メタライズ層２１の表面にＣｕメッキ又はＡｇ
メッキにより形成したものである。表層の配線パターン
２５も、下地メタライズ層２６と、メッキ層２７との２
層構造となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、スルーホール導体
の構造を改良したセラミック回路基板及び半導体モジュ
ールに関するものである。
の構造を改良したセラミック回路基板及び半導体モジュ
ールに関するものである。
【０００２】
【従来の技術】従来のセラミック回路基板において、基
板に上下方向に貫通するスルーホールを形成したもので
は、焼成前のセラミック基板のスルーホール内に導体ペ
ースを印刷により充填し、これをセラミック基板と同時
に焼成してスルーホール導体を形成するようにしてい
る。
板に上下方向に貫通するスルーホールを形成したもので
は、焼成前のセラミック基板のスルーホール内に導体ペ
ースを印刷により充填し、これをセラミック基板と同時
に焼成してスルーホール導体を形成するようにしてい
る。
【０００３】
【発明が解決しようとする課題】しかし、上記従来のス
ルーホール導体の形成方法では、スルーホールへの導体
ペーストの充填不良や焼成の段階での導体ペーストの収
縮により、スルーホール導体と表層配線パターンとの間
に導通不良が発生したり、半導体チップのパッドとスル
ーホール導体との間に導通不良が発生するおそれがあ
る。しかも、セラミック回路基板として最も多く用いら
れているアルミナ基板は、焼成温度が高温（１６００℃
前後）であるため、スルーホールに充填する導体ペース
トは、Ｗ、Ｍｏ等の高融点金属の導体ペーストを用いる
必要があり、Ｗ、Ｍｏ等の高融点金属は、電気抵抗値が
大きいため、配線抵抗値が大きくなり、電気的特性が低
下するという欠点もある。
ルーホール導体の形成方法では、スルーホールへの導体
ペーストの充填不良や焼成の段階での導体ペーストの収
縮により、スルーホール導体と表層配線パターンとの間
に導通不良が発生したり、半導体チップのパッドとスル
ーホール導体との間に導通不良が発生するおそれがあ
る。しかも、セラミック回路基板として最も多く用いら
れているアルミナ基板は、焼成温度が高温（１６００℃
前後）であるため、スルーホールに充填する導体ペース
トは、Ｗ、Ｍｏ等の高融点金属の導体ペーストを用いる
必要があり、Ｗ、Ｍｏ等の高融点金属は、電気抵抗値が
大きいため、配線抵抗値が大きくなり、電気的特性が低
下するという欠点もある。
【０００４】また、近年、高電流用の半導体モジュール
には、放熱性の良いＤＢＣ（DirectBond Copper）基板
を用いたものがある。このＤＢＣ基板は、アルミナ等の
セラミック基板の表裏両面に、回路パターン用の銅板と
放熱用の銅板とを接着剤を使用せずに直接接合すること
で、セラミック基板と銅板との間の熱伝達を向上させる
ようにしたものである。このＤＢＣ基板を用いた高電流
用の半導体モジュールは、ＤＢＣ基板上に高電流用の半
導体素子を搭載し、この半導体素子上面のパッドとＤＢ
Ｃ基板の回路パターン用の銅板とを微細なボンディング
ワイヤ（線径５０〜８０μｍ）で電気的に接続した構造
となっている。
には、放熱性の良いＤＢＣ（DirectBond Copper）基板
を用いたものがある。このＤＢＣ基板は、アルミナ等の
セラミック基板の表裏両面に、回路パターン用の銅板と
放熱用の銅板とを接着剤を使用せずに直接接合すること
で、セラミック基板と銅板との間の熱伝達を向上させる
ようにしたものである。このＤＢＣ基板を用いた高電流
用の半導体モジュールは、ＤＢＣ基板上に高電流用の半
導体素子を搭載し、この半導体素子上面のパッドとＤＢ
Ｃ基板の回路パターン用の銅板とを微細なボンディング
ワイヤ（線径５０〜８０μｍ）で電気的に接続した構造
となっている。
【０００５】しかし、上述したような微細なボンディン
グワイヤを半導体素子のパッドに直接、接続する構造で
は、ボンディングワイヤに高電流が流れた場合、ボンデ
ィングワイヤと半導体素子のパッドとの界面でショート
が発生しやしすいという欠点がある。
グワイヤを半導体素子のパッドに直接、接続する構造で
は、ボンディングワイヤに高電流が流れた場合、ボンデ
ィングワイヤと半導体素子のパッドとの界面でショート
が発生しやしすいという欠点がある。
【０００６】本発明はこれらの事情を考慮してなされた
ものであり、第１の目的は、スルーホール導体の充填不
良や焼成収縮による導通不良を防止できると共に、低配
線抵抗化を実現することができるセラミック回路基板を
提供することにあり、また、第２の目的は、ボンディン
グワイヤと半導体素子のパッドとの界面でショートが発
生することを防止できる半導体モジュールを提供するこ
とにある。
ものであり、第１の目的は、スルーホール導体の充填不
良や焼成収縮による導通不良を防止できると共に、低配
線抵抗化を実現することができるセラミック回路基板を
提供することにあり、また、第２の目的は、ボンディン
グワイヤと半導体素子のパッドとの界面でショートが発
生することを防止できる半導体モジュールを提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１のセラミック回路基板は、スルー
ホール導体を、スルーホールの内周面に印刷・焼成され
た下地メタライズ層と、この下地メタライズ層の表面に
形成されたメッキ層とから構成したものである。この構
造では、スルーホール導体のメッキ層を、電気抵抗値の
小さい金属のメッキにより形成することで、スルーホー
ル導体の電気抵抗値を小さくすることができ、低配線抵
抗化の要求を満たすことができる。しかも、メッキ層は
スルーホール全体にほぼ均一に形成されるため、緻密で
良好な形状のスルーホール導体を形成することができ、
従来のような導体ペーストの充填不良や焼成収縮による
導通不良の問題を解消することができ、接続信頼性を向
上できる。
に、本発明の請求項１のセラミック回路基板は、スルー
ホール導体を、スルーホールの内周面に印刷・焼成され
た下地メタライズ層と、この下地メタライズ層の表面に
形成されたメッキ層とから構成したものである。この構
造では、スルーホール導体のメッキ層を、電気抵抗値の
小さい金属のメッキにより形成することで、スルーホー
ル導体の電気抵抗値を小さくすることができ、低配線抵
抗化の要求を満たすことができる。しかも、メッキ層は
スルーホール全体にほぼ均一に形成されるため、緻密で
良好な形状のスルーホール導体を形成することができ、
従来のような導体ペーストの充填不良や焼成収縮による
導通不良の問題を解消することができ、接続信頼性を向
上できる。
【０００８】この場合、請求項２のように、スルーホー
ルの直径を０．３ｍｍ以上に形成することが好ましい。
つまり、スルーホールの直径が０．３ｍｍよりも小さい
と、スルーホールの大部分が下地メタライズ層で埋めら
れてしまい、スルーホール内にメッキ層を形成する隙間
が足りなくなる。これに対し、スルーホールの直径を
０．３ｍｍ以上に形成すれば、スルーホール内にメッキ
層を形成する十分な隙間を確保することができ、電気的
特性の良いスルーホール導体を形成することができる。
ルの直径を０．３ｍｍ以上に形成することが好ましい。
つまり、スルーホールの直径が０．３ｍｍよりも小さい
と、スルーホールの大部分が下地メタライズ層で埋めら
れてしまい、スルーホール内にメッキ層を形成する隙間
が足りなくなる。これに対し、スルーホールの直径を
０．３ｍｍ以上に形成すれば、スルーホール内にメッキ
層を形成する十分な隙間を確保することができ、電気的
特性の良いスルーホール導体を形成することができる。
【０００９】また、スルーホール導体の下地メタライズ
層は、セラミック基板の焼成後に、印刷・焼成しても良
いが、請求項３のように、スルーホール導体の下地メタ
ライズ層をセラミック基板と同時に焼成するようにする
ことが好ましい。このようにすれば、焼成工程を１回で
済ますことができ、生産性を向上することができる。
層は、セラミック基板の焼成後に、印刷・焼成しても良
いが、請求項３のように、スルーホール導体の下地メタ
ライズ層をセラミック基板と同時に焼成するようにする
ことが好ましい。このようにすれば、焼成工程を１回で
済ますことができ、生産性を向上することができる。
【００１０】また、請求項４のように、セラミック基板
を、アルミナ又は窒化アルミニウムにより形成し、下地
メタライズ層を、Ｗ又はＭｏの導体ペーストを印刷・焼
成して形成すると良い。アルミナは、実用的なセラミッ
クの中で比較的安価であるというコスト的な利点があ
り、一方、窒化アルミニウムは、熱伝導率が高く、放熱
性が良いという利点がある。しかも、アルミナと窒化ア
ルミニウムは、いずれも焼成温度が１６００℃前後であ
るから、下地メタライズ層としてＷ又はＭｏを用いるこ
とで、セラミック基板と下地メタライズ層とを同時に焼
成することができる。
を、アルミナ又は窒化アルミニウムにより形成し、下地
メタライズ層を、Ｗ又はＭｏの導体ペーストを印刷・焼
成して形成すると良い。アルミナは、実用的なセラミッ
クの中で比較的安価であるというコスト的な利点があ
り、一方、窒化アルミニウムは、熱伝導率が高く、放熱
性が良いという利点がある。しかも、アルミナと窒化ア
ルミニウムは、いずれも焼成温度が１６００℃前後であ
るから、下地メタライズ層としてＷ又はＭｏを用いるこ
とで、セラミック基板と下地メタライズ層とを同時に焼
成することができる。
【００１１】また、請求項５のように、メッキ層をＣｕ
メッキ又はＡｇメッキにより形成することが好ましい。
Ｃｕメッキ又はＡｇメッキによるメッキ層は、電気抵抗
値が小さく、低配線抵抗化の要求を十分に満たすことが
できる。
メッキ又はＡｇメッキにより形成することが好ましい。
Ｃｕメッキ又はＡｇメッキによるメッキ層は、電気抵抗
値が小さく、低配線抵抗化の要求を十分に満たすことが
できる。
【００１２】更に、請求項６のように、セラミック基板
表層の配線パターンを、該セラミック基板表層の配線パ
ターン形成部に印刷・焼成された下地メタライズ層と、
この下地メタライズ層上に形成されたメッキ層とから構
成し、該配線パターンのメッキ層をスルーホール導体の
メッキ層と同時に形成するようにすると良い。このよう
にすれば、１工程のメッキ処理で表層配線パターンとス
ルーホール導体の双方のメッキ層を同時に形成すること
ができ、生産性を向上することができる。
表層の配線パターンを、該セラミック基板表層の配線パ
ターン形成部に印刷・焼成された下地メタライズ層と、
この下地メタライズ層上に形成されたメッキ層とから構
成し、該配線パターンのメッキ層をスルーホール導体の
メッキ層と同時に形成するようにすると良い。このよう
にすれば、１工程のメッキ処理で表層配線パターンとス
ルーホール導体の双方のメッキ層を同時に形成すること
ができ、生産性を向上することができる。
【００１３】以上説明した本発明のセラミック回路基板
を用いて半導体モジュールを構成する場合は、請求項７
のように、ＤＢＣ基板上に高電流用の半導体素子を搭載
し、該半導体素子上に、本発明のセラミック回路基板を
搭載して、該セラミック回路基板のスルーホール導体と
該半導体素子のパッドとを電気的に接続し、該セラミッ
ク回路基板と該ＤＢＣ基板とをボンディングワイヤで電
気的に接続した構成としても良い。このようにすれば、
ボンディングワイヤに高電流が流れた場合でも、ボンデ
ィングワイヤと半導体素子のパッドとの間に存在するセ
ラミック回路基板の２層構造のスルーホール導体によっ
て、ボンディングワイヤと半導体素子のパッドとの間の
高電流の流れを安定させることができ、ショートを防止
することができる。
を用いて半導体モジュールを構成する場合は、請求項７
のように、ＤＢＣ基板上に高電流用の半導体素子を搭載
し、該半導体素子上に、本発明のセラミック回路基板を
搭載して、該セラミック回路基板のスルーホール導体と
該半導体素子のパッドとを電気的に接続し、該セラミッ
ク回路基板と該ＤＢＣ基板とをボンディングワイヤで電
気的に接続した構成としても良い。このようにすれば、
ボンディングワイヤに高電流が流れた場合でも、ボンデ
ィングワイヤと半導体素子のパッドとの間に存在するセ
ラミック回路基板の２層構造のスルーホール導体によっ
て、ボンディングワイヤと半導体素子のパッドとの間の
高電流の流れを安定させることができ、ショートを防止
することができる。
【００１４】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。まず、図１に基づいて高電流用の
半導体モジュールの構造を説明する。ＤＢＣ（Direct B
ond Copper）基板１１は、ＳｉＮ、アルミナ、窒化アル
ミニウム等のセラミック絶縁板１２の表裏両面に回路パ
ターン用の銅板１３と放熱用の銅板１４とを直接接合し
たものである。この接合法は、ダイレクト・ボンド・カ
ッパー法と呼ばれ、セラミック絶縁板１２の両面に予備
酸化された銅板１３，１４を重ね合わせた状態で、窒素
又はアルゴン雰囲気中で１０６５℃〜１０８３℃の温度
に加熱することで、銅板１３，１４の接合面にＣｕ−Ｏ
共晶液相を生じさせ、このＣｕ−Ｏ共晶液相を接合剤と
して用いてセラミック絶縁板１２の両面に銅板１３，１
４をダイレクトに接合するものである。
に基づいて説明する。まず、図１に基づいて高電流用の
半導体モジュールの構造を説明する。ＤＢＣ（Direct B
ond Copper）基板１１は、ＳｉＮ、アルミナ、窒化アル
ミニウム等のセラミック絶縁板１２の表裏両面に回路パ
ターン用の銅板１３と放熱用の銅板１４とを直接接合し
たものである。この接合法は、ダイレクト・ボンド・カ
ッパー法と呼ばれ、セラミック絶縁板１２の両面に予備
酸化された銅板１３，１４を重ね合わせた状態で、窒素
又はアルゴン雰囲気中で１０６５℃〜１０８３℃の温度
に加熱することで、銅板１３，１４の接合面にＣｕ−Ｏ
共晶液相を生じさせ、このＣｕ−Ｏ共晶液相を接合剤と
して用いてセラミック絶縁板１２の両面に銅板１３，１
４をダイレクトに接合するものである。
【００１５】表面側の銅板１３は、接合前に所定の回路
パターンの形状に打ち抜かれ（或は接合後に銅板１３を
エッチングして回路パターンを形成しても良い）、その
銅板１３の所定位置に高電流用（例えば１００〜１５０
Ａ用）の半導体素子１５が半田１６等によりボンディン
グされている。この半導体素子１５上には、該半導体素
子１５とほぼ同じサイズのセラミック回路基板１７が搭
載されている。
パターンの形状に打ち抜かれ（或は接合後に銅板１３を
エッチングして回路パターンを形成しても良い）、その
銅板１３の所定位置に高電流用（例えば１００〜１５０
Ａ用）の半導体素子１５が半田１６等によりボンディン
グされている。この半導体素子１５上には、該半導体素
子１５とほぼ同じサイズのセラミック回路基板１７が搭
載されている。
【００１６】このセラミック回路基板１７は、例えばア
ルミナ又は窒化アルミニウムにより形成した単層のセラ
ミック基板１８が用いられ、その所定位置（半導体素子
１５の上面のパッドに対応する位置）には、上下方向に
貫通するスルーホール１９が形成されている。各スルー
ホール１９に充填されたスルーホール導体２０は、図２
に示すように、スルーホール１９の内周面に印刷・焼成
された下地メタライズ層２１と、この下地メタライズ層
２１の表面に形成されたメッキ層２２とから構成されて
いる。下地メタライズ層２１は、焼成前のセラミック基
板１８のスルーホール１９の内周面にＷ又はＭｏの導体
ペーストを印刷し、これをセラミック基板１８と同時に
焼成して形成したものである。メッキ層２２は、焼成し
た下地メタライズ層２１の表面にＣｕメッキ又はＡｇメ
ッキにより形成したものである。この場合、スルーホー
ル１９（スルーホール導体２０）の直径は、０．３ｍｍ
以上に形成され、より好ましくは０．３〜１．０ｍｍに
形成すると良い。
ルミナ又は窒化アルミニウムにより形成した単層のセラ
ミック基板１８が用いられ、その所定位置（半導体素子
１５の上面のパッドに対応する位置）には、上下方向に
貫通するスルーホール１９が形成されている。各スルー
ホール１９に充填されたスルーホール導体２０は、図２
に示すように、スルーホール１９の内周面に印刷・焼成
された下地メタライズ層２１と、この下地メタライズ層
２１の表面に形成されたメッキ層２２とから構成されて
いる。下地メタライズ層２１は、焼成前のセラミック基
板１８のスルーホール１９の内周面にＷ又はＭｏの導体
ペーストを印刷し、これをセラミック基板１８と同時に
焼成して形成したものである。メッキ層２２は、焼成し
た下地メタライズ層２１の表面にＣｕメッキ又はＡｇメ
ッキにより形成したものである。この場合、スルーホー
ル１９（スルーホール導体２０）の直径は、０．３ｍｍ
以上に形成され、より好ましくは０．３〜１．０ｍｍに
形成すると良い。
【００１７】図１に示すように、セラミック基板１８の
下面には、各スルーホール導体２０の下端に導通するパ
ッド２３がメッキ等により形成され、各パッド２３に形
成された半田ボール２４が半導体素子１５上面のパッド
（図示せず）に接合されている。
下面には、各スルーホール導体２０の下端に導通するパ
ッド２３がメッキ等により形成され、各パッド２３に形
成された半田ボール２４が半導体素子１５上面のパッド
（図示せず）に接合されている。
【００１８】一方、セラミック基板１８の表層（上面）
には、スルーホール導体２０の上端に接続された配線パ
ターン２５が形成されている。この配線パターン２５
は、図２に示すように、セラミック基板１８表層の配線
パターン形成部に印刷・焼成されたＷ又はＭｏの下地メ
タライズ層２６と、この下地メタライズ層２６上に形成
されたメッキ層２７とから構成されている。この配線パ
ターン２５のメッキ層２７は、スルーホール導体２０の
メッキ層２２と同時に形成されている。尚、セラミック
基板１８下面のパッド２３も、表層の配線パターン２５
と同じ方法で形成され、下地メタライズ層２９とメッキ
層３０との２層構造となっている。
には、スルーホール導体２０の上端に接続された配線パ
ターン２５が形成されている。この配線パターン２５
は、図２に示すように、セラミック基板１８表層の配線
パターン形成部に印刷・焼成されたＷ又はＭｏの下地メ
タライズ層２６と、この下地メタライズ層２６上に形成
されたメッキ層２７とから構成されている。この配線パ
ターン２５のメッキ層２７は、スルーホール導体２０の
メッキ層２２と同時に形成されている。尚、セラミック
基板１８下面のパッド２３も、表層の配線パターン２５
と同じ方法で形成され、下地メタライズ層２９とメッキ
層３０との２層構造となっている。
【００１９】図１に示すように、セラミック回路基板１
７の表層の配線パターン２５とＤＢＣ基板１１の回路パ
ターン用の銅板１３とがボンディングワイヤ２８（線径
５０〜８０μｍ）で接続されている。これにより、ボン
ディングワイヤ２８と半導体素子１５のパッドとの間が
セラミック回路基板１７の配線パターン２５、スルーホ
ール導体２０、パッド２３及び半田ボール２４を介して
接続されている。
７の表層の配線パターン２５とＤＢＣ基板１１の回路パ
ターン用の銅板１３とがボンディングワイヤ２８（線径
５０〜８０μｍ）で接続されている。これにより、ボン
ディングワイヤ２８と半導体素子１５のパッドとの間が
セラミック回路基板１７の配線パターン２５、スルーホ
ール導体２０、パッド２３及び半田ボール２４を介して
接続されている。
【００２０】次に、セラミック回路基板１７の製造方法
を説明する。図３は、セラミック回路基板１７の製造工
程を示すフローチャートである。まず、アルミナ又は窒
化アルミニウムのグリーンシート（厚みが例えば０．６
ｍｍ）の表面に、Ｗ又はＭｏの導体ペーストを用いて配
線パターン２５の下地メタライズ層２６のパターンを印
刷すると共に、該グリーンシートの裏面に、Ｗ又はＭｏ
の導体ペーストを用いてパッド２３の下地メタライズ層
２９のパターンを印刷する。この印刷工程では、１枚の
グリーンシートから多数の製品を同時に作成するため
に、多数個分の下地メタライズ層２６，２９のパターン
を印刷する。
を説明する。図３は、セラミック回路基板１７の製造工
程を示すフローチャートである。まず、アルミナ又は窒
化アルミニウムのグリーンシート（厚みが例えば０．６
ｍｍ）の表面に、Ｗ又はＭｏの導体ペーストを用いて配
線パターン２５の下地メタライズ層２６のパターンを印
刷すると共に、該グリーンシートの裏面に、Ｗ又はＭｏ
の導体ペーストを用いてパッド２３の下地メタライズ層
２９のパターンを印刷する。この印刷工程では、１枚の
グリーンシートから多数の製品を同時に作成するため
に、多数個分の下地メタライズ層２６，２９のパターン
を印刷する。
【００２１】この後、パンチングマシーン等を用いて、
グリーンシートの所定位置に、直径０．３〜１．０ｍｍ
のスルーホール１９を打ち抜き加工する。この後、スル
ーホール１９の内周面に、Ｗ又はＭｏの導体ペーストを
用いてスルーホール導体２０の下地メタライズ層２１を
薄く印刷する。この際、スルーホール１９は、下地メタ
ライズ層２１では埋められず、その内側に後述するメッ
キ層２２を形成するスペースを十分に残している。次の
工程で、グリーンシートに、焼成後に製品サイズに切断
するためのスナップラインを形成する。
グリーンシートの所定位置に、直径０．３〜１．０ｍｍ
のスルーホール１９を打ち抜き加工する。この後、スル
ーホール１９の内周面に、Ｗ又はＭｏの導体ペーストを
用いてスルーホール導体２０の下地メタライズ層２１を
薄く印刷する。この際、スルーホール１９は、下地メタ
ライズ層２１では埋められず、その内側に後述するメッ
キ層２２を形成するスペースを十分に残している。次の
工程で、グリーンシートに、焼成後に製品サイズに切断
するためのスナップラインを形成する。
【００２２】そして、次の工程で、このグリーンシート
を１６００℃前後で焼成し、セラミック基板と下地メタ
ライズ層２１，２６，２９とを同時に焼成する。この
後、下地メタライズ層２１，２６，２９の表面に無電解
Ｎｉ・Ｃｕメッキにより例えば１〜２μｍ厚のＮｉ・Ｃ
ｕメッキ被膜を形成し、これをＨ2 雰囲気、８００℃で
シンター処理して、Ｎｉ・Ｃｕメッキ被膜とセラミック
基板との接合力を向上させる。
を１６００℃前後で焼成し、セラミック基板と下地メタ
ライズ層２１，２６，２９とを同時に焼成する。この
後、下地メタライズ層２１，２６，２９の表面に無電解
Ｎｉ・Ｃｕメッキにより例えば１〜２μｍ厚のＮｉ・Ｃ
ｕメッキ被膜を形成し、これをＨ2 雰囲気、８００℃で
シンター処理して、Ｎｉ・Ｃｕメッキ被膜とセラミック
基板との接合力を向上させる。
【００２３】この後、電解Ｃｕメッキにより、下地メタ
ライズ層２１，２６，２９上に例えば２００〜３００μ
ｍ厚のＣｕメッキ層２２，２７，３０を形成する。これ
により、２層構造の配線パターン２５とパッド２３が形
成されると共に、スルーホール１９内がＣｕメッキ層２
２でほぼ埋め尽くされ、スルーホール導体２０が形成さ
れる。尚、電解Ｃｕメッキに代えて、電解Ａｇメッキを
用いても良い。メッキ終了後、スナップラインに沿って
セラミック基板を切断することで、１枚のセラミック基
板を多数の製品に分割する。
ライズ層２１，２６，２９上に例えば２００〜３００μ
ｍ厚のＣｕメッキ層２２，２７，３０を形成する。これ
により、２層構造の配線パターン２５とパッド２３が形
成されると共に、スルーホール１９内がＣｕメッキ層２
２でほぼ埋め尽くされ、スルーホール導体２０が形成さ
れる。尚、電解Ｃｕメッキに代えて、電解Ａｇメッキを
用いても良い。メッキ終了後、スナップラインに沿って
セラミック基板を切断することで、１枚のセラミック基
板を多数の製品に分割する。
【００２４】以上のようにして製造したセラミック回路
基板１７では、スルーホール導体２０を、スルーホール
１９の内周面に印刷・焼成されたＷ又はＭｏの下地メタ
ライズ層２１と、この下地メタライズ層２１の表面に形
成されたＣｕメッキ層２２とから構成しているので、従
来のようにＷ又はＭｏのみでスルーホール導体を形成し
たものと比較して、Ｃｕメッキ層２２によりスルーホー
ル導体２０の電気抵抗値を小さくすることができ、低配
線抵抗化の要求を満たすことができる。しかも、Ｃｕメ
ッキ層２２はスルーホール１９全体にほぼ均一に形成さ
れるため、緻密で良好な形状のスルーホール導体２０を
形成することができ、従来のような導体ペーストの充填
不良や焼成収縮による導通不良の問題を解消することが
できて、接続信頼性を向上できる。
基板１７では、スルーホール導体２０を、スルーホール
１９の内周面に印刷・焼成されたＷ又はＭｏの下地メタ
ライズ層２１と、この下地メタライズ層２１の表面に形
成されたＣｕメッキ層２２とから構成しているので、従
来のようにＷ又はＭｏのみでスルーホール導体を形成し
たものと比較して、Ｃｕメッキ層２２によりスルーホー
ル導体２０の電気抵抗値を小さくすることができ、低配
線抵抗化の要求を満たすことができる。しかも、Ｃｕメ
ッキ層２２はスルーホール１９全体にほぼ均一に形成さ
れるため、緻密で良好な形状のスルーホール導体２０を
形成することができ、従来のような導体ペーストの充填
不良や焼成収縮による導通不良の問題を解消することが
できて、接続信頼性を向上できる。
【００２５】更に、スルーホール１９の直径を０．３ｍ
ｍ以上に形成したので、スルーホール１９内に十分なメ
ッキ層２２を形成する隙間を確保することができ、電気
的特性の良いスルーホール導体２０を形成することがで
きる。但し、スルーホール１９の直径が大きくなり過ぎ
ると、高密度配線の要求を満たせなくなるので、スルー
ホール１９の直径は１．０ｍｍ以下が適当である。
ｍ以上に形成したので、スルーホール１９内に十分なメ
ッキ層２２を形成する隙間を確保することができ、電気
的特性の良いスルーホール導体２０を形成することがで
きる。但し、スルーホール１９の直径が大きくなり過ぎ
ると、高密度配線の要求を満たせなくなるので、スルー
ホール１９の直径は１．０ｍｍ以下が適当である。
【００２６】また、上記実施形態では、下地メタライズ
層２１，２６，２９をセラミック基板１８と同時に焼成
するようにしたので、焼成工程は１回で済み、生産性を
向上することができ、生産コストを低減することができ
る。
層２１，２６，２９をセラミック基板１８と同時に焼成
するようにしたので、焼成工程は１回で済み、生産性を
向上することができ、生産コストを低減することができ
る。
【００２７】更に、上記実施形態では、表層配線パター
ン２５も、スルーホール導体２０と同じく、２層構造と
し、１工程のメッキ処理で表層配線パターン２５とスル
ーホール導体２０の双方のメッキ層２７，２２を同時に
形成することができるため、これも生産性向上、生産コ
スト低減に寄与することができる。
ン２５も、スルーホール導体２０と同じく、２層構造と
し、１工程のメッキ処理で表層配線パターン２５とスル
ーホール導体２０の双方のメッキ層２７，２２を同時に
形成することができるため、これも生産性向上、生産コ
スト低減に寄与することができる。
【００２８】また、このセラミック回路基板１７を用い
て、図１に示すような構造の半導体モジュールを構成す
ると、ボンディングワイヤ２８と半導体素子１５のパッ
ドとの間がセラミック回路基板１７の配線パターン２
５、スルーホール導体２０、パッド２３及び半田ボール
２４を介して接続された構成となる。この構成では、ボ
ンディングワイヤ２８に高電流が流れた場合でも、ボン
ディングワイヤ２８と半導体素子１５のパッドとの間に
存在するセラミック回路基板１７の２層構造のスルーホ
ール導体２０等によって、ボンディングワイヤ２８と半
導体素子１５のパッドとの間の高電流の流れを安定させ
ることができ、ショートを防止することができる。
て、図１に示すような構造の半導体モジュールを構成す
ると、ボンディングワイヤ２８と半導体素子１５のパッ
ドとの間がセラミック回路基板１７の配線パターン２
５、スルーホール導体２０、パッド２３及び半田ボール
２４を介して接続された構成となる。この構成では、ボ
ンディングワイヤ２８に高電流が流れた場合でも、ボン
ディングワイヤ２８と半導体素子１５のパッドとの間に
存在するセラミック回路基板１７の２層構造のスルーホ
ール導体２０等によって、ボンディングワイヤ２８と半
導体素子１５のパッドとの間の高電流の流れを安定させ
ることができ、ショートを防止することができる。
【００２９】尚、上記実施形態では、スルーホール１９
の打ち抜き工程の前後に配線パターン２５の下地メタラ
イズ層２６の印刷工程とスルーホール導体２０の下地メ
タライズ層２１の印刷工程とを別々に行うようにした
が、スルーホール１９の打ち抜き後に、配線パターン２
５の下地メタライズ層２６の印刷とスルーホール導体２
０の下地メタライズ層２１の印刷とを続けて行うように
しても良い。
の打ち抜き工程の前後に配線パターン２５の下地メタラ
イズ層２６の印刷工程とスルーホール導体２０の下地メ
タライズ層２１の印刷工程とを別々に行うようにした
が、スルーホール１９の打ち抜き後に、配線パターン２
５の下地メタライズ層２６の印刷とスルーホール導体２
０の下地メタライズ層２１の印刷とを続けて行うように
しても良い。
【００３０】また、本発明は、アルミナ又は窒化アルミ
ニウムのセラミック回路基板に限定されず、例えば８０
０〜１０００℃で焼成可能な低温焼成セラミック回路基
板にも適用可能である。低温焼成セラミック回路基板の
場合には、スルーホール導体２０や配線パターン２５の
下地メタライズ層２１，２６として、Ａｇ、Ａｕ、Ａｇ
−Ｐｄ、Ａｇ−Ｐｔ、Ｃｕ等の電気抵抗値の小さい低融
点金属のペーストを使用して、同時焼成することが可能
となり、一層の低配線抵抗化が可能となる。
ニウムのセラミック回路基板に限定されず、例えば８０
０〜１０００℃で焼成可能な低温焼成セラミック回路基
板にも適用可能である。低温焼成セラミック回路基板の
場合には、スルーホール導体２０や配線パターン２５の
下地メタライズ層２１，２６として、Ａｇ、Ａｕ、Ａｇ
−Ｐｄ、Ａｇ−Ｐｔ、Ｃｕ等の電気抵抗値の小さい低融
点金属のペーストを使用して、同時焼成することが可能
となり、一層の低配線抵抗化が可能となる。
【００３１】また、上記実施形態では、セラミック回路
基板１７を単層基板としたが、多層基板として構成して
も良い。また、本発明のセラミック回路基板を用いて半
導体モジュールを構成する場合、図１に示すようなＤＢ
Ｃ基板１１を用いた半導体モジュールに限定されず、Ｄ
ＢＣ基板１１を用いずに半導体モジュールを構成した
り、或は、本発明のセラミック回路基板を半導体パッケ
ージの基板として用いても良い。
基板１７を単層基板としたが、多層基板として構成して
も良い。また、本発明のセラミック回路基板を用いて半
導体モジュールを構成する場合、図１に示すようなＤＢ
Ｃ基板１１を用いた半導体モジュールに限定されず、Ｄ
ＢＣ基板１１を用いずに半導体モジュールを構成した
り、或は、本発明のセラミック回路基板を半導体パッケ
ージの基板として用いても良い。
【００３２】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１のセラミック回路基板によれば、スルーホー
ル導体を、印刷・焼成による下地メタライズ層と、メッ
キ層との２層構造としたので、スルーホール導体の電気
抵抗値を小さくすることができて、低配線抵抗化を実現
することができると共に、緻密で良好な形状のスルーホ
ール導体を形成することができ、電気的特性・接続信頼
性を向上できる。
の請求項１のセラミック回路基板によれば、スルーホー
ル導体を、印刷・焼成による下地メタライズ層と、メッ
キ層との２層構造としたので、スルーホール導体の電気
抵抗値を小さくすることができて、低配線抵抗化を実現
することができると共に、緻密で良好な形状のスルーホ
ール導体を形成することができ、電気的特性・接続信頼
性を向上できる。
【００３３】更に、請求項２では、スルーホールの直径
を０．３ｍｍ以上に形成したので、スルーホール導体の
メッキ層を十分に形成することができる。
を０．３ｍｍ以上に形成したので、スルーホール導体の
メッキ層を十分に形成することができる。
【００３４】また、請求項３では、スルーホール導体の
下地メタライズ層をセラミック基板と同時に焼成するよ
うにしたので、下地メタライズ層を後焼成する必要がな
く、生産性を向上することができる。
下地メタライズ層をセラミック基板と同時に焼成するよ
うにしたので、下地メタライズ層を後焼成する必要がな
く、生産性を向上することができる。
【００３５】また、請求項４では、セラミック基板をア
ルミナ又は窒化アルミニウムにより形成し、下地メタラ
イズ層をＷ又はＭｏの導体ペーストを印刷・焼成して形
成したので、比較的安価（アルミナの場合）、又は高熱
伝導率（窒化アルミニウムの場合）という利点を得るこ
とができると共に、Ｗ又はＭｏの下地メタライズ層をセ
ラミック基板と同時焼成することができ、生産性も向上
することができる。
ルミナ又は窒化アルミニウムにより形成し、下地メタラ
イズ層をＷ又はＭｏの導体ペーストを印刷・焼成して形
成したので、比較的安価（アルミナの場合）、又は高熱
伝導率（窒化アルミニウムの場合）という利点を得るこ
とができると共に、Ｗ又はＭｏの下地メタライズ層をセ
ラミック基板と同時焼成することができ、生産性も向上
することができる。
【００３６】また、請求項５では、メッキ層をＣｕメッ
キ又はＡｇメッキにより形成したので、スルーホール導
体の電気抵抗値を十分に小さくすることができる。
キ又はＡｇメッキにより形成したので、スルーホール導
体の電気抵抗値を十分に小さくすることができる。
【００３７】更に、請求項６では、セラミック基板表層
の配線パターンも、スルーホール導体と同じく、下地メ
タライズ層と、メッキ層との２層構造とし、該配線パタ
ーンのメッキ層をスルーホール導体のメッキ層と同時に
形成するようにしたので、１工程のメッキ処理で表層配
線パターンとスルーホール導体の双方のメッキ層を同時
に形成することができ、生産性を向上できる。
の配線パターンも、スルーホール導体と同じく、下地メ
タライズ層と、メッキ層との２層構造とし、該配線パタ
ーンのメッキ層をスルーホール導体のメッキ層と同時に
形成するようにしたので、１工程のメッキ処理で表層配
線パターンとスルーホール導体の双方のメッキ層を同時
に形成することができ、生産性を向上できる。
【００３８】また、請求項７の半導体モジュールでは、
ＤＢＣ基板上に搭載した高電流用の半導体素子上に本発
明のセラミック回路基板を搭載し、該セラミック回路基
板とＤＢＣ基板とをボンディングワイヤで電気的に接続
することで、該ボンディングワイヤを該セラミック回路
基板のスルーホール導体を介して半導体素子のパッドに
電気的に接続するようにしたので、ボンディングワイヤ
に高電流が流れた場合でも、セラミック回路基板の２層
構造のスルーホール導体によって高電流の流れを安定さ
せることができ、ショートを防止できる。
ＤＢＣ基板上に搭載した高電流用の半導体素子上に本発
明のセラミック回路基板を搭載し、該セラミック回路基
板とＤＢＣ基板とをボンディングワイヤで電気的に接続
することで、該ボンディングワイヤを該セラミック回路
基板のスルーホール導体を介して半導体素子のパッドに
電気的に接続するようにしたので、ボンディングワイヤ
に高電流が流れた場合でも、セラミック回路基板の２層
構造のスルーホール導体によって高電流の流れを安定さ
せることができ、ショートを防止できる。
【図１】本発明の一実施形態における高電流用の半導体
モジュールの構造を示す縦断面図
モジュールの構造を示す縦断面図
【図２】スルーホール導体とその周辺部の構造を示す拡
大縦断面図
大縦断面図
【図３】セラミック回路基板の製造工程を示すフローチ
ャート
ャート
１１…ＤＢＣ基板、１２…セラミック絶縁板、１３，１
４…銅板、１５…半導体素子、１７…セラミック回路基
板、１８…セラミック基板、１９…スルーホール、２０
…スルーホール導体、２１…下地メタライズ層、２２…
メッキ層、２３…パッド、２４…半田ボール、２５…配
線パターン、２６…下地メタライズ層、２７…メッキ
層、２８…ボンディングワイヤ、２９…下地メタライズ
層、３０…メッキ層。
４…銅板、１５…半導体素子、１７…セラミック回路基
板、１８…セラミック基板、１９…スルーホール、２０
…スルーホール導体、２１…下地メタライズ層、２２…
メッキ層、２３…パッド、２４…半田ボール、２５…配
線パターン、２６…下地メタライズ層、２７…メッキ
層、２８…ボンディングワイヤ、２９…下地メタライズ
層、３０…メッキ層。
Claims (7)
- 【請求項１】 セラミック基板に形成されたスルーホー
ル内に、該基板の上下両面を電気的に接続するスルーホ
ール導体を形成したセラミック回路基板において、 前記スルーホール導体は、前記スルーホールの内周面に
印刷・焼成された下地メタライズ層と、この下地メタラ
イズ層の表面に形成されたメッキ層とから構成されてい
ることを特徴とするセラミック回路基板。 - 【請求項２】 前記スルーホールの直径が０．３ｍｍ以
上に形成されていることを特徴とする請求項１に記載の
セラミック回路基板。 - 【請求項３】 前記スルーホール導体の下地メタライズ
層は、前記セラミック基板と同時に焼成されていること
を特徴とする請求項１又は２に記載のセラミック回路基
板。 - 【請求項４】 前記セラミック基板は、アルミナ又は窒
化アルミニウムにより形成され、前記下地メタライズ層
は、Ｗ又はＭｏの導体ペーストを印刷・焼成して形成さ
れていることを特徴とする請求項１乃至３のいずれかに
記載のセラミック回路基板。 - 【請求項５】 前記メッキ層は、Ｃｕメッキ又はＡｇメ
ッキにより形成されていることを特徴とする請求項１乃
至４のいずれかに記載のセラミック回路基板。 - 【請求項６】 前記セラミック基板の表層に形成された
配線パターンは、該セラミック基板表層の配線パターン
形成部に印刷・焼成された下地メタライズ層と、この下
地メタライズ層上に形成されたメッキ層とから構成さ
れ、該配線パターンのメッキ層は、前記スルーホール導
体のメッキ層と同時に形成されていることを特徴とする
請求項１乃至５のいずれかに記載のセラミック回路基
板。 - 【請求項７】 ＤＢＣ基板上に高電流用の半導体素子が
搭載され、該半導体素子上に、請求項１乃至６のいずれ
かに記載のセラミック回路基板が搭載されて、該セラミ
ック回路基板のスルーホール導体と該半導体素子のパッ
ドとが電気的に接続され、該セラミック回路基板と該Ｄ
ＢＣ基板とがボンディングワイヤで電気的に接続されて
いることを特徴とする半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10226876A JP2000058995A (ja) | 1998-08-11 | 1998-08-11 | セラミック回路基板及び半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10226876A JP2000058995A (ja) | 1998-08-11 | 1998-08-11 | セラミック回路基板及び半導体モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058995A true JP2000058995A (ja) | 2000-02-25 |
Family
ID=16851968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10226876A Pending JP2000058995A (ja) | 1998-08-11 | 1998-08-11 | セラミック回路基板及び半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058995A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004361402A (ja) * | 2003-06-02 | 2004-12-24 | Ge Medical Systems Global Technology Co Llc | Ｘ線及びｃｔ画像検出器 |
| JP2005079593A (ja) * | 2003-08-29 | 2005-03-24 | Lumileds Lighting Us Llc | 半導体発光装置のためのパッケージ |
| RU2696369C1 (ru) * | 2018-11-27 | 2019-08-01 | Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") | Коммутационная плата на нитриде алюминия для силовых и мощных СВЧ полупроводниковых устройств, монтируемая на основании корпуса прибора |
| CN111081671A (zh) * | 2018-10-19 | 2020-04-28 | 珠海格力电器股份有限公司 | 低应力半导体芯片固定结构、半导体器件及其制造方法 |
-
1998
- 1998-08-11 JP JP10226876A patent/JP2000058995A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004361402A (ja) * | 2003-06-02 | 2004-12-24 | Ge Medical Systems Global Technology Co Llc | Ｘ線及びｃｔ画像検出器 |
| JP4647938B2 (ja) * | 2003-06-02 | 2011-03-09 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | Ｘ線検出器を製作する方法 |
| JP2005079593A (ja) * | 2003-08-29 | 2005-03-24 | Lumileds Lighting Us Llc | 半導体発光装置のためのパッケージ |
| CN111081671A (zh) * | 2018-10-19 | 2020-04-28 | 珠海格力电器股份有限公司 | 低应力半导体芯片固定结构、半导体器件及其制造方法 |
| RU2696369C1 (ru) * | 2018-11-27 | 2019-08-01 | Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") | Коммутационная плата на нитриде алюминия для силовых и мощных СВЧ полупроводниковых устройств, монтируемая на основании корпуса прибора |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| JP3098992B2 (ja) | フリップチップ用セラミック多層配線基板 | |
| JPH0613726A (ja) | セラミックス回路基板 | |
| JP2501272B2 (ja) | 多層セラミックス回路基板 | |
| JP2000058995A (ja) | セラミック回路基板及び半導体モジュール | |
| JP3520540B2 (ja) | 多層基板 | |
| JP5855822B2 (ja) | 多数個取り配線基板 | |
| JP2001044317A (ja) | 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法 | |
| JP2004055985A (ja) | セラミックパッケージ及び電子装置 | |
| JPH0787220B2 (ja) | Ｐｇａ用基板の製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2874686B2 (ja) | 多層基板 | |
| JPS595977Y2 (ja) | 集積回路の塔載装置 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP3313233B2 (ja) | 半導体装置 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JP2005011908A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JPS59200427A (ja) | ハイブリツド集積回路 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JPH06177495A (ja) | 窒化アルミプリント配線板 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JPH10135637A (ja) | セラミック多層配線基板 | |
| JP4423053B2 (ja) | 配線基板 | |
| JPH1093227A (ja) | セラミックス配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070702 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080305 |