JP3313233B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3313233B2 JP3313233B2 JP04661694A JP4661694A JP3313233B2 JP 3313233 B2 JP3313233 B2 JP 3313233B2 JP 04661694 A JP04661694 A JP 04661694A JP 4661694 A JP4661694 A JP 4661694A JP 3313233 B2 JP3313233 B2 JP 3313233B2
- Authority
- JP
- Japan
- Prior art keywords
- seal ring
- plating
- thin
- electrode pad
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Measuring Leads Or Probes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
にセラミック多層基板上に薄膜多層配線部を形成した回
路基板に半導体素子を搭載接続し、金属製キャップで封
止した後外装めっきを施した半導体装置に関する。
にセラミック多層基板上に薄膜多層配線部を形成した回
路基板に半導体素子を搭載接続し、金属製キャップで封
止した後外装めっきを施した半導体装置に関する。
【０００２】
【従来の技術】近年コンピュータや通信機器の高速化に
伴い半導体素子間の空間的な距離によって生じる遅延時
間が問題になってきており、個々の半導体素子をパッケ
ージングしプリント基板に実装する方法では充分な性能
を発揮できなくなってきている。この問題を解決する方
法の一つとして、複数の半導体素子をベアチップの状態
で多層配線基板に実装したマルチチップモジュール（Ｍ
ＣＭ）と呼ばれる半導体装置が知られている。
伴い半導体素子間の空間的な距離によって生じる遅延時
間が問題になってきており、個々の半導体素子をパッケ
ージングしプリント基板に実装する方法では充分な性能
を発揮できなくなってきている。この問題を解決する方
法の一つとして、複数の半導体素子をベアチップの状態
で多層配線基板に実装したマルチチップモジュール（Ｍ
ＣＭ）と呼ばれる半導体装置が知られている。
【０００３】マルチチップモジュールは使用される基板
の種類によって分類されるの一般的であるが、セラミッ
クグリーンシートに配線を施し、これらを積層して同時
焼成したセラミック多層基板を用いるＭＣＭ−Ｃ、薄膜
多層基板を用いるＭＣＭ−Ｄ等がある。中でもＭＣＭ−
Ｄが電気的特性、配線密度の観点から注目されている。
ＭＣＭ−Ｄの場合、薄膜配線を形成するためには土台
となるベース基板が必要になり、ベース基板としてはシ
リコンウェハ、アルミニウム等の金属板、アルミナ、窒
化アルミニウム等のセラミック基板が使用される。セラ
ミック基板を用いた場合は、ベース基板内部に配線を形
成でき、しかもベース基板がパッケージを兼ねることが
できるため実装密度が向上するという特徴があり、この
構造は特にＭＣＭ−Ｄ／Ｃと呼ばれている。
の種類によって分類されるの一般的であるが、セラミッ
クグリーンシートに配線を施し、これらを積層して同時
焼成したセラミック多層基板を用いるＭＣＭ−Ｃ、薄膜
多層基板を用いるＭＣＭ−Ｄ等がある。中でもＭＣＭ−
Ｄが電気的特性、配線密度の観点から注目されている。
ＭＣＭ−Ｄの場合、薄膜配線を形成するためには土台
となるベース基板が必要になり、ベース基板としてはシ
リコンウェハ、アルミニウム等の金属板、アルミナ、窒
化アルミニウム等のセラミック基板が使用される。セラ
ミック基板を用いた場合は、ベース基板内部に配線を形
成でき、しかもベース基板がパッケージを兼ねることが
できるため実装密度が向上するという特徴があり、この
構造は特にＭＣＭ−Ｄ／Ｃと呼ばれている。
【０００４】図６はこのＭＣＭ−Ｄ／Ｃの典型的な構成
を示す一部切り欠き斜視図であり、図７は図６のＡ−Ａ
線での断面図の要部を示したものである。両図において
２１はセラミック多層基板で内層配線２２、表面と内層
配線間あるいは内層配線間を接続するヴィアホール２３
が形成されており、その下面にはヴィアホール２３の一
部と接続する外部端子２４が配設されている。セラミッ
ク多層基板２１の上面中央部には薄膜多層配線部２５が
形成されており、その上には半導体素子２６が搭載され
ボンディングワイヤ２７で薄膜多層配線部２５に接続さ
れている。
を示す一部切り欠き斜視図であり、図７は図６のＡ−Ａ
線での断面図の要部を示したものである。両図において
２１はセラミック多層基板で内層配線２２、表面と内層
配線間あるいは内層配線間を接続するヴィアホール２３
が形成されており、その下面にはヴィアホール２３の一
部と接続する外部端子２４が配設されている。セラミッ
ク多層基板２１の上面中央部には薄膜多層配線部２５が
形成されており、その上には半導体素子２６が搭載され
ボンディングワイヤ２７で薄膜多層配線部２５に接続さ
れている。
【０００５】薄膜多層配線部２５の周辺にはこれを囲繞
するシールリング２８が下地電極２９にロー付け等で固
着されており、金属製キャップ３０の周縁部がシールリ
ング２８に溶接等で接合されている（図６には金属製キ
ャップ３０は図示せず）。３１は金属製キャップ３０お
よびその周縁に露出したシールリング２８を電気めっき
するためのめっき電極パッドで、内層配線２２およびヴ
ィアホール２３を介してシールリング２８に接続されて
いる。金属製キャップ３０およびシールリング２８は通
常ＫＯＶ等が使用されており、溶接部を含め表面の耐候
性向上のために金めっきないしは錫めっき等が施され
る。
するシールリング２８が下地電極２９にロー付け等で固
着されており、金属製キャップ３０の周縁部がシールリ
ング２８に溶接等で接合されている（図６には金属製キ
ャップ３０は図示せず）。３１は金属製キャップ３０お
よびその周縁に露出したシールリング２８を電気めっき
するためのめっき電極パッドで、内層配線２２およびヴ
ィアホール２３を介してシールリング２８に接続されて
いる。金属製キャップ３０およびシールリング２８は通
常ＫＯＶ等が使用されており、溶接部を含め表面の耐候
性向上のために金めっきないしは錫めっき等が施され
る。
【０００６】図８はこのめっきの実施態様を示した要部
断面図で、図７と同一部分には同一番号を付している。
図８において３２は被めっき物に電位を与えるめっき用
プローブで，めっき電極パッド３１に当接され図示しな
い固定具を用いて固定されるが、めっき電極パッド３１
がセラミック多層基板２１の表面より１段下がった内層
配線面にあり、その側壁がめっき用プローブ３２の移動
範囲を制限し、めっき用プローブ３２がめっき電極パッ
ド３１から離脱するのを防止している。
断面図で、図７と同一部分には同一番号を付している。
図８において３２は被めっき物に電位を与えるめっき用
プローブで，めっき電極パッド３１に当接され図示しな
い固定具を用いて固定されるが、めっき電極パッド３１
がセラミック多層基板２１の表面より１段下がった内層
配線面にあり、その側壁がめっき用プローブ３２の移動
範囲を制限し、めっき用プローブ３２がめっき電極パッ
ド３１から離脱するのを防止している。
【０００７】
【発明が解決しようとする課題】ところが上記のような
めっき電極パッドでは、薄膜多層配線部２５の形成工程
で例えばポリイミドのスピンコートによる着膜時に、こ
のめっき電極パッド３１がポリイミドで埋まってしま
い、深さが 400μｍ程度あるためポリイミドを充分除去
できず接触不良を起こすことがあった。またこのめっき
電極パッド３１部の窪みの影響でスピンコート時に均一
な膜が形成できないという問題があった。
めっき電極パッドでは、薄膜多層配線部２５の形成工程
で例えばポリイミドのスピンコートによる着膜時に、こ
のめっき電極パッド３１がポリイミドで埋まってしま
い、深さが 400μｍ程度あるためポリイミドを充分除去
できず接触不良を起こすことがあった。またこのめっき
電極パッド３１部の窪みの影響でスピンコート時に均一
な膜が形成できないという問題があった。
【０００８】これらを解決する手段としてめっき電極パ
ッドをセラミック多層基板２１の表面上に設け窪みを設
けない方法も考えられるが、電気めっきの工程中にめっ
き電極パッドに当てているめっき用プローブが外れ、め
っき工程の歩留まりを著しく低下させるという問題があ
った。
ッドをセラミック多層基板２１の表面上に設け窪みを設
けない方法も考えられるが、電気めっきの工程中にめっ
き電極パッドに当てているめっき用プローブが外れ、め
っき工程の歩留まりを著しく低下させるという問題があ
った。
【０００９】本発明は上記事情に鑑みてなされたもの
で、安価なめっき用プローブ移動範囲制限手段を提供
し、めっき工程の歩留まりが良好なマルチチップモジュ
ール型の半導体装置を実現しようとするものである。
で、安価なめっき用プローブ移動範囲制限手段を提供
し、めっき工程の歩留まりが良好なマルチチップモジュ
ール型の半導体装置を実現しようとするものである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明では、セラミック多層基板の一主面に固着され
たシールリングと，前記シールリングの内側の領域に形
成された薄膜多層配線部と，この薄膜多層配線部上もし
くは前記シールリング内の前記セラミック多層基板上に
搭載接続された半導体素子と，前記シールリングに周縁
部が封着され前記半導体素子を封止する金属製キャップ
と，前記シールリングの外側で前記セラミック多層基板
の同一主面上に形設され，前記シールリングと電気的に
接続されためっき用電極パッドと，前記金属製キャップ
とその封着部外周のシールリング上に前記めっき電極パ
ッドを使用して電気めっきされためっき層と、前記めっ
き電極パッド周辺に設けられためっき用プローブの移動
範囲制限手段とを有することを特徴としている。
に本発明では、セラミック多層基板の一主面に固着され
たシールリングと，前記シールリングの内側の領域に形
成された薄膜多層配線部と，この薄膜多層配線部上もし
くは前記シールリング内の前記セラミック多層基板上に
搭載接続された半導体素子と，前記シールリングに周縁
部が封着され前記半導体素子を封止する金属製キャップ
と，前記シールリングの外側で前記セラミック多層基板
の同一主面上に形設され，前記シールリングと電気的に
接続されためっき用電極パッドと，前記金属製キャップ
とその封着部外周のシールリング上に前記めっき電極パ
ッドを使用して電気めっきされためっき層と、前記めっ
き電極パッド周辺に設けられためっき用プローブの移動
範囲制限手段とを有することを特徴としている。
【００１１】加えて前記移動範囲制限手段が前記薄膜多
層配線部と同一材料で形成されており、前記薄膜多層配
線部の絶縁材料がポリイミドで、導体配線材料が銅を主
体としたものであることを特徴としている。
層配線部と同一材料で形成されており、前記薄膜多層配
線部の絶縁材料がポリイミドで、導体配線材料が銅を主
体としたものであることを特徴としている。
【００１２】
【作用】本発明では薄膜多層配線部形成時に薄膜多層配
線部と同一材料にてめっき電極パッド周辺にプローブガ
イドを形成し、めっき用プローブの移動範囲制限手段と
した。めっき用プローブをめっき電極パッドに当接した
際、このプローブガイドがめっき用プローブの移動範囲
を制限し確実な接触を確保する。薄膜多層配線部形成時
に同時に製作するのでポリイミドでめっき電極パッドが
埋まることもなく、プローブガイド製作の為に格別にコ
ストアップすることもない。またポリイミドのスピンコ
ート時にセラミック多層基板の表面上に窪みが無いの
で、均一な膜厚を得ることができ品質が向上する。
線部と同一材料にてめっき電極パッド周辺にプローブガ
イドを形成し、めっき用プローブの移動範囲制限手段と
した。めっき用プローブをめっき電極パッドに当接した
際、このプローブガイドがめっき用プローブの移動範囲
を制限し確実な接触を確保する。薄膜多層配線部形成時
に同時に製作するのでポリイミドでめっき電極パッドが
埋まることもなく、プローブガイド製作の為に格別にコ
ストアップすることもない。またポリイミドのスピンコ
ート時にセラミック多層基板の表面上に窪みが無いの
で、均一な膜厚を得ることができ品質が向上する。
【００１３】
【実施例】以下本発明の実施例を図面を参照して説明す
る。本発明のマルチチップモジュールの基本的構成は図
６と同様なので斜視図は省略し、図１に要部断面図を示
す。図１において１はアルミナ、窒化アルミニウム等を
絶縁材料とするセラミック多層基板で、タングステン等
による内層配線２、表面と内層配線間あるいは内層配線
間を接続するヴィアホール３が形成されており、その下
面にはヴィアホール３の一部と接続する外部端子４が配
設されている。外部端子４は平板状の端子がロー付け等
で接続されているが、図６のような丸ピンのロー付けで
あってもよい。セラミック多層基板１の上面中央部には
薄膜多層配線部５が形成されており、その上には半導体
素子６が搭載されボンディングワイヤ７で薄膜多層配線
部５に接続されている。薄膜多層配線部５は銅等による
導体配線層８とポリイミド等の絶縁層９とが交互に積層
されヴィアホール１０を介し層間接続されている。
る。本発明のマルチチップモジュールの基本的構成は図
６と同様なので斜視図は省略し、図１に要部断面図を示
す。図１において１はアルミナ、窒化アルミニウム等を
絶縁材料とするセラミック多層基板で、タングステン等
による内層配線２、表面と内層配線間あるいは内層配線
間を接続するヴィアホール３が形成されており、その下
面にはヴィアホール３の一部と接続する外部端子４が配
設されている。外部端子４は平板状の端子がロー付け等
で接続されているが、図６のような丸ピンのロー付けで
あってもよい。セラミック多層基板１の上面中央部には
薄膜多層配線部５が形成されており、その上には半導体
素子６が搭載されボンディングワイヤ７で薄膜多層配線
部５に接続されている。薄膜多層配線部５は銅等による
導体配線層８とポリイミド等の絶縁層９とが交互に積層
されヴィアホール１０を介し層間接続されている。
【００１４】薄膜多層配線部５の周辺にはこれを囲繞す
るシールリング１１がロー付け等で固着されており、金
属キャップ１２の周縁部がこれにレーザーもしくはシー
ムウェルド等の溶接で接合されている。溶接に代えて半
田付けを使用する場合もある。１３は金属製キャップ１
２およびその周縁に露出したシールリング１１を電気め
っきするためのめっき電極パッドで、内層配線２および
ヴィアホール３を介してシールリング１１に接続されて
いる。シールリング１１および金属製キャップ１２は通
常 KOV、42Ni-Fe 合金等が使用されており、溶接部を含
め表面の耐候性向上のために金めっきないしは錫めっ
き、半田めっき等が施される。１４は前記めっき電極パ
ッド１３にめっき用プローブを当てるためのプローブガ
イドである。なお前記めっき電極パッド１３の形設位置
は前記シールリング１１の外側の領域であればどこでも
よく、個数も１個に限られず例えば４隅に４個設けても
よい。 図２はこの電気めっきの実施態様を示した要部
断面図で、図１と同一部分には同一番号を付しているの
で重複する構成部分の説明は一部省略する。図２におい
て１７は被めっき物に電位を与えるめっき用プローブ
で，めっき電極パッド１３に当接され図示しない固定具
で固定されるが、めっき電極パッド１３の周辺には薄膜
多層配線部５の構成材料（ポリイミドおよび銅を主体と
した導体）で形成されたプローブガイド１４が形設され
ており、このプローブガイド１４がめっき用プローブ１
７の移動範囲を制限し、めっき用プローブ１７がめっき
電極パッド１３から離脱するのを防止している。
るシールリング１１がロー付け等で固着されており、金
属キャップ１２の周縁部がこれにレーザーもしくはシー
ムウェルド等の溶接で接合されている。溶接に代えて半
田付けを使用する場合もある。１３は金属製キャップ１
２およびその周縁に露出したシールリング１１を電気め
っきするためのめっき電極パッドで、内層配線２および
ヴィアホール３を介してシールリング１１に接続されて
いる。シールリング１１および金属製キャップ１２は通
常 KOV、42Ni-Fe 合金等が使用されており、溶接部を含
め表面の耐候性向上のために金めっきないしは錫めっ
き、半田めっき等が施される。１４は前記めっき電極パ
ッド１３にめっき用プローブを当てるためのプローブガ
イドである。なお前記めっき電極パッド１３の形設位置
は前記シールリング１１の外側の領域であればどこでも
よく、個数も１個に限られず例えば４隅に４個設けても
よい。 図２はこの電気めっきの実施態様を示した要部
断面図で、図１と同一部分には同一番号を付しているの
で重複する構成部分の説明は一部省略する。図２におい
て１７は被めっき物に電位を与えるめっき用プローブ
で，めっき電極パッド１３に当接され図示しない固定具
で固定されるが、めっき電極パッド１３の周辺には薄膜
多層配線部５の構成材料（ポリイミドおよび銅を主体と
した導体）で形成されたプローブガイド１４が形設され
ており、このプローブガイド１４がめっき用プローブ１
７の移動範囲を制限し、めっき用プローブ１７がめっき
電極パッド１３から離脱するのを防止している。
【００１５】このプローブガイド１４は次の様にして薄
膜多層配線部の形成と同時に製造し得る。即ちセラミッ
ク多層基板１の１主面上に表面前処理を施し、蒸着また
はスパッタにてバリアメタル-Cu-バリアメタルの第１導
体層を基板全面に形成する。なおバリアメタルはCuとポ
リイミドの接着力向上と、Cuがポリイミド前駆体である
ワニスに侵されることを防止するためのもので、CrやTi
が使用できる。
膜多層配線部の形成と同時に製造し得る。即ちセラミッ
ク多層基板１の１主面上に表面前処理を施し、蒸着また
はスパッタにてバリアメタル-Cu-バリアメタルの第１導
体層を基板全面に形成する。なおバリアメタルはCuとポ
リイミドの接着力向上と、Cuがポリイミド前駆体である
ワニスに侵されることを防止するためのもので、CrやTi
が使用できる。
【００１６】次にフォトレジストをスピンコート、露
光、現像し、所望のパターン以外の部分をエッチング除
去し前記フォトレジストを剥離することにより第１導体
配線層を形成する。この時薄膜多層配線部のセラミック
多層基板との接続部１５、シールリング取付け用の下地
電極１６、めっき用電極パッド１３が同時に形成され
る。 次に感光性ポリイミドをスピンコート、露光、現
像し、薄膜多層配線部５のヴィアホールの穴開けおよび
薄膜多層配線部以外のポリイミドの除去を行い、キュア
することにより第１絶縁層を形成する。この時前記めっ
き電極パッド１３の周囲にプローブガイド１４用にポリ
イミドを残す。続いてこれらの導体層および絶縁層形成
プロセスを所定の回数繰り返すことにより薄膜多層配線
部５が形成されるが、プローブガイド１４部分にも導体
層および絶縁層を同様に積み重ねることによりプローブ
ガイド１４が形成される。薄膜配線部が導体層６層、絶
縁層５層とし、平均膜厚が導体層７μｍ、絶縁層10μｍ
とすれば、高さ92μｍのガイドを形成することができ
る。
光、現像し、所望のパターン以外の部分をエッチング除
去し前記フォトレジストを剥離することにより第１導体
配線層を形成する。この時薄膜多層配線部のセラミック
多層基板との接続部１５、シールリング取付け用の下地
電極１６、めっき用電極パッド１３が同時に形成され
る。 次に感光性ポリイミドをスピンコート、露光、現
像し、薄膜多層配線部５のヴィアホールの穴開けおよび
薄膜多層配線部以外のポリイミドの除去を行い、キュア
することにより第１絶縁層を形成する。この時前記めっ
き電極パッド１３の周囲にプローブガイド１４用にポリ
イミドを残す。続いてこれらの導体層および絶縁層形成
プロセスを所定の回数繰り返すことにより薄膜多層配線
部５が形成されるが、プローブガイド１４部分にも導体
層および絶縁層を同様に積み重ねることによりプローブ
ガイド１４が形成される。薄膜配線部が導体層６層、絶
縁層５層とし、平均膜厚が導体層７μｍ、絶縁層10μｍ
とすれば、高さ92μｍのガイドを形成することができ
る。
【００１７】上記実施例におけるガイド１４の平面図を
図３（ａ）に、断面図を図３（ｂ）に示す。平面的には
円形に形成しており、めっき電極パッド１３の直径は
0.5ｍｍ、プローブガイド１４の外径は 1.0ｍｍとし
た。この例ではガイド１４がめっき電極パッド１３に隣
接しているが、図４の様にプローブガイド１４の一部が
めっき電極パッド１３の周縁部にかかっていてもよい。
この様な構成にするとポリイミドの穴開けをエッチング
で行う場合でも、オーバーエッチングによりプローブガ
イド１４内にセラミック多層基板面が露出することがな
い。
図３（ａ）に、断面図を図３（ｂ）に示す。平面的には
円形に形成しており、めっき電極パッド１３の直径は
0.5ｍｍ、プローブガイド１４の外径は 1.0ｍｍとし
た。この例ではガイド１４がめっき電極パッド１３に隣
接しているが、図４の様にプローブガイド１４の一部が
めっき電極パッド１３の周縁部にかかっていてもよい。
この様な構成にするとポリイミドの穴開けをエッチング
で行う場合でも、オーバーエッチングによりプローブガ
イド１４内にセラミック多層基板面が露出することがな
い。
【００１８】またプローブガイド１４の平面形状として
はめっき用プローブの先端形状に応じて、図５（ａ）の
四角形に代表される多角形でめっき電極パッドを完全に
囲んだものや、図５（ｂ）のコの字状またはＵ字状の様
にめっき電極パッドを完全に囲まないもの、図５（ｃ）
の様に棒状のガイドをめっき電極パッドを挟む様にして
もよい。まためっき様プローブの先端が２個に分かれて
いる場合には、図５（ｄ）の様に８字状にして２個の接
点が確実に接触したことが確認できるようにしてもよ
い。
はめっき用プローブの先端形状に応じて、図５（ａ）の
四角形に代表される多角形でめっき電極パッドを完全に
囲んだものや、図５（ｂ）のコの字状またはＵ字状の様
にめっき電極パッドを完全に囲まないもの、図５（ｃ）
の様に棒状のガイドをめっき電極パッドを挟む様にして
もよい。まためっき様プローブの先端が２個に分かれて
いる場合には、図５（ｄ）の様に８字状にして２個の接
点が確実に接触したことが確認できるようにしてもよ
い。
【００１９】また上記実施例ではプローブガイド１４を
薄膜多層配線部の構成材料であるポリイミドと銅を主体
とした導体を積層して形成したが、どちらか一方のみを
用いてもよい。但しプローブガイドの高さを確保するた
めには両者を併用することが望ましい。
薄膜多層配線部の構成材料であるポリイミドと銅を主体
とした導体を積層して形成したが、どちらか一方のみを
用いてもよい。但しプローブガイドの高さを確保するた
めには両者を併用することが望ましい。
【００２０】また上記実施例はマルチチップモジュール
を例としたが、半導体素子は１素子であってもよいこと
はいうまでもない。さらに半導体素子は薄膜多層配線部
上に載置されるとは限られず、シールリング内のセラミ
ック多層基板上に直接載置されてもよい。
を例としたが、半導体素子は１素子であってもよいこと
はいうまでもない。さらに半導体素子は薄膜多層配線部
上に載置されるとは限られず、シールリング内のセラミ
ック多層基板上に直接載置されてもよい。
【００２１】
【発明の効果】以上説明した様に本発明では、シールリ
ングの外側で薄膜多層配線部が形成されるのと同一のセ
ラミック多層基板主面上にめっき電極パッドを設け、こ
のめっき電極パッド周辺に前記薄膜多層配線部形成時に
同一材料を使用して同時にめっきプローブ用のガイドを
形成する。
ングの外側で薄膜多層配線部が形成されるのと同一のセ
ラミック多層基板主面上にめっき電極パッドを設け、こ
のめっき電極パッド周辺に前記薄膜多層配線部形成時に
同一材料を使用して同時にめっきプローブ用のガイドを
形成する。
【００２２】従ってめっき電極パッドがポリイミドに埋
まって接触不良を起こすこともなく、また安価にプロー
ブガイドを製作することができる。この結果めっき工程
の歩留があがり、安価なプローブガイドと相俟って半導
体装置のコストを低減することができる。またポリイミ
ドのスピンコート時の塗布むらの問題も、セラミック多
層基板の表面に窪みが無いので解消され品質が向上す
る。
まって接触不良を起こすこともなく、また安価にプロー
ブガイドを製作することができる。この結果めっき工程
の歩留があがり、安価なプローブガイドと相俟って半導
体装置のコストを低減することができる。またポリイミ
ドのスピンコート時の塗布むらの問題も、セラミック多
層基板の表面に窪みが無いので解消され品質が向上す
る。
【図１】本発明の実施例に係わるマルチチップモジュー
ルの要部断面図。
ルの要部断面図。
【図２】本発明の実施例に係わるめっき電極パッド周辺
の要部断面図。
の要部断面図。
【図３】本発明の実施例に係わるめっき用のプローブガ
イドを示したもので、（ａ）は平面図、（ｂ）は断面
図。
イドを示したもので、（ａ）は平面図、（ｂ）は断面
図。
【図４】本発明の実施例に係わるプローブガイドの他の
構成例を示した断面図。
構成例を示した断面図。
【図５】本発明の実施例に係わるプローブガイドの他の
構成例を示した平面図。
構成例を示した平面図。
【図６】代表的なマルチチップモジュールの構成を示す
一部切欠き斜視図。
一部切欠き斜視図。
【図７】従来技術に係わるマルチチップモジュールの要
部断面図。
部断面図。
【図８】従来技術に係わるめっき電極パッド周辺の要部
断面図。
断面図。
１ … セラミック多層基板 ２ … 内層配線 ３ … ヴィアホール ４ … 外部端子 ５ … 薄膜多層配線部 ６ … 半導体素子 ７ … ボンディングワイヤ ８ … 薄膜導体配線層 ９ … 薄膜絶縁層 １０ … 薄膜ヴィアホール １１ … シールリング １２ … 金属製キャップ １３ … めっき電極パッド １４ … プローブガイド １５ … 薄膜配線接続部（下地電極） １６ … シールリング下地電極 １７ … めっき用プローブ
Claims (4)
- 【請求項１】 セラミック多層基板の一主面に固着され
たシールリングと，前記シールリングの内側の領域に形
成された薄膜多層配線部と，この薄膜多層配線部上もし
くは前記シールリング内の前記セラミック多層基板上に
搭載接続された半導体素子と，前記シールリングに周縁
部が封着され前記半導体素子を封止する金属製キャップ
と，前記シールリングの外側で前記セラミック多層基板
の同一主面上に形設され，前記シールリングと電気的に
接続されためっき用電極パッドと，前記金属製キャップ
とその封着部外周のシールリング上に前記めっき電極パ
ッドを使用して電気めっきされためっき層と、前記めっ
き電極パッド周辺に設けられためっき用プローブの移動
範囲制限手段とを具備することを特徴とする半導体装
置。 - 【請求項２】 前記移動範囲制限手段が前記薄膜多層配
線部と同一材料で形成されていることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 前記薄膜多層配線部の絶縁材料がポリイ
ミドであり、配線導体が銅を主体としたものであること
を特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記金属製キャップの封着が溶接による
ものであることを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04661694A JP3313233B2 (ja) | 1994-03-17 | 1994-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04661694A JP3313233B2 (ja) | 1994-03-17 | 1994-03-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263590A JPH07263590A (ja) | 1995-10-13 |
| JP3313233B2 true JP3313233B2 (ja) | 2002-08-12 |
Family
ID=12752238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04661694A Expired - Fee Related JP3313233B2 (ja) | 1994-03-17 | 1994-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313233B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9128123B2 (en) | 2011-06-03 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposer test structures and methods |
-
1994
- 1994-03-17 JP JP04661694A patent/JP3313233B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263590A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2967697B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| US6350633B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| JP4850392B2 (ja) | 半導体装置の製造方法 | |
| TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| EP1267402B1 (en) | Semiconductor device and method of production of same | |
| KR100709662B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN101013686B (zh) | 互连衬底、半导体器件及其制造方法 | |
| TW201436130A (zh) | 具有內建散熱座及增層電路之散熱增益型線路板 | |
| US6562709B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| TW201507556A (zh) | 具有散熱墊及電性突柱之散熱增益型線路板 | |
| JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
| TW201409653A (zh) | 具有內嵌元件及電磁屏障之線路板 | |
| US6403460B1 (en) | Method of making a semiconductor chip assembly | |
| US20020096750A1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| TW201415600A (zh) | 具有內嵌元件、內建定位件、及電磁屏障之線路板 | |
| JP2002217354A (ja) | 半導体装置 | |
| JPH0799265A (ja) | 多層配線基板および多層配線基板の製造方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP3313233B2 (ja) | 半導体装置 | |
| CN107230640A (zh) | 具散热座及双增层电路的散热增益型半导体组件及其制法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPH11163217A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |