CN107230640A - 具散热座及双增层电路的散热增益型半导体组件及其制法 - Google Patents

具散热座及双增层电路的散热增益型半导体组件及其制法 Download PDF

Info

Publication number
CN107230640A
CN107230640A CN201610971012.8A CN201610971012A CN107230640A CN 107230640 A CN107230640 A CN 107230640A CN 201610971012 A CN201610971012 A CN 201610971012A CN 107230640 A CN107230640 A CN 107230640A
Authority
CN
China
Prior art keywords
build
circuitry
radiating seat
depression
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610971012.8A
Other languages
English (en)
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN107230640A publication Critical patent/CN107230640A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明关于一种半导体组件的制作方法，其将半导体元件嵌埋于散热座中，并电性连接至两步骤形成的互连基板。于一优选实施方式中，该互连基板由第一及第二增层电路所组成，且该制作方法的特征在于，借由黏着剂，将半导体次组件贴附至散热座，其中该半导体次组件具有接置于牺牲载板上的第一增层电路，且半导体元件插置于散热座的凹穴中，以及自第一增层电路移除牺牲载板的步骤。散热座可提供散热途径，而第一及第二增层电路提供半导体元件阶段式的扇出路由。

Description

具散热座及双增层电路的散热增益型半导体组件及其制法
技术领域
本发明是关于一种散热增益型半导体组件及其制作方法，尤指一种散热增益型半导体组件，其将半导体元件嵌埋于散热座中，并电性连接至两步骤形成的增层电路。
背景技术
为了整合行动、通讯以及运算功能，半导体封装产业面临极大的散热、电性、缩小芯片面积(form-factor)以及可靠度挑战。尽管在文献中已报导许多将半导体芯片嵌埋于线路板或模封材料中的构型，但仍然存在许多性能不足的问题。举例来说，美国专利案号No.8,742,589、8,735,222、8,679,963、8,453,323中所揭露的组件，因为其中嵌埋芯片所产生的热无法借由热绝缘材料例如层压材料或模封材料适当地散逸，因此可能会造成性能衰减问题。
此外，由于所述组件是利用微盲孔进行嵌埋芯片的电性连接，故于是制造上述组件结构时，会有嵌埋芯片于进行封埋或层压制程中发生位移的严重缺点。如美国专利案号No.8,501,544及7,935,893中所述，芯片位移会造成芯片I/O垫上未完全金属化的微盲孔，导致电性连接质量劣化，因此降低组件的可靠度及生产良率。
为了上述理由及以下所述的其他理由，目前亟需发展一种用于互连嵌埋芯片的新装置与方法，其无须使用位于I/O垫上的微盲孔，以改善芯片级可靠度，并且不需使用模封材料或层压材料，以避免芯片过热而造成装置电性效能出现重大问题。
发明内容
本发明的主要目的为提供一种半导体组件，其中半导体元件借由多个凸块电性耦接至互连基板，以解决半导体元件与互连基板间的对位问题，避免于元件I/O垫上直接使用激光或光显像制程，借以改善半导体组件的生产良率及可靠度。
本发明的另一目的为提供一种半导体组件，其设有整合为一体的第一及第二增层电路作为互连基板，俾而展现高度的路由灵活度，同时达到优异的信号完整性。例如，可将第一增层电路建构为具有极高路由密度的初级扇出电路，而第二增层电路则建构成具有粗宽度/间距的进一步扇出路由，以用于下一层级的板组装。整合为一体的两增层电路可使组件具有阶段式扇出路由及最短的可能互连长度，俾而降低电感并改善组件的电性效能。
本发明的再一目的为提供一种半导体组件，其将半导体元件封埋于散热座中，以有效地散逸半导体元件所产生的热，借以改善组件的信号完整性及电性效能。
依据上述及其他目的，本发明提供一种散热增益型半导体组件，其包括一半导体元件、一散热座、一第一增层电路及一第二增层电路。于一优选实施例中，散热座包围该半导体元件，并提供半导体元件散热途径，同时对整合为一体的双增层电路提供抗弯平台；第一增层电路分离自一可移除的牺牲载板，并提供半导体元件初级扇出路由，借此可于后续形成第二增层电路前，放大半导体元件的垫尺寸及垫间距；第二增层电路邻接散热座及第一增层电路，并提供第二级的扇出路由，其具有与下一级组件相符的端子垫图案化阵列。
于另一方式中，本发明提供一种散热增益型半导体组件的制作方法，其包括下述步骤：提供具有一凹穴的一散热座；提供一半导体次组件，其包括(i)提供一半导体元件，(ii)提供一第一增层电路于一牺牲载板上，其中该第一增层电路可拆分式地接置于该牺牲载板上，及(iii)借由多个凸块，将该半导体元件电性耦接至该第一增层电路；借由一黏着剂，将该半导体次组件贴附至该散热座，并使该半导体元件插入该凹穴，且该第一增层电路侧向延伸于该凹穴外；自该第一增层电路移除该牺牲载板；以及形成一第二增层电路于该散热座及该第一增层电路上，其中该第二增层电路借由导电盲孔，电性耦接至该第一增层电路。
除非特别描述或步骤间使用”接着”字词，或者是必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
本发明的散热增益型半导体组件制作方法具有许多优点。举例来说，先形成半导体次组件后，再贴附至散热座，其可确保电性连接半导体元件，因此可避免于微盲孔制程中会遭遇的未连接接触垫的问题。借由半导体次组件将半导体元件插入凹穴中是特别具有优势的，其原因在于，在制程中无须严格控制凹穴的形状或深度，或是无须严格控制用来接合半导体元件的黏着剂用量。此外，以两步骤形成连接于嵌埋式半导体元件的互连基板是具有益处的，其原因在于，第一增层电路可提供初级扇出路由，而第二增层电路则提供上元件与下元件间的进一步扇出路由及水平互连。
本发明的上述及其他特征与优点可借由下述优选实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可借由下述优选实施例的详细叙述更加清楚明了，其中：
图1为本发明第一实施方式中，于牺牲载板上形成第一接触垫的剖视图；
图2为本发明第一实施方式中，图1结构上形成第一绝缘层及第一金属板的剖视图；
图3为本发明第一实施方式中，图2结构上形成第一盲孔的剖视图；
图4及5分别为本发明第一实施方式中，图3结构上形成第一导线的剖视图及顶部立体示意图；
图6为本发明第一实施方式中，半导体元件上接置凸块的剖视图；
图7及8分别为本发明第一实施方式中，图6半导体元件电性耦接至图4及5结构的剖视图及顶部立体示意图；
图9及10分别为本发明的第一实施方式中，图7及8的面板规模结构切割后的剖视图及顶部立体视图；
图11及12分别为本发明的第一实施方式中，对应于图9及10切离单元的半导体次组件的剖视图及顶部立体视图；
图13及14分别为本发明的第一实施方式中，散热座的剖视图及底部立体视图；
图15及16分别为本发明的第一实施方式中，将第一黏着剂涂布于图13及14散热座上的剖视图及底部立体视图；
图17及18分别为本发明的第一实施方式中，将图11及12的半导体次组件贴附至图15及16散热座的剖视图及底部立体视图；
图19及20分别为本发明的第一实施方式中，图17及18的结构上具有第二黏着剂的剖视图及底部立体视图；
图21及22分别为本发明的第一实施方式中，自图19及20的结构移除过剩第二黏着剂后的剖视图及底部立体视图；
图23为本发明的第一实施方式中，自图21结构移除牺牲载板的剖视图；
图24为本发明的第一实施方式中，图23结构上设置第二绝缘层及第二金属板的剖视图；
图25为本发明的第一实施方式中，图24结构上形成第二盲孔的剖视图；
图26为本发明的第一实施方式中，图25结构上形成第二导线，以完成半导体组件制作的剖视图；
图27为本发明的第二实施方式中，散热座的剖视图；
图28为本发明的第二实施方式中，图27散热座上形成保护层的剖视图；
图29为本发明的第二实施方式中，将第一黏着剂涂布于图28散热座上的剖视图；
图30为本发明的第二实施方式中，将半导体次组件贴附至图29散热座的剖视图；
图31为本发明的第二实施方式中，图30结构上具有第二黏着剂的剖视图；
图32为本发明的第二实施方式中，自图31的结构移除过剩第二黏着剂后的剖视图；
图33为本发明的第二实施方式中，自图22结构移除牺牲载板及保护层的剖视图；
图34为本发明的第二实施方式中，图33结构上设置第二绝缘层及第二金属板的剖视图；
图35为本发明的第二实施方式中，图34结构上形成第二盲孔的剖视图；
图36为本发明的第二实施方式中，图35结构上形成第二导线，以完成半导体组件制作的剖视图；
图37为本发明的第三实施方式中，层压基板的剖视图；
图38为本发明的第三实施方式中，图37的层压基板形成定位件的剖视图；
图39为本发明的第三实施方式中，具有开口的层压基板剖视图；
图40为本发明的第三实施方式中，图39的层压基板形成定位件的剖视图；
图41为本发明的第三实施方式中，于图38的层压基板形成凹穴，以制作完成散热座的剖视图；
图42为本发明的第三实施方式中，半导体次组件贴附至图41散热座的剖视图；
图43为本发明的第三实施方式中，自图42结构移除牺牲载板的剖视图；
图44为本发明的第三实施方式中，图43结构上设置第二绝缘层及第二金属板的剖视图；
图45为本发明的第三实施方式中，图44结构上形成第二盲孔的剖视图；
图46为本发明的第三实施方式中，图45结构上形成第二导线，以完成半导体组件制作的剖视图；
图47为本发明的第四实施方式中，金属板上设有定位件的剖视图；
图48为本发明的第四实施方式中，图47金属板上设置基层，以完成散热座制作的剖视图；
图49为本发明的第四实施方式中，将半导体次组件贴附至图48散热座的剖视图；
图50为本发明的第四实施方式中，自图49结构移除牺牲载板的剖视图；
图51为本发明的第四实施方式中，图50结构上设置第二绝缘层及第二金属板的剖视图；
图52为本发明的第四实施方式中，图51结构上形成第二盲孔的剖视图；以及
图53为本发明的第四实施方式中，图52结构上形成第二导线，以完成半导体组件制作的剖视图。
附图标记说明：
半导体组件 100、200、300、400
半导体次组件 10
支撑板 101
阻障层 102
第一表面 103
第一盲孔 108
第二表面 109
第一增层电路 110
牺牲载板 111
第一接触垫 113
第一绝缘层 114
第一金属板 115
第一被覆层 116
第一导线 117
第一导电盲孔 118
第二接触垫 119
半导体元件 13
主动面 131
I/O垫 132
非主动面 133
凸块 15
第一黏着剂 191
第二黏着剂 193
黏着剂 194
散热座 20
金属板 21
凹穴 211
平坦表面 212
定位件 213、253
保护层 22
介电层 23
金属层 25
基层 26
开口 251、261
第二盲孔 308
第二增层电路 310
第二绝缘层 314
第二金属板 315
第二被覆层 316
第二导线 317
第二导电盲孔 318
切割线 L
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施方式。本发明的优点以及功效将借由本发明所揭露的内容而更为显著。在此说明所附的附图简化过且做为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
【实施例1】
图1-26为本发明第一实施方式中，一种半导体组件的制作方法图，其包括半导体元件13、一散热座20、一第一增层电路110及一第二增层电路310。
图1为第一接触垫113沉积于牺牲载板111上的剖视图。该牺牲载板111通常由任何导电或非导电材料制成，如铜、镍、铝、铬、锡、铁、不锈钢、硅、玻璃、石墨、塑料膜、或其他金属、合金或非金属材料。牺牲载板111的厚度优选为0.1至10毫米。于本实施方式中，该牺牲载板111由含铁材料所制成，且厚度为1.0毫米。第一接触垫113通常由铜制成，且可经由各种技术进行图案化沉积，如电镀、无电电镀、蒸镀、溅镀或其组合，或者借由薄膜沉积而后进行金属图案化步骤而形成。就具导电性的牺牲载板111而言，一般是借由金属电镀方式沉积，以形成第一接触垫113。金属图案化技术包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻光罩(图未示)，以定义出第一接触垫113。
图2为第一绝缘层114及第一金属板115层压/涂布于牺牲载板111及第一接触垫113上的剖视图。第一绝缘层114接触牺牲载板111及第一接触垫113，并由上方覆盖并侧向延伸于牺牲载板111及第一接触垫113上。第一金属板115接触第一绝缘层114，并由上方覆盖第一绝缘层114。于本实施方式中，第一绝缘层114通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。第一金属板115通常由铜制成，且具有25微米厚度。
图3为形成第一盲孔108的剖视图。第一盲孔108延伸穿过第一金属板115及第一绝缘层114，并对准第一接触垫113。第一盲孔108可借由各种技术形成，包括激光钻孔、等离子体蚀刻、及微影技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属光罩。举例来说，可先蚀刻铜板以制造一金属窗口后再照射激光束。
图4及5分别为形成第一导线117的剖视图及顶部立体示意图。借由沉积第一被覆层116于第一金属板115上及第一盲孔108中，然后图案化第一金属板115以及其上的第一被覆层116，以形成第一导线117于第一绝缘层114上。或者，当前述制程中未有第一金属板115层压于第一绝缘层114上时，第一绝缘层114可直接金属化以形成第一导线117。第一导线117自第一接触垫113朝上延伸，并填满第一盲孔108，以形成直接接触第一接触垫113的第一导电盲孔118，同时侧向延伸于第一绝缘层114上。因此，第一导线117可提供X及Y方向的水平信号路由以及穿过第一盲孔108的垂直路由，以作为第一接触垫113的电性连接。如图5所示，第一导线117包括图案化阵列的第二接触垫119。
第一被覆层116可借由各种技术沉积为单层或多层，如电镀、无电电镀、蒸镀、溅镀或其组合。举例来说，首先借由将该结构浸入活化剂溶液中，使第一绝缘层114与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可借由溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层，以形成第一导线117，如湿蚀刻、电化学蚀刻、激光辅助蚀刻或其组合，并使用蚀刻光罩(图未示)，以定义出第一导线117。
为了便于图示，第一金属板115及第一被覆层116以单一层表示。由于铜为同质披覆，金属层间的界线(以虚线表示)可能不易察觉甚至无法察觉。
此阶段已完成于牺牲载板111上形成第一增层电路110的制程。于此图中，第一增层电路110包括第一接触垫113、一第一绝缘层114及第一导线117。第一导线117包括第二接触垫119，其借由第一导电盲孔118，电性连接至第一接触垫113，并可作为后续元件接置用的电性接点。于本实施例方式中，第一接触垫113的垫间距及垫尺寸大于第二接触垫119的垫间距及垫尺寸。因此，第一增层电路110包括有扇出的导线图案，其由第二表面109处的第二接触垫119扇出至第一表面103处的第一接触垫113。
图6为凸块15接置于半导体元件13上的剖视图。在此，该半导体元件13(绘式成裸芯片)包括有主动面131、与主动面131相反的非主动面133、以及位于主动面131上的I/O垫132。凸块15接置于半导体元件13的I/O垫132上，其可为锡凸柱、金凸柱、或铜凸柱。
图7及8分别为半导体元件13电性耦接至第一增层电路110的面板规模(panel-scale)结构剖视图及顶部立体示意图。借由热压、回焊、或热超音波接合技术，可将半导体元件13经由凸块15电性耦接至第一增层电路110的第二接触垫119。或者，可先沉积凸块15于第一增层电路110的第二接触垫119上，然后半导体元件13再借由凸块15电性耦接至第一增层电路110。此外，可选择性地进一步提供底部充填材料16，以填充第一增层电路110与半导体元件13间的间隙，以提高半导体元件13与第一增层电路110间的接合强度。
图9及10分别为面板规模结构切割成个别单件的剖视图及顶部立体示意图。面板规模结构沿着切割线“L”被单离成个别的半导体次组件10。
图11及12分别为个别的半导体次组件10的剖视图及顶部立体示意图。在此图中，该半导体次组件10包括两个半导体元件13，其电性耦接至第一增层电路110，且第一增层电路110包括有侧向延伸超过半导体元件13外围边缘的第一导线117。由于第一增层电路110的第一接触垫113的尺寸及垫间距设计为比芯片的I/O垫132大，故第一增层电路110能提供半导体元件13的初级扇出路由，以确保下一级增层电路互连具有较高的生产良率。此外，于互连至下一级互连结构前，第一增层电路110也提供相邻半导体元件13间的主要电性连接。
图13及14分别为散热座20的剖视图及底部立体示意图，其具有凹穴211。可借由于金属板21中形成凹穴211，以提供散热座20。金属板21的厚度可于0.1毫米至10毫米的范围内，且通常由铜、铝、不锈钢、或其合金所制成。在此实施方式中，金属板21为厚度1毫米的铜板。每一凹穴211可具有相同或不同的尺寸及深度。凹穴的深度可于0.05毫米至0.9毫米的范围内。在此例示中，凹穴211的深度为0.21毫米(以容纳0.15毫米芯片及0.05毫米导电凸块)。
图15及16为散热座20的凹穴211内涂有第一黏着剂191的剖视及底部立体示意图。第一黏着剂191通常为导热黏着剂，并且涂布于凹穴211的底部上。
图17及18分别为半导体次组件10借由第一黏着剂191贴附至散热座20的剖视图及底部立体示意图。将第一半导体元件13插入凹穴211中，并使第一增层电路110及牺牲载板111位于凹穴211外，同时第一增层电路110及牺牲载板111与散热座20的外围边缘保持距离。
图19及20分别为第二黏着剂193填充至第一增层电路110与散热座20间，并进一步延伸进入凹穴211中的剖视图及底部立体图。第二黏着剂193通常为电性绝缘的底部填充材料，其涂布于第一增层电路110与散热座20间，且填入凹穴211的剩余空间中。因此，第一黏着剂191提供第一半导体元件13及散热座20间的机械性接合及热性连接，并且第二黏着剂193提供第一半导体元件13与散热座20间、以及第一增层电路110与散热座20间的机械性接合。
图21及22分别为将流出第一增层电路110与散热座20间的过剩黏着剂移除后的剖视图及底部立体示意图。或者，可省略此移除过剩黏着剂的步骤，据此过剩的黏着剂变成随后增层电路的一部分。
图23为移除牺牲载板111后的剖视图。牺牲载板111可借由各种方式移除，包括使用酸性溶液(如氯化铁、硫酸铜溶液)或碱性溶液(如氨溶液)的湿化学蚀刻、电化学蚀刻、或于机械方式(如钻孔或端铣)后再进行化学蚀刻。于此实施方式中，由含铁材料所制成的牺牲载板111可借由化学蚀刻溶液移除，其中化学蚀刻溶液于铜与铁间具有选择性，以避免移除牺牲载板111时导致铜制成的第一接触垫113及散热座20遭蚀刻。
图24为由下方层压/涂布第二绝缘层314及第二金属板315于第一增层电路110及散热座20上的剖视图。第二绝缘层314接触第一增层电路110及散热座20，并由第一增层电路110及散热座20朝向下方向延伸，并且侧向覆盖、围绕及共形涂布第一增层电路110的侧壁，同时侧向延伸至该结构的外围边缘。第二绝缘层314可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。第二金属板315由下方接触并覆盖第二绝缘层314，且通常为具有25微米厚度的铜层。
图25为形成第二盲孔308的剖视图，以显露第一增层电路110第一接触垫113的选定部位。第二盲孔308延伸穿过第二金属板315及第二绝缘层314，并且对准第一接触垫113的选定部位。如第一盲孔108所述，第二盲孔308亦可借由各种技术形成，如激光钻孔、等离子体蚀刻、及微影技术，且通常具有50微米的直径。
参照图26，借由沉积第二被覆层316于第二金属板315上及第二盲孔308中，然后图案化第二金属板315及其上的第二被覆层316，以形成第二导线317于第二绝缘层314上。或者，当前述制程中未有第二金属板315层压于第二绝缘层314上时，第二绝缘层314可直接金属化以形成第二导线317。第二导线317自第一接触垫113向下延伸，并填满第二盲孔308，以形成直接接触第一增层电路110第一接触垫113的第二导电盲孔318，同时侧向延伸于第二绝缘层314上。于此图中，第二导线317侧向延伸超过第一增层电路110的外围边缘。
据此，如图26所示，已完成的半导体组件100包括有半导体元件13、一散热座20、一第一增层电路110及一第二增层电路310。于此图中，该第一增层电路110包括第一接触垫113、一第一绝缘层114及第一导线117，而该第二增层电路310包括一第二绝缘层314及第二导线317。半导体元件13借由覆晶制程，电性耦接至预先制成的第一增层电路110，并封埋于散热座20的凹穴211中，同时第一增层电路110则侧向延伸于凹穴211外。第二增层电路310借由第二导电盲孔318，电性耦接至第一增层电路110，其中第二导电盲孔318与第一增层电路110的第一接触垫113直接接触，借此第一增层电路110与第二增层电路310间的电性连接无需用到焊接材料。
【实施例2】
图27-36为本发明第二实施方式中，另一种半导体组件的制作方法图，其中散热座的凹穴外设有定位件，且散热座还电性耦接至第二增层电路。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图27为散热座20的剖视图，其于凹穴211的入口周围设有定位件213。可借由移除金属板21的选定部分，或是借由于金属板21上图案化沉积金属材料或塑料材料，以形成定位件213。定位件213通常借由电镀、蚀刻、机械切割或层压步骤而制成。据此，定位件213自散热座20中邻接凹穴入口的平坦表面212向下凸出，并且可具有5至200微米的厚度。在此实施方式中，厚度30微米的定位件213侧向延伸至散热座20的外围边缘，并且具有与随后设置的第一增层电路四侧边相符的内周围边缘。
图28为散热座20上沉积保护层22的剖视图。由铜制成的散热座20通常于定位件213上形成有一保护层22。于此实施方式中，该保护层22为镍层，且具有5微米厚度。
图29为散热座20的凹穴211内涂有第一黏着剂191的剖视。第一黏着剂191通常为导热黏着剂，并且涂布于凹穴底部上。
图30为半导体次组件10借由第一黏着剂191贴附至散热座20的剖视图。半导体次组件10与图11所示结构相似，惟不同处在于，本实施例的牺牲载板111包括一支撑板101及沉积于支撑板101上的一阻障层102，且第一增层电路110形成于阻障层102上。阻障层102可具有0.001至0.1毫米的厚度，且可为一金属层，其中该金属层可于化学移除支撑板101时抵抗化学蚀刻，并可于不影响第一接触垫113下移除该金属层。举例说明，当支撑板101及第一接触垫113由铜制成时，该阻障层102可由锡或镍制成。此外，除了金属材料外，阻障层102亦可为一介电层，如可剥式积层膜(peelable laminate film)。于此实施例中，支撑板101为铜板，且阻障层102为厚度5微米的镍层。如图所示，将半导体次组件10贴附至散热座20，且半导体元件13插入凹穴211，并使定位件213侧向对准且靠近第一增层电路110的外围边缘。定位件213可控制次组件置放的准确度。定位件213向下延伸超过第一增层电路110的第二表面109，并且位于第一增层电路110的四侧表面外，同时侧向对准第一增层电路110的四侧表面。由于定位件213侧向靠近且符合第一增层电路110四侧表面，故其可避免半导体次组件10于黏着剂固化时发生任何不必要的位移。第一增层电路110与定位件213间的间隙优选为约5至50微米的范围内。半导体次组件10的贴附步骤亦可不使用定位件213。虽然无法借由凹穴211来控制半导体次组件10置放的准确度(其原因在于，很难精准地控制凹穴的尺寸与深度)，但是因为第一增层电路110的第一接触垫113具有较大的垫尺寸及垫间距，因此并不会造成随后移除牺牲载板111后形成第二增层电路于第一增层电路110上时，微盲孔的连接失败。
图31为第二黏着层193填充于第一增层电路110与散热座20间并进一步延伸进入凹穴211中的剖视图。第二黏着层193通常为电性绝缘的底部填充材料，其涂布于第一增层电路110与散热座20间，并填入凹穴211内的剩余空间中。
图32为移除溢出于保护层22上的过剩黏着剂后的剖视图。或者，可省略移除过剩黏着剂的步骤，据此过剩的黏着剂变成随后增层电路的一部分。
图33为移除牺牲载板111及保护层22后的剖视图。在此，由铜制成的支撑板101可借由碱性蚀刻溶液来移除。接着，由镍制成的阻障层102及保护层22可借由酸性蚀刻溶液来移除，以由下方显露第一增层电路110的第一接触垫113。于另一方式中，阻障层102及保护层22为可剥式积层膜(peelable laminate film)，阻障层102及保护层22可借由机械剥离或等离子体灰化(plasma ashing)方式来移除。
图34为层压/涂布第二绝缘层314及第二金属板315于第一增层电路110及散热座20上的剖视图。第二绝缘层314接触第二金属板315、第一增层电路110及散热座20，并于第二金属板315与第一增层电路110间及第二金属板315与散热座20间提供坚固机械性接合。
图35为形成第二盲孔308的剖视图。第二盲孔308延伸穿过第二金属板315及第二绝缘层314，并且对准第一增层电路110的第一接触垫113及散热座20的定位件213。
参照图36，借由沉积第二被覆层316于第二金属板315上及第二盲孔308中，然后图案化第二金属板315及其上的第二被覆层316，以形成第二导线317于第二绝缘层314上。第二导线317自第一接触垫113及定位件213向下延伸，并填满第二盲孔308，以形成直接接触第一增层电路110第一接触垫113及散热座20定位件213的第二导电盲孔318，同时侧向延伸于第二绝缘层314上。
据此，如图36所示，已完成的半导体组件200包括有半导体元件13、一散热座20、一第一增层电路110及一第二增层电路310。半导体元件13借由覆晶制程，电性耦接至预先制成的第一增层电路110，并封埋于散热座20的凹穴211中，同时第一增层电路110则侧向延伸于凹穴211外。散热座20的定位件213向下延伸超过第一增层电路110的第二表面109，并靠近第一增层电路110的外围边缘，以控制第一增层电路110置放的准确度。第二增层电路310借由第二导电盲孔318，电性耦接至第一增层电路110及散热座20，以提供第一增层电路110讯号路由及散热座20的接地连接。
【实施例3】
图37-46为本发明第三实施方式中，一种使用层压基板作为散热座的半导体组件制作方法图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图37及38为本发明一实施方式的定位件制程剖视图，其形成于层压基板的介电层上。
图37为层压基板的剖视图，其包括金属板21、介电层23、以及金属层25。介电层23夹置于金属板21及金属层25间。介电层23通常由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，并且具有50微米的厚度。金属层25通常为铜所制成，但亦可使用铜合金或其他材料(例如铝、不锈钢、或其合金)。金属层25厚度可于5至200微米的范围内。在此实施方式中，金属层25为具有50微米厚度的铜板。
图38为于介电层23上形成定位件253的剖视图。可借由使用微影技术及湿蚀刻，以移除金属层25的选定部分，进而形成定位件253。在此图中，定位件253由多个金属凸柱组成。然而，定位件的图案不限于此，其可具有防止随后设置的次组件发生不必要位移的其他各种图案。举例来说，定位件253可由一连续或不连续的凸条所组成，并与随后设置的半导体次组件四侧边、两对角、或四角相符。
图39及40为于层压基板的介电层上形成定位件的另一制程剖视图。
图39为具有一组开口251的层压基板剖视图。该层压基板包括上述的金属板21、介电层23、以及金属层25，并且借由移除金属层25的选定部分以形成开口251。
图40为介电层23上形成定位件253的剖视图。定位件253可借由将光敏性塑料材料(例如环氧树脂、聚酰亚胺等)或非光敏性材料涂布或印刷于开口251中，接着移除整体金属层25而形成。据此，定位件253由多个树脂凸柱组成，且具有防止随后设置的次组件发生不必要位移的图案。
图41为散热座20的剖视图，其具有凹穴211。该凹穴211是形成于图38结构中，其延伸穿过介电层23，并进一步延伸进入金属板21。
图42为半导体次组件10借由黏着剂194贴附至散热座20的剖视图。半导体次组件10与图30所示结构相似，惟不同处在于，本实施例是使用塑料板及离型层分别作为牺牲载板111的支撑板101及阻障层102，且将单一半导体元件13以覆晶方式，接置于第一增层电路110上。该半导体元件13位于凹穴211中，而第一增层电路110及牺牲载板111则延伸于凹穴211外的区域，同时第一增层电路110的第二表面109贴附于散热座20的介电层23上。在此，先借由将黏着剂194涂布于凹穴底部，随后将半导体次组件10的半导体元件13插入凹穴211，以使半导体元件13贴附至散热座20。凹穴211中的黏着剂194(通常为导热但不导电的黏着剂)受到半导体元件13挤压，进而往下流入半导体元件13与凹穴侧壁间的间隙，并且溢流至介电层23的平坦表面上。因此，黏着剂194围绕嵌埋的半导体元件13，且挤出的部分可提供第一增层电路110与散热座20间的机械性接合。定位件253自介电层23向下延伸，且延伸超过第一增层电路110的第二表面109，并且靠近第一增层电路110的外围边缘，以控制半导体次组件10置放的准确度。
图43为移除牺牲载板111的剖视图。本实施方式借由机械剥离方式，使阻障层102随着支撑板101一起被移除。
图44为第二绝缘层314及第二金属板315层压/涂布于第一增层电路110及散热座20上的剖视图。第二绝缘层314侧向延伸于第一增层电路110及散热座20上，并接触第二金属板315、第一增层电路110及散热座20，且于第二金属板315与第一增层电路110间及第二金属板315与散热座20间提供坚固机械性接合。
图45为形成第二盲孔308的剖视图。第二盲孔308延伸穿过第二金属板315及第二绝缘层314，并且对准第一增层电路110的第一接触垫113。
参照图46，借由沉积第二被覆层316于第二金属板315上及第二盲孔308中，然后图案化第二金属板315及其上的第二被覆层316，以形成第二导线317于第二绝缘层314上。第二导线317自第一接触垫113向下延伸，并填满第二盲孔308，以形成第二导电盲孔318，同时侧向延伸于第二绝缘层314上。
据此，如图46所示，已完成的半导体组件300包括有半导体元件13、一散热座20、一第一增层电路110及一第二增层电路310。半导体元件13借由覆晶制程，电性耦接至预先制成的第一增层电路110，并封埋于散热座20的凹穴211中。散热座20设有定位件213，其向下延伸超过第一增层电路110的第二表面109，并靠近第一增层电路110的外围边缘，以控制第一增层电路110置放的准确度。第二增层电路310借由第二导电盲孔318，电性耦接至第一增层电路110，并包含有侧向延伸超过第一增层电路310外围边缘的第二导线317，以提供扇出路由/互连。
【实施例4】
图47-53为本发明第四实施方式中，另一种半导体组件的制作方法图，其散热座的凹穴内设有定位件。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图47为定位件213形成于金属板21上的剖视图。本实施方式的金属板21为厚度1毫米的铜板。在此，可借由移除金属板21的选定部分，或于金属板21上图案化沉积金属或塑料材料，以形成定位件213。本实施方式的定位件213由多个金属凸柱组成，其排列成矩形框图案，并与随后设置的半导体元件四侧边相符。然而，定位件的图案不限于此，其可具有防止随后设置的半导体元件发生不必要位移的其他各种图案。
图48为散热座20的剖视图，其定位件213插置于基层26的开口261中。将该基层26层压于金属板21上，并使定位件213对准并插入基层26的开口261中。基层26可由环氧树脂、BT树脂、聚酰亚胺、或其他种类树脂或树脂/玻璃复合材所制成。于本实施方式中，该基层26的厚度为0.21毫米，相应于0.15毫米厚的芯片加上0.05毫米厚的凸块。据此，该散热座20具有对应于基层26开口261的凹穴211，且定位件213位于凹穴211的底部上。
图49为半导体次组件10借由黏着剂194贴附至散热座20的剖视图。半导体次组件10与图11所示结构相似，惟不同处在于，本实施例的牺牲载板111是由硅制成，且第一增层电路110上是接置单个覆晶式半导体元件13。将半导体次组件10贴附至散热座20，并使半导体元件13插入凹穴211中，而定位件213则侧向对准半导体元件13的外围边缘。在此，黏着剂194围绕嵌埋的半导体元件13，且挤出的部分接触第一增层电路110的第二表面109及基层26，并夹置于第一增层电路110的第二表面109与基层26间。定位件213自凹穴211底部向下延伸，且延伸超过半导体元件13的非主动面133，并且靠近半导体元件13的外围边缘，以控制半导体次组件10置放的准确度。
图50为移除牺牲载板111的剖视图。于本实施方式中，移除牺牲载板111，以由下方显露第一增层电路110的第一接触垫113。
图51为第二绝缘层314及第二金属板315层压/涂布于第一增层电路110及散热座20上的剖视图。第二绝缘层314接触第二金属板315、第一增层电路110及基层26，且于第二金属板315与第一增层电路110间及第二金属板315与基层26间提供坚固机械性接合。
图52为形成第二盲孔308的剖视图。第二盲孔308延伸穿过第二金属板315及第二绝缘层314，并且对准第一增层电路110的第一接触垫113。
参照图53，借由沉积第二被覆层316于第二金属板315上及第二盲孔308中，然后图案化第二金属板315及其上的第二被覆层316，以形成第二导线317于第二绝缘层314上。第二导线317自第一接触垫113向下延伸，并填满第二盲孔308，以形成第二导电盲孔318，同时侧向延伸于第二绝缘层314上。
据此，如图53所示，已完成的半导体组件400包括有半导体元件13、一散热座20、一第一增层电路110及一第二增层电路310。半导体元件13借由覆晶制程，电性耦接至预先制成的第一增层电路110，并封埋于散热座20的凹穴211中，同时定位件213侧向对准并靠近半导体元件13的外围边缘。散热座20的定位件213由凹穴211底部向下延伸超过半导体元件13的非主动面133。第二增层电路310借由第二导电盲孔318，电性耦接至第一增层电路110，以提供扇出路由/互连。
上述组件仅为说明范例，本发明尚可透过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。一半导体元件可独自使用一凹穴，或与其他半导体元件共享一凹穴。举例来说，一凹穴可容纳单一半导体元件，且散热座可包括排列成阵列形状的多个凹穴以容纳多个半导体元件。或者，单一凹穴内能放置数个半导体元件。同样地，一半导体元件可独自使用一第一增层电路，或与其他半导体元件共享一第一增层电路。举例来说，单一半导体元件可电性耦接至一第一增层电路。或者，数个半导体元件可耦接至同一第一增层电路。举例来说，可将四枚排列成2x2阵列的小型半导体元件耦接至一第一增层电路，并且该第一增层电路可包括额外的接触垫，以接收并连接额外半导体元件的I/O垫。此外，第二增层电路亦可包括额外的导线，以连接第一增层电路的额外接触垫。
如上述实施方式所示，本发明建构出一种独特半导体组件，其可展现优选的热性效能及可靠度，且包括半导体元件、散热座、第一增层电路及第二增层电路，其中(i)半导体元件借由多个凸块，电性耦接至第一增层电路，并封埋于散热座的凹穴；(ii)第一增层电路侧向延伸于散热座的凹穴外，并具有侧向延伸超过半导体元件外围边缘的至少一导线；且(iii)第二增层电路形成于散热座及第一增层电路上，并电性耦接至第一增层电路，且包括侧向延伸超过第一增层电路外围边缘的至少一导线。
第一增层电路可先可拆分式地接置于牺牲载板上，接着再将半导体元件电性耦接至第一增层电路，以形成半导体次组件。据此，可借由将该半导体次组件贴附至散热座，以将半导体元件嵌埋于散热座的凹穴中，且牺牲载板及第一增层电路侧向延伸于凹穴外。于本发明中，可直接于牺牲载板上形成第一增层电路，或者分开形成第一增层电路后，再将第一增层电路可拆分地贴附于牺牲载板上。更具体地说，第一增层电路可包括第一接触垫、一绝缘层及导线，其中第一接触垫位于牺牲载板上，绝缘层位于第一接触垫及牺牲载板上，而导线则填满绝缘层中的盲孔，以形成导电盲孔，同时侧向延伸于绝缘层上。若需要更多的信号路由，第一增层电路可进一步包括额外的绝缘层、额外的盲孔、及额外的导线，而背对牺牲载板的最外层导线可包括第二接触垫，以提供下一增层电路用的电性接点。因此，该第一增层电路可为多层路由电路，其第一表面处设有第一接触垫，而相反的第二表面处设有第二接触垫，其中第二接触垫借由导电盲孔或内部导线，电性耦接至第一接触垫。方便下文描述，在此将第一增层电路第一表面所面向的方向定义为第一方向，而第一增层电路第二表面所面向的方向定义为第二方向。第一接触垫及邻近牺牲载板的最内侧绝缘层可具有实质上呈相互共平面的表面(朝向第一方向)。于一优选实施方式中，该第一增层电路具有扇出的导线图案，其由第二接触垫的较细微间距扇出至第一接触垫的较粗间距，俾可提供第一级扇出路由/互连予随后接置其上的半导体元件。更具体地说，第一接触垫的垫间距比第二接触垫的垫间距大，而第二接触垫则与半导体元件的I/O垫相符。据此，半导体元件的I/O垫可由第一增层电路的第一表面，借由多个凸块接触第二接触垫，电性耦接至第一增层电路。
于半导体次组件贴附至散热座后，可借由化学蚀刻或机械剥离方式，将提供坚固支撑力予第一增层电路的牺牲载板从第一增层电路移除。牺牲载板可具有0.1毫米至10毫米的厚度，且可由任何导电或非导电材料所制成，如铜、镍、铝、铬、锡、铁、不锈钢、硅、玻璃、石墨、塑料膜、或其他金属、合金或非金属材料。于透过化学蚀刻方式移除牺牲载板的方式中，该牺牲载板通常由化学可移除的材料制成。为避免于移除牺牲载板时蚀刻到与牺牲载板接触的第一接触垫，该牺牲载板可由镍、铬、锡、铁、不锈钢、或其他可借由选择性蚀刻溶液(不对铜制成的第一接触垫起反应)移除的材料。或者，第一接触垫可由任何稳定材料所制成，以避免于移除牺牲载板时遭到蚀刻。举例来说，当牺牲载板由铜所制成时，第一接触垫可为金垫。此外，牺牲载板亦可为具有阻障层及支撑板的多层结构，而第一增层电路形成于牺牲载板的阻障层上。由于第一增层电路与支撑板间借由两者间的阻障层相互隔离，因此，即使第一接触垫与支撑板由相同材料所制成，于移除支撑板时也不会伤害到第一增层电路的第一接触垫。在此，该阻障层可为一金属层，且该金属层于化学移除支撑板时不对化学蚀刻起作用，并且可使用对第一接触垫不发生反应的蚀刻溶液来移除。举例来说，可于铜或铝所制成的支撑板表面上形成镍层、铬层或钛层，以作为阻障层，而铜或铝所制成的第一接触垫可沉积于镍层、铬层或钛层上。据此，于移除支撑板时，该镍层、铬层或钛层可保护第一接触垫免遭蚀刻。或者，该阻障层可为介电层，其可借由如机械剥离或等离子体灰化的方式来移除。举例说明，可使用离型层作为支撑板与第一增层电路间的阻障层，且该支撑板可借由机械剥离方式而与离型层一同被移除。此外，第一增层电路与牺牲载板可借由两者间的中间介电材相互隔开，且于移除牺牲载板时，中间介电材仍可维持接合于第一增层电路，以作为后续第二增层电路的一部分。
散热座可延伸至半导体组件的外围边缘，以提供半导体元件、第一增层电路及第二增层电路机械支撑力。于一优选实施方式中，该散热座包括一金属板，以提供嵌埋半导体元件必要的散热途径及电磁屏蔽。该金属板的厚度可为0.1至10毫米，其材料可基于散热考虑来选择，包括铜、铝、不锈钢或其合金。此外，散热座可为单层结构或多层结构，且包括一凹穴，其中该凹穴延伸进入该金属板，或者由金属板上的基层开口所定义出。基层可由环氧树脂、BT树脂、聚酰亚胺、或其他种类树脂或树脂/玻璃复合材所制成。借此，金属板可于凹穴底部提供导热接触表面，使半导体元件所产生的热可借由金属板散逸出。于金属板内形成凹穴的散热座中，除了凹穴的金属底部外，凹穴的金属侧壁亦可对半导体元件提供额外的导热接触表面。
此外，该散热座还可包括一定位件于凹穴外或凹穴内，用于次组件的贴附步骤。据此，借由位于第一增层电路第二表面周围或嵌埋半导体元件非主动面周围的定位件，可控制半导体次组件置放的准确度。对于定位件位于散热座凹穴外的方式，定位件自散热座中邻接凹穴入口的平坦表面朝第一方向延伸，且延伸超过第一增层电路的第二表面。对于定位件位于散热座凹穴中的另一方式，定位件自凹穴的底部朝第一方向延伸，且延伸超过半导体元件的非主动面。因此，借由侧向对准且靠近第一增层电路或半导体元件外围边缘的定位件，可控制次组件置放的准确度。
可借由下列步骤，以于散热座凹穴入口周围形成定位件：提供一金属板；于该金属板中形成一凹穴；以及借由移除金属板的选定部位，或是借由于金属板上沉积金属或塑料材料的图案，以于凹穴入口周围形成定位件。据此，散热座为形成有凹穴的金属板，且设有定位件，其中定位件自散热座中邻接凹穴入口的平坦表面延伸。亦可借由下列步骤，借由层压基板，以制成凹穴外设有定位件的散热座：提供一层压基板，其包括一介电层及一金属板；借由移除介电层上金属层的选定部位，或是借由于介电层上沉积金属或塑料材料的图案，以于介电层上形成定位件；以及形成延伸穿过介电层并延伸进入金属板中的凹穴。据此，该散热座包括金属板、介电层及定位件，其中定位件自散热座的介电层延伸，且位于凹穴入口周围。对于定位件位于散热座凹穴中的方式，可借由下列步骤制成：提供一金属板；借由移除金属板的选定部位，或是借由于金属板上沉积金属或塑料材料的图案，以于金属板表面形成定位件；以及于金属板上提供基层，并使定位件位于基层的开口中。因此，该散热座包括金属板、基层及定位件，其中定位件自散热座凹穴底部的金属板延伸。
定位件可为金属、光敏性塑料材料或非光敏性材料所制成。举例来说，定位件可实质上由铜、铝、镍、铁、锡或其合金组成。定位件亦可包括环氧树脂或聚酰亚胺，或是由环氧树脂或聚酰亚胺组成。再者，定位件可具有防止半导体次组件发生不必要位移的各种图案。举例来说，定位件可包括一连续或不连续的凸条、或是凸柱阵列。或者，定位件可侧向延伸至散热座的外围边缘，且其内周围边缘与第一增层电路的外围边缘相符合。具体来说，定位件可侧向对准第一增层电路或嵌埋半导体元件的四侧边，以定义出与第一增层电路或嵌埋半导体元件形状相同或相似的区域，并且避免半导体次组件的侧向位移。举例来说，定位件可对准并符合第一增层电路或嵌埋半导体元件的四侧边、两对角、或四角，并且第一增层电路与定位件间或是嵌埋半导体元件与定位件间的间隙优选于5至50微米的范围内。因此，位于第一增层电路或嵌埋半导体元件外的定位件可控制半导体次组件置放的准确度。此外，定位件优选具有位于5至200微米范围内的高度。
散热座的凹穴可在其入口处具有较其底部更大的直径或尺寸，并且具有0.05毫米至0.9毫米的深度。举例来说，凹穴可具有横切的圆锥或方锥形状，其直径或大小自凹穴底部朝第一方向往入口递增。或者，凹穴可为具有固定直径的圆柱形状。凹穴亦可在其入口及底部具有圆形、正方形或矩形的周缘。
可于凹穴底部先涂布上黏着剂，然后当半导体元件插入凹穴中时，部分黏着剂会挤出凹穴外。据此，黏着剂可接触并围绕散热座凹穴中嵌埋的半导体元件，而挤出的黏着剂则可接触第一增层电路的第二表面及自散热座中凹穴入口侧向延伸的平坦表面，并夹置于第一增层电路的第二表面及自散热座中凹穴入口侧向延伸的平坦表面间。或者，可将第一黏着剂(如导热黏着剂)涂布于凹穴的底部上，且当半导体元件插入凹穴中时，第一黏着剂仍位于凹穴中。然后可将第二黏着剂(通常为电性绝缘的底部填充材料)涂布并填入凹穴的剩余空间中，且该第二黏着剂还延伸至第一增层电路的第二表面与自散热座中凹穴入口侧向延伸的平坦表面间。据此，第一黏着剂可提供半导体元件与散热座间的机械性接合及热性连接，而第二黏着剂则提供第一增层电路与散热座间的机械性接合。
第二增层电路邻近于第一增层电路的第一表面，并可提供第二级的扇出路由/互连。此外，第二增层电路还可借由额外导电盲孔，进一步与散热座的金属表面电性耦接及热性导通，以构成接地连接。于一优选实施方式中，该第二增层电路包括一绝缘层及一或多条导线。该绝缘层位于第一增层电路的第一表面上，并接触散热座，且侧向覆盖第一增层电路的侧壁。所述导线侧向延伸于绝缘层上，并延伸穿过绝缘层内的盲孔，以形成导电盲孔，其中导电盲孔是直接接触第一增层电路的第一接触垫，且选择性接触散热座。据此，导线可直接接触第一接触垫，以提供第一增层电路的讯号路由，故第一增层电路与第二增层电路间的电性连接无需使用焊接材料。此外，散热座与第二增层电路间的界面亦无需使用黏着剂。
假如需要更多的信号路由，第二增层电路还可包括额外的绝缘层、额外的盲孔、以及额外的导线。第二增层电路的最外层导线可容置导电接点，例如焊球，以与下一级组件或另一电子元件(如半导体芯片、塑料封装件或另一半导体元件)电性传输及机械连接。
半导体元件可为已封装或未封装的芯片。举例来说，半导体元件可为裸芯片，或是晶圆级封装晶粒等。或者，半导体元件可为堆栈芯片。
「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在凹穴朝下的状态下，金属板由上方覆盖芯片，不论另一元件例如黏着剂是否位于金属板与半导体元件间。
「对准」一词意指元件间的相对位置，不论元件间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线与定位件及第一增层电路相交时，定位件侧向对准于第一增层电路，不论定位件与第一增层电路间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与第一增层电路相交但不与定位件相交、或与定位件相交但不与第一增层电路相交的假想水平线。同样地，例如盲孔对准第一增层电路的第一接触垫。
「贴附于…上」、「接置于…上」及「层压于…上」一词包括与单一或多个元件间的接触与非接触。例如，第一增层电路可拆分式地接置于牺牲载板上，不论此第一增层电路是否接触牺牲载板，或者与牺牲载板以一中间介电材相隔。
「靠近」一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域习知通识，当第一增层电路与定位件间或半导体元件与定位件间的间隙不够窄时，由于半导体次组件于间隙中的侧向位移而导致的位置误差可能会超过可接受的最大误差限制。在某些情况下，一旦半导体次组件的位置误差超过最大极限时，则不可能使用激光束对准第一增层电路的预定位置，而导致第一增层电路与第二增层电路间的电性连接失败。根据第一增层电路的垫尺寸，于本领域的技术人员可经由试误法以确认第一增层电路与定位件间或半导体元件与定位件间的间隙的最大可接受范围，以确保导电盲孔与第一增层电路的第一接触垫对准。由此，「定位件靠近半导体元件的外围边缘」及「定位件靠近第一增层电路的外围边缘」的用语指半导体元件或第一增层电路的外围边缘与定位件间的间隙窄到足以防止第一增层电路的位置误差超过可接受的最大误差限制。
「电性连接」、以及「电性耦接」的词意指直接或间接电性连接。例如，第二增层电路的导线直接接触并且电性连接至第一增层电路的第一接触垫，而第二增层电路的导线与第一增层电路的第二接触垫保持距离，并且第二增层电路的导线借由第一增层电路的第一接触垫及导电盲孔，电性连接至第一增层电路的第二接触垫。
「第一方向」及「第二方向」并非取决于组件的定向，凡熟悉此项技艺的人士即可轻易了解其实际所指的方向。例如，第一增层电路的第一表面面朝第一方向，而第一增层电路的第二表面面朝第二方向，此与半导体组件是否倒置无关。同样地，定位件沿一侧向平面「侧向」对准第一增层电路，此与组件是否倒置、旋转或倾斜无关。因此，该第一及第二方向彼此相反且垂直于侧面方向。再者，在凹穴朝上的状态，第一方向为向上方向，第二方向为向下方向；在凹穴朝下的状态，第一方向为向下方向，第二方向为向上方向。
本发明的半导体组件具有许多优点。举例来说，借由习知的覆晶接合制程例如热压或回焊，将半导体元件电性耦接至第一增层电路，其可避免习知制程中使用黏着载体作为暂时接合时，会遭遇位置准确度问题。第一增层电路可提供第一级扇出/互连予嵌埋的半导体元件，而第二增层电路则可提供第二级扇出/互连。此外，当第二增层电路形成于具有较大垫尺寸及垫间距的第一增层电路上，与传统的第二增层电路直接形成在芯片的I/O垫上，并且不具扇出路由的技术相比，前者具有较后者大幅改善的生产良率。定位件可控制第一增层电路置放的准确度。因此，容置嵌埋半导体元件的凹穴，其形状或深度在制程中不再是需要严格控制的重要参数。散热座可提供嵌埋半导体元件的散热、电磁屏蔽、以及湿气阻障，并且提供半导体元件、第一增层电路及第二增层电路的机械性支撑。第一增层电路与第二增层电路直接电性连接，且无须使用焊料，因此有利于展现高I/O值以及高性能。借由此方法制备成的组件为可靠度高、价格低廉、且非常适合大量制造生产。
本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例用于例示，其中所述实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图亦可能省略重复或非必要的元件及元件符号。

Claims (11)

1.一种散热增益型半导体组件的制作方法，其特征在于，包括：
提供具有一凹穴的一散热座；
提供一半导体次组件，其包括：
提供一半导体元件；
提供一第一增层电路于一牺牲载板上，其中该第一增层电路可拆分式地接置于该牺牲载板上；及
借由多个凸块，将该半导体元件电性耦接至该第一增层电路；
借由一黏着剂，将该半导体次组件贴附至该散热座，并使该半导体元件插入该凹穴，且该第一增层电路侧向延伸于该凹穴外；
自该第一增层电路移除该牺牲载板；以及
形成一第二增层电路于该散热座及该第一增层电路上，其中该第二增层电路借由导电盲孔，电性耦接至该第一增层电路。
2.根据权利要求1所述的制作方法，其中，电性耦接该半导体元件至该第一增层电路的该步骤以面板规模进行，并且于贴附该半导体次组件至该散热座的该步骤前执行一单片化步骤，以分离个别的半导体次组件。
3.根据权利要求1所述的制作方法，其中，该第一增层电路包括第一接触垫及第二接触垫分别于其相反的第一表面及第二表面处，所述第一接触垫与所述导电盲孔电性耦接，而所述第二接触垫则连接至所述凸块，且所述第二接触垫的垫间距小于所述第一接触垫的垫间距。
4.根据权利要求1所述的制作方法，其中，该散热座还包括位于该凹穴外的一定位件，并且该半导体次组件借由该定位件侧向对准与靠近该第一增层电路的外围边缘，以贴附至该散热座。
5.根据权利要求4所述的制作方法，其中，提供该散热座的该步骤包括：
提供一金属板；
于该金属板中形成该凹穴；以及
移除该金属板的一选定部位，或于该金属板上沉积金属或塑料材料的图案，以于该凹穴周围形成该定位件。
6.根据权利要求4所述的制作方法，其中，提供该散热座的该步骤包括：
提供一层压基板，其包括一介电层及一金属板；
借由移除该介电层上的该金属层选定部位，或是借由于该介电层上沉积金属或塑料材料的图案，以于该介电层上形成该定位件；以及
形成该凹穴，其延伸穿过该介电层，并选择性延伸进入该金属板中。
7.根据权利要求1所述的制作方法，其中，该散热座还包括位于该凹穴内的一定位件，并且该半导体次组件借由该定位件侧向对准与靠近该半导体元件的外围边缘，以贴附至该散热座。
8.根据权利要求7所述的制作方法，其中，提供该散热座的该步骤包括：
提供一金属板；
借由移除该金属板的选定部位，或是借由于该金属板上沉积金属或塑料材料的图案，以于该金属板的一表面处形成该定位件；以及
于该金属板上提供一基层，并使该定位件位于该基层的一开口中。
9.根据权利要求1所述的制作方法，其中，自该第一增层电路移除该牺牲载板的该步骤包括化学蚀刻或机械剥离方式。
10.根据权利要求1所述的制作方法，其中，该第二增层电路包括额外导电盲孔，其电性耦接至该散热座，并与该散热座热性导通。
11.一种散热增益型半导体组件，其特征在于，借由下述步骤制成：
提供具有一凹穴的一散热座；
提供一半导体次组件，其包括：
提供一半导体元件；
提供一第一增层电路于一牺牲载板上，其中该第一增层电路可拆分式地接置于该牺牲载板上；及
借由多个凸块，将该半导体元件电性耦接至该第一增层电路；
借由一黏着剂，将该半导体次组件贴附至该散热座，并使该半导体元件插入该凹穴，且该第一增层电路侧向延伸于该凹穴外；
自该第一增层电路移除该牺牲载板；以及
形成一第二增层电路于该散热座及该第一增层电路上，其中该第二增层电路借由导电盲孔，电性耦接至该第一增层电路。
CN201610971012.8A 2016-03-24 2016-11-04 具散热座及双增层电路的散热增益型半导体组件及其制法 Pending CN107230640A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/079,548 US9570372B1 (en) 2016-03-24 2016-03-24 Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
US15/079,548 2016-03-24

Publications (1)

Publication Number Publication Date
CN107230640A true CN107230640A (zh) 2017-10-03

Family

ID=57964978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610971012.8A Pending CN107230640A (zh) 2016-03-24 2016-11-04 具散热座及双增层电路的散热增益型半导体组件及其制法

Country Status (3)

Country Link
US (1) US9570372B1 (zh)
CN (1) CN107230640A (zh)
TW (1) TWI590397B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695274A (zh) * 2015-05-27 2018-10-23 钰桥半导体股份有限公司 三维整合的散热增益型半导体组件及其制作方法
CN113838832A (zh) * 2020-06-24 2021-12-24 欣兴电子股份有限公司 具散热结构的基板结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074556A (zh) * 2009-10-15 2011-05-25 瑞萨电子株式会社 半导体器件及其制造方法
CN102376687A (zh) * 2010-08-13 2012-03-14 金龙国际公司 半导体元件封装结构及其制造方法
CN104576409A (zh) * 2013-10-25 2015-04-29 钰桥半导体股份有限公司 中介层上设有面对面芯片的半导体元件及其制作方法
CN104701187A (zh) * 2013-10-25 2015-06-10 钰桥半导体股份有限公司 半导体装置以及其制备方法
CN104733332A (zh) * 2013-12-04 2015-06-24 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法
CN104810320A (zh) * 2013-11-20 2015-07-29 钰桥半导体股份有限公司 半导体组件及其制作方法
CN104882416A (zh) * 2013-11-13 2015-09-02 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
EP1990832A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US20040190245A1 (en) * 2003-03-31 2004-09-30 Murli Tirumala Radial heat sink with skived-shaped fin and methods of making same
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP4787296B2 (ja) 2008-07-18 2011-10-05 Ｔｄｋ株式会社 半導体内蔵モジュール及びその製造方法
US8482136B2 (en) 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
JP2011165741A (ja) 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074556A (zh) * 2009-10-15 2011-05-25 瑞萨电子株式会社 半导体器件及其制造方法
CN102376687A (zh) * 2010-08-13 2012-03-14 金龙国际公司 半导体元件封装结构及其制造方法
CN104576409A (zh) * 2013-10-25 2015-04-29 钰桥半导体股份有限公司 中介层上设有面对面芯片的半导体元件及其制作方法
CN104701187A (zh) * 2013-10-25 2015-06-10 钰桥半导体股份有限公司 半导体装置以及其制备方法
CN104882416A (zh) * 2013-11-13 2015-09-02 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法
CN104810320A (zh) * 2013-11-20 2015-07-29 钰桥半导体股份有限公司 半导体组件及其制作方法
CN104733332A (zh) * 2013-12-04 2015-06-24 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695274A (zh) * 2015-05-27 2018-10-23 钰桥半导体股份有限公司 三维整合的散热增益型半导体组件及其制作方法
CN113838832A (zh) * 2020-06-24 2021-12-24 欣兴电子股份有限公司 具散热结构的基板结构及其制造方法

Also Published As

Publication number Publication date
TW201735290A (zh) 2017-10-01
TWI590397B (zh) 2017-07-01
US9570372B1 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
US10177090B2 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104851812B (zh) 半导体元件及其制作方法
KR100721489B1 (ko) 회로 장치 및 그 제조 방법
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
CN108695274A (zh) 三维整合的散热增益型半导体组件及其制作方法
CN104810320B (zh) 半导体组件及其制作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US10446526B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
CN106505062A (zh) 互连基板、其制作方法及垂直堆叠式半导体组件
CN106057745A (zh) 设有加强层及整合双路由电路的半导体组件及制作方法
CN109686715A (zh) 适用于可堆叠式半导体组件的具有凹穴的互连基板及其制法
CN105789173A (zh) 整合中介层及双布线结构的线路板及其制作方法
CN105304580B (zh) 半导体装置及其制造方法
CN107230640A (zh) 具散热座及双增层电路的散热增益型半导体组件及其制法
US20040188812A1 (en) Semiconductor package having angulated interconnect surfaces
CN108109974B (zh) 具有电磁屏蔽及散热特性的半导体组件及制作方法
TW200939442A (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
CN110246836A (zh) 具嵌埋式组件及加强层的线路板、其制法及半导体组体
CN218385217U (zh) 半导体封装装置
CN100524711C (zh) 使用蚀刻引线框的半导体设备和半导体封装的制造方法
CN108400118A (zh) 三维整合的半导体组件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171003

WD01 Invention patent application deemed withdrawn after publication