CN218385217U - 半导体封装装置 - Google Patents
半导体封装装置 Download PDFInfo
- Publication number
- CN218385217U CN218385217U CN202222688287.4U CN202222688287U CN218385217U CN 218385217 U CN218385217 U CN 218385217U CN 202222688287 U CN202222688287 U CN 202222688287U CN 218385217 U CN218385217 U CN 218385217U
- Authority
- CN
- China
- Prior art keywords
- pad
- solder
- metal pad
- dielectric layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
本申请提出了一种半导体封装装置。本申请通过将导电垫内埋到基板介电层开槽的下方,并在导电垫上制作能承载焊料的金属垫,使连接导电垫的线路完全埋入介电层中,以此能够以介电层的介电材料阻挡焊料流动,从而避免回流焊后金属垫上的焊料厚度减薄,进而避免焊料形成的回流连接件产生裂纹甚至于受外力而断裂。本申请还在金属垫上方设置有预焊接垫,该预焊接垫将与倒装芯片底部导电连接件沾取的焊料一起在回流焊后形成回流连接件,从而可以避免导电连接件因沾取焊料过少导致无法有效连接的问题,藉此还可以减小倒装芯片底面导电连接件的直径及间距,实现超细间距和超高密度互连产品的倒装焊接。
Description
技术领域
本申请涉及半导体封装技术领域,具体涉及一种半导体封装装置。
背景技术
倒装芯片(Flip chip)铜柱植球(Cu pillar bump)的直径及间距为影响接合效果的重要因素,较小直径的铜柱沾取的焊料过少导致无法有效连接,而较大直径的铜柱可沾取较多的焊料,但当铜柱的间距较小时,则可能发生桥接问题。而ETS(Embedded tracesubstrates,中文:埋入线路基板,简称:埋线板)将导电垫埋入基板的介电材料,能藉由介电材料阻止焊料流动而有效避免焊料桥接,但焊料可能在热制程中沿线路(trace)流动,减薄回流焊后的焊料厚度,导致焊料块容易产生裂纹且容易受外力而断裂。
参考图1A-1D,图1A-1D分别是根据目前的一种半导体封装装置在装配前、装配后和断裂后的纵向截面结构示意图及其基板的俯视结构示意图。如图1A-1D所示,基板800包括介电层801,和埋入介电层801的导电垫802与线路803,导电垫802与线路803的上表面与介电层801的上表面平齐且从介电层801的上表面露出;电子元件900的底面连接有铜柱901,铜柱901的下端沾取回流焊料700。装配时,回流焊料700经回流焊制程熔融凝固成为焊料块,电性连接铜柱901与导电垫802。由于回流焊料700在回流焊制程中会沿线路803流动,减薄导电垫802上的回流焊料700厚度,导致形成的焊料块厚度较薄,容易产生裂纹,容易受外力而断裂。例如,在成型期间或在可靠性测试/热循环期间,就有可能会导致焊料块厚度减薄和出现裂纹。
实用新型内容
本申请提出了一种半导体封装装置。
第一方面,本申请提供一种半导体封装装置,包括基板,所述基板包括:介电层,形成有开口朝上的开槽;导电垫,内埋在所述介电层中且位于所述开槽下方;金属垫,在所述介电层中叠置于所述导电垫上,且至少一部分位于所述开槽中;预焊接垫,叠置于所述金属垫上,且顶面为平面。
在一些可选的实施方式中,所述导电垫连接有线路,所述线路的底面、侧面和顶面都内埋在所述介电层中。
在一些可选的实施方式中,所述金属垫的直径小于或等于所述导电垫的直径。
在一些可选的实施方式中,所述金属垫的顶面不高于所述介电层的顶面,所述预焊接垫的顶面不低于所述介电层的顶面。
在一些可选的实施方式中,所述金属垫的侧面呈阶梯状。
在一些可选的实施方式中,所述金属垫包括叠置于所述导电垫上的第一部分和叠置于所述第一部分上的第二部分,所述第一部分的直径小于所述第二部分。
在一些可选的实施方式中,所述金属垫的侧面形成直角。
在一些可选的实施方式中,所述金属垫的顶面凸出于所述介电层的顶面。
在一些可选的实施方式中,所述开槽的直径大于所述金属垫的直径。
在一些可选的实施方式中,所述金属垫的顶面形成有凹槽。
第二方面,本申请提供一种半导体封装装置,包括:基板,包括介电层、导电垫和金属垫,所述介电层形成有开口朝上的开槽,所述导电垫内埋在所述介电层中且位于所述开槽下方,所述金属垫在所述介电层中叠置于所述导电垫上,且所述金属垫的至少一部分位于所述开槽中;导电连接件,位于所述金属垫的上方,与所述金属垫间隔开;回流连接件,连接所述导电连接件与所述金属垫,且包覆所述导电连接件的至少一部分侧面,且直径不大于所述导电垫。
在一些可选的实施方式中,所述回流连接件还包覆所述金属垫的至少一部分侧面。
在一些可选的实施方式中,所述半导体封装装置还包括:电子元件,设置于所述基板上方;所述导电连接件连接于所述电子元件的底面。
在一些可选的实施方式中,所述回流连接件位于所述导电垫的垂直投影范围内。
在一些可选的实施方式中,所述导电垫连接有线路,所述线路的底面、侧面和顶面都内埋在所述介电层中。
在一些可选的实施方式中,所述金属垫的直径小于或等于所述导电垫的直径。
在一些可选的实施方式中,所述金属垫的顶面与所述介电层的顶面齐平,所述回流连接件的侧面为曲面。
在一些可选的实施方式中,所述金属垫的顶面低于所述介电层的顶面,所述回流连接件的一部分位于所述开槽中。
在一些可选的实施方式中,所述金属垫的侧面呈阶梯状。
在一些可选的实施方式中,所述金属垫包括叠置于所述导电垫上的第一部分和叠置于所述第一部分上的第二部分,所述第一部分的直径小于所述第二部分。
在一些可选的实施方式中,所述金属垫的侧面形成直角。
在一些可选的实施方式中,所述金属垫的顶面凸出于所述介电层的顶面。
在一些可选的实施方式中,所述开槽的直径大于所述金属垫的直径。
在一些可选的实施方式中,所述金属垫的顶面形成有凹槽。
如上所述,为了解决在埋入线路基板上装配倒装芯片时,焊料可能在回流焊制程中沿线路流动,减薄回流焊后的焊料厚度,导致形成的焊料块容易产生裂纹且容易受外力而断裂的技术问题,本申请提出了一种半导体封装装置。
本申请通过将导电垫内埋到基板介电层开槽的下方,并在导电垫上制作能承载焊料的金属垫,使连接导电垫的线路完全埋入介电层中,以此,在基板上装配电子元件例如倒装芯片时,能够以介电层的介电材料阻挡焊料流动,避免焊料沿线路流动,从而避免回流焊后金属垫上的焊料厚度减薄,进而避免焊料形成的回流连接件产生裂纹甚至于受外力而断裂,提高了焊接质量,提高了产品品质。
本申请还在金属垫上方设置有预焊接垫,预焊接垫的材料可以是焊料,以此增加了焊料总量,该增加的焊料将与倒装芯片底部导电连接件(例如铜柱)沾取的焊料一起在回流焊后形成回流连接件,从而可以避免倒装芯片底面的导电连接件因沾取焊料过少导致无法有效连接的问题,藉此还可以减小倒装芯片底面导电连接件的直径及间距,实现超细间距和超高密度互连产品的倒装焊接,另外,藉由调整金属垫的大小还能控制预焊接垫包括的焊料的量。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1A-1D分别是根据目前的一种半导体封装装置在装配前、装配后和断裂后的纵向截面结构示意图及其基板的俯视结构示意图;
图2A-2C分别是根据本申请的半导体封装装置的一个实施例2a在装配前的纵向截面结构示意图及其基板的俯视结构示意图以及在装配后的纵向截面结构示意图;
图3A-3B分别是根据本申请的半导体封装装置的一个实施例3a在装配前和装配后的纵向截面结构示意图;
图4A-4B分别是根据本申请的半导体封装装置的一个实施例4a在装配前和装配后的纵向截面结构示意图;
图5A-5B分别是根据本申请的半导体封装装置的一个实施例5a在装配前和装配后的纵向截面结构示意图;
图6A-6E是本申请的半导体封装装置的一个实施例的制造步骤的示意图;
图7A-7E是本申请的半导体封装装置的另一个实施例的制造步骤的示意图;
图8A-8E是本申请的半导体封装装置的又一个实施例的制造步骤的示意图;
图9A-9F是本申请的半导体封装装置的再一个实施例的制造步骤的示意图。
附图标记/符号说明:
100-基板;101-介电层;102-开槽;103-导电垫;104-线路;105-金属垫;1051-第一部分;1052-第二部分;106-预焊接垫;107-凹槽;108-防焊层;109-连接端子;110-光阻膜;200-电子元件;201-导电连接件;202-焊料;300-回流连接件;400-载板;500-模封材;700-回流焊料;800-基板;801-介电层;802-导电垫;803-线路;900-电子元件;901-铜柱。
具体实施方式
下面结合附图和实施例对说明本申请的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明创造,而非对该发明创造的限定。另外,为了便于描述,附图中仅示出了与有关发明创造相关的部分。
应容易理解,本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外,基板可以包括各种各样的半导体材料,诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地,基板可以由非导电材料制成,诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地,基板可以具有在其中形成的半导体装置或电路。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本申请可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本申请可实施的范畴。
还需要说明的是,本申请的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,水平截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图2A,图2A是根据本申请的半导体封装装置的一个实施例2a在装配前的纵向截面结构示意图。如图2A所示,本申请的半导体封装装置2a包括基板100,该基板100包括:
介电层101,形成有开口朝上的开槽102;
导电垫103,内埋在介电层101中且位于开槽102下方;
金属垫105,在介电层101中叠置于导电垫103上,且至少一部分位于开槽102中;
预焊接垫106,叠置于金属垫105上,且顶面为平面。
参考图2B,图2B是基板100在一种倾斜视角下的俯视结构示意图。结合2A和2B,导电垫103连接有线路104,线路104完全埋在介电层101中,即,线路104的底面、侧面和顶面都内埋在介电层101中。从图2B可以看出,只有预焊接垫106的顶面显露于介电层101的上表面。
这里,基板100可以是各种类型的基板(substrate)。基板100可包括有机物和/或无机物,其中有机物例如可以是:聚酰胺纤维(Polyamide,PA)、聚酰亚胺(Polyimide,PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole,PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg,预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等,而无机物例如可以是硅(Si),玻璃(glass),陶瓷(ceramic),氧化硅,氮化硅,氧化钽等。
基板100上可包括线路104,比如导电迹线(Conductive trace),还可以包括导电导孔(Conductive Via)等,例如通孔、埋孔或盲孔,以实现线路连接。这里对通孔、埋孔或盲孔的大小或方向并不做具体限定。另外,通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料,或包含例如金属或金属合金的导电材料。这里,金属例如可以是金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。
基板100可以包括介电层101,作为线路104的承载和间隔结构,介电层101的材质例如可以为聚酰亚胺(Polyimide,PI)或类似材料。
基板100上可包括导电垫103,导电垫103可与线路104连接。导电垫103的材质为导电材料,例如金属,示例性的,可以为金、铝、铜等。导电垫103被配置成用于对外电性连接。
这里,导电垫103和线路104均完全内埋在介电层101中。介电层101上形成有位于导电垫103上方的开槽102,使导电垫103位于开槽102的下方。可选的,开槽102和导电垫103可以是圆形,也可以其它形状。可选的,开槽102的直径小于或等于导电垫103的直径。
这里,在导电垫103上方叠置有金属垫105。本申请利用电连接于导电垫103且位于导电垫103上方的金属垫105实现对外电性连接。金属垫105可以全部位于开槽102内,也可以至少部分位于开槽102内。金属垫105的材质例如可以为铜。金属垫105的直径小于或等于导电垫103的直径。
这里,金属垫105上方还叠置有预焊接垫106,预焊接垫106的材质可以为焊料,例如锡膏,锡膏的成分以锡为主,还可以包括银和/或铜等。这里,预焊接垫106的顶面被加工成平面,以便于连接。
本申请中提供包括但不限于以下两种方式来形成预焊接垫106。一种方式是HASL(Hot Air Solder Level,中文称为喷锡或热风整平),该方式是将基板100浸入熔融的焊料中,再通过强热风将表面及孔内的多余焊料吹掉,仅在金属垫105上保留部分焊料形成预焊接垫106;最后可在基板100上利用平面板材进行压平,使预焊接垫106具有一平整的顶面。平面板材可以采用非金属耐热材质,例如PC(聚氯乙烯)或PPC(聚甲基乙撑碳酸酯)等耐热塑料材质。另一种方式为电镀,该方式是在基板100上贴光阻膜并开窗显露出金属垫105,通过在开窗处电镀焊料,在金属垫105上形成预焊接垫106,所形成的预焊接垫106具有平整的顶面。
在一些可选的实施方式中,金属垫105的顶面不高于介电层101的顶面,以使开槽102能够容纳至少部分预焊接垫106,进一步的,预焊接垫106的顶面不低于介电层101的顶面,以便于对外电性连接。
在一些可选的实施方式中,金属垫105的侧面呈阶梯状,阶梯处形成直角。例如,金属垫105可包括叠置于导电垫103上的第一部分1051,和叠置于第一部分1051上的第二部分1052,第一部分1051的直径小于第二部分1052的直径。第一部分1051与第二部分1052的相接处形成阶梯。相应的,开槽102呈现与金属垫105相同的阶梯状。这里,通过将金属垫105设计为阶梯状,可以确保金属垫105的顶面具有足够大的焊接面积,同时可以减小金属垫105的体积。
在一些可选的实施方式中,本申请的半导体封装装置2a包括:电子元件200,设置于基板100上方,电子元件200的底部电连接有导电连接件201,导电连接件201被配置成用来连接基板100上的金属垫105。这里,导电连接件201例如可以为铜柱(Cu pillar)。在将电子元件200装配到基板100上之前,可将导电连接件201沾取焊料202,以便后续通过焊接方式将导电连接件201与金属垫105电性连接。这里,电子元件200可以是各种芯片,例如实现逻辑运算功能的芯片或者实现存储功能的芯片等,可以以倒装芯片方式连接在基板100上。这里,焊料202可以为焊料,例如锡膏,其成分以锡为主,还可以包括银和/或铜等。焊料202与预焊接垫106可以采用相同成分的焊料,也可以采用不同成分的焊料,或是采用相同成分但成分比例不同的焊料。
参考2C,图2C是根据本申请的半导体封装装置的一个实施例2a在装配后的纵向截面结构示意图。如图2C所示,本申请半导体封装装置2a还包括:
回流连接件300,连接导电连接件201与金属垫105;导电连接件201位于金属垫105的上方,与金属垫105间隔开。
这里,回流连接件300可包覆导电连接件201的至少一部分侧面,且直径可不大于导电垫103。
这里,回流连接件300是由连接件201沾取的焊料202和金属垫105上的预焊接垫106在经过回流焊制程后共同形成的。回流连接件300与金属垫105的连接处以及与导电连接件201的连接处可形成金属间化合物(Intermetallic Compound,IMC),实现良好的物理连接和电性连接。
在一些可选的实施方式中,形成的回流连接件300可位于导电垫103的垂直投影范围内。
在一些可选的实施方式中,金属垫105的顶面与介电层101的顶面齐平,形成的回流连接件300的侧面为曲面。
在一些可选的实施方式中,金属垫105的顶面低于介电层101的顶面,形成的回流连接件300的一部分位于开槽102内。
如上所述,本申请提出了一种半导体封装装置。本申请通过将导电垫103内埋到基板100的介电层101的开槽102的下方,并在导电垫103上制作能承载焊料的金属垫105,使连接导电垫103的线路104完全埋入介电层101中,以此,在将电子元件200装配到基板100上,进行回流焊制程时,能够以介电层101的介电材料阻挡焊料202,避免焊料202熔融后沿线路104流动,从而避免回流焊后金属垫105上的焊料202厚度减薄,进而避免形成的回流连接件300产生裂纹甚至于受外力而断裂,提高了焊接质量,提高了产品品质。进而,本申请还在金属垫105上方设置有预焊接垫106,预焊接垫106的材料可以是焊料,以此增加了焊料总量,该增加的焊料将与导电连接件201沾取的焊料202一起在回流焊后形成回流连接件300,从而可以避免导电连接件201因沾取焊料202过少导致无法有效连接的问题,另外,藉由调整金属垫105的大小还能控制预焊接垫106包括的焊料的量,另外,藉由预焊接垫106增加焊料总量,还可以减小电子元件200底部导电连接件201的直径及间距,实现超细间距和超高密度互连产品的倒装焊接。
本申请中,基板100上相邻导电垫103的间隔距离以及电子元件200上相邻导电连接件201的间隔距离,最小可以在20μm或以下;导电连接件201的直径最小可以在10μm或以下。虽然导电连接件201的直径很小,能够沾取的焊料202的量也很少,但本申请中,导电垫103、金属垫105和预焊接垫106一起组成焊锡阶梯式焊垫(Solder Stair Step Pad,S3Pad),藉由预焊接垫106增加焊料总量,可以避免焊盘和线路之间的焊接桥接,避免焊垫上的焊料减薄,同时提供更多的焊接体积以形成可靠的焊接连接,以避免焊料裂纹等问题。
本申请可用于超细间距倒装芯片封装、高性能计算(High PerformanceComputing,HPC)机群和埋线板(ETS)等应用领域。
参考图3A-3B,图3A-3B分别是根据本申请的半导体封装装置的一个实施例3a在装配前和装配后的纵向截面结构示意图。
图3A-3B所示的半导体封装装置3a类似于图2A-2C所示的半导体封装装置2a,不同之处在于:基板100上焊锡阶梯式焊垫的结构不同。
半导体封装装置3a中,金属垫105的顶面凸出于介电层101的顶面,且进一步的,开槽102的直径可大于金属垫105的直径。以此,开槽102包围环绕金属垫105,且开槽102的侧壁与金属垫105之间具有缝隙。
以此,回流焊制程后形成的回流连接件300的一部分位于开槽102的侧壁与金属垫105之间的缝隙中,包覆金属垫105的至少一部分侧面,增加了焊接面积。
本实施例中,由于金属垫105的顶面凸出于介电层101的顶面,开槽102的直径大于金属垫105的直径,开槽102的侧壁与金属垫105之间具有缝隙,以此,可以增加金属垫105的体积,可以提供更多的焊接面积以增加焊接强度,且缝隙可以作为容纳焊料的空间,避免相邻焊点(回流连接件300)桥接短路。
本实施例中,允许导电连接件201的直径很小(例如直径不大于10μm,间距不大于20μm),但是,由于金属垫105的顶面凸出于介电层101的顶面,开槽102的直径大于金属垫105的直径,仍有足够的焊接空间,实现足够的焊接强度。在一些可选的实施方式中,开槽102的彼此相对的边缘之间的间隔距离最小可以达到5μm或以下。
参考图4A-4B,图4A-4B分别是根据本申请的半导体封装装置的一个实施例4a在装配前和装配后的纵向截面结构示意图。
图4A-4B所示的半导体封装装置4a类似于图2A-2C所示的半导体封装装置2a,不同之处在于:基板100上焊锡阶梯式焊垫的结构不同。
对于导电连接件201的直径较大(例如在35μm或以上)但间距较小(例如5μm或以下)的情况,本申请建议修改设计方案,减小导电连接件201的直径(例如减小到20μm或以下),增大导电连接件201的间隔距离(例如增大到20μm或以上),但中心间距不变,且相应的减小金属垫105的直径和增大金属垫105的间隔距离,以此增加焊接空间,确保相邻的焊垫不会桥接短路。同时,虽然导电连接件201因为直径减小而减少了沾取的焊料202的量,但由于本申请的金属垫105上设置有预焊接垫106,利用预焊接垫106增加了焊料的量,最终仍能保证足够的焊料,形成足够牢固的回流连接件300,实现足够的焊接强度。
在一些可选的实施方式中,金属垫105的顶面可以低于介电层101的顶面。
在一些可选的实施方式中,金属垫105的侧面可以为平滑表面,不具有阶梯状侧面。
参考图5A-5B,图5A-5B分别是根据本申请的半导体封装装置的一个实施例5a在装配前和装配后的纵向截面结构示意图。
图5A-5B所示的半导体封装装置5a类似于图2A-2C所示的半导体封装装置2a,不同之处在于:基板100上焊锡阶梯式焊垫的结构不同。
半导体封装装置5a中,金属垫105的顶面凸出于介电层101的顶面,且进一步的,金属垫105的顶面形成有用于容纳焊料的凹槽107。以此,可以增加金属垫105的焊接面积,以及增大预焊接垫106的体积。
预焊接垫106与导电连接件201沾取的焊料202一起形成回流连接件300。所形成的回流连接件300的一部分位于凹槽107内,以此增大了回流连接件300与金属垫105的接触面积,增加了焊接强度。进一步的,当预焊接垫106和焊料202包含的焊料总量较多时,回流焊后形成的回流连接件300可进一步包覆在金属垫105的至少一部分侧面,以增强焊接强度。
本申请中,利用在金属垫105上形成凹槽107,增加了足够的焊接面积,即便在焊料量不足的情况下,也可以提供足够的焊接空间,实现足够的焊接强度,何况凹槽107可以容纳预焊接垫106可以提供足够的焊料。并且,借此有助于减小相邻金属垫105之间的间距。可选的,相邻的金属垫105的彼此相对的边缘之间的间隔距离最小可达到5μm或以下。
参考6A-6E,图6A-6E是本申请的半导体封装装置的一个实施例的制造步骤的示意图。
参考图6A,提供一载板400,载板400例如可以是一覆铜板或者不锈钢板等。本步骤于载板400上以电镀制程形成金属垫105。
参考图6B,在金属垫105上以积层工艺,制作导电垫103和线路104以及介电层101,形成基板100。可选的,还可以于基板100上形成一防焊层108,对表层的线路104进行保护。防焊层108例如可以为绿漆。然后,移除载板400。
参考6C,将基板100翻转180度。通过蚀刻工艺去除基板100表面多余的铜层,使金属垫105成型。
参考图6D,在基板100的金属垫105上形成预焊接垫106。示例性的,可以采用HASL(喷锡或热风整平)工艺,在金属垫105上形成预焊接垫106,并可采用平面板材进行压平,使预焊接垫106扁平化而具有一平整的顶面。这里,导电垫103、金属垫105和预焊接垫106一起组成焊锡阶梯式焊垫(Solder Stair Step Pad,S3 Pad)。
参考图6E,提供一电子元件200,电子元件200的底部电连接有导电连接件201,将导电连接件201沾取焊料后,装配到基板100上。其中,焊料和预焊接垫106(见图6D)经回流焊制程后形成回流连接件300,将导电连接件201和金属垫105电性连接。进一步的,还可在基板100上进行模封,形成封装电子元件200的模封材500。最后,可于基板100的下表面设置多个用于与外部装置进行电性连接的连接端子109,示例性的,连接端子109可以是通过植球工艺形成在基板100底部的多个锡球,多个锡球可构成球珊阵列。
图7A-7E是本申请的半导体封装装置的另一个实施例的制造步骤的示意图。
参考图7A,提供一载板400,载板400例如可以是一覆铜板。于载板400上以电镀制程形成金属垫105。
参考图7B,在金属垫105上以积层工艺,制作导电垫103和线路104以及介电层101,形成基板100。可选的,还可以于基板100上形成一防焊层108,对表层的线路104进行保护。然后,移除载板400。
参考7C,将基板100翻转180度。在基板100的金属垫105上形成预焊接垫106。示例性的,可以采用平板印刷方式在金属垫105上形成预焊接垫106,步骤包括:先在基板100上设置光阻膜110,然后在光阻膜110上开窗显露出金属垫105,然后在光阻膜110的开窗处电镀焊料形成预焊接垫106,最后移除光阻膜110。光阻膜110例如可以为干膜。得到的预焊接垫106具有一平整的顶面。这里,导电垫103、金属垫105和预焊接垫106一起组成焊锡阶梯式焊垫(Solder Stair Step Pad,S3 Pad)。
参考7D,通过蚀刻工艺去除基板100表面多余的铜层,使金属垫105成型。以及,环绕金属垫105周围形成开槽102。可选的,开槽102的直径大于金属垫105的直径,使得开槽102的侧壁与金属垫105之间形成缝隙。
参考图7E,提供一电子元件200,电子元件200的底部电连接有导电连接件201,将导电连接件201沾取焊料后,装配到基板100上。其中,焊料和预焊接垫106(见图6D)经回流焊制程后形成回流连接件300,将导电连接件201和金属垫105电性连接。进一步的,还可在基板100上进行模封,形成封装电子元件200的模封材500。最后,可于基板100的下表面设置多个用于与外部装置进行电性连接的连接端子109,示例性的,连接端子109可以是通过植球工艺形成在基板100底部的多个锡球,多个锡球可构成球珊阵列。
图8A-8E是本申请的半导体封装装置的又一个实施例的制造步骤的示意图。
图8A-8E所示的制造步骤类似于图6A-6E所示的制造步骤,不同之处在于,图8A-8E所示的制造步骤中,减小了金属垫105的直径。示例性的,将金属垫105的直径从35μm或30μm以上减小到了20μm或以下。
图9A-9F是本申请的半导体封装装置的再一个实施例的制造步骤的示意图。
参考图9A,提供一载板400,载板400例如可以是一覆铜板。于载板400上以电镀制程形成金属垫105。
参考图9B,在金属垫105上以积层工艺,制作导电垫103和线路104以及介电层101,形成基板100。可选的,还可以于基板100上形成一防焊层108,对表层的线路104进行保护。然后,移除载板400。
参考9C,将基板100翻转180度。在基板100的上表面(即金属垫105所在的一面)设置一层光阻膜110并在金属垫105上方开窗,开出的窗口直径小于金属垫105的直径,然后通过蚀刻工艺,在金属垫105上形成凹槽107。光阻膜110例如可以为干膜。
接下来,在金属垫105上形成预焊接垫106。示例性的,可以采用平板印刷方式通过电镀焊料,在金属垫105上形成预焊接垫106。最后移除光阻膜110。得到的预焊接垫106具有一平整的顶面。这里,导电垫103、金属垫105和预焊接垫106一起组成焊锡阶梯式焊垫(Solder Stair Step Pad,S3 Pad)。
参考9D,通过蚀刻工艺去除基板100表面多余的铜层,使金属垫105成型,并使金属垫105的顶面高于介电层101的顶面。
参考图9E,提供一电子元件200,电子元件200的底部电连接有导电连接件201,将导电连接件201沾取焊料后,装配到基板100上。其中,焊料和预焊接垫106(见图9D)经回流焊制程后形成回流连接件300,将导电连接件201和金属垫105电性连接。进一步的,还可在基板100上进行模封,形成封装电子元件200的模封材500。最后,可于基板100的下表面设置多个用于与外部装置进行电性连接的连接端子109,示例性的,连接端子109可以是通过植球工艺形成在基板100底部的多个锡球,多个锡球可构成球珊阵列。
尽管已参考本申请的特定实施例描述并说明本申请,但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解,可进行各种改变,且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等,本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的,而非限制性的。可作出修改,以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法,但应理解,可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非本文中特别指示,否则操作的次序和分组并不限制本申请。
Claims (10)
1.一种半导体封装装置,其特征在于,包括基板,所述基板包括:
介电层,形成有开口朝上的开槽;
导电垫,内埋在所述介电层中且位于所述开槽下方;
金属垫,在所述介电层中叠置于所述导电垫上,且至少一部分位于所述开槽中;
预焊接垫,叠置于所述金属垫上,且顶面为平面。
2.根据权利要求1所述的半导体封装装置,其特征在于,所述导电垫连接有线路,所述线路的底面、侧面和顶面都内埋在所述介电层中。
3.根据权利要求1所述的半导体封装装置,其特征在于,所述金属垫的直径小于或等于所述导电垫的直径。
4.根据权利要求1所述的半导体封装装置,其特征在于,所述金属垫的顶面不高于所述介电层的顶面,所述预焊接垫的顶面不低于所述介电层的顶面。
5.根据权利要求1所述的半导体封装装置,其特征在于,所述金属垫的侧面呈阶梯状。
6.根据权利要求5所述的半导体封装装置,其特征在于,所述金属垫包括叠置于所述导电垫上的第一部分和叠置于所述第一部分上的第二部分,所述第一部分的直径小于所述第二部分。
7.根据权利要求5所述的半导体封装装置,其特征在于,所述金属垫的侧面形成直角。
8.根据权利要求1所述的半导体封装装置,其特征在于,所述金属垫的顶面凸出于所述介电层的顶面。
9.根据权利要求8所述的半导体封装装置,其特征在于,所述开槽的直径大于所述金属垫的直径。
10.根据权利要求8所述的半导体封装装置,其特征在于,所述金属垫的顶面形成有凹槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222688287.4U CN218385217U (zh) | 2022-10-12 | 2022-10-12 | 半导体封装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222688287.4U CN218385217U (zh) | 2022-10-12 | 2022-10-12 | 半导体封装装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218385217U true CN218385217U (zh) | 2023-01-24 |
Family
ID=84928294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222688287.4U Active CN218385217U (zh) | 2022-10-12 | 2022-10-12 | 半导体封装装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218385217U (zh) |
-
2022
- 2022-10-12 CN CN202222688287.4U patent/CN218385217U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7241675B2 (en) | Attachment of integrated circuit structures and other substrates to substrates with vias | |
US9589938B2 (en) | Semiconductor device including an embedded surface mount device and method of forming the same | |
US10580749B2 (en) | Semiconductor device and method of forming high routing density interconnect sites on substrate | |
US7838967B2 (en) | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips | |
US7060601B2 (en) | Packaging substrates for integrated circuits and soldering methods | |
US9258904B2 (en) | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings | |
US7427558B2 (en) | Method of forming solder ball, and fabricating method and structure of semiconductor package using the same | |
US20080316721A1 (en) | Electrode structure body and method of forming the same, electronic component, and mounting substrate | |
TWI458416B (zh) | 配線基板製造方法 | |
CN106463427B (zh) | 半导体装置及其制造方法 | |
US8921708B2 (en) | Electronic-component mounted body, electronic component, and circuit board | |
KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
JP4986523B2 (ja) | 半導体装置およびその製造方法 | |
CN218385217U (zh) | 半导体封装装置 | |
CN113594119B (zh) | 半导体封装及其制造方法 | |
TW201225209A (en) | Semiconductor device and method of confining conductive bump material with solder mask patch | |
JPH07226456A (ja) | Icパッケージ及びその製造方法 | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
CN107230640A (zh) | 具散热座及双增层电路的散热增益型半导体组件及其制法 | |
KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
CN219917164U (zh) | 半导体封装装置 | |
US20230369268A1 (en) | Electronic package and electronic structure thereof | |
JP3656590B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
US20050104213A1 (en) | Electric connection terminal and method of manufacturing the same, semiconductor device and method of mounting the same | |
KR20110026619A (ko) | 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 및 기판 및 이들의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |