CN110246836A - 具嵌埋式组件及加强层的线路板、其制法及半导体组体 - Google Patents

具嵌埋式组件及加强层的线路板、其制法及半导体组体 Download PDF

Info

Publication number
CN110246836A
CN110246836A CN201910174096.6A CN201910174096A CN110246836A CN 110246836 A CN110246836 A CN 110246836A CN 201910174096 A CN201910174096 A CN 201910174096A CN 110246836 A CN110246836 A CN 110246836A
Authority
CN
China
Prior art keywords
circuit
routing circuit
routing
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910174096.6A
Other languages
English (en)
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/917,551 external-priority patent/US10217710B2/en
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN110246836A publication Critical patent/CN110246836A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本发明的线路板包含有被加强层侧向围绕的电性组件，且加强层侧向围绕的空间外设有延伸至加强层上的第三路由电路。该电性组件包含有整合为一体的第一路由电路、密封材、一系列垂直连接件及第二路由电路。加强层所具备的机械强度可用以避免线路板弯曲。嵌埋式半导体元件电性耦接至第一路由电路，且被垂直连接件所环绕，其中垂直连接件与第一及第二路由电路电性连接。第一路由电路可对接置于线路板上的另一半导体元件提供初级扇出路由，而第三路由电路不仅可提供进一步的扇出线路结构，其亦可使电性组件与加强层机械接合。

Description

具嵌埋式组件及加强层的线路板、其制法及半导体组体
技术领域
本发明涉及一种线路板，尤其涉及一种具有嵌埋式组件及加强层的线路板、其制法及面朝面半导体组体。
背景技术
多媒体装置的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是将电子组件(如电阻器、电容器)嵌埋于线路板中，使线路板的电性效能可获得改善。当内存芯片或逻辑芯片嵌埋于线路板中时，可将另一组件接置于线路板上，以形成叠晶(chip-on-chip)的3D堆叠结构。美国专利案号8,453,323、8,525,337、8,618,652及8,836,114即是基于此目的而揭露各种具有嵌埋式组件的线路板。然而，此做法除了有难以控制的弯翘问题外，还有其他特性问题(如设计灵活度)尚未解决。
为了上述理由及以下所述的其他理由，目前亟需发展一种具有嵌埋式组件的新式线路板，以解决路由要求，并确保超高封装密度、高信号完整度、薄型化且低弯翘。
发明内容
本发明的主要目的是提供一种线路板，其将第一路由电路、嵌埋式半导体元件、密封材、一系列垂直连接件及第二路由电路设置于被加强层侧向环绕的空间内，以避免线路板中央区域发生弯翘，使可改善生产良率及组件级(device-level)可靠度。
本发明的线路板还可包括第三路由电路，其位于加强层所侧向环绕的空间外，并通过第二路由电路及垂直连接件，电性连接至第一路由电路，以使线路板最外区域的弯翘现象获得良好控制，且可通过第一、第二及第三路由电路展现高度的路由灵活度。例如，可将第一路由电路建构为具有极高路由密度的初级扇出电路，而第三路由电路则建构成具有粗宽度/间距的进一步扇出路由，以利于下一级的板封装(board assembling)。
依据上述及其他目的，本发明提供一种线路板，其包括一第一路由电路、一第一半导体元件、一密封材、一系列垂直连接件、一第二路由电路、一加强层及一第三路由电路。在此，第一路由电路、第一半导体元件、密封材、垂直连接件及第二路由电路整合成一电性组件，且该加强层环绕该电性组件。在一优选具体实施例中，加强层具有邻近电性组件外侧边缘的内侧壁表面，且可对线路板提供高模数抗弯平台；第一半导体元件以覆晶方式接置于第一路由电路上，并封埋于密封材中，且被垂直连接件所环绕；第一路由电路邻接于密封材的一侧，且对后续组装其上的第二半导体元件提供初级的扇出路由，并提供第一及第二半导体元件间的最短路由距离；第二路由电路邻接于密封材的另一侧，并提供用于下一级路由电路连接的电性接点；垂直连接件位于第一路由电路与第二路由电路之间，并提供第一路由电路与第二路由电路间的电性连接；第三路由电路邻接第二路由电路并侧向延伸至加强层上，且第三路由电路可将电性组件与加强层机械接合，同时提供进一步的扇出路由，其中第三路由电路的垫间距及垫尺寸可符合下一级组体。
在另一示例中，本发明提供一种线路板，其包括：一电性组件，其包含一第一半导体元件、一密封材、一系列垂直连接件、一第一路由电路及一第二路由电路，其中(i)该第一半导体元件及该些垂直连接件电性耦接至该第一路由电路，(ii)该密封材侧向覆盖该第一半导体元件及该些垂直连接件，并具有面向该第一路由电路的一第一表面及相反于该第一表面的一第二表面，且(iii)该第二路由电路设于该密封材的该第二表面上，并通过该些垂直连接件，电性连接至该第一路由电路；一加强层，其侧向环绕该电性组件，且该加强层的内侧壁表面邻近于该电性组件的外围边缘；以及一第三路由电路，其设于该第二路由电路上，并侧向延伸于该加强层上，其中该第三路由电路电性耦接至该第二路由电路。此外，本发明亦提供一种面朝面(face-to-face)半导体组体，其包括上述的线路板及一第二半导体元件，该第一半导体元件与该第二半导体元件通过两者间的第一路由电路，面朝面地相互电性耦接。
在再一示例中，本发明提供一种线路板的制作方法，其包括以下步骤：提供一电性组件于一牺牲载板上，该电性组件包含一半导体元件、一密封材、一系列垂直连接件、一第一路由电路及一第二路由电路，其中(i)该第一路由电路可拆分式地接置于该牺牲载板上，并邻接该密封材的一第一表面，(ii)该半导体元件及该些垂直连接件嵌埋于该密封材中，且电性耦接至该第一路由电路，且(iii)该第二路由电路设于该密封材的一相反第二表面上，并通过该些垂直连接件电性连接至该第一路由电路；提供一加强层，其侧向环绕该电性组件及该牺牲载板；形成一第三路由电路，其设于该第二路由电路上，并侧向延伸于该加强层上，其中该第三路由电路电性耦接至该第二路由电路；以及从该第一路由电路移除该牺牲载板。
除非特别描述或步骤间使用“接着”字词，或者是必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
本发明的线路板制作方法具有许多优点。举例来说，在形成第三路由电路前，将牺牲载板及电性组件与加强层结合的做法是特别具有优势的，其原因在于，该牺牲载板与该加强层可共同提供一稳定的平台，供第三路由电路的形成。在第一路由电路上形成密封材的做法可对线路板提供另一高模数的抗弯平台，借此密封材及加强层的机械强度可避免移除牺牲载板后出现弯翘现象。此外，当需形成多层路由电路时，通过三阶段步骤以形成互连基板的做法可避免发生严重的弯曲问题。
本发明的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中：
图1及2分别为本发明第一实施例中，在牺牲载板上形成路由层的剖视图及顶部立体示意图；
图3及4分别为本发明第一实施例中，图1及2结构上形成多层介电层及多层导线层以在牺牲载板上完成第一路由电路制作的剖视图及顶部立体示意图；
图5为本发明第一实施例中，图4结构上形成垂直连接件的剖视图；
图6为本发明第一实施例中，图5结构上接置第一半导体元件的剖视图；
图7为本发明第一实施例中，图6结构上形成密封材的剖视图；
图8为本发明第一实施例中，自图7结构移除密封材顶部区域的剖视图；
图9为本发明第一实施例中，图8结构上形成路由层的剖视图；
图10为本发明第一实施例中，图9结构上形成介电层及导线层以在密封材上完成第二路由电路制作的剖视图；
图11为本发明第一实施例中，图10的面板尺寸结构切割后的剖视图；
图12为本发明第一实施例中，对应于图11切离单元的结构剖视图；
图13为本发明第一实施例中，图12结构上提供暂时载膜的剖视图；
图14为本发明第一实施例中，图13结构上提供加强层的剖视图；
图15为本发明第一实施例中，自图4结构移除暂时载膜并形成第三路由电路的剖视图；
图16为本发明第一实施例中，自图15结构移除加强层顶部区域的剖视图；
图17为本发明第一实施例中，自图16结构移除牺牲载板以完成线路板制作的剖视图；
图18为本发明第一实施例中，第二半导体元件接置于图17线路板上的面朝面半导体组体的剖视图；
图19为本发明第一实施例中，图18面朝面半导体组体上提供散热座的剖视图；
图20为本发明第一实施例中，图19面朝面半导体组体上提供第三半导体元件及焊球的剖视图；
图21为本发明第一实施例中，另一面朝面半导体组体的剖视图；
图22为本发明第二实施例中，图7结构上形成盲孔的剖视图；
图23为本发明第二实施例中，图22结构上形成路由层的剖视图；
图24为本发明第二实施例中，图23结构上形成介电层及导线层以在密封材上完成第二路由电路制作的剖视图；
图25为本发明第二实施例中，图24的面板尺寸结构切割后的剖视图；
图26为本发明第二实施例中，对应于图24切离单元的结构剖视图；
图27为本发明第二实施例中，图26结构上形成加强层的剖视图；
图28为本发明第二实施例中，图27结构上形成第三路由电路并移除牺牲载板以形成凹穴，进而完成线路板制作的剖视图；
图29为本发明第二实施例中，第二半导体元件接置于图28线路板上的面朝面半导体组体的剖视图；
图30为本发明第三实施例中，另一线路板的剖视图；
图31为本发明第四实施例中，再一线路板的剖视图；以及
图32为本发明第四实施例中，图31结构上提供第二半导体元件、第三半导体元件、第四半导体元件、第五半导体元件及焊球的剖视图。
符号说明：
线路板 100、200、300、400
牺牲载板 10
电性组件 20
外露表面 203
第一路由电路 21
路由层 211、291
接合垫 212
叠接垫 213
介电层 214、294、514
导线层 216、296、516
金属化盲孔 218、293、298、518、519
垂直连接件 23、41
第一端 231
第二端 233
第一半导体元件 25
主动面 251
凸块 253、613
散热座 26、81
密封材 27
第一表面 271
第二表面 272
盲孔 273
第二路由电路 29
导线层 296
暂时载膜 30
加强层 40
凹穴 405、516
内侧壁表面 409
第三路由电路 51
介电层 514
金属化盲孔 518
第二半导体元件 61
第三半导体元件 63
第四半导体元件 65
第五半导体元件 67
焊球 75
切割线 L
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施例。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的附图简化过且做为例示用。附图中所示的组件数量、形状及尺寸可依据实际情况而进行修改，且组件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且在不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
实施例1
图1-图17为本发明第一实施例中，一种线路板的制作方法图，其包括一第一路由电路、一第一半导体元件、一系列垂直连接件、一密封材、一第二路由电路、一加强层及一第三路由电路。
图1及图2分别为牺牲载板10上形成路由层211的剖视图及顶部立体示意图，其中路由层211通过金属沉积及金属图案化工艺形成。在图1和图2中，该牺牲载板10为单层结构，且路由层211包括接合垫212及叠接垫213。该牺牲载板10通常由铜、铝、铁、镍、锡、不锈钢、硅或其他金属或合金制成，但亦可使用任何其他导电或非导电材料制成。牺牲载板10的厚度优选在0.1至2.0毫米的范围。在本实施例中，该牺牲载板10由含铁材料所制成，且厚度为1.0毫米。路由层211通常由铜所制成，且可经由各种技术进行图案化沉积，如电镀、无电电镀、蒸镀、溅镀或其组合，或者通过薄膜沉积而后进行金属图案化步骤而形成。就具导电性的牺牲载板10而言，一般是通过金属电镀方式沉积，以形成路由层211。金属图案化技术包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀掩模(图未示)，以定义出路由层211。
图3及图4分别为交替轮流形成多层介电层214及多层导线层216的剖视图及顶部立体示意图。该些介电层214一般可通过层压或涂布方式沉积而成，其可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。该些导线层216侧向延伸于介电层214上，并包含有位于介电层214中的金属化盲孔218。据此，导线层216可通过金属化盲孔218相互电性耦接，且最内层的导线层216通过金属化盲孔218电性耦接至路由层211。
每一导线层216可通过各种技术沉积为单层或多层，如电镀、无电电镀、蒸镀、溅镀或其组合。举例来说，首先通过将该结构浸入活化剂溶液中，使介电层214与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，在晶种层上沉积电镀铜层前，该晶种层可通过溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层，以形成导线层216，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀掩模(图未示)，以定义出导线层216。
据此，此阶段便可在牺牲载板10上完成第一路由电路21的制作。在此图中，该第一路由电路21包括路由层211、介电层214及导线层216。
图5为形成阵列式垂直连接件23在第一路由电路21上的剖视图。在此图中，该些垂直连接件23绘示成金属柱，其第一端231接触且电性连接至第一路由电路21的最外层导线层216。
图6为第一半导体元件25电性耦接至第一路由电路21的剖视图。第一半导体元件25(绘示成裸芯片)可通过热压、回焊、或热超声波接合技术，以主动面251朝向第一路由电路21的方式，经由凸块253电性耦接至第一路由电路21的最外层导线层216。
图7为形成密封材27在垂直连接件23、第一半导体元件25及第一路由电路21上的剖视图，其中该密封材27可通过如树脂-玻璃层压、树脂-玻璃涂布或模制(molding)方式形成。该密封材27由上方覆盖垂直连接件23、第一半导体元件25及第一路由电路21，且环绕、同形披覆并覆盖垂直连接件23及第一半导体元件25的侧壁。
图8为垂直连接件23由上方显露的剖视图。可通过研磨方式，将密封材27的上部区域移除，以显露垂直连接件23的第二端233。在此图中，该些垂直连接件23的外露表面在上方与密封材27的外表面呈实质上共平面。
图9为形成路由层291在密封材27上的剖视图，其中路由层291通过如下所述的金属图案化沉积法形成，并电性耦接至垂直连接件23。首先，可通过各种技术(如电镀、无电电镀、蒸镀、溅镀或其组合)，对结构顶面进行金属化，以形成单层或多层的导电层(通常为铜层)。该导电层可由Cu、Ni、Ti、Au、Ag、Al、其组合或其他合适的导电材料制成。一般而言，会在电镀导电层至所需厚度前先在结构的最顶面形成晶种层，其中晶种层可由一扩散阻层及一电镀载层(plating bus layer)所构成。该扩散阻层用于抵消导电层(如铜)的氧化或侵蚀。在大多数的实施例中，扩散阻层亦可做为下层材料的黏着加强层，并可通过物理气相沉积法(PVD)形成，例如，可溅镀形成厚度约0.01μm至0.1μm的Ti或TiW层。然而，扩散阻层亦可由其他材料制成，如TaN或其他适用的材料，其厚度并不限于上述范围。电镀载层通常由相同于导电层的材料制成，其厚度范围约为0.1μm至1μm。举例说明，若导电层为铜时，电镀载层优选为物理气相沉积法或无电电镀法所制成的铜薄膜。然而，电镀载层亦可由其他适用的材料制成，如银、金、铬、镍、钨或其组合，其厚度并不限于上述范围。
在沉积晶种层后，在晶种层上形成光刻胶层(图未示)。该光刻胶层可通过湿式工艺(如旋涂工艺)或干式工艺(如压合干膜)而形成。在形成光刻胶层后，再对光刻胶层进行图案化，以形成开孔，随后在开孔中填满披覆金属(如铜)，进而形成路由层291。镀上金属后，再通过刻蚀工艺，以移除显露的晶种层，进而形成彼此电隔离的导线。
图10为交替轮流形成介电层294及导线层296的剖视图。介电层294接触密封材27及路由层291，并由上方覆盖且侧向延伸于密封材27及路由层291上。导线层296侧向延伸于该介电层294上，并包含有位于介电层294中的金属化盲孔298。据此，导线层296可通过金属化盲孔298，电性耦接至路由层291。
此阶段已完成第二路由电路29的制作，其通过垂直连接件23，电性连接至第一路由电路21。在此图中，第二路由电路29包含有路由层291、介电层294及导线层296。
图11为将图10的面板尺寸结构切割成个别单件的剖视图。如图所示，沿着切割线“L”，将面板尺寸结构单离成个别单件。
图12为个别单件的剖视图，其中该个别单件包括一牺牲载板10及位于该牺牲载板10上的一电性组件20。该电性组件20包含第一路由电路21、垂直连接件23、第一半导体元件25、密封件27及第二路由电路29。在此图中，第一路由电路21及第二路由电路29为多层增层电路，其分别位于密封材27的相反两侧，并通过垂直连接件23相互电性连接。第一路由电路21可拆分式地接置于牺牲载板10上，并邻接于密封材27的第一表面271。该第一路由电路21包含有与牺牲载板10接触的接合垫212及叠接垫213。第一半导体元件25嵌埋于密封材27中，且电性耦接至第一路由电路21。该些垂直连接件23封埋于密封材27中，并环绕第一半导体元件25，且由第一路由电路21延伸至密封材27的第二表面272。第二路由电路29设于密封材27的第二表面272上，并电性耦接至垂直连接件23。
图13为暂时载膜30贴附至电性组件20的剖视图。该暂时载膜30可对具有牺牲载板10及电性组件20的个别单件提供暂时固定力。在此图中，可使暂时载膜30接触第二路由电路29，以通过暂时载膜30的黏性，使个别单件稳固地固定于暂时载膜30上。
图14为形成加强层40的剖视图。该加强层40可通过模制(molding)、印刷或其他方法(如环氧树脂或聚酰亚胺的层压)形成。该加强层40是由上方覆盖牺牲载板10及暂时载膜30，同时侧向覆盖、环绕且同形披覆牺牲载板10及电性组件20的侧壁，并由牺牲载板10及电性组件20侧向延伸至结构的外围边缘。
图15为移除暂时载膜30并形成第三路由电路51的剖视图，其中第三路由电路51电性耦接至电性组件20。将暂时载膜30从电性组件20及加强层40移除，接着在电性组件20及加强层40上形成第三路由电路51。该第三路由电路51侧向延伸超过第二路由电路29的外围边缘，并延伸至加强层40的一表面上。在此图中，该第三路由电路51为多层增层电路，其包括交替轮流形成的多层介电层514及多层导线层516。介电层514由下方覆盖电性组件20及加强层41。导线层516侧向延伸于介电层514上，并侧向延伸超过第二路由电路29的外围边缘。此外，导线层516包括位于介电层514中的金属化盲孔518。据此，导线层516可通过金属化盲孔518相互电性耦接，而最内层导线层516通过金属化盲孔518电性耦接至第二路由电路29的导线层296。
图17为移除牺牲载板10的剖视图。可通过各种方式移除牺牲载板10，以由上方显露第一路由电路21，包括使用酸性溶液(如氯化铁、硫酸铜溶液)或碱性溶液(如氨溶液)的湿刻蚀、电化学刻蚀、或在机械方式(如钻孔或端铣)后再进行化学刻蚀。在此实施例中，由含铁材料所制成的牺牲载板10可通过化学刻蚀溶液移除，其中化学刻蚀溶液在铜与铁间具有选择性，以避免移除牺牲载板10时导致铜路由层211遭刻蚀。因此，第一路由电路21的外露表面203与加强层40内侧壁表面409的一部分共同形成一凹穴405。
据此，如图17所示，已完成的线路板100包括第一路由电路21、垂直连接件23、第一半导体元件25、密封材27、第二路由电路29、加强层40及第三路由电路51，其中第一路由电路21、第二路由电路29及第三路由电路51皆为不具有核心层的多层增层电路。
第一路由电路21、垂直连接件23、第一半导体元件25、密封材27及第二路由电路29被加强层40侧向包围。第一路由电路21、密封材27及与第二路由电路29的外围边缘接合至加强层40的内侧壁表面409。第一半导体元件25及垂直连接件23封埋于密封材27中，并电性连接至第一路由电路21。第一路由电路21邻接密封材27的第一表面271，并从凹穴405显露。第二路由电路29邻接密封材27的第二表面272，并通过垂直连接件23电性连接至第一路由电路21。第三路由电路51设于第二路由电路29上，并侧向延伸至线路板100的外围边缘。据此，第一路由电路21的外露表面203面积即小于第三路由电路51的表面面积(即，介电层214下表面的面积)。
第三路由电路51通过第三路由电路51的金属化盲孔518，电性耦接至第二路由电路29，且第三路由电路51包含有延伸超过电性组件20外围边缘的导线层516。借此，第三路由电路51不仅可提供进一步的扇出线路结构，其亦可使电性组件20与加强层40机械接合。
加强层40环绕在第一路由电路21、密封材27及第二路由电路29的外围边缘，并侧向延伸至线路板100的外围边缘，用以提供机械支撑并避免线路板100发生弯翘状况。加强层40的内侧壁表面409向上延伸超过第一路由电路21的外露表面203，以环绕凹穴405。
图18为第二半导体元件61接置于图17所示线路板100上的面朝面半导体组体剖视图，其中该第二半导体元件61绘示成一芯片进行说明。第二半导体元件61位于凹穴405内，并以覆晶方式通过凸块613而接置于第一路由电路21上。据此，第二半导体元件61可通过第一半导体元件25与第二半导体元件61间的第一路由电路21，而与第一半导体元件25面朝面地相互电性连接。
图19为图18所示的面朝面半导体组体上设置散热座81的剖视图。散热座81可由任何具有高导热性的材料制成，如金属、合金、硅、陶瓷或石墨，其贴附于第二半导体元件61的非主动面上，并侧向延伸至加强层40上。据此，第二半导体元件61所产生的热可通过散热座81散出。
图20为图19所示的面朝面半导体组体上设置第三半导体元件63并选择性设置焊球75的剖视图。第三半导体元件63以覆晶方式，通过凸块633而接置于第三路由电路51的导线层516上。焊球75接置于第三路由电路51的导线层516上，并环绕第三半导体元件63。
图21为图17所示的线路板100上接置第二半导体元件61、第三半导体元件63及第四半导体元件65的另一面朝面半导体组体的剖视图。第二半导体元件61设置于线路板100的凹穴405内，并电性耦接至第一路由电路21的接合垫212。第三半导体组元件63以覆晶方式接置于第三路由电路51的导线层516上。第四半导体元件65设置于第二半导体元件61上，并电性耦接至第一路由电路21的叠接垫213。可选择性地将多个焊球75接置于第三路由电路51的导线层516上，使焊球75环绕第三半导体元件63。
实施例2
图22-图28为本发明第二实施例的线路板制作方法图，其第二路由电路是通过密封材中的金属化盲孔，电性耦接至垂直连接件。
为了简要说明其目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图22为在图7结构的密封材27中形成盲孔273的剖视图。可通过各种技术形成盲孔273，其包括激光钻孔、等离子体刻蚀及光刻技术，且盲孔273通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属掩模。该些盲孔273对准垂直连接件23的选定部位，以由上方显露垂直连接件23。
图23为形成路由层291于密封材27上的剖视图，其中路由层291是通过金属化盲孔293，电性耦接至垂直连接件23。该路由层291自垂直连接件23向上延伸，并填满盲孔273，以形成直接接触垂直连接件23的金属化盲孔293，且侧向延伸于密封材27的第二表面272上。因此，路由层291可提供X及Y方向的水平信号路由以及穿过盲孔273的垂直路由，以作为垂直连接件23的电性连接。
图24为交替轮流形成介电层294及导线层296的剖视图。介电层294接触密封材27及路由层291，并由上方覆盖且侧向延伸于密封材27及路由层291上。导线层296侧向延伸于该介电层294上，并包含有位于介电层294中的金属化盲孔298。据此，导线层296可通过金属化盲孔298，电性耦接至路由层291。
此阶段已完成第二路由电路29的制作，其通过垂直连接件23，电性连接至第一路由电路21。在此图中，第二路由电路29包含有路由层291、介电层294及导线层296。
图25为将图24的面板尺寸结构切割成个别单件的剖视图。如图25所示，沿着切割线“L”，将面板尺寸结构单离成个别单件。
图26为个别单件的剖视图，其中该个别单件包括一牺牲载板10及位于该牺牲载板10上的一电性组件20。该电性组件20包含第一路由电路21、垂直连接件23、第一半导体元件25、密封件27及第二路由电路29。
图27为加强层40接合至牺牲载板10、第一路由电路21、密封材27及第二路由电路29外围边缘的剖视图。在此图中，加强层40的顶面与牺牲载板10的外表面呈实质上共平面，而加强层40的底面则与第二路由电路29导线层296的外表面呈实质上共平面。
图28为移除牺牲载板10并沉积第三路由电路51以电性耦接电性组件20的线路板200剖视图。由铜制成的牺牲载板10可通过碱性刻蚀溶液来移除。第三路由电路51侧向延伸超过第二路由电路29的外围边缘，并延伸至加强层40表面上。在此图中，该第三路由电路51为多层增层电路，其包括交替轮流形成的多层介电层514及多层导线层516。在形成第三路由电路51后，移除牺牲载板10，以形成凹穴405。
图29为第二半导体元件61接置于第一路由电路21上的面朝面半导体组体剖视图。该第二半导体元件61(绘示成芯片)通过第一路由电路21上的凸块613，电性耦接至第一路由电路21。
实施例3
图30为本发明第三实施例的线路板剖视图，其设有散热座贴附于第一半导体元件上。
为了简要说明其目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该线路板300类似于图17所示结构，差异处仅在于，电性组件20还包括一散热座26贴附至第一半导体元件25的非主动面上。该散热座26可由任何具有高导热率的材料(如金属、合金、硅、陶瓷或石墨)制成，并热导通至第二路由电路29。据此，第一半导体元件25所产生的热可通过散热座26、第二路由电路29及第三路由电路51散出。
实施例4
图31为本发明第四实施例的线路板剖视图，其加热层中设有额外的垂直连接件。
为了简要说明其目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该线路板400类似于图17所示结构，差异处仅在于，线路板400还包括额外的垂直连接件41，其位于加强层40内，并通过位于介电层514中的额外金属化盲孔519，电性耦接至第三路由电路51。在此实施例中，该加强层40中的额外垂直连接件41绘示成金属柱。
图32为第二半导体元件61、第三半导体元件63、第四半导体元件65及第五半导体元件67接置于图31所示线路板400上的面朝面半导体组体剖视图。第二半导体元件61以覆晶方式，电性耦接至第一路由电路21。第三半导体元件63以覆晶方式，接置于第三路由电路51上。第四半导体元件65设于第二半导体元件61上，并电性耦接至第一路由电路21。第五半导体元件67设于第四半导体元件65及加强层40上，并电性耦接至加强层40的垂直连接件41。此外，还可选择于第三路由电路51上接置焊球75，其环绕第三半导体元件63。
上述的线路板及组体仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。举例来说，加强层可包括多个排列成阵列形状的凹穴，且每一凹穴对应一电性组件。此外，第三路由电路亦可包括额外的导线，以接收并连接额外电性组件。
如上述实施例所示，本发明建构出一种可展现较佳可靠度的独特线路板，其包括第一路由电路、第一半导体元件、一系列垂直连接件、密封材、第二路由电路、加强层及第三路由电路。为方便下文描述，在此将密封材第一表面所面向的方向定义为第一方向，而密封材第二表面所面向的方向定义为第二方向。第一路由电路设置邻接于密封材的第一表面，而第二路由电路则设置邻接于密封材的第二表面。
第一半导体元件可为已封装或未封装的芯片。举例来说，该第一半导体元件可为裸芯片，或是晶圆级封装晶粒等。或者，该第一半导体元件可为堆叠芯片。在一优选实施例中，该第一半导体元件电性耦接至第一路由电路(第一路由电路可拆分式地接置于一牺牲载板上)，并被垂直连接件侧向环绕，随后在第一路由电路上提供密封材，再于密封材上形成第二路由电路，以在牺牲载板上形成电性组件。在此示例中，该第一半导体元件可通过凸块电性耦接至第一路由电路，且其主动面朝向第一路由电路。优选为，该电性组件与牺牲载板是整体一起以面板尺寸制备，接着再切割成个别单件。此外，可在提供密封材前，将一散热座贴附至第一半导体元件。据此，第一半导体元件所产生的热可通过该散热座向外散逸。
密封材中的垂直连接件厚度可实质上相等于或小于密封材厚度，且垂直连接件可提供用于连接下级路由电路的电性接点。更具体地说，该些垂直连接件位于第一路由电路与第二路由电路之间，且垂直连接件的相反两端分别电性耦接至第一路由电路及第二路由电路。
加强层环绕于第一路由电路、密封材及第二路由电路的外围边缘，且可由任何具有足够机械强度的材料制成，以提供线路板机械支撑，并避免线路板弯翘。在一优选实施例中，该加强层直接接合至电性组件与牺牲载板的外围边缘，并侧向延伸至线路板的外围边缘。此外，可选择在加强层中形成额外垂直连接件，以提供另一半导体元件或一散热座从第一方向接置于加强层上的电性接点。
第一路由电路、第二路由电路及第三路由电路可为不具核心层的增层路由电路。第一路由电路及第二路由电路设于加强层内侧壁表面所环绕的空间内，而第三路由电路则设于加强层内侧壁表面所环绕的空间外，并侧向延伸至加强层的表面上。更具体地说，第三路由电路侧向延伸超过第一路由电路与第二路由电路的外围边缘，且第三路由电路的表面积大于第一路由电路的表面积及第二路由电路的表面积。优选为，第三路由电路延伸至线路板的外围边缘，且实质上具有第二路由电路与加强层的相加表面积。
第一路由电路可包括至少一介电层及至少一导线层，其中导线层包含有位于介电层中的金属化盲孔，并侧向延伸在介电层上。介电层与导线层交替轮流形成，且需要的话还可重复形成。举例说明，第一路由电路可包括位于路由层、介电层及导线层，其中路由层位于牺牲载板上，介电层则位于路由层及牺牲载板上，而导线层由路由层的选定部分延伸，并填满介电层中的盲孔，以形成金属化盲孔，同时侧向延伸于介电层上。若需要更多的信号路由，第一路由电路可进一步包括额外的介电层及额外的导线层。此外，第一路由电路可选择性地包括一或多个被动组件嵌埋其中。在本发明中，可直接在牺牲载板上形成第一路由电路，或者分开形成第一路由电路后，再将第一路由电路可拆分地贴附于牺牲载板上，以完成在牺牲载板上形成第一路由电路的步骤。在第一路由电路中，路由层可包括与芯片I/O垫相配的接合垫。此外，路由线还可选择性地包括叠接垫，以对另一半导体元件(如塑料封装件或另一半导体组体)提供电性接点。因此，第一路由电路可为多层路由电路，且其外露表面可具有接合垫及选择性叠接垫。据此，在一优选实施例中，该第一路由电路可提供第一级扇出路由/互连，以供第二半导体元件得以接置于第一路由电路外露表面上。接合垫、选择性叠接垫、及邻接牺牲载板的介电层可具有朝向第一方向且实质上呈相互共平面的表面。此外，加强层可朝第一方向延伸超过第一路由电路的外露表面，使在移除牺牲载板后，形成一凹穴，以显露第一路由电路。据此，可将第二半导体元件置于凹穴内，并将第二半导体元件电性耦接至凹穴所显露的接合垫。
第二路由电路可包括一路由层，其侧向延伸于密封材的第二表面，并电性耦接至垂直连接件，同时热性导通至第一半导体元件非主动面上的选择性散热座。此外，第二路由电路还可包括至少一介电层及至少一导线层，其中导线层包含有位于介电层中的金属化盲孔，并侧向延伸于介电层上。介电层与导线层交替轮流形成，且需要的话还可重复形成。第二路由电路中邻近于路由层的最内层导线层可通过与路由层接触的金属化盲孔，电性耦接至路由层，而第二路由电路中邻近于第三路由电路的最外层导线层则可提供下级路由电路连接用的电性接点。据此，第二路由电路可提供垂直连接件与第三路由电路间的电性连接。
第三路由电路可形成于第二路由电路上，并侧向延伸至加强层的表面上，以提供进一步扇出路由/互连。由于第三路由电路可通过第三路由电路的金属化盲孔，电性耦接至电性组件的第二路由电路，故第二路由电路与第三路由电路间的电性连接无须使用焊接材料。此外，加强层与第三路由电路间及第二路由电路与第三路由电路间的接口亦无需使用焊材或黏着剂。更具体地说，第三路由电路可包括至少一介电层及至少一导线层，其中导线层包含有位于介电层中的金属化盲孔，并侧向延伸在介电层上。介电层与导线层交替轮流形成，且需要的话还可重复形成。举例说明，第三路由电路可包括一介电层及一导线层，其中介电层由第二方向覆盖电性组件及加强层，且导线层由第二路由电路延伸(且选择性地自加强层中的额外垂直连接件延伸)，并贯穿介电层以形成金属化盲孔，同时侧向延伸在介电层上。若需要更多的信号路由，第三路由电路可进一步包括额外的介电层及额外的导线层。据此，第三路由电路可接触并电性耦接至电性组件的第二路由电路，以构成信号路由，且第三路由电路可选择性地进一步电性耦接至加强层中额外的垂直连接件，以构成信号路由或进行接地连接。第三路由电路最外层导线层可容置导电接点，例如凸块、焊球，以与下一级组体或另一电子组件电性传输及机械性连接。
本发明亦提供一种面朝面半导体组体，其将一第二半导体元件电性耦接至上述线路板的接合垫。更具体地说，可将第二半导体元件置于线路板的凹穴中，并在线路板接合垫上设置各种连接媒介(如凸块)，以将第二半导体元件电性连接至线路板。据此，第一半导体元件与第二半导体元件可通过两者间的第一路由电路相互电性连接，且第二半导体元件还可通过第一路由电路、垂直连接件及第二路由电路，电性连接至第三路由电路。在该面朝面半导组体中，第一路由电路可提供第一半导体元件与第二半导体元件间的最短互连距离。该第二半导体元件可为已封装或未封装的芯片。举例来说，该第二半导体元件可为裸芯片，或是晶圆级封装晶粒等。或者，该第二半导体元件可为堆叠芯片。
此外，可进一步提供额外半导体元件，并通过导电接点，如焊球，以将该额外的半导体元件电性耦接至线路板的叠接垫。举例来说，该额外的半导体元件可设置于第二半导体元件上方，并且电性耦接至线路板的叠接垫。或者，可将一散热座贴附至第二半导体元件的非主动面上。
“覆盖”一词意指在垂直及/或侧面方向上不完全以及完全覆盖。例如，在凹穴向上的状态下，第二路由电路在下方覆盖第一路由电路，不论另一组件例如第一半导体元件、垂直连接件及密封材是否位于第一路由电路与第二路由电路之间。
“接置于…上”及“贴附于…上”一词包括与单一或多个组件间的接触与非接触。例如，选择性散热座可贴附于第二半导体元件上，不论此散热座接触该第二半导体元件，或与该第二半导体元件以一导热黏着剂或焊球相隔。
“电性连接”及“电性耦接”的词意指直接或间接电性连接。例如，在一优选实施例中，第二路由电路直接接触并电性连接至垂直连接件，而第三路由电路与垂直连接件保持距离，并通过第二路由电路而电性连接至垂直连接件。
“第一方向”及“第二方向”并非取决于线路板的定向，凡本领域技术人员即可轻易了解其实际所指的方向。例如，密封材的第一表面是面朝第一方向，而密封材的第二表面是面朝第二方向，此与线路板是否倒置无关。因此，该第一及第二方向彼此相反且垂直于侧面方向。再者，在凹穴向上的状态，第一方向为向上方向，第二方向为向下方向；在凹穴向下的状态，第一方向为向下方向，第二方向为向上方向。
本发明的线路板具有许多优点。举例来说，通过已知的覆晶接合工艺例如热压或回焊，将第一半导体元件电性耦接至第一路由电路，其可避免可堆叠式组体工艺中使用黏着载体作为暂时接合时，会遭遇位置准确度问题。第一路由电路可提供第一级扇出/互连，使第二半导体元件可接置其上，而密封材上的第二路由电路则可提供第二级扇出/互连。第二路由电路与加强层上的第三路由电路可提供第三级扇出/互连，并提供用于下一级板组装的电性接点。借此，具有精细接垫的第二半导体元件可电性耦接至第一路由电路的一侧，其中该侧的垫间距与第二半导体元件相符，而第三路由电路则可通过第二路由电路及垂直连接组件，电性耦接至第一路由电路的另一侧，以将第二半导体元件的垫尺寸及垫间距进一步放大。加强层可提供一抗弯平台，供第三路由电路形成其上，以避免线路板发生弯翘状况。通过此方法制备成的线路板为可靠度高、价格低廉、且非常适合大量制造生产。
本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的组件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图亦可能省略重复或非必要的组件及组件符号。

Claims (11)

1.一种线路板，其包括：
一电性组件，其包含一第一半导体元件、一密封材、一系列垂直连接件、一第一路由电路及一第二路由电路，该第一半导体元件具有一主动面，且每一该些垂直连接件各自具有一第一端及一第二端，其中(i)该密封材侧向覆盖该第一半导体元件及该些垂直连接件，并具有面向该第一路由电路的一第一表面及相反于该第一表面的一第二表面，(ii)该第一路由电路延伸至该密封材的该第一表面上、该第一半导体元件的该主动面上、及该些垂直连接件的该些第一端上，以使该第一半导体元件及该些垂直连接件电性耦接至该第一路由电路，且(iii)该第二路由电路设于该密封材的该第二表面上及该些垂直连接件的该些第二端上，以使该第二路由电路通过该些垂直连接件，电性连接至该第一路由电路；
一加强层，其侧向环绕该电性组件，且该加强层的内侧壁表面邻近于该电性组件的外围边缘；以及
一第三路由电路，其设于该第二路由电路上，并侧向延伸于该加强层上，其中该第三路由电路电性耦接至该第二路由电路。
2.根据权利要求1所述的线路板，其中，该第三路由电路包括侧向延伸超过该第二路由电路的外围边缘的至少一导线层。
3.根据权利要求1所述的线路板，还包括额外垂直连接件，其位于该加强层内，其中该些额外垂直连接件电性耦接至该第三路由电路。
4.根据权利要求1所述的线路板，其中，该第一路由电路具有一外露表面，其背向该密封材的该第一表面。
5.根据权利要求4所述的线路板，其中，该加强层的该内侧壁表面的一部分与该第一路由电路的该外露表面形成一凹穴。
6.一种面朝面半导体组体，其包括：
根据权利要求1-4中任一项所述的该线路板；以及
一第二半导体元件，其通过该第一半导体元件与该第二半导体元件间的该第一路由电路，与该第一半导体元件面朝面地相互电性耦接。
7.根据权利要求6所述的面朝面半导体组体，其中，该加强层的该内侧壁表面的一部分与该第一路由电路的该外露表面形成一凹穴，且该第二半导体元件设置于该凹穴内。
8.根据权利要求6所述的面朝面半导体组体，还包括：一散热座，其贴附于该第二半导体元件的一非主动面，并侧向延伸至该加强层上。
9.一种线路板的制作方法，其包括：
提供一电性组件于一牺牲载板上，该电性组件包含一半导体元件、一密封材、一系列垂直连接件、一第一路由电路及一第二路由电路，其中(i)该第一路由电路可拆分式地接置于该牺牲载板上，并邻接该密封材的一第一表面，(ii)该半导体元件及该些垂直连接件嵌埋于该密封材中，且电性耦接至该第一路由电路，且(iii)该第二路由电路设于该密封材的一相反第二表面上，并通过该些垂直连接件电性连接至该第一路由电路；
提供一加强层，其侧向环绕该电性组件及该牺牲载板；
形成一第三路由电路，其设于该第二路由电路上，并侧向延伸于该加强层上，其中该第三路由电路电性耦接至该第二路由电路；以及
从该第一路由电路移除该牺牲载板。
10.根据权利要求9所述的制作方法，提供该电性组件于该牺牲载板上的该步骤包括：
在该牺牲载板上提供该第一路由电路，其中该第一路由电路可拆分式地接置于该牺牲载板上；
将该半导体元件电性耦接至该第一路由电路；
形成该些垂直连接件；
提供该密封材于该第一路由电路上；以及
形成该第二路由电路于该密封材上。
11.根据权利要求9所述的制作方法，其中，形成该第三路由电路的该步骤包括：将该第三路由电路电性耦接至该加强层中的额外垂直连接件。
CN201910174096.6A 2018-03-09 2019-03-07 具嵌埋式组件及加强层的线路板、其制法及半导体组体 Withdrawn CN110246836A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/917,551 US10217710B2 (en) 2014-12-15 2018-03-09 Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US15/917,551 2018-03-09

Publications (1)

Publication Number Publication Date
CN110246836A true CN110246836A (zh) 2019-09-17

Family

ID=67883020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910174096.6A Withdrawn CN110246836A (zh) 2018-03-09 2019-03-07 具嵌埋式组件及加强层的线路板、其制法及半导体组体

Country Status (2)

Country Link
CN (1) CN110246836A (zh)
TW (1) TWI704848B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724719B (zh) * 2019-12-30 2021-04-11 鈺橋半導體股份有限公司 具有雙佈線結構及彎翹平衡件之半導體組體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084206A1 (en) * 2013-09-24 2015-03-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Dual Fan-Out Semiconductor Package
CN104517953A (zh) * 2013-09-27 2015-04-15 英特尔公司 用于无源部件的具有叠置体基板的管芯封装
TWI614855B (zh) * 2016-11-25 2018-02-11 鈺橋半導體股份有限公司 具有電磁屏蔽及散熱特性之半導體組體及製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084206A1 (en) * 2013-09-24 2015-03-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Dual Fan-Out Semiconductor Package
CN104517953A (zh) * 2013-09-27 2015-04-15 英特尔公司 用于无源部件的具有叠置体基板的管芯封装
TWI614855B (zh) * 2016-11-25 2018-02-11 鈺橋半導體股份有限公司 具有電磁屏蔽及散熱特性之半導體組體及製作方法

Also Published As

Publication number Publication date
TW201940026A (zh) 2019-10-01
TWI704848B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
CN106206488B (zh) 内建散热座的散热增益型面朝面半导体组体及制作方法
US10008470B2 (en) Embedded chip packages and methods for manufacturing an embedded chip package
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN105702649B (zh) 具有整合双布线结构的线路板及其制作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI611534B (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
CN103515247A (zh) 具有内建加强层的凹穴基板的制造方法
CN105789058A (zh) 中介层嵌置于加强层中的线路板及其制作方法
CN103596386B (zh) 制造具有内建定位件的复合线路板的方法
US10217710B2 (en) Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
CN105789173B (zh) 整合中介层及双布线结构的线路板及其制作方法
CN103633060A (zh) 具有内嵌元件及电磁屏障的线路板
US7067907B2 (en) Semiconductor package having angulated interconnect surfaces
CN103596354B (zh) 具有内建定位件、中介层、以及增层电路的复合线路板
CN110246836A (zh) 具嵌埋式组件及加强层的线路板、其制法及半导体组体
CN103716992A (zh) 具有内嵌元件、内建定位件、及电磁屏障的线路板
CN107230640A (zh) 具散热座及双增层电路的散热增益型半导体组件及其制法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
CN108109974B (zh) 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN107809837B (zh) 具有双加强层及整合双路由电路的线路板及其制作方法
CN103594379A (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
TWI626865B (zh) 具雙加強層及整合雙路由電路之線路板及其製法
CN107958876A (zh) 具有嵌入式元件及加强层的线路板及其制法
CN108400118A (zh) 三维整合的半导体组件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190917

WW01 Invention patent application withdrawn after publication