CN107809837B - 具有双加强层及整合双路由电路的线路板及其制作方法 - Google Patents

具有双加强层及整合双路由电路的线路板及其制作方法 Download PDF

Info

Publication number
CN107809837B
CN107809837B CN201610808339.3A CN201610808339A CN107809837B CN 107809837 B CN107809837 B CN 107809837B CN 201610808339 A CN201610808339 A CN 201610808339A CN 107809837 B CN107809837 B CN 107809837B
Authority
CN
China
Prior art keywords
circuit
enhancement layer
double
routing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610808339.3A
Other languages
English (en)
Other versions
CN107809837A (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Priority to CN201610808339.3A priority Critical patent/CN107809837B/zh
Publication of CN107809837A publication Critical patent/CN107809837A/zh
Application granted granted Critical
Publication of CN107809837B publication Critical patent/CN107809837B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

具有双加强层及整合双路由电路的线路板特征在于，分别于第一加强层的贯穿开口内及贯穿开口外设有第一及第二路由电路，且第二路由电路上设有被第二加强层侧向环绕的一系列垂直连接通道。第一及第二加强层所具备的机械强度可用以避免线路板弯曲。垂直连接通道可提供下一级连接用的电性接点。位于第一加强层贯穿开口内的第一路由电路可提供初级扇出路由，而位于第一加强层贯穿开口外的第二路由电路不仅可对第一路由电路提供进一步的扇出路由，其亦可使第一路由电路与第一加强层机械接合。

Description

具有双加强层及整合双路由电路的线路板及其制作方法
技术领域
本发明是关于一种线路板，涉及一种具有双加强层及整合双路由电路的线路板及其制作方法，尤指一种具有双加强层且将双路由电路整合为一体的线路板及其制作方法。
背景技术
电子装置(如多媒体装置)的市场趋势是倾向于更迅速且更薄型化的设计需求。其中一种方法是通过无核心层基板，以互连半导体芯片，以使组合装置可更加薄型化，并可改善信号完整性。美国专利案号No.7,851,269，7,902,660，7,981,728及8,227,703即是基于此目的而揭露各种无核心层基板。然而，虽然所述线路板可降低电感(inductance)，但由于其不具有足够的扇出路由(fan-out routing)能力来满足超密脚距覆晶组体的高要求，故无法解决其他特性问题(如设计灵活度)。
为了上述理由及以下所述的其他理由，目前亟需发展一种新式线路板，以解决路由要求，同时确保于组装及操作过程中不易发生弯翘情况。
发明内容
本发明的主要目的是提供一种线路板，其是将第一及第二路由电路整合一体，以展现高度的路由灵活度，同时达到优异的信号完整性。例如，可将第一路由电路建构为具有极高路由密度的初级扇出电路，而第二路由电路则建构成具有粗宽度/间距的进一步扇出路由。整合为一体的两路由电路可使线路板具有最短的可能互连长度，以降低电感并改善组体的电性效能。
本发明的另一目的是提供一种线路板，其可使用第一及第二加强层，以于整合为一体的两路由电路的相反两侧提供机械支撑力，且第二加强层中封埋有垂直连接通道，由此可避免线路板发生弯翘状况，因而改善线路板的机械可靠度，而垂直连接通道则可提供连接下一级路由电路或进行板组装(board assembling)的电性接点。
本发明的再一目的是提供一种线路板，其具有位于第一加强层贯穿开口内的第一路由电路，以及位于第一加强层贯穿开口外的第二路由电路，因而改善线路板的生产良率。
依据上述及其他目的，本发明提供一种线路板，其包括一第一加强层、一第一路由电路、一第二路由电路、一第二加强层及一系列垂直连接通道。于一较佳具体实施例中，第一加强层及第二加强层位于整合为一体的双路由电路的相反两侧处，且可对线路板提供高模数抗弯平台；第一路由电路位于第一加强层的贯穿开口内，且对后续组装其上的半导体元件提供初级的扇出路由，由此，可于进行后续形成第二路由电路前，将该半导体元件的垫尺寸及间距放大；第二路由电路则侧向延伸于第一加强层上，并电性连接至第一路由电路，且第二路由电路可将第一路由电路与第一加强层机械接合，同时对半导体元件提供第二级的扇出路由，且第二路由电路的垫间距及垫尺寸大于第一路由电路的垫间距及垫尺寸；垂直连接通道封埋于第二加强层中，并位于第二路由电路的边缘区域，且垂直连接通道电性连接至第二路由电路，以提供下一级组体用的电性接点。
于另一态样中，本发明提供一种线路板，其包括：一第一加强层，其具有一贯穿开口，其中该贯穿开口具有延伸穿过该第一加强层的一内侧壁表面；一第一路由电路，其具有一第一表面及相反的一第二表面，其中该第一路由电路位于该贯穿开口内，并邻近于该第一加强层的该内侧壁表面；一第二路由电路，其设置于该第一路由电路的该第二表面上，并侧向延伸于该第一加强层的一表面上，其中该第二路由电路通过金属化盲孔，电性耦接至该第一路由电路，且该第二路由电路具有背向该第二表面的一第三表面；一第二加强层，其设置于该第二路由电路的该第三表面上；以及一系列垂直连接通道，其被该第二加强层侧向环绕，其中所述垂直连接通道电性连接至该第二路由电路，并由该第二加强层的一外表面显露。
于再一态样中，本发明提供一种线路板的制作方法，其包括以下步骤：于一可移除的牺牲载板上形成一第一路由电路，其中该第一路由电路具有邻接该牺牲载板的一第一表面及相反的一第二表面；提供一第一加强层，其具有一贯穿开口，其中该贯穿开口具有延伸穿过该第一加强层的一内侧壁表面；将该第一路由电路及该牺牲载板插入该第一加强层的该贯穿开口中，且该第一路由电路与该牺牲载板邻近于该第一加强层的该内侧壁表面；形成一第二路由电路于该第一路由电路的该第二表面上及该第一加强层的一表面上，其中该第二路由电路通过金属化盲孔，电性耦接至该第一路由电路，并具有背向该第二表面的一第三表面；形成一系列垂直连接通道于该第二路由电路的该第三表面上，其中所述垂直连接通道电性耦接至该第二路由电路；形成一第二加强层于该第二路由电路的该第三表面上；以及移除该牺牲载板，以显露该第一路由电路的该第一表面；其中所述垂直路由通道是被该第二加强层侧向环绕，且由该第二加强层的一外表面显露。
除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
本发明的线路板制作方法具有许多优点。举例来说，于形成第二路由电路前将牺牲载板及第一路由电路插入第一加强层贯穿开口的作法是特别具有优势的，其原因在于，该牺牲载板与该第一加强层可共同提供一稳定的平台，以供第二路由电路的形成，且可避免后续形成第二路由电路时发生微盲孔未连接接触垫的问题。此外，于第二路由电路上形成第二加强层可确保线路板具有最佳强度，由此，整合为一体的双重路由电路相反两侧上的双重加强层可提供机械强度，避免线路板于移除牺牲载板后发生弯翘问题。另外，当需形成多层路由电路时，通过两阶段步骤以形成互连基板的作法可避免发生严重的弯曲问题。
本发明的上述及其他特征与优点可通过下述较佳实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可通过下述较佳实施例的详细叙述更加清楚明了，其中：
图1及图2分别为本发明第一实施态样中，于牺牲载板上形成路由线的剖视图及顶部立体示意图；
图3为本发明第一实施态样中，图1结构上形成第一介电层及第一盲孔的剖视图；
图4为本发明第一实施态样中，图3结构上形成第一导线的剖视图；
图5为本发明第一实施态样中，图4结构上形成第二介电层及第二盲孔的剖视图；
图6及图7分别为本发明第一实施态样中，图5结构上形成第二导线的剖视图及顶部立体示意图；
图8及图9分别为本发明第一实施态样中，图6及图7的面板尺寸结构切割后的剖视图及顶部立体示意图；
图10为本发明第一实施态样中，对应于图8及图9切离单元的次组体剖视图；
图11为本发明第一实施态样中，图10次组体及第一加强层置于第三介电层/金属层上的剖视图；
图12为本发明第一实施态样中，图11结构进行层压工艺后的剖视图；
图13为本发明第一实施态样中，图12结构上形成第三盲孔的剖视图；
图14为本发明第一实施态样中，图13结构上形成第三导线的剖视图；
图15为本发明第一实施态样中，图14结构上形成焊球的剖视图；
图16为本发明第一实施态样中，图15结构上形成第二加强层的剖视图；
图17为本发明第一实施态样中，图16结构上形成开孔的剖视图；
图18为本发明第一实施态样中，自图17结构移除牺牲载板，以制作完成线路板的剖视图；
图19为本发明第一实施态样中，另一线路板的剖视图；
图20为本发明第一实施态样中，第一半导体元件接置于图19线路板上的半导体组体的剖视图；
图21为本发明第一实施态样中，第二半导体元件电性耦接至图20半导体组体的封装叠加组体的剖视图；
图22为本发明第二实施态样中，次组体及第一加强层置于载膜上的剖视图；
图23为本发明第二实施态样中，图22结构上设置第三介电层及金属层的剖视图；
图24为本发明第二实施态样中，图23结构形成第三盲孔的剖视图；
图25为本发明第二实施态样中，图24结构形成第三导线的剖视图；
图26为本发明第二实施态样中，图25结构上形成金属柱的剖视图；
图27为本发明第二实施态样中，图26结构上设置电性元件的剖视图；
图28为本发明第二实施态样中，图27结构上形成第二加强层的剖视图；
图29为本发明第二实施态样中，自图28结构移除第二加强层顶部区域的剖视图；
图30为本发明第二实施态样中，自图29结构移除牺牲载板中支撑板后的剖视图；
图31为本发明第二实施态样中，自图30结构移除牺牲载板的阻障层后，以制作完成线路板的剖视图；
图32为本发明第二实施态样中，第一半导体元件接置于图31线路板上的半导体组体的剖视图；
图33为本发明第二实施态样中，第二半导体元件电性耦接至图32半导体组体的封装叠加组体的剖视图；
图34为本发明第三实施态样中，图29结构上形成第四导线的剖视图；
图35为本发明第三实施态样中，图34结构上形成第四介电层及第四盲孔的剖视图；
图36为本发明第三实施态样中，图35结构上形成第五导线的剖视图；
图37为本发明第三实施态样中，自图36结构移除牺牲载板后，以制作完成线路板的剖视图；
图38为本发明第三实施态样中，第一半导体元件及散热座接置于图37线路板上的半导体组体的剖视图；
图39为本发明第四实施态样中，另一线路板的剖视图；
图40为本发明第五实施态样中，再一线路板的剖视图；
图41为本发明第五实施态样中，半导体元件及散热座接置于图40线路板上的半导体组体的剖视图；以及
图42为本发明第五实施态样中，多个半导体元件电性耦接至图40线路板上的封装叠加组体的剖视图。
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施态样。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的附图是简化过且做为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
实施例1
图1-图18为本发明第一实施态样中，一种线路板的制作方法图，其包括一第一加强层、一第一路由电路、一第二路由电路、一系列垂直连接通路及一第二加强层。
图1及图2分别为牺牲载板110上形成路由线135的剖视图及顶部立体示意图，其中路由线135是通过金属沉积及金属图案化工艺形成。于此图中，该牺牲载板110为单层结构，且路由线135包括接合垫138及叠接垫139。该牺牲载板110通常由铜、铝、铁、镍、锡、不锈钢、硅或其他金属或合金制成，但亦可使用任何其他导电或非导电材料制成。牺牲载板110的厚度较佳于0.1至2.0毫米的范围。于本实施态样中，该牺牲载板110是由含铁材料所制成，且厚度为1.0毫米。路由线135通常由铜所制成，且可经由各种技术进行图案化沉积，如电镀、无电电镀、蒸镀、溅镀或其组合，或者通过薄膜沉积而后进行金属图案化步骤而形成。就具导电性的牺牲载板110而言，一般是通过金属电镀方式沉积，以形成路由线135。金属图案化技术包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻光罩(图未示)，以定义出路由线135。
图3为具有第一介电层141及第一盲孔143的剖视图，其中第一介电层141位于牺牲载板110及路由线135上，而第一盲孔143于第一介电层141中。第一介电层141一般可通过层压或涂布方式沉积而成，并接触牺牲载板110及路由线135，且第一介电层141是由上方覆盖并侧向延伸于牺牲载板110及路由线135上。第一介电层141通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。于沉积第一介电层141后，可通过各种技术形成第一盲孔143，其包括激光钻孔、等离子体蚀刻、及光刻技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属光罩。第一盲孔143是延伸穿过第一介电层141，并对准路由线135的选定部分。
参考图4，通过金属沉积及金属图案化工艺形成第一导线145于第一介电层141上。第一导线145自路由线135朝上延伸，并填满第一盲孔143，以形成直接接触路由线135的第一金属化盲孔147，同时侧向延伸于第一介电层141上。因此，第一导线145可提供X及Y方向的水平信号路由以及穿过第一盲孔143的垂直路由，以作为路由线135的电性连接。
第一导线145可通过各种技术沉积为单层或多层，如电镀、无电电镀、蒸镀、溅镀或其组合。举例来说，首先通过将该结构浸入活化剂溶液中，使第一介电层141与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可通过溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层，以形成第一导线145，其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻光罩(图未示)，以定义出第一导线145。
图5为具有第二介电层151及第二盲孔153的剖视图，其中第二介电层151位于第一介电层141与第一导线145上，而第二盲孔153于第二介电层151中。第二介电层151一般可通过层压或涂布方法沉积而成，并接触第一介电层141与第一导线145，且由上方覆盖并侧向延伸于第一介电层141与第一导线145上。第二介电层151通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。于沉积第二介电层151后，形成延伸穿过第二介电层151的第二盲孔153，以显露第一导线145的选定部分。如第一盲孔143所述，第二盲孔153亦可通过各种技术形成，其包括激光钻孔、等离子体蚀刻、及光刻技术，且通常具有50微米的直径。
图6及图7分别为形成第二导线155的剖视图及顶部立体示意图，其中第二导线155可通过金属沉积及金属图案化工艺形成于第二介电层151上。第二导线155自第一导线145向上延伸，并填满第二盲孔153，以形成直接接触第一导线145的第二金属化盲孔157，同时侧向延伸于第二介电层151上。如图7所示，第二导线155包括接触垫158的图案化阵列，且接触垫158的间距是大于接合垫138的间距。
此阶段已完成于牺牲载板110上形成第一路由电路120的工艺。于此图中，第一路由电路120包括路由线135、第一介电层141、第一导线145、第二介电层151及第二导线155。
图8及图9分别为将图6及图7的面板尺寸结构(panel-scale structure)切割成个别单件的剖视图及顶部立体示意图。此面板尺寸结构(牺牲载板110上具有第一路由电路120)是沿着切割线“L”被单离成个别的次组体10。
图10为个别次组体10的剖视图，其中次组体10包括一牺牲载板110及一第一路由电路120。于此图中，该第一路由电路120为增层路由电路，且具有邻近于牺牲载板110的第一表面101、相对于第一表面101的第二表面103、位于第一表面101处的接合垫138及叠接垫139、及位于第二表面103的接触垫158。接合垫138是与芯片I/O垫相符，而背对牺牲载板110的最外层导线则具有间距大于接合垫138间距的接触垫158。据此，第一路由电路120具有扇出的导线图案，其是由接合垫138的较细微间距扇出至接触垫158的较粗间距，以便可提供第一级扇出路由/互连予接置其上的半导体元件。第一路由电路120选择性包含的叠接垫139则可提供电性接点予另一半导体元件。
图11为图10次组体10及第一加强层20置于第三介电层441/金属层44上的剖视图。该第一加强层20的厚度较佳是与次组体10的厚度实质上相同。该第一加强层20可由具有足够机械强度的陶瓷、金属、树脂、金属复合材、或单层或多层电路结构所制成，并具有一贯穿开口205。该贯穿开口205具有延伸穿过第一加强层20的内侧壁表面209，且贯穿开口205的尺寸较佳是与次组体10实质上相同或是稍微大于次组体10。于此图中，该贯穿开口205的尺寸稍微大于次组体10，且可通过激光切割、冲孔、或机械钻孔形成。该次组体10位于该第一加强层20的贯穿开口205中。第三介电层441是夹置于次组体10与金属层44之间以及第一加强层20与金属层44之间，且第三介电层441接触次组体10的第二导线155及第一加强层20。第三介电层441可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，且通常具有50微米的厚度。金属层44则通常为具有25微米厚度的铜层。第二导线155的表面于向下方向上与第一加强层20的表面呈实质上共平面，且次组体10与第一加强层20间具有位于贯穿开口205内的间隙207。第一加强层20侧向围绕该间隙207，且间隙207侧向围绕牺牲载板110及第一路由电路120。
图12为第三介电层441进入间隙207的剖视图。第三介电层441是于施加热及压力下而流入间隙207中。受热的第三介电层441可在压力下任意成形。因此，夹置于次组体10与金属层44间以及第一加强层20与金属层44间的第三介电层441受到挤压后，将改变其原始形状并向上流入间隙207，进而同形被覆贯穿开口205的内侧壁表面209及牺牲载板110与第一路由电路120的外围边缘。固化后的第三介电层441可提供次组体10与第一加强层20间、次组体10与金属层44间、以及第一加强层20与金属层44间的坚固机械性接合，以使次组体10固定于第一加强层20的贯穿开口205内。
图13为形成第三盲孔443的剖视图，其是显露第二导线155的接触垫158。在此，第三盲孔443延伸穿过金属层44及第三介电层441，并对准第二导线155的接触垫158。如第一及第二盲孔143，153所述，第三盲孔443亦可通过各种技术形成，其包括激光钻孔、等离子体蚀刻、及光刻技术，且通常具有50微米的直径。
参考图14，于第三介电层441上形成第三导线445，其中是先于金属层44上及第三盲孔443中沉积一被覆层44’，接着再对金属层44及其上的被覆层44’进行图案化，以形成第三导线445。第三导线445是自接触垫158朝下延伸，并填满第三盲孔443，以形成直接接触接触垫158的第三金属化盲孔447，同时侧向延伸于第三介电层441上。
为了便于图示，金属层44及被覆层44’是以单一层表示。由于铜为同质被覆，金属层间的界线(以虚线表示)可能不易察觉甚至无法察觉。
此阶段已完成于次组体10及第一加强层20上形成第二路由电路420的工艺。该第二路由电路420侧向延伸超过第一路由电路120的外围边缘且延伸于第一加强层20的一表面上，并具有背向第一路由电路120第二表面103的第三表面403。于此图中，该第二路由电路420包含一第三介电层441及第三导线445，且实质上具有第一路由电路120与第一加强层20的结合表面积。
图15为第二路由电路420的第三表面403上形成阵列式垂直连接通道51的剖视图。于此图中，所述垂直连接通道51是绘示成焊球511，并与第二路由电路420的第三导线445接触。
图16为第二路由电路420的第三表面403上形成第二加强层53的剖视图。第二加强层53通常是通过树脂密封材的印刷或模封(molding)工艺而形成，以由下方覆盖垂直连接通道51及第二路由电路420的一选定部位，并于侧面方向上环绕、同形披覆且覆盖垂直连接通道51。
图17为第二加强层53中形成开孔533的剖视图。所述开孔533对准垂直连接通道51，以由下方显露垂直连接通道51。
图18为移除牺牲载板110后的剖视图。牺牲载板110可通过各种方式移除，包括使用酸性溶液(如氯化铁、硫酸铜溶液)或碱性溶液(如氨溶液)的湿蚀刻、电化学蚀刻、或于机械方式(如钻孔或端铣)后再进行化学蚀刻。于此实施态样中，由含铁材料所制成的牺牲载板110可通过化学蚀刻溶液移除，其中化学蚀刻溶液于铜与铁间具有选择性，以避免移除牺牲载板110时导致铜路由线135遭蚀刻。
据此，如图18所示，已完成的线路板100包括一第一加强层20、一第一路由电路120、一第二路由电路420、垂直连接通道51及一第二加强层53，其中第一路由电路120及第二路由电路420皆为不具有核心层的增层路由电路。
第一路由电路120是位于第一加强层20的贯穿开口205内，且邻近于第一加强层20的内侧壁表面209，同时第一路由电路120的第一表面101是从第一加强层20的贯穿开口205显露。第二路由电路420位于第一加强层20的贯穿开口205外，且于第一路由电路120的第二表面103上，同时侧向延伸至线路板100的外围边缘。因此，第一路由电路120的第一表面101的表面积小于第二路由电路420的表面积(即，第三介电层441下表面的面积)。第一路由电路120为多层路由电路，且包含扇出的导线图案，其是由第一表面101处的较细微间距扇出至第二表面103处的较粗间距。
第二路由电路420通过第二路由电路420的第三金属化盲孔447而电性耦接至第一路由电路120的接触垫158，其中第二路由电路420包含有第三导线445，且第三导线445是延伸进入第一加强层20贯穿开口205外的区域，并侧向延伸于第一加强层20的表面上方。由此，第二路由电路420不仅可对第一路由电路120提供进一步的扇出线路结构，其亦可使第一路由电路120与第一加强层20机械接合。
第一加强层20环绕于第一路由电路120的外围边缘，并侧向延伸至线路板100的外围边缘，用以提供机械支撑并避免线路板100发生弯翘状况。第一加强层20亦向上延伸超过第一路由电路120的第一表面101，以便于第一加强层20的贯穿开口205内形成凹穴206。
垂直连接通道51是设置于第二路由电路420第三表面403的边缘区域，且封埋于第二加强层53中，并由第二加强层53的开孔533显露。因此，所述垂直连接通道51可提供下一级连接用的电性接点。
第二加强层53设置于第二路由电路420的第三表面403上，且具有一穿口505，其中该穿口505是中心对准于第一加强层20的贯穿开口205。因此，于线路板100相对两侧处的第一加强层20及第二加强层53可提供双重支撑力，以有效避免线路板100弯翘。
图19为另一态样的线路板200剖视图，其于第二加强层53的穿口505内设有电性元件61。该线路板200与图18所示的线路板100相似，惟不同处在于，线路板200还包括有一电性元件61，其设置于第二路由电路420的第三表面403上。该电性元件61(绘示成一芯片)通过第二路由电路420第三导线445上的凸块71，电性耦接至第二路由电路420。此外，该电性元件61与线路板200的第二路由电路420间的间隙可选择性地填入填充材料91。
图20为第一半导体元件63接置于图19所示线路板200上的半导体组体剖视图，其中该第一半导体元件63是绘示成一芯片进行说明。第一半导体元件63是位于凹穴206内，并以覆晶方式通过凸块73而接置于第一路由电路120中显露的接合垫138上。据此，第一半导体元件63与电性元件61可通过第一路由电路120及第二路由电路420，相互面朝面地电性连接。
图21为封装叠加组体(package-on-package assembly)的剖视图，其是通过焊球75以进一步将第二半导体元件65电性耦接至第一路由电路120的叠接垫139。据此，第二半导体元件65可通过线路板200的第一路由电路120而与第一半导体元件63电性连接，同时通过第一路由电路120及第二路由电路420而与电性元件61电性连接。
实施例2
图22-图31为本发明第二实施态样中，一种将电性元件包埋于第二加强层中的线路板制作方法图。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图22为次组体10与第一加强层20置于载膜30上的剖视图。该次组体10与图10所示结构相似，惟差异处仅在于，本实施例的牺牲载板110为双层结构。该次组体10位于第一加强层20的贯穿开口205内，且牺牲载板110贴附于载膜30上。载膜30通常为一胶布，其可提供暂时的固定力，使次组体10稳固地位于贯穿开口205中。于此图中，次组体10与第一加强层20是通过载膜30的黏性而贴附于载膜30。或者，可涂布额外的黏着剂，以使次组体10及第一加强层20贴附于载膜30。将次组体10插入贯穿开口205后，第一路由电路120的第二表面103是于向上方向与第一加强层20的一表面呈实质上共平面。于贯穿开口205区域稍大于次组体10的态样中，可选择性地将黏着剂(图未示)涂布于次组体10与第一加强层20间位于贯穿开口205中的间隙(图未示)，以便于第一路由电路120与第一加强层20间提供坚固机械性接合。该牺牲载板110包括一支撑板111及沉积于支撑板111上的一阻障层113，且第一路由电路120形成于阻障层113上。阻障层113可具有0.001至0.1毫米的厚度，且可为一金属层，其中该金属层可于化学移除支撑板111时抵抗化学蚀刻，并可于不影响路由线135下移除该金属层。举例说明，当支撑板111及路由线135是由铜制成时，该阻障层113可由锡或镍制成。此外，除了金属材料外，阻障层113亦可为一介电层，如可剥式积层膜(peelablelaminatefilm)。于此实施例中，支撑板111为铜板，且阻障层113为厚度3微米的镍层。
图23为第三介电层441及金属层44由上方层压/涂布于次组体10与第一加强层20上的剖视图。第三介电层441接触第二介电层151/第二导线155、金属层44及第一加强层20，并夹置于第二介电层151/第二导线155与金属层44之间及第一加强层20与金属层44之间。
图24为具有第三盲孔443的剖视图，其是显露第二导线155的接触垫158。在此，第三盲孔443延伸穿过金属层44及第三介电层441，并对准第二导线155的接触垫158。
图25为于第三介电层441上形成第三导线445的剖视图。在此，第三导线445是通过将被覆层44’沉积于金属层44上以及第三盲孔443中，接着再对金属层44及其上的被覆层44’进行图案化而形成。第三导线445自接触垫158向上延伸，并填满第三盲孔443，以形成直接接触接触垫158的第三金属化盲孔447，同时侧向延伸于第三介电层441上。
此阶段已完成于第一路由电路120及第一加强层20上形成第二路由电路420的工艺。于此图中，第二路由电路420包括第三介电层441及第三导线445。
图26为移除载膜30并于第二路由电路420上沉积垂直连接通道51的剖视图。自牺牲载板110及第一加强层20移除载膜30后，接着再形成垂直连接通道51于第二路由电路420的第三导线445上。于此图中，所述垂直连接通道51是绘示成金属柱513，并电性连接至第二路由电路420。
图27为电性元件61接置于第二路由电路420上的剖视图。该电性元件61(绘示成一芯片)通过第二路由电路420第三导线445上的凸块71，电性耦接至第二路由电路420。
图28为第二路由电路420上形成第二加强层53的剖视图。第二加强层53由上方覆盖第二路由电路420、垂直连接通道51及电性元件61，并于侧面方向上环绕、同形披覆且覆盖垂直连接通道51及电性元件61。
图29为移除第二加强层53顶部区域以由上方显露垂直连接通道51的剖视图。于此图中，该第二加强层53的外表面与垂直连接通道51的显露表面呈实质上共平面。
图30为移除支撑板111后的剖视图。在此，由铜制成的支撑板111可通过碱性蚀刻溶液来移除。
图31为移除阻障层113后的剖视图。在此，由镍制成的阻障层113可通过酸性蚀刻溶液来移除，以由上方显露第一路由电路120的第一表面101。于阻障层113为可剥式积层膜(peelable laminate film)的另一态样中，该阻障层113可通过机械剥离或等离子体灰化(plasma ashing)方式来移除。据此，第一路由电路120的第一表面101与第一加强层20的一部分内侧壁表面209共同形成位于第一加强层20贯穿开口205中的一凹穴206。
据此，如图31所示，已完成的线路板300包括一第一加强层20、一第一路由电路120、一第二路由电路420、垂直连接通道51、一第二加强层53及一电性元件61，其中第一路由电路120及第二路由电路420皆为不具有核心层的增层路由电路。
第一路由电路120是位于第一加强层20的贯穿开口205内，而第二路由电路420则位于第一加强层20的贯穿开口205外，并延伸至线路板300的外围边缘。于此图中，第一路由电路120于第一表面101处具有接合垫138及叠接垫139，且于第二表面103处具有接触垫158。由于接触垫158的尺寸及垫间距设计为比接合垫138的尺寸及垫间距大(其中接合垫138的尺寸及垫间距是与随后接置于上的芯片I/O垫相符)，故第一路由电路120可提供初级的扇出路由，以确保下一级的增层电路互连工艺得以展现较高的生产良率。第二路由电路420是接触第一路由电路120及第一加强层20，并侧向延伸于第一路由电路120与第一加强层20上，同时电性耦接至第一路由电路120的接触垫158。此外，第一加强层20与第二加强层53位于线路板300的相对两侧处，以避免线路板300弯翘。垂直连接通路51封埋于第二加强层53中，并电性连接至第二路由电路420，且由第二加强层53显露。电性元件61被第二加强层53包围，同时被垂直连接通道51侧向环绕，且电性耦接至第二路由电路420。
图32为第一半导体元件63接置于图31所示线路板300上的半导体组体剖视图，其中该第一半导体元件63是绘示成一芯片进行说明。第一半导体元件63是位于线路板300的凹穴206内，并以覆晶方式通过凸块73而接置于第一路由电路120中显露的接合垫138上。
图33为封装叠加组体(package-on-package assembly)的剖视图，其是通过焊球75以进一步将第二半导体元件65电性耦接至第一路由电路120的叠接垫139。据此，第二半导体元件65可通过线路板300的第一路由电路120而与第一半导体元件63电性连接，同时通过第一路由电路120及第二路由电路420而与电性元件61电性连接。
实施例3
图34-图37为本发明第三实施态样中，一种具有第三路由电路的线路板制作方法图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图34为于图29的第二加强层53上形成第三导线835的剖视图。第三导线835是通过金属沉积及金属图案化工艺而形成，其侧向延伸于第二加强层53的外表面上，并接触垂直连接通道51。
图35为具有第四介电层841及第四盲孔843的剖视图，其中第四介电层841位于第二加强层53与第四导线835上，而第四盲孔843于第四介电层841中。第四介电层841一般可通过层压或涂布方法沉积而成，并接触第二加强层53与第四导线835，且由上方覆盖并侧向延伸于第二加强层53与第四导线835上。第四介电层841通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。于沉积第四介电层841后，形成延伸穿过第四介电层841的第四盲孔843，以显露第四导线835的选定部分。第四盲孔843亦可通过各种技术形成，其包括激光钻孔、等离子体蚀刻、及光刻技术，且通常具有50微米的直径。
图36为通过金属沉积及金属图案化工艺形成第五导线855于第四介电层841上的剖视图。第五导线855自第四导线835向上延伸，并填满第四盲孔843，同时侧向延伸于第四介电层841上。
此阶段已完成于第二加强层53上形成第三路由电路820的工艺。于此图中，第三路由电路820包括第四导线835、第四介电层841及第五导线855。
图37为移除牺牲载板110后的剖视图。由此，第一路由电路120的第一表面101从第一加强层20的贯穿开口205显露。
据此，如图37所示，已完成的线路板400包括一第一加强层20、一第一路由电路120、一第二路由电路420、垂直连接通道51、一第二加强层53、一电性元件61及一第三路由电路820。
第一路由电路120是位于第一加强层20的贯穿开口205内，而第二路由电路420则设置于第一路由电路120与第一加强层20上。电性元件61电性耦接至第二路由电路420，并被第二加强层53包围，同时被第二加强层53中的垂直连接通道51侧向环绕。第三路由电路820设置于第二加强层53上，并电性连接至垂直连接通道51。
图38为第一半导体元件63及散热座58接置于图37所示线路板400上的半导体组体剖视图。第一半导体元件63是以覆晶方式接置于第一路由电路120的第一表面101上，并通过第一路由电路120及第二路由电路420，面朝面地与电性元件61电性连接。散热座58贴附于第一半导体元件63的非主动面上，并侧向延伸于第一加强层20上。
实施例4
图39为本发明第四实施态样的线路板剖视图，其具有位于第二加强层53中的导电盲孔515及与导电盲孔515接触的焊球517。
于本实施例中，该线路板500是以类似于实施例2所述的工艺制备，惟差异处仅在于，垂直连接通道51包括有导电盲孔515与焊球517的组合。
实施例5
图40为本发明第五实施态样的线路板剖视图，其于第一加强层中设有额外的垂直连接通道。
于本实施例中，该线路板600是以类似于实施例3所述的工艺制备，惟差异处仅在于，该线路板600于第一加强层20中形成额外的垂直连接通道21，其通过第三介电层441中额外的第三金属化盲孔448，电性耦接至第二路由电路420。于此图中，第一加强层20中额外的垂直连接通道21是绘示成金属柱。但如第二加强层53中垂直连接通道51所述，第一加强层20中的垂直连接通道21也可为焊球、导电盲孔或其组合。
图41为第一半导体元件63及散热座58接置于图40所示线路板600上的半导体组体剖视图。第一半导体元件63是以覆晶方式接置于第一路由电路120的第一表面101上。散热座58与第一半导体元件63热性导通，并电性耦接至第一加强层20中的垂直连接通道21，作为接地用。
图42为第一半导体元件63、第二半导体元件65、第三半导体元件67接置于图40所示线路板600上的剖视图。第一半导体元件63是位于线路板600的凹穴206内，并电性耦接至第一路由电路120的接合垫138。第二半导体元件65是设置于第一半导体元件63上方，并电性耦接至第一路由电路120的叠接垫139。第三半导体元件67是设置于第二半导体元件65与第二加强层53上方，并电性耦接至垂直连接通道51。
上述的线路板及组体仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。举例来说，第一加强层可包括多个排列成阵列形状的贯穿开口，且每一贯穿开口中可设置一第一路由电路。此外，第二路由电路亦可包括额外的导线，以接收并连接额外第一路由电路的额外接触垫。同样地，第二加强层可包括多个排列成阵列形状的穿口，且每一穿口中可容置一电性元件。
如上述实施态样所示，本发明建构出一种可展现较佳可靠度的独特线路板，其包括第一加强层、第一路由电路、第二路由电路、一系列垂直连接通道、第二加强层、选择性的电性元件、及选择性的第三路由电路。为方便下文描述，在此将第一路由电路的第一表面所面向的方向定义为第一方向，而第一路由电路的第二表面所面向的方向定义为第二方向。第二路由电路设置于第一路由电路的第二表面上，并具有面向第二方向的第三表面。
第一加强层具有一贯穿开口，且可为单层或多层结构，并可选择性地嵌埋有单层级导线或多层级导线。于一较佳实施例中，该第一加强层是环绕第一路由电路的外围边缘，并侧向延伸至线路板的外围边缘。该第一加强层可由任何具有足够机械强度的材料制成，如金属、金属复合材、陶瓷、树脂或其他非金属材料。据此，位于第一路由电路周围的该第一加强层可对线路板提供机械支撑，以防止线路板发生弯翘现象。此外，可于第一加强层中形成额外的垂直连接通道，以提供半导体元件从第一方向接置于第一加强层上的电性接点。该第一加强层中的额外的垂直连接通道可包括，但不限于，金属柱、焊球、导电盲孔或其组合。
第一及第二路由电路可为不具核心层的增层路由电路，其分别位于第一加强层的贯穿开口内及贯穿开口外。此外，第二路由电路侧向延伸超过第一路由电路的外围边缘，且其表面积大于第一路由电路的表面积。较佳为，第二路由电路延伸至线路板的外围边缘，且实质上具有第一路由电路与第一加强层的结合表面积。第一及第二路由电路各自包括至少一介电层及导线，其中导线填满介电层中的盲孔，并侧向延伸于介电层上。介电层与导线是连续轮流形成，且需要的话可重复形成。
第一路由电路可形成于可移除的牺牲载板上，以形成次组体，随后再将次组体插入第一加强层的贯穿开口，且较佳是使第一路由电路及牺牲载板的外围边缘靠近第一加强层的贯穿开口内侧壁表面。更具体地说，第一路由电路可包括路由线路、一介电层及导线，其中路由线路是位于牺牲载板上，介电层是位于路由线路及牺牲载板上，而导线则由路由线路的选定部分延伸，并填满介电层中的盲孔，以形成金属化盲孔，同时侧向延伸于介电层上。若需要更多的信号路由，第一路由电路可进一步包括额外的介电层、额外的盲孔、及额外的导线。此外，第一路由电路可选择性地包括一或多个被动元件嵌埋其中。于本发明中，可直接于牺牲载板上形成第一路由电路，或者分开形成第一路由电路后，再将第一路由电路可拆分地贴附于牺牲载板上，以完成于牺牲载板上形成第一路由电路的步骤。于第一路由电路中，路由线路可包括与芯片I/O垫相配的接合垫，而背对牺牲载板的最外层导线可包括间距大于接合垫间距的接触垫。路由线路可选择性地还包括叠接垫，以对另一半导体元件(如塑料封装件或另一半导体组体)提供电性接点。因此，第一路由电路可为多层路由电路，且其第一表面可具有接合垫及选择性叠接垫，而第二表面可具有接触垫，其中接触垫可通过金属化盲孔而电性耦接至接合垫，以及选择性电性耦接至叠接垫。据此，于一较佳实施例中，该第一路由电路具有扇出的导线图案，其是由接合垫的较细微间距扇出至接触垫的较粗间距，可提供第一级扇出路由/互连予随后接置其上的半导体元件。接合垫、选择性叠接垫、及邻近牺牲载板的最内侧介电层可具有实质上呈相互共平面的表面(朝向第一方向)，而背对牺牲载板的最外侧导线表面(朝向第二方向)较佳是与第一加强层的表面呈实质上共平面。此外，第一加强层可朝第一方向延伸超过第一路由电路的第一表面，以便于移除牺牲载板后，于第一加强层的贯穿开口中形成一凹穴，以显露第一路由电路的第一表面。据此，可将半导体元件置于凹穴内，并将半导体元件电性耦接至凹穴所显露的接合垫。将次组体插入第一加强层的贯穿开口后，可选择性地将黏着剂涂布于次组体与第一加强层间的贯穿开口中间隙，以便于第一路由电路与第一加强层间提供坚固机械性接合。或者，次组体与第一加强层间的间隙可由第二路由电路的介电层所挤出的介电材料填入。据此，该黏着剂或介电材可被覆贯穿开口的内侧壁表面及第一路由电路与牺牲载板的外围边缘。
于第一路由电路插入第一加强层的贯穿开口后，第二路由电路可形成于第一路由电路的第二表面上，并侧向延伸于第一加强层的表面上，以提供进一步地扇出路由/互连予第一路由电路。由于第二路由电路可通过第二路由电路的金属化盲孔而电性耦接至第一路由电路，故第一路由电路与第二路由电路间的电性连接无须使用焊接材料。此外，第一加强层与第二路由电路间的界面亦无需使用焊材或黏着剂。更具体地说，第二路由电路可包括一介电层及导线，其中介电层是位于第一路由电路与第一加强层上，而导线是自第一路由电路的接触垫延伸(且选择性地自第一加强层或第一加强层中的额外垂直连接通道延伸)，并填满第二路由电路介电层中的盲孔，同时侧向延伸于第二路由电路的介电层上。因此，第二路由电路可接触并电性耦接至第一路由电路的接触垫，以构成信号路由，且第二路由电路可选择性地进一步电性耦接至第一加强层，以作为接地连接，或者选择性地进一步电性耦接至第一加强层中的额外垂直连接通道，以构成信号路由或作为接地连接。若需要更多的信号路由，第二路由电路可进一步包括额外的介电层、额外的盲孔、以及额外的导线。
于形成第二路由电路前，可使用载膜(通常为黏胶带)，以提供暂时的固定力。举例说明，该载膜可暂时贴附于牺牲载板及第一加强层，以将次组体固定于第一加强层的贯穿开口内，接着，如上所述，可选择性地将黏着剂涂布于第一加强层与第一路由电路间及第一加强层与牺牲载板间的间隙。于形成第二路由电路于第一路由电路及第一加强层上后，可将载膜移除。或者，可直接将次组体及第一加强层设置于一介电层上，并使第一路由电路的最外侧导线及第一加强层与该介电层接触，随后再将该介电层接合至第一路由电路与第一加强层，且较佳是使该介电层流入第一路由电路与第一加强层间及牺牲载板与第一加强层的间隙。由此，由该介电层挤压出的介电材可于次组体与第一加强层间提供坚固机械性接合，并将次组体固定于第一加强层的贯穿开口内。接着，该第二路由电路(包含有接合至第一路由电路及第一加强层的介电层)可与第一路由电路电性耦接。
于形成第二路由电路后，可通过化学蚀刻或机械剥离方式，将提供坚固支撑力予第一路由电路的牺牲载板从第一路由电路移除。牺牲载板可具有0.1毫米至2.0毫米的厚度，且可由任何导电或非导电材料所制成，如铜、镍、铬、锡、铁、不锈钢、硅、玻璃、石墨、塑料膜、或其他金属或非金属材料。于通过化学蚀刻方式移除牺牲载板的态样中，该牺牲载板通常是由化学可移除的材料制成。为避免于移除牺牲载板时蚀刻到与牺牲载板接触的接合垫，该牺牲载板可由镍、铬、锡、铁、不锈钢、或其他可通过选择性蚀刻溶液(不对铜制成的接合垫及选择性叠接垫起反应)移除的材料。或者，接合垫及选择性叠接垫可由任何稳定材料所制成，以避免于移除牺牲载板时遭到蚀刻。举例来说，当牺牲载板是由铜所制成时，接合垫及选择性叠接垫可为金垫。此外，牺牲载板亦可为具有阻障层及支撑板的多层结构，而第一路由电路是形成于牺牲载板的阻障层上。由于第一路由电路与支撑板间是通过两者之间的阻障层相互隔离，因此，即使第一路由电路的路由线路与支撑板是由相同材料所制成，于移除支撑板时也不会伤害到第一路由电路的路由线路。在此，该阻障层可为一金属层，且该金属层于化学移除支撑板时不对化学蚀刻起作用，并且可使用对路由线路不发生反应的蚀刻溶液来移除。举例来说，可于铜或铝所制成的支撑板表面上形成镍层、铬层或钛层，以作为阻障层，而铜或铝所制成的路由线路可沉积于镍层、铬层或钛层上。据此，于移除支撑板时，该镍层、铬层或钛层可保护路由线路免遭蚀刻。或者，该阻障层可为介电层，其可通过如机械剥离或等离子体灰化的方式来移除。举例说明，可使用离型层作为支撑板与第一路由电路间的阻障层，且该支撑板可通过机械剥离方式而与离型层一同被移除。
第二加强层通常为树脂模制加强层，且可具有一穿口，以容置选择性的电性元件。或者，可于电性元件电性耦接至第二路由电路后，提供第二加强层以包埋该电性元件。于一较佳实施态样中，该第二加强层是侧向延伸至线路板的外围边缘。据此，第二加强层可从第二方向对线路板提供机械支撑。结合为一体的双重路由电路相反两侧上的第一加强层及第二加强层可提供双重支撑，有效避免线路板弯翘。此外，第二加强层与第二路由电路间的界面可无需使用焊材或黏着剂。
第二加强层中的垂直连接通道可提供连接下一级组体或下一级路由电路的电性接点。于一较佳实施态样中，所述垂直连接通道是于提供第二加强层前，设置于第二路由电路第三表面的边缘区域。第二加强层中的垂直连接通道可包括金属柱、焊球、导电盲孔或其组合，且其厚度可与第二加强层厚度相同或不同。举例来说，垂直连接通道面向第二方向的表面可于第二方向上，与第二加强层的外表面呈实质上共平面。或者，第二加强层的厚度可大于或小于垂直连接通道的高度。于第二加强层具有较大厚度的态样中，第二加强层形成有一开孔，其由第二加强层的外表面延伸至垂直连接通道，以于第二方向上显露垂直连接通道的选定部位。于第二加强层具有较小厚度的态样中，所述垂直连接通道则朝第二方向延伸超过第二加强层的外表面，并具有从第二加强层外表面凸出且不被第二加强层覆盖的选定部位。无论如何，垂直连接通道是由第二加强层的外表面显露，以提供下一级连接用的电性接点。
选择性的电性元件可通过覆晶方式，利用第二路由电路第三表面上的凸块接置于第二路由电路上，并电性耦接至第二路由电路。该电性元件可为半导体元件，如已封装或未封装的芯片。举例来说，该电性元件可为裸芯片，或是晶圆级封装晶粒等。或者，该电性元件可为堆叠芯片。
选择性的第三路由电路形成于第二加强层的外表面上，并电性耦接至垂直连接通道。更具体地说，第三路由电路可包括导线，其电性连接至第二加强层中的垂直连接通道，并侧向延伸于第二加强层上。若需要更多的信号路由，第三路由电路可包括一层或多层介电层、位于介电层中的盲孔、及额外的导线。第三路由电路最外层导线可容置导电接点，例如焊球，以与下一级组体或另一电子元件电性传输及机械性连接。
本发明亦提供一种半导体组体，其是将一第一半导体元件电性耦接至上述线路板的接合垫。更具体地说，可将第一半导体元件置于线路板的凹穴中，并于线路板接合垫上设置各种连接媒介(如凸块)，以将第一半导体元件电性连接至线路板。据此，于线路板中具有第二加强层所包埋的电性元件的态样中，第一半导体元件与电性元件可通过两者间的第一及第二路由电路，相互电性连接，以形成面朝面组体(face-to-face assembly)。于面朝面组体中，第一与第二路由电路可提供第一半导体元件与电性元件间的最短互连距离。该第一半导体元件可为已封装或未封装的芯片。举例来说，该第一半导体元件可为裸芯片，或是晶圆级封装晶粒等。或者，该第一半导体元件可为堆叠芯片。
此外，可进一步提供第二半导体元件，并通过导电接点，如焊球，以将第二半导体元件电性耦接至线路板的叠接垫。据此，本发明可提供一种封装叠加组体(package-on-package assembly)，其包括一第一半导体元件及一第二半导体元件，其中第一半导体元件是位于线路板的凹穴中，并电性耦接至线路板的接合垫，而第二半导体元件则位于第一半导体元件上方，并且电性耦接至线路板的叠接垫。于一较佳实施例中，第一半导体元件是以覆晶方式接置于接合垫上，而第二半导体元件是位于第一加强层与第一半导体元件上方，并且接置于叠接垫上。在此，可选择性地于第一半导体元件与线路板第一路由电路间的间隙填入一填充材料。
“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在凹穴向上的状态下，选择性第三路由电路是于下方覆盖第二路由电路，不论另一元件例如第二加强层是否位于第三路由电路与第二路由电路之间。
“接置于…上”及“贴附于…上”一词包括与单一或多个元件间的接触与非接触。例如，选择性散热座可贴附于第一加强层上，不论此散热座是接触该第一加强层，或与该第一加强层以一黏着剂或焊球相隔。
“对准”一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线与第一加强层内侧壁表面及第一路由电路外围边缘相交时，第一加强层内侧壁表面即侧向对准于第一路由电路外围边缘，不论第一加强层内侧壁表面与第一路由电路外围边缘之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与第一路由电路外围边缘相交但不与第一加强层内侧壁表面相交、或与第一加强层内侧壁表面相交但不与第一路由电路外围边缘相交的假想水平线。
“靠近”一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域已知通识，当第一加强层内侧壁表面与次组体间的间隙不够窄时，由于次组体于间隙中的侧向位移而导致的位置误差可能会超过可接受的最大误差限制。于某些状况下，一旦次组体的位置误差超过最大限值时，则不可能使用激光束对准于第一路由电路的预定位置，此可能导致第一路由电路与第二路由电路间的电性连接失败。根据第一路由电路的接触垫尺寸，本领域的技术人员可经由试误法，以确认第一路由电路与第一加强层间的间隙的最大可接受限值，以确保第二路由电路的金属化盲孔与第一路由电路的接触垫对准。由此，“第一路由电路与牺牲载板的外围边缘靠近第一加强层贯穿开口的内侧壁表面”的叙述是指牺牲载板的外围边缘与贯穿开口内侧壁表面间的间隙，以及第一路由电路的外围边缘与贯穿开口内侧壁表面间的间隙系窄到足以防止次组体的位置误差超过可接受的最大误差限值。举例来说，次组体外围边缘与贯穿开口内侧壁表面间的间隙较佳是约于10微米至50微米的范围内。
“电性连接”、以及“电性耦接”的词意指直接或间接电性连接。例如，第一导线直接接触并且电性连接至路由线，而第二导线与路由线保持距离，并且通过第一导线而电性连接至路由线。
“第一方向”及“第二方向”并非取决于线路板的定向，凡熟悉此项技术的人士即可轻易了解其实际所指的方向。例如，第一路由电路的第一表面是面朝第一方向，而第一路由电路的第二表面是面朝第二方向，此与线路板是否倒置无关。因此，该第一及第二方向是彼此相反且垂直于侧面方向。再者，在凹穴向上的状态，第一方向是为向上方向，第二方向是为向下方向；在凹穴向下的状态，第一方向是为向下方向，第二方向是为向上方向。
本发明的线路板具有许多优点。举例来说，第一及第二加强层可对整合为一体的双路由电路提供一抗弯平台，以避免线路板发生弯翘状况。第二加强层中的垂直连接通道可提供下一级连接用的电性接点。此外，第一加强层贯穿开口内的第一路由电路可提供第一级扇出/互连予接置其上的半导体元件，而第一路由电路与第一加强层上的第二路由电路则可提供第二级扇出/互连。由此，具有精细接垫的半导体元件可电性耦接至第一路由电路的一侧，其中该侧的垫间距是与半导体元件相符，而第二路由电路则可电性耦接至第一路由电路具有较大垫间距的另一侧，以将半导体元件的垫尺寸及间距进一步放大。通过此方法制备成的线路板是为可靠度高、价格低廉、且非常适合大量制造生产。
本发明的制作方法具有高度适用性，且是以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例是为例示之用，其中所述实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图亦可能省略重复或非必要的元件及元件符号。

Claims (15)

1.一种具有双加强层及整合双路由电路的线路板，其包括：
一第一加强层，其具有一贯穿开口，其中该贯穿开口具有延伸穿过该第一加强层的一内侧壁表面；
一第一路由电路，其具有一第一表面及相反的一第二表面，其中该第一路由电路位于该贯穿开口内，并邻近于该第一加强层的该内侧壁表面；
一第二路由电路，其设置于该第一路由电路的该第二表面上，并侧向延伸于该第一加强层的一表面上，其中该第二路由电路通过金属化盲孔，电性耦接至该第一路由电路，且该第二路由电路具有背向该第二表面的一第三表面；
一第二加强层，其设置于该第二路由电路的该第三表面上；以及
一系列垂直连接通道，其被该第二加强层侧向环绕，其中所述垂直连接通道电性连接至该第二路由电路，并由该第二加强层的一外表面显露。
2.如权利要求1所述的具有双加强层及整合双路由电路的线路板，还包括：一电性元件，其设置于该第二路由电路的该第三表面上，其中该电性元件电性耦接至该第二路由电路。
3.如权利要求2所述的具有双加强层及整合双路由电路的线路板，还包括：一第三路由电路，其设置于该第二加强层的该外表面上，其中该第三路由电路电性耦接至所述垂直连接通道，且该电性元件包埋于该第二加强层中，并被所述垂直连接通道所环绕。
4.如权利要求2所述的具有双加强层及整合双路由电路的线路板，其中，该电性元件设置于该第二加强层的一穿口中。
5.如权利要求1所述的具有双加强层及整合双路由电路的线路板，其中，该第一路由电路的该第一表面由该第一加强层的该贯穿开口显露，且该第一路由电路的该第一表面的面积小于该第二路由电路的该第三表面的面积。
6.如权利要求1所述的具有双加强层及整合双路由电路的线路板，其中，该第一加强层的该内侧壁表面的一部分与该第一路由电路的该第一表面形成一凹穴，且该凹穴是位于该第一加强层的该贯穿开口中。
7.如权利要求1所述的具有双加强层及整合双路由电路的线路板，其中，所述垂直连接通道包括金属柱、焊球、导电盲孔、或其组合。
8.如权利要求1所述的具有双加强层及整合双路由电路的线路板，还包括：额外垂直连接通道于该第一加强层中，其中所述额外垂直连接通道通过额外金属化盲孔，电性耦接至该第二路由电路。
9.如权利要求8所述的具有双加强层及整合双路由电路的线路板，其中，所述额外垂直连接通道包括金属柱、焊球、导电盲孔、或其组合。
10.一种具有双加强层及整合双路由电路的线路板制作方法，其包括：
于一可移除的牺牲载板上形成一第一路由电路，其中该第一路由电路具有邻接该牺牲载板的一第一表面及相反的一第二表面；
提供一第一加强层，其具有一贯穿开口，其中该贯穿开口具有延伸穿过该第一加强层的一内侧壁表面；
将该第一路由电路及该牺牲载板插入该第一加强层的该贯穿开口中，且该第一路由电路与该牺牲载板邻近于该第一加强层的该内侧壁表面；
形成一第二路由电路于该第一路由电路的该第二表面上及该第一加强层的一表面上，其中该第二路由电路通过金属化盲孔，电性耦接至该第一路由电路，并具有背向该第二表面的一第三表面；
形成一系列垂直连接通道于该第二路由电路的该第三表面上，其中所述垂直连接通道电性耦接至该第二路由电路；
形成一第二加强层于该第二路由电路的该第三表面上；以及
移除该牺牲载板，以显露该第一路由电路的该第一表面；
其中所述垂直路由通道是被该第二加强层侧向环绕，且由该第二加强层的一外表面显露。
11.如权利要求10所述的具有双加强层及整合双路由电路的线路板制作方法，还包括：将一电性元件电性耦接至该第二路由电路，其中该电性元件设置于该第二路由电路的该第三表面上，并被该垂直连接通道所侧向环绕。
12.如权利要求11所述的具有双加强层及整合双路由电路的线路板制作方法，其中，将该电性元件电性耦接至该第二路由电路的步骤包括：将该电性元件插入该第二加强层的一穿口中。
13.如权利要求11所述的具有双加强层及整合双路由电路的线路板制作方法，其中，该电性元件是于形成该第二加强层的步骤前，电性耦接至该第二路由电路，且形成该第二加强层的步骤包括：以该第二加强层包埋该电性元件。
14.如权利要求13所述的具有双加强层及整合双路由电路的线路板制作方法，还包括：形成一第三路由电路于该第二加强层的该外表面上，其中该第三路由电路电性耦接至所述垂直连接通道。
15.如权利要求10所述的具有双加强层及整合双路由电路的线路板制作方法，其中，形成该第二路由电路的步骤包括：通过额外金属化盲孔，使该第二路由电路电性耦接至该第一加强层中的额外垂直连接通道。
CN201610808339.3A 2016-09-08 2016-09-08 具有双加强层及整合双路由电路的线路板及其制作方法 Expired - Fee Related CN107809837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610808339.3A CN107809837B (zh) 2016-09-08 2016-09-08 具有双加强层及整合双路由电路的线路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610808339.3A CN107809837B (zh) 2016-09-08 2016-09-08 具有双加强层及整合双路由电路的线路板及其制作方法

Publications (2)

Publication Number Publication Date
CN107809837A CN107809837A (zh) 2018-03-16
CN107809837B true CN107809837B (zh) 2019-11-26

Family

ID=61576069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610808339.3A Expired - Fee Related CN107809837B (zh) 2016-09-08 2016-09-08 具有双加强层及整合双路由电路的线路板及其制作方法

Country Status (1)

Country Link
CN (1) CN107809837B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929719A (zh) * 2005-08-24 2007-03-14 株式会社藤仓 印刷电路板及其制造方法
CN103596354A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 具有内建定位件、中介层、以及增层电路的复合线路板
CN105702649A (zh) * 2014-12-15 2016-06-22 钰桥半导体股份有限公司 具有整合双布线结构的线路板及其制作方法
CN105789173A (zh) * 2015-01-14 2016-07-20 钰桥半导体股份有限公司 整合中介层及双布线结构的线路板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929719A (zh) * 2005-08-24 2007-03-14 株式会社藤仓 印刷电路板及其制造方法
CN103596354A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 具有内建定位件、中介层、以及增层电路的复合线路板
CN105702649A (zh) * 2014-12-15 2016-06-22 钰桥半导体股份有限公司 具有整合双布线结构的线路板及其制作方法
CN105789173A (zh) * 2015-01-14 2016-07-20 钰桥半导体股份有限公司 整合中介层及双布线结构的线路板及其制作方法

Also Published As

Publication number Publication date
CN107809837A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN105702649B (zh) 具有整合双布线结构的线路板及其制作方法
CN106206488B (zh) 内建散热座的散热增益型面朝面半导体组体及制作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
US6187652B1 (en) Method of fabrication of multiple-layer high density substrate
US9947625B2 (en) Wiring board with embedded component and integrated stiffener and method of making the same
US20170062394A1 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US10306777B2 (en) Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
CN106057745B (zh) 设有加强层及整合双路由电路的半导体组件及制作方法
CN103515247A (zh) 具有内建加强层的凹穴基板的制造方法
TW201711149A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
CN105789173B (zh) 整合中介层及双布线结构的线路板及其制作方法
CN103796451B (zh) 印刷布线板及印刷布线板的制造方法
CN103633060B (zh) 具有内嵌元件及电磁屏障的线路板
TW201917795A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法
CN101364586B (zh) 封装基板结构
US7067907B2 (en) Semiconductor package having angulated interconnect surfaces
CN107809837B (zh) 具有双加强层及整合双路由电路的线路板及其制作方法
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN108109974B (zh) 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN110246836A (zh) 具嵌埋式组件及加强层的线路板、其制法及半导体组体
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
TWI626865B (zh) 具雙加強層及整合雙路由電路之線路板及其製法
CN107958876A (zh) 具有嵌入式元件及加强层的线路板及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191126

Termination date: 20200908