CN107958876A - 具有嵌入式元件及加强层的线路板及其制法 - Google Patents

Abstract

本发明提供了一种具有嵌入式元件及加强层的线路板，其中，将嵌入式半导体元件、第一路由电路、密封材及一系列垂直连接件整合成一电性元件，并将电性元件设于加强层的贯穿开口内，同时于加强层的贯穿开口外设有第二路由电路，其侧向延伸于加强层上。加强层所具备的机械强度可用以避免线路板弯曲。嵌入式半导体元件电性耦接至第一路由电路，且被垂直连接件所环绕，其中垂直连接件与第一及第二路由电路电性连接。第一路由电路可对接置于线路板上的另一半导体元件提供初级扇出路由，而第二路由电路不仅可提供进一步的扇出线路结构，其也可使电性元件与加强层机械接合。

Description

具有嵌入式元件及加强层的线路板及其制法

技术领域

本发明是关于一种线路板，尤指一种具有嵌入式元件及加强层的线路板及其制作方法。

背景技术

多媒体装置的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是将电子元件嵌入于线路板中，使线路板的电性效能可获得改善，及/或使另一元件可接置于线路板上，以形成3D堆叠结构。美国专利案号8,453,323、8,525,337、8,618,652及8,836,114即是基于此目的而公开各种具有嵌入式元件的线路板。然而，此做法除了有难以控制的弯翘问题外，还有其他特性问题(如设计灵活度)尚未解决。此外，此做法也极可能于电子元件埋入线路板时造成良率大幅下降。如美国专利案号8,536,715及8,501,544中所述，此问题的主要原因是，嵌入元件因对位准确度问题或黏着剂固化时移位所导致的些微位移都可能发生无法连接到I/O的现象，进而造成元件失效且生产良率低。

为了上述理由及以下所述的其他理由，目前亟需发展一种具有嵌入式元件的新式线路板，以解决路由要求，并确保超高封装密度、高信号完整度、薄型化且低弯翘。

发明内容

本发明的主要目的是提供一种线路板，其将第一路由电路、嵌入式半导体元件及密封材设置于加强层的贯穿开口中，以避免错位及线路板中央区域发生弯翘，可改善生产良率及元件级(device-level)可靠度。

本发明的另一目的是提供一种线路板，其中第二路由电路延伸进入加强层贯穿开口外的区域，并通过密封材中的一系列垂直连接件电性连接至第一路由电路，使线路板最外区域的弯翘现象获得良好控制，且可通过第一及第二路由电路展现高度的路由灵活度。例如，可将第一路由电路建构为具有极高路由密度的初级扇出电路，而第二路由电路则建构成具有粗宽度/间距的进一步扇出路由，以利于下一级的板封装(board assembling)。

依据上述及其他目的，本发明提供一种线路板，其包括一加强层、一第一路由电路、一第一半导体元件、一密封材、一系列垂直连接件及一第二路由电路。在此，将第一路由电路、第一半导体元件、密封材及垂直连接件整合成一电性元件，并使该加强层环绕该电性元件。于一较佳具体实施例中，加强层具有一贯穿开口，且可对线路板提供高模数抗弯平台；第一半导体元件以覆晶方式接置于第一路由电路上，并封埋于密封材中，且被一系列垂直连接件所环绕；第一路由电路邻接于密封材的一侧，且对后续组装其上的第二半导体元件提供初级的扇出路由，并提供第一及第二半导体元件间的最短路由距离；第二路由电路邻接于密封材的另一侧，并侧向延伸于加强层上，且第二路由电路可将电性元件与加强层机械接合，同时提供第二级的扇出路由，其中第二路由电路的垫间距及垫尺寸可符合下一级组体；垂直连接件位于第一路由电路与第二路由电路之间，并延伸穿过密封材，以提供第一路由电路与第二路由电路间的电性连接。

于另一实施方式中，本发明提供一种线路板，其包括：一加强层，其具有一贯穿开口，其中该贯穿开口具有延伸穿过该加强层的一内侧壁表面；一电性元件，其位于该加强层的该贯穿开口内，且邻近于该加强层的该内侧壁表面，该电性元件包含一第一半导体元件、一密封材、一系列垂直连接件及一第一路由电路，且该第一路由电路设置于该密封材的一第一表面，其中(i)该第一半导体元件嵌入于该密封材中，且电性耦接至该第一路由电路，(ii)这些垂直连接件被该密封材侧向覆盖，且环绕该第一半导体元件，其中这些垂直连接件电性耦接至该第一路由电路并延伸至该密封材之一相反第二表面；以及一第二路由电路，其设置于该密封材的该第二表面上，并侧向延伸于该加强层的一表面上，其中该第二路由电路电性耦接至该密封材中的这些垂直连接件。此外，本发明还提供一种面朝面(face-to-face)半导体组体，其包括上述的线路板及一第二半导体元件，该第二半导体元件设置于该加强层的该贯穿开口中，且该第一半导体元件与该第二半导体元件通过两者间的第一路由电路，面朝面地相互电性耦接。

于再一实施方式中，本发明提供一种线路板的制作方法，其包括以下步骤：提供一电性元件于一牺牲载板上，该电性元件包含一半导体元件、一密封材、一系列垂直连接件及一第一路由电路，该第一路由电路设置于该密封材的一第一表面，其中(i)该第一路由电路可拆分式地接置于该牺牲载板上，(ii)该半导体元件嵌入于该密封材中，且电性耦接至该第一路由电路，(iii)这些垂直连接件环绕该半导体元件，并电性耦接至该第一路由电路；提供一加强层，其具有一贯穿开口，其中该贯穿开口具有延伸穿过该加强层的一内侧壁表面；将该电性元件及该牺牲载板插入该加强层的该贯穿开口中，且该电性元件与该牺牲载板邻近于该加强层的该内侧壁表面；形成一第二路由电路，该第二路由电路设置于该密封材的一相反第二表面及该加强层之一表面上，且电性耦接至该密封材中的这些垂直连接件；以及从该第一路由电路移除该牺牲载板。

除非特别描述或步骤间使用“接着”字词，或者是必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。

本发明的线路板制作方法具有许多优点。举例来说，于形成第二路由电路前将牺牲载板及电性元件插入加强层贯穿开口的做法是特别具有优势的，其原因在于，该牺牲载板与该加强层可共同提供一稳定的平台，供第二路由电路的形成。于第一路由电路上形成密封材的做法可对线路板提供另一高模数的抗弯平台，因此密封材及加强层的机械强度可避免移除牺牲载板后出现弯翘现象。此外，当需形成多层路由电路时，通过两阶段步骤以形成互连基板的做法可避免发生严重的弯曲问题。

附图说明

图1及图2分别为本发明第一实施例中，于牺牲载板上形成路由线的剖视图及顶部立体示意图；

图3为本发明第一实施例中，图1结构上形成第一介电层及第一盲孔的剖视图；

图4为本发明第一实施例中，图3结构上形成第一导线的剖视图；

图5为本发明第一实施例中，图4结构上形成第二介电层及第二盲孔的剖视图；

图6为本发明第一实施例中，图5结构上形成第二导线的剖视图；

图7为本发明第一实施例中，图6结构上形成金属柱的剖视图；

图8为本发明第一实施例中，图7结构上接置第一半导体元件的剖视图；

图9为本发明第一实施例中，图8结构上形成密封材的剖视图；

图10为本发明第一实施例中，自图9结构移除密封材顶部区域的剖视图；

图11为本发明第一实施例中，图10的面板尺寸结构切割后的剖视图；

图12为本发明第一实施例中，对应于图11切离单元的结构剖视图；

图13为本发明第一实施例中，加强层置于载膜上的剖视图；

图14为本发明第一实施例中，图12结构贴附于图13载膜上的剖视图；

图15为本发明第一实施例中，图14结构上设置第三介电层及金属层的剖视图；

图16为本发明第一实施例中，图15结构形成第三盲孔的剖视图；

图17为本发明第一实施例中，图16结构形成第三导线的剖视图；

图18为本发明第一实施例中，自图17结构移除载膜及牺牲载板，以制作完成线路板的剖视图；

图19为本发明第一实施例中，第二半导体元件接置于图18线路板上的面朝面半导体组体的剖视图；

图20为本发明第二实施例中，第一路由电路形成于牺牲载板上的剖视图；

图21为本发明第二实施例中，图20结构上接置第一半导体元件的剖视图；

图22为本发明第二实施例中，图21结构上形成密封材的剖视图；

图23为本发明第二实施例中，图22结构上形成开孔的剖视图；

图24为本发明第二实施例中，图23结构上形成导电盲孔的剖视图；

图25为本发明第二实施例中，图24的面板尺寸结构切割后的剖视图；

图26为本发明第二实施例中，对应于图25切离单元的结构剖视图；

图27为本发明第二实施例中，图26结构及加强层置放于第三介电层/金属层上的剖视图；

图28为本发明第二实施例中，图27结构进行层压工艺后的剖视图；

图29为本发明第二实施例中，图28结构上形成第三导线的剖视图；

图30为本发明第二实施例中，自图29结构移除牺牲载板，以制作完成线路板的剖视图；

图31为本发明第二实施例中，第二半导体元件接置于图30线路板上的面朝面半导体组体的剖视图；

图32为本发明第三实施例中，图8结构上接置散热座的剖视图；

图33为本发明第三实施例中，图32结构上形成密封材的剖视图；

图34为本发明第三实施例中，自图33结构移除密封材顶部区域的剖视图；

图35为本发明第三实施例中，图34的面板尺寸结构切割后的剖视图；

图36为本发明第三实施例中，对应于图35切离单元的结构剖视图；

图37为本发明第三实施例中，图36结构及加强层置放于载膜上的剖视图；

图38为本发明第三实施例中，图37结构上形成第三介电层、金属层及第三盲孔的剖视图；

图39为本发明第三实施例中，图38结构上形成第三导线的剖视图；

图40为本发明第三实施例中，自图39结构移除载膜及牺牲载板，以制作完成线路板的剖视图；

图41为本发明第四实施例中，另一线路板的剖视图；

图42为本发明第五实施例中，再一线路板的剖视图；

图43为本发明第五实施例中，第二半导体元件及散热座接置于图42线路板上的面朝面半导体组体的剖视图；

图44为本发明第五实施例中，第三半导体元件及焊球接置于图43面朝面半导体组体上的剖视图；及

图45为本发明第五实施例中，第二半导体元件、第三半导体元件、第四半导体元件及第五半导体元件接置于图42线路板上的剖视图。

附图标记说明

线路板 100、200、300、400、500

牺牲载板 10

支撑板 111

阻障层 113

电性元件 20

外露表面 203

第一路由电路 210

路由线 225

接合垫 228

迭接垫 229

第一介电层 231

第一盲孔 233

第一导线 235

金属化盲孔 237

第二介电层 241

第二盲孔 243

第二导线 245

第二金属化盲孔 247

垂直连接件 25、31

金属柱 251

导电盲孔 253

第一半导体元件 26

凸块 27、71、73

密封材 28

第一表面 281

第二表面 283

开孔 284

散热座 29、81

加强层 30

贯穿开口 305

凹穴 306

间隙 307

内侧壁表面 309

载膜 40

第二路由电路 510

金属层 53

被覆层 53’

第三介电层 531

第三盲孔 533

第三导线 535

第三金属化盲孔 537、538

第二半导体元件 61

第三半导体元件 63

第四半导体元件 65

第五半导体元件 67

焊球 75

切割线 L

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

实施例1

图1-18为本发明第一实施例中，一种线路板的制作方法图，其包括一加强层、一第一路由电路、一第一半导体元件、一系列垂直连接件、一密封材及一第二路由电路。

图1及图2分别为牺牲载板10上形成路由线225的剖视图及顶部立体示意图，其中路由线225通过金属沉积及金属图案化工艺形成。于此图中，该牺牲载板10为单层结构，且路由线225包括接合垫228及叠接垫229。该牺牲载板10通常由铜、铝、铁、镍、锡、不锈钢、硅或其他金属或合金制成，但也可使用任何其他导电或非导电材料制成。牺牲载板10的厚度较佳于0.1至2.0毫米的范围。于本实施例中，该牺牲载板10由含铁材料所制成，且厚度为1.0毫米。路由线225通常由铜所制成，且可经由各种技术进行图案化沉积，如电镀、无电电镀、蒸镀、溅镀或其组合，或者通过薄膜沉积而后进行金属图案化步骤而形成。就具导电性的牺牲载板10而言，一般是通过金属电镀方式沉积，以形成路由线225。金属图案化技术包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻掩膜(图未示)，以定义出路由线225。

图3为具有第一介电层231及第一盲孔233的剖视图，其中第一介电层231位于牺牲载板10及路由线225上，而第一盲孔233于第一介电层231中。第一介电层231一般可通过层压或涂布方式沉积而成，并接触牺牲载板10及路由线225，且第一介电层231由上方覆盖并侧向延伸于牺牲载板10及路由线225上。第一介电层231通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。于沉积第一介电层231后，可通过各种技术形成第一盲孔233，其包括激光钻孔、电浆蚀刻、及光刻技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属掩膜。第一盲孔233延伸穿过第一介电层231，并对准路由线225的选定部分。

参考图4，通过金属沉积及金属图案化工艺形成第一导线235于第一介电层231上。第一导线235自路由线215朝上延伸，并填满第一盲孔233，以形成直接接触路由线225的第一金属化盲孔237，同时侧向延伸于第一介电层231上。因此，第一导线235可提供X及Y方向的水平信号路由以及穿过第一盲孔233的垂直路由，以作为路由线225的电性连接。

第一导线235可通过各种技术沉积为单层或多层，如电镀、无电电镀、蒸镀、溅镀或其组合。举例来说，首先通过将该结构浸入活化剂溶液中，使第一介电层231与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可通过溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层，以形成第一导线235，其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻掩膜(图未示)，以定义出第一导线235。

图5为具有第二介电层241及第二盲孔243的剖视图，其中第二介电层241位于第一介电层231与第一导线235上，而第二盲孔243于第二介电层241中。第二介电层241一般可通过层压或涂布方法沉积而成，并接触第一介电层231与第一导线235，且由上方覆盖并侧向延伸于第一介电层231与第一导线235上。第二介电层241通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。于沉积第二介电层241后，形成延伸穿过第二介电层241的第二盲孔243，以显露第一导线235的选定部分。如第一盲孔233所述，第二盲孔243也可通过各种技术形成，其包括激光钻孔、电浆蚀刻、及光刻技术，且通常具有50微米的直径。

图6为形成第二导线245的剖视图，其中第二导线245可通过金属沉积及金属图案化工艺形成于第二介电层241上。第二导线245自第一导线235向上延伸，并填满第二盲孔243，以形成直接接触第一导线235的第二金属化盲孔247，同时侧向延伸于第二介电层241上。

此阶段已完成于牺牲载板10上形成第一路由电路210的工艺。于此图中，第一路由电路210包括路由线225、第一介电层231、第一导线235、第二介电层241及第二导线245。

图7为形成阵列式垂直连接件25于第一路由电路210上的剖视图。于此图中，这些垂直连接件25是绘示成金属柱251，并电性连接至第一路由电路210的第二导线245，且与第二导线245接触。

图8为第一半导体元件26电性耦接至第一路由电路210的剖视图。第一半导体元件26(绘示成裸芯片)可通过热压、回焊、或热超音波接合技术，经由凸块27电性耦接至第一路由电路210的第二导线245。

图9为形成密封材28于垂直连接件25、第一半导体元件26及第一路由电路210上的剖视图，其中该密封材28可通过如树脂-玻璃层压、树脂-玻璃涂布或模制(molding)方式形成。该密封材28由上方覆盖垂直连接件25、第一半导体元件26及第一路由电路210，且环绕、同形披覆并覆盖垂直连接件25及第一半导体元件26的侧壁。

图10为垂直连接件25由上方显露的剖视图。可通过研磨方式，将密封材28的上部区域移除。于此图中，这些垂直连接件25的外露表面于上方与密封材28的外表面呈实质上共平面。

图11为将图10的面板尺寸结构切割成个别单件的剖视图。如图所示，沿着切割线“L”，将面板尺寸结构单离成个别单件。

图12为个别单件的剖视图，其中该个别单件包括一牺牲载板10及位于该牺牲载板10上的一电性元件20。该电性元件20包含一第一路由电路210、一系列垂直连接件25、一第一半导体元件26及一密封件28。于此图中，该第一路由电路210为增层路由电路，其可拆分式地接置于牺牲载板10上，并邻接于密封材28的第一表面281。该第一路由电路210包含有与牺牲载板10接触的接合垫228及叠接垫229。这些接合垫228与芯片I/O垫相符，且接合垫228的垫间距小于邻接密封材28的第二导线的垫间距。据此，第一路由电路210具有扇出的导线图案，其由邻接牺牲载板10的接合垫228较细微间距扇出至邻接密封材28的第二导线较粗间距。第一半导体元件26嵌入于密封材28中，且电性耦接至第一路由电路210。这些垂直连接件25封埋于密封材28中，并环绕第一半导体元件26，且由第一路由电路210延伸至密封材28的第二表面283。

图13为加强层30置于载膜40上的剖视图。该加强层30可由具有足够机械强度的陶瓷、金属、树脂、金属复合材、或单层或多层电路结构所制成。加强层30的厚度较佳是实质上相等于牺牲载板10与电性元件20的相加厚度，且可通过激光切割、冲孔、或机械钻孔形成有一贯穿开口305。该贯穿开口305具有延伸穿过加强层30的内侧壁表面309，且贯穿开口305的尺寸较佳是与牺牲载板10及电性元件20实质上相同或是稍微大于牺牲载板10及电性元件20的尺寸。载膜40通常为一胶布，且加强层30是通过载膜40的黏性而贴附于载膜40。

图14为牺牲载板10及电性元件20插入加强层30贯穿开口305中的剖视图，其是将牺牲载板10贴附于载膜40上。在此，牺牲载板10及电性元件20是邻近于加强层30的内侧壁表面309。载膜40可提供暂时的固定力，使牺牲载板10及电性元件20稳固地位于贯穿开口305中。于此图中，牺牲载板10是通过载膜40的黏性而贴附于载膜40。或者，可涂布额外的黏着剂，以使牺牲载板10贴附于载膜40。将牺牲载板10及电性元件20插入贯穿开口305后，密封材28的第二表面283于向上方向与加强层30的外表面呈实质上共平面。于贯穿开口305区域稍大于牺牲载板10及电性元件20尺寸的实施例中，可选择性地将黏着剂(图未示)涂布于牺牲载板10与加强层30间及电性元件20与加强层30间位于贯穿开口305中的间隙(图未示)，于电性元件20与加强层30间提供坚固机械性接合。

图15为第三介电层531及金属层53由上方层压/涂布于电性元件20与加强层30上的剖视图。第三介电层531接触垂直连接件25/密封材28、金属层53及加强层30，并夹置于垂直连接件25/密封材28与金属层53之间及加强层30与金属层53之间。第三介电层531可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，且通常具有50微米的厚度。金属层53则通常为具有25微米厚度的铜层。

图16为形成第三盲孔533的剖视图，以由上方显露垂直连接件25。在此，第三盲孔533延伸穿过金属层53及第三介电层531，并对准垂直连接件25的选定部位。如第一及第二盲孔233,243所述，第三盲孔533也可通过各种技术形成，其包括激光钻孔、电浆蚀刻、及光刻技术，且通常具有50微米的直径。

参考图17，于第三介电层531上形成第三导线535，其是先于金属层53上及第三盲孔533中沉积一被覆层53’，接着再对金属层53及其上的被覆层53’进行图案化，以形成第三导线535。第三导线535是自垂直连接件25朝上延伸，并填满第三盲孔533，以形成直接接触垂直连接件25的第三金属化盲孔537，同时侧向延伸于第三介电层531上。

为了便于图示，金属层53及被覆层53’以单一层表示。由于铜为同质被覆，金属层间的界线(以虚线表示)可能不易察觉甚至无法察觉。

此阶段已完成于电性元件20及加强层30上形成第二路由电路510的工艺。该第二路由电路510侧向延伸超过第一路由电路210及密封材28的外围边缘且延伸于加强层30的一表面上。于此图中，该第二路由电路510包含一第三介电层531及第三导线535，且实质上具有第一路由电路210与加强层30的相加表面积。

图18为移除载膜40及牺牲载板10的剖视图。自牺牲载板10及加强层30移除载膜40后，接着再移除牺牲载板10以由上方显露第一路由电路210。牺牲载板10可通过各种方式移除，包括使用酸性溶液(如氯化铁、硫酸铜溶液)或碱性溶液(如氨溶液)的湿蚀刻、电化学蚀刻、或于机械方式(如钻孔或端铣)后再进行化学蚀刻。于此实施例中，由含铁材料所制成的牺牲载板10可通过化学蚀刻溶液移除，其中化学蚀刻溶液于铜与铁间具有选择性，以避免移除牺牲载板10时导致铜路由线225遭蚀刻。

据此，如图18所示，已完成的线路板100包括一第一路由电路210、一系列垂直连接件25、一第一半导体元件26、一密封材28、一加强层30及一第二路由电路510，其中第一路由电路210及第二路由电路510皆为不具有核心层的增层路由电路。于此图中，垂直连接件25是绘示为金属柱。然而，于某些实施例中，垂直连接件25也可能为焊球、导电盲孔或其组合。

第一路由电路210、垂直连接件25、第一半导体元件26及密封材28位于加强层30的贯穿开口305内。第一路由电路210与密封材28邻近于加强层30的内侧壁表面309。第一半导体元件26及垂直连接件25封埋于密封材28中，并电性连接至第一路由电路210。第一路由电路210的外露表面203背向密封材28的第一表面280，并从加强层30的贯穿开口305显露。第二路由电路510设置于加强层30的贯穿开口305外，并位于密封材28的第二表面283上，同时侧向延伸至线路板100的外围边缘。据此，第一路由电路210的外露表面203的面积即小于第二路由电路510的表面面积(即，第三介电层531下表面的面积)。

第二路由电路510通过第二路由电路510的第三金属化盲孔537而电性耦接至垂直连接件25，其中第二路由电路510包含有第三导线535，且第三导线535延伸进入加强层30贯穿开口305外的区域，并侧向延伸于加强层30的表面上方。因此，第二路由电路510不仅可提供进一步的扇出线路结构，其也可使电性元件20与加强层30机械接合。

加强层30环绕于第一路由电路210及密封材28的外围边缘，并侧向延伸至线路板100的外围边缘，用以提供机械支撑并避免线路板100发生弯翘状况。第一路由电路210的外露表面203与加强层30的一部分内侧壁表面309共同形成位于加强层30贯穿开口305中的一凹穴306。

图19为第二半导体元件61接置于图18所示线路板100上的面朝面半导体组体剖视图，其中该第二半导体元件61绘示成一芯片进行说明。第二半导体元件61位于线路板100的凹穴306内，并以覆晶方式通过凸块71而接置于第一路由电路210中显露的接合垫228上。第一路由电路210具有扇出的导线图案，其由外露表面203处的较细微间距扇出至与密封材28接触的最内侧表面处的较粗间距。因此，第一路由电路210可对第二半导体元件61提供第一级的扇出路由/互连，且第二半导体元件61可通过第一半导体元件26与第二半导体元件61间的第一路由电路210，而与第一半导体元件26面朝面地相互电性连接。

实施例2

图20-30为本发明第二实施例中，一种包含有导电盲孔作为垂直连接件的线路板制作方法图。

为了简要说明目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。

图20为第一路由电路210可拆分式地接置于牺牲载板10上的剖视图。牺牲载板10上设有第一路由电路210的该结构与图6所示结构相似，差异处仅在于，本实施例的牺牲载板10为双层结构。该牺牲载板10包括一支撑板111及沉积于支撑板111上的一阻障层113，且第一路由电路210形成于阻障层113上。阻障层113可具有0.001至0.1毫米的厚度，且可为一金属层，其中该金属层可于化学移除支撑板111时抵抗化学蚀刻，并可于不影响路由线225下移除该金属层。举例说明，当支撑板111及路由线225由铜制成时，该阻障层113可由锡或镍制成。此外，除了金属材料外，阻障层113也可为一介电层，如可剥式积层膜(peelablelaminate film)。于此实施例中，支撑板111为铜板，且阻障层113为厚度3微米的镍层。

图21为第一半导体元件26覆晶式地接置于第一路由电路210上的剖视图。第一半导体元件26电性耦接至第一路由电路210的第二导线245，并与第二导线245接触。

图22为形成密封材28于第一半导体元件26及第一路由电路210上的剖视图。该密封材28由上方覆盖第一半导体元件26及第一路由电路210，且环绕、同形披覆并覆盖第一半导体元件26的侧壁。

图23为密封材28中形成开孔284的剖视图。这些开孔284延伸穿过密封材28，以由上方显露第二导线245的选定部位。

图24为密封材28中形成垂直连接件25的剖视图。于此实施例中，这些垂直连接件25绘示为导电盲孔253，其可通过于开孔284中进行金属沉积而形成。

图25为将图24的面板尺寸结构切割成个别单件的剖视图。如图所示，沿着切割线“L”，将面板尺寸结构单离成个别单件。

图26为个别单件的剖视图，其中该个别单件包括一牺牲载板10及位于该牺牲载板10上的一电性元件20。该电性元件20包含一第一路由电路210、一系列垂直连接件25、一第一半导体元件26及一密封件28。该第一路由电路210可拆分式地接置于牺牲载板10上，并邻接于密封材28的第一表面281。第一半导体元件26嵌入于密封材28中，且以覆晶方式接置于第一路由电路210。这些垂直连接件25被密封材28所侧向覆盖，并由第一路由电路210延伸至密封材28的第二表面283。

图27为牺牲载板10及电性元件20插置加强层30贯穿开口305中且置放于第三介电层531/金属层53上的剖视图。第三介电层531夹置于电性元件20与金属层53之间以及加强层30与金属层53之间。牺牲载板10与加强层30间及电性元件20与加强层30间具有位于贯穿开口305内的间隙307。加强层30侧向围绕该间隙307，且间隙307侧向围绕牺牲载板10及电性元件20。

图28为部分介电材由第三介电层531挤出并进入间隙307及密封材28开孔284的剩余空间中的剖视图。第三介电层531于施加热及压力下而挤出部分介电材流入间隙307及开孔284的剩余空间中。受热的第三介电层531可在压力下任意成形。因此，夹置于电性元件20与金属层53间以及加强层30与金属层53间的第三介电层531受到挤压后，将改变其原始形状，且第三介电层531中的部分介电材会流入间隙307及开孔284的剩余空间中，进而同形被覆贯穿开口305的侧壁及牺牲载板10与电性元件20的外围边缘。挤出的介电材固化后即可提供牺牲载板10与加强层30间、电性元件20与加强层30间、电性元件20与金属层53间、以及加强层30与金属层53间的坚固机械性接合，俾使牺牲载板10及电性元件20固定于加强层30的贯穿开口305内。

图29为形成第三盲孔533及第三导线535的剖视图，其中第三盲孔533形成于第三介电层531/金属层53中，而第三导线535形成于第三介电层531上。在此，第三盲孔533延伸穿过金属层53及第三介电层531。第三导线535是通过先于金属层53上及第三盲孔533中沉积一被覆层53’，接着再对金属层53及其上的被覆层53’进行图案化而形成。第三导线535填满第三盲孔533，以形成与垂直连接件25电性连接的第三金属化盲孔537，并侧向延伸于第三介电531上。

此阶段已完成于电性元件20及加强层30上形成第二路由电路510的工艺。于此图中，该第二路由电路510包含一第三介电层531及第三导线535。

图30为移除支撑板111及阻障层113后的剖视图。在此，由铜制成的支撑板111可通过碱性蚀刻溶液来移除，而由镍制成的阻障层113可通过酸性蚀刻溶液来移除，以由上方显露第一路由电路210。于阻障层113为可剥式积层膜(peelable laminate film)的另一态样中，该阻障层113可通过机械剥离或电浆灰化(plasma ashing)方式来移除。据此，位于密封材28第一表面281上的第一路由电路210具有背向密封材28第一表面281的外露表面203。

据此，如图30所示，已完成的线路板200包括一第一路由电路210、一系列垂直连接件25、一第一半导体元件26、一密封材28、一加强层30及一第二路由电路510。

第一路由电路210、垂直连接件25、第一半导体元件26及密封材28位于加强层30的贯穿开口305内，而第二路由电路510则位于加强层30的贯穿开口305外，并延伸至线路板200的外围边缘。第一路由电路210及第二路由电路510分别为位于密封材28第一表面281及第二表面283的多层路由电路。第一路由电路210的外露表面203处具有接合垫228及叠接垫229，其由加强层30的贯穿开口305显露，以用于连接元件。垂直连接件25被密封材28所侧向环绕，并提供第一路由电路210与第二路由电路510间的电性连接。第一半导体元件26以覆晶方式电性耦接至第一路由电路210，并通过第一路由电路210及垂直连接件25，进一步电性连接至第二路由电路510。第二路由电路510侧向延伸超过第一路由电路210及密封材28的外围边缘，同时延伸于加强层30的一表面上。加强层30向上延伸超过第一路由电路210的外露表面203，以于加强层30的贯穿开口305内形成凹穴306。

图31为第二半导体元件61接置于第一路由电路210上的面朝面半导体组体剖视图。在此，第二半导体元件61(绘示成一芯片)通过第一路由电路210接合垫228上的凸块71，电性耦接至第一路由电路210。

实施例3

图32-40为本发明第三实施例中，一种包含有散热座贴附至第一半导体元件的线路板制作方法图。

为了简要说明目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。

图32为散热座29贴附至图8第一半导体元件26上的剖视图。散热座29可由任何具有高导热率的材料制成，如金属、合金、硅、陶瓷或石墨。散热座29可通过导热黏着剂(图未示)贴附于第一半导体元件26的非主动面上。

图33为形成密封材28于第一路由电路210、垂直连接件25及散热座29上的剖视图。该密封材28由上方覆盖第一路由电路210、垂直连接件25及散热座29，且环绕、同形披覆并覆盖第一半导体元件26、垂直连接件25及散热座29的侧壁。

图34为垂直连接件25及散热座29由上方显露的剖视图。于此图中，垂直连接件25及散热座29分别具有一外露表面，其由上方与密封材28的外表面呈实质上共平面。

图35为将图34的面板尺寸结构切割成个别单件的剖视图。如图所示，沿着切割线“L”，将面板尺寸结构单离成个别单件。

图36为个别单件的剖视图，其中该个别单件包括一牺牲载板10及一电性元件20。该电性元件20包含一第一路由电路210、一系列垂直连接件25、一第一半导体元件26、一密封件28及一散热座29。该第一路由电路210可拆分式地接置于牺牲载板10上。第一半导体元件26嵌入于密封材28中，且以覆晶方式接置于第一路由电路210，同时与散热座29热性导通。这些垂直连接件25封埋于密封材28中，并电性耦接至第一路由电路210。

图37为牺牲载板10及电性元件20插置加强层30贯穿开口305中且贴附至载膜40上的剖视图。牺牲载板10接触载膜40，且垂直连接件25、密封材28及散热座29的外露表面由上方与加强层30的外表面呈实质上共平面。

图38为第三介电层531及金属层53层压/涂布于电性元件20与加强层30上且第三盲孔533形成于金属层53/第三介电层531中的剖视图。第三介电层531夹置于电性元件20与金属层53之间及加强层30与金属层53之间。第三盲孔533延伸穿过金属层53及第三介电层531，并对准垂直连接件25与散热座29的选定部位。

图39为第三介电层531上形成第三导线535的剖视图，其是先于金属层53上及第三盲孔533中沉积一被覆层53’，接着再对金属层53及其上的被覆层53’进行图案化，以形成第三导线535。第三导线535是自垂直连接件25及散热座29朝上延伸，并填满第三盲孔533，以形成直接接触垂直连接件25及散热座29的第三金属化盲孔537，同时侧向延伸于第三介电层531上。

此阶段已完成于电性元件20及加强层30上形成第二路由电路510的工艺。于此图中，该第二路由电路510包含一第三介电层531及第三导线535。

图40为移除载膜40及牺牲载板10的剖视图。自牺牲载板10及加强层30移除载膜40后，接着再移除牺牲载板10以显露第一路由电路210。

据此，如图40所示，已完成的线路板300包括一第一路由电路210、一系列垂直连接件25、一第一半导体元件26、一密封材28、一散热座29、一加强层30及一第二路由电路510。第一路由电路210、垂直连接件25、第一半导体元件26、密封材28及散热座29位于加强层30的贯穿开口305内，而第二路由电路510则位于加强层30的贯穿开口305外，并延伸至线路板300的外围边缘。第一路由电路210及第二路由电路510分别位于密封材28的两相反侧上，并通过密封材28中的垂直连接件25相互电性连接。第一半导体元件26以覆晶方式电性耦接至第一路由电路210，并封埋于密封材28中。散热座29提供第一半导体元件26散热途径。第二路由电路510通过第三金属化盲孔537，电性耦接至垂直连接件25，并与散热座537热性导通。

实施例4

图41为本发明第四实施例的线路板剖视图，其具有封埋于密封材中的金属柱及导电盲孔。

于本实施例中，该线路板400以类似于实施例1所述的工艺制备，差异处仅在于，垂直连接件25包括有金属柱251与导电盲孔253的组合。金属柱251接触第一路由电路210的第二导线245，而导电盲孔253由金属柱251延伸至密封材28的第二表面283。

实施例5

图42为本发明第五实施例的线路板剖视图，其于加强层中具有额外垂直连接件。

于本实施例中，该线路板500以类似于实施例1所述的工艺制备，惟差异处仅在于，加强层30中形成有额外的垂直连接件31，且这些垂直连接件31通过第三介电层531中的额外第三金属化盲孔538，电性耦接至第二路由电路510。于此实施例中，加强层30中的额外垂直连接件31绘示成金属柱。然而，如密封材28中的垂直连接件25，加强层30中的垂直连接件31也可为焊球、导电盲孔或其组合。

图43为第二半导体元件61及散热座81接置于图42线路板500上的面朝面半导体组体剖视图。第二半导体元件61以覆晶方式接置于第一路由电路210上。散热座81与第二半导体元件61热性导通，并电性耦接至加强层30中的垂直连接件31，以作为接地用。

图44为第三半导体元件63及焊球75接置于图43面朝面半导体组体的第二路由电路510上的剖视图。第三半导体元件63以覆晶方式，通过凸块73接置于第二路由电路510的第三导线535上。焊球75接置于第二路由电路510的第三导线535上，并环绕第三半导体元件63。

图45为第二半导体元件61、第三半导体元件63、第四半导体元件65及第五半导体元件67接置于图42线路板500上的剖视图。第二半导体元件61设置于线路板500的凹穴306中，并电性耦接至第一路由电路210的接合垫228。第三半导体元件63以覆晶方式接置于第二路由电路510的第三导线535上。第四半导体元件65设置于第二半导体元件61上方，并电性耦接至第一路由电路210的叠接垫229。第五半导体元件37设置于第四半导体元件65及加强层30上方，并电性耦接至加强层30中的垂直连接件31。

上述的线路板及组体仅为说明范例，本发明还可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。举例来说，加强层可包括多个排列成阵列形状的贯穿开口，且每一贯穿开口中可容置一电性元件。此外，第二路由电路也可包括额外的导线，以接收并连接额外电性元件。

如上述实施例所示，本发明建构出一种可展现较佳可靠度的独特线路板，其包括加强层、第一路由电路、第一半导体元件、一系列垂直连接件、密封材及第二路由电路。为方便下文描述，在此将密封材第一表面所面向的方向定义为第一方向，而密封材第二表面所面向的方向定义为第二方向。第一路由电路设置邻接于密封材的第一表面，并具有面向第一方向的一外露表面。

第一半导体元件可为已封装或未封装的芯片。举例来说，该第一半导体元件可为裸芯片，或是晶圆级封装晶粒等。或者，该第一半导体元件可为堆叠芯片。于一较佳实施例中，该第一半导体元件电性耦接至第一路由电路(第一路由电路可拆分式地接置于一牺牲载板上)，随后于第一路由电路上提供垂直连接件及密封材，以于牺牲载板上形成电性元件。此于态样中，该第一半导体元件可通过凸块电性耦接至第一路由电路，且其主动面朝向第一路由电路。较佳为，该电性元件与牺牲载板是整体一起以面板尺寸制备，接着再切割成个别单件。此外，可于提供密封材前，将一散热座贴附至第一半导体元件。据此，第一半导体元件所产生的热可通过该散热座向外散逸。

加强层具有一贯穿开口，且可为单层或多层结构，并可选择性地嵌入有单层级导线或多层级导线。于一较佳实施例中，该加强层环绕电性元件的外围边缘，并侧向延伸至线路板的外围边缘。该加强层可由任何具有足够机械强度的材料制成，如金属、金属复合材、陶瓷、树脂或其他非金属材料。据此，位于第一路由电路与密封材外围边缘处的该加强层可对线路板提供机械支撑，以防止线路板发生弯翘现象。此外，可于加强层中形成额外的垂直连接件，以提供另一半导体元件或一散热座从第一方向接置于加强层上的电性接点。该加强层中的额外垂直连接件可包括，但不限于，金属柱、焊球、导电盲孔或其组合。

密封材中的垂直连接件可包括，但不限于，金属柱、焊球、导电盲孔或其组合，以提供下一级路由电路连接用的电性接点。可于提供密封材前或提供密封材后，形成电性连接至第一路由电路的垂直连接件。于一较佳实施例中，垂直连接件中邻接于第二路由电路的该表面可于第二方向上，与密封材的第二表面及加强层中邻接第二路由电路的该表面呈实质上共平面。

第一及第二路由电路可为不具核心层的增层路由电路，其分别位于加强层的贯穿开口内及贯穿开口外。此外，第二路由电路侧向延伸超过第一路由电路的外围边缘，且其表面积大于第一路由电路的表面积。较佳为，第二路由电路延伸至线路板的外围边缘，且实质上具有第一路由电路与加强层的相加表面积。第一及第二路由电路各自包括至少一介电层及导线，其中导线填满介电层中的盲孔，并侧向延伸于介电层上。介电层与导线连续轮流形成，且需要的话可重复形成。

第一路由电路可包括路由线、一介电层及导线，其中路由线位于牺牲载板上，介电层位于路由线及牺牲载板上，而导线则由路由线的选定部分延伸，并填满介电层中的盲孔，以形成金属化盲孔，同时侧向延伸于介电层上。若需要更多的信号路由，第一路由电路可进一步包括额外的介电层、额外的盲孔、及额外的导线。此外，第一路由电路可选择性地包括一或多个被动元件嵌入其中。于本发明中，可直接于牺牲载板上形成第一路由电路，或者分开形成第一路由电路后，再将第一路由电路可拆分地贴附于牺牲载板上，以完成于牺牲载板上形成第一路由电路的步骤。于第一路由电路中，路由线可包括与芯片I/O垫相配的接合垫，而邻接于密封材的导线的垫尺寸及垫间距可大于接合垫的垫尺寸及垫间距。路由线可选择性地更包括叠接垫，以对另一半导体元件(如塑料封装件或另一半导体组体)提供电性接点。因此，第一路由电路可为多层路由电路，且其外露表面可具有接合垫及选择性叠接垫。据此，于一较佳实施例中，该第一路由电路具有扇出的导线图案，其由接合垫的较细微间距扇出至邻接密封材的导线的较粗间距，可提供第一级扇出路由/互连予随后接置于第一路由电路外露表面上的第二半导体元件。接合垫、选择性叠接垫、及邻近牺牲载板的介电层可具有实质上呈相互共平面的表面(朝向第一方向)。此外，加强层可朝第一方向延伸超过第一路由电路的外露表面，于移除牺牲载板后，于加强层的贯穿开口中形成一凹穴，以显露第一路由电路。据此，可将第二半导体元件置于凹穴内，并将第二半导体元件电性耦接至凹穴所显露的接合垫。将电性元件插入加强层的贯穿开口后，可选择性地将黏着剂涂布于电性元件与加强层间的贯穿开口中间隙，于电性元件与加强层间提供坚固机械性接合。或者，电性元件与加强层间的间隙可由第二路由电路的介电层所挤出的介电材料填入。据此，该黏着剂或介电材可被覆贯穿开口的内侧壁表面与第一路由电路、密封材及牺牲载板的外围边缘。

于电性元件及牺牲载板插入加强层的贯穿开口后，第二路由电路可形成于密封材的第二表面上，并侧向延伸于加强层的一表面上，以提供进一步地扇出路由/互连。由于第二路由电路可通过第二路由电路的金属化盲孔而电性耦接至电性元件的垂直连接件，故垂直连接件与第二路由电路间的电性连接无须使用焊接材料。此外，加强层与第二路由电路间及密封材与第二路由电路间的界面也无需使用焊材或黏着剂。更具体地说，第二路由电路可包括一介电层及导线，其中介电层位于密封材与加强层上，而导线自密封材中的垂直连接件及第一半导体元件上的选择性散热座延伸(且选择性地自加强层或加强层中的额外垂直连接件延伸)，并填满第二路由电路介电层中的盲孔，同时侧向延伸于第二路由电路的介电层上。因此，第二路由电路可接触并电性耦接至电性元件的垂直连接件，以构成信号路由，且第二路由电路可选择性地进一步电性耦接至加强层，以作为接地连接，或者选择性地进一步电性耦接至加强层中的额外垂直连接件，以构成信号路由或作为接地连接，同时第二路由电路可选择性地与接置于第一半导体元件上的散热座热性导通。若需要更多的信号路由，第二路由电路可进一步包括额外的介电层、额外的盲孔、以及额外的导线。第二路由电路最外层导线可容置导电接点，例如凸块、焊球，以与下一级组体或另一电子元件电性传输及机械性连接。

于形成第二路由电路前，可使用载膜(通常为黏胶带)，以提供暂时的固定力。举例说明，该载膜可暂时贴附于牺牲载板及加强层，以将电性元件及牺牲载板固定于加强层的贯穿开口内，接着，如上所述，可选择性地将黏着剂涂布于加强层与电性元件间及加强层与牺牲载板间的间隙。于形成第二路由电路于电性元件及加强层上后，可将载膜移除。或者，可直接将电性元件/牺牲载板及加强层设置于一介电层上，并使电性元件及加强层与该介电层接触，随后再将该介电层接合至电性元件与加强层，且较佳是使该介电层的部分介电材挤入电性元件与加强层间及牺牲载板与加强层之间隙。因此，由该介电层挤压出的介电材可于电性元件与加强层间提供坚固机械性接合，并将电性元件固定于加强层的贯穿开口内。接着，该第二路由电路(包含有接合至电性元件及加强层的介电层)可与电性元件中的垂直连接件电性耦接。

于形成第二路由电路后，可通过化学蚀刻或机械剥离方式，将提供坚固支撑力予电性元件的牺牲载板从第一路由电路移除。牺牲载板可具有0.1毫米至2.0毫米的厚度，且可由任何导电或非导电材料所制成，如铜、镍、铬、锡、铁、不锈钢、硅、玻璃、石墨、塑料膜、或其他金属或非金属材料。于通过化学蚀刻方式移除牺牲载板的实施例中，该牺牲载板通常由化学可移除的材料制成。为避免于移除牺牲载板时蚀刻到与牺牲载板接触的接合垫，该牺牲载板可由镍、铬、锡、铁、不锈钢、或其他可通过选择性蚀刻溶液(不对铜制成的接合垫及选择性叠接垫起反应)移除的材料。或者，接合垫及选择性叠接垫可由任何稳定材料所制成，以避免于移除牺牲载板时遭到蚀刻。举例来说，当牺牲载板由铜所制成时，接合垫及选择性叠接垫可为金垫。此外，牺牲载板也可为具有阻障层及支撑板的多层结构，而第一路由电路形成于牺牲载板的阻障层上。由于第一路由电路与支撑板间通过两者之间的阻障层相互隔离，因此，即使第一路由电路的路由线与支撑板由相同材料所制成，于移除支撑板时也不会伤害到第一路由电路的路由线。在此，该阻障层可为一金属层，且该金属层于化学移除支撑板时不对化学蚀刻起作用，并且可使用对路由线不发生反应的蚀刻溶液来移除。举例来说，可于铜或铝所制成的支撑板表面上形成镍层、铬层或钛层，以作为阻障层，而铜或铝所制成的路由线可沉积于镍层、铬层或钛层上。据此，于移除支撑板时，该镍层、铬层或钛层可保护路由线免遭蚀刻。或者，该阻障层可为介电层，其可通过如机械剥离或电浆灰化的方式来移除。举例说明，可使用离型层作为支撑板与第一路由电路间的阻障层，且该支撑板可通过机械剥离方式而与离型层一同被移除。

本发明还提供一种面朝面半导体组体，其将一第二半导体元件电性耦接至上述线路板的接合垫。更具体地说，可将第二半导体元件置于线路板的凹穴中，并于线路板接合垫上设置各种连接媒介(如凸块)，以将第二半导体元件电性连接至线路板。据此，第一半导体元件与第二半导体元件可通过两者间的第一路由电路相互电性连接，且第二半导体元件更可通过第一路由电路及垂直连接件，电性连接至第二路由电路。于该面朝面半导组体中，第一路由电路可提供第一半导体元件与第二半导体元件间的最短互连距离。在此，可选择性地于第二半导体元件与线路板第一路由电路间的间隙填入一填充材料。该第二半导体元件可为已封装或未封装的芯片。举例来说，该第二半导体元件可为裸芯片，或是晶圆级封装晶粒等。或者，该第二半导体元件可为堆叠芯片。

此外，可进一步提供额外半导体元件，并通过导电接点，如焊球，以将该额外的半导体元件电性耦接至线路板的叠接垫。举例来说，该额外的半导体元件可设置于第二半导体元件上方，并且电性耦接至线路板的叠接垫。或者，可将一散热座贴附至第二半导体元件的非主动面上。该散热座可侧向延伸于加强层的一表面上，并电性耦接至加强层中选择性的垂直连接件，以作为接地用。

“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在凹穴向上的状态下，第二路由电路于下方覆盖第一路由电路，不论另一元件例如第一半导体元件、垂直连接件及密封材是否位于第一路由电路与第二路由电路之间。

“接置于…上”及“贴附于…上”一词包括与单一或多个元件间的接触与非接触。例如，选择性散热座可贴附于第二半导体元件上，不论此散热座接触该第二半导体元件，或与该第二半导体元件以一导热黏着剂或焊球相隔。

“对准”一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线与加强层内侧壁表面及电性元件外围边缘相交时，加强层内侧壁表面即侧向对准于电性元件外围边缘，不论加强层内侧壁表面与电性元件外围边缘之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与电性元件外围边缘相交但不与加强层内侧壁表面相交、或与加强层内侧壁表面相交但不与电性元件外围边缘相交的假想水平线。

“靠近”一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域现有通识，当加强层内侧壁表面与电性元件/牺牲载板间的间隙不够窄时，由于电性元件/牺牲载板于间隙中的侧向位移而导致的位置误差可能会超过可接受的最大误差限制。于某些状况下，一旦电性元件/牺牲载板的位置误差超过最大限值时，则不可能使用激光束对准于垂直连接件的预定位置，此可能导致垂直连接件与第二路由电路间的电性连接失败。本领域技术人员可经由试误法，以确认电性元件/牺牲载板与加强层间的间隙的最大可接受限值，以确保第二路由电路的金属化盲孔与电性元件的垂直连接件对准。由此，“电性元件与牺牲载板的外围边缘靠近加强层贯穿开口的内侧壁表面”的叙述是指牺牲载板的外围边缘与贯穿开口内侧壁表面间的间隙，以及电性元件的外围边缘与贯穿开口内侧壁表面间的间隙窄到足以防止电性元件/牺牲载板的位置误差超过可接受的最大误差限值。举例来说，电性元件/牺牲载板外围边缘与贯穿开口内侧壁表面间的间隙较佳约于10微米至50微米的范围内。

“电性连接”、以及“电性耦接”的词意指直接或间接电性连接。例如，第一导线直接接触并且电性连接至路由线，而第二导线与路由线保持距离，并且通过第一导线而电性连接至路由线。

“第一方向”及“第二方向”并非取决于线路板的定向，凡熟悉此项技艺的人士即可轻易了解其实际所指的方向。例如，密封材的第一表面面朝第一方向，而密封材的第二表面面朝第二方向，此与线路板是否倒置无关。因此，该第一及第二方向彼此相反且垂直于侧面方向。再者，在凹穴向上的状态，第一方向为向上方向，第二方向为向下方向；在凹穴向下的状态，第一方向为向下方向，第二方向为向上方向。

本发明的线路板具有许多优点。举例来说，通过现有的覆晶接合工艺例如热压或回焊，将第一半导体元件电性耦接至第一路由电路，其可避免可堆叠式组体工艺中使用黏着载体作为暂时接合时，会遭遇位置准确度问题。加强层贯穿开口内的第一路由电路可提供第一级扇出/互连予接置其上的第二半导体元件，而密封材与加强层上的第二路由电路则可提供第二级扇出/互连。因此，具有精细接垫的第二半导体元件可电性耦接至第一路由电路的一侧，其中该侧的垫间距与第二半导体元件相符，而第二路由电路则可通过垂直连接元件，电性耦接至第一路由电路具有较大垫间距的另一侧，以将第二半导体元件的垫尺寸及垫间距进一步放大。加强层可提供一抗弯平台，供第二路由电路形成其上，以避免线路板发生弯翘状况。通过此方法制备成的线路板为可靠度高、价格低廉、且非常适合大量制造生产。

本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种具有嵌入式元件及加强层的线路板，其特征在于，包括：

一加强层，其具有一贯穿开口，其中该贯穿开口具有延伸穿过该加强层的一内侧壁表面；

一电性元件，其位于该加强层的该贯穿开口内，且邻近于该加强层的该内侧壁表面，该电性元件包含一第一半导体元件、一密封材、一系列垂直连接件及一第一路由电路，且该第一路由电路设置于该密封材的一第一表面，其中(i)该第一半导体元件嵌入于该密封材中，且电性耦接至该第一路由电路，(ii)这些垂直连接件被该密封材侧向覆盖，且环绕该第一半导体元件，其中这些垂直连接件电性耦接至该第一路由电路并延伸至该密封材的一相反第二表面；以及

一第二路由电路，其设置于该密封材的该第二表面上，并侧向延伸于该加强层的一表面上，其中该第二路由电路电性耦接至该密封材中的这些垂直连接件。

2.根据权利要求1所述的的线路板，其特征在于，这些垂直连接件包括金属柱、焊球、导电盲孔、或其组合。

3.根据权利要求1所述的的线路板，其特征在于，还包括：额外垂直连接件，其设于该加强层中，其中这些额外垂直连接件电性耦接至该第二路由电路。

4.根据权利要求3所述的的线路板，其特征在于，这些额外垂直连接件包括金属柱、焊球、导电盲孔、或其组合。

5.根据权利要求1所述的的线路板，其特征在于，该第一路由电路具有一外露表面，其背向该密封材的该第一表面，并由该加强层的该贯穿开口显露。

6.根据权利要求5所述的的线路板，其特征在于，该加强层的该内侧壁表面的一部分与该第一路由电路的该外露表面形成一凹穴，而该凹穴位于该加强层的该贯穿开口中。

7.一种面朝面半导体组体，其特征在于，包括：

根据权利要求1所述的的该线路板；以及

一第二半导体元件，其设置于该加强层的该贯穿开口中，并通过该第一半导体元件与该第二半导体元件间的该第一路由电路，与该第一半导体元件面朝面地相互电性耦接。

8.根据权利要求7所述的的面朝面半导体组体，其特征在于，该线路板还包括：额外垂直连接件，其设于该加强层中，且这些额外垂直连接件电性耦接至该第二路由电路。

9.根据权利要求8所述的的面朝面半导体组体，还包括：一散热座，其贴附于该第二半导体元件的一非主动面，并电性耦接至该加强层中的这些垂直连接件。

10.一种具有嵌入式元件及加强层的线路板制作方法，其特征在于，包括：

提供一电性元件于一牺牲载板上，该电性元件包含一半导体元件、一密封材、一系列垂直连接件及一第一路由电路，该第一路由电路设置于该密封材的一第一表面，其中(i)该第一路由电路可拆分式地接置于该牺牲载板上，(ii)该半导体元件嵌入于该密封材中，且电性耦接至该第一路由电路，(iii)这些垂直连接件环绕该半导体元件，并电性耦接至该第一路由电路；

提供一加强层，其具有一贯穿开口，其中该贯穿开口具有延伸穿过该加强层的一内侧壁表面；

将该电性元件及该牺牲载板插入该加强层的该贯穿开口中，且该电性元件与该牺牲载板邻近于该加强层的该内侧壁表面；

形成一第二路由电路，该第二路由电路设置于该密封材的一相反第二表面及该加强层的一表面上，且电性耦接至该密封材中的这些垂直连接件；以及

从该第一路由电路移除该牺牲载板。

11.根据权利要求10所述的的制作方法，其特征在于，提供该电性元件于该牺牲载板上的步骤包括：

于该牺牲载板上提供该第一路由电路，其中该第一路由电路可拆分式地接置于该牺牲载板上；

将该半导体元件电性耦接至该第一路由电路；

形成这些垂直连接件；以及

提供该密封材以侧向环绕该半导体元件并覆盖该第一路由电路。

12.根据权利要求10所述的的制作方法，其特征在于，形成该第二路由电路的该步骤包括：将该第二路由电路电性耦接至该加强层中的额外垂直路由电路。