CN104733332B - 具有堆叠式封装能力的半导体封装件及其制作方法 - Google Patents

具有堆叠式封装能力的半导体封装件及其制作方法 Download PDF

Info

Publication number
CN104733332B
CN104733332B CN201410728517.2A CN201410728517A CN104733332B CN 104733332 B CN104733332 B CN 104733332B CN 201410728517 A CN201410728517 A CN 201410728517A CN 104733332 B CN104733332 B CN 104733332B
Authority
CN
China
Prior art keywords
intermediary layer
substrate carrier
layer
circuitry
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410728517.2A
Other languages
English (en)
Other versions
CN104733332A (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN104733332A publication Critical patent/CN104733332A/zh
Application granted granted Critical
Publication of CN104733332B publication Critical patent/CN104733332B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

本发明提供了一种具有堆叠式封装能力的半导体封装件制作方法，其具有下列步骤：将芯片‑中介层堆叠次组体贴附至基底载体，并使该芯片插入该基底载体的贯穿开口中，且中介层侧向延伸于贯穿开口外。该基底载体可作为该芯片‑中介层堆叠次组体贴附用的平台，而该中介层提供该芯片的初级扇出路由。在此制作方法中，双重增层电路形成于该封装件的相反两侧上，以提供进一步的扇出路由，并且通过披覆穿孔彼此相互电性连接，以提供具有堆叠能力的封装件。

Description

具有堆叠式封装能力的半导体封装件及其制作方法
技术领域
本发明是关于一种具有堆叠式封装能力的半导体封装件，尤指一种将半导体元件设置于基底载体的贯穿开口中，且电性连接至中介层的可堆叠式半导体封装件及其制作方法。
背景技术
为了整合移动、通信以及运算功能，半导体封装产业面临极大的散热、电性以及可靠度挑战。尽管在文献中已报导许多堆叠式封装组件，但该些组件仍然存在许多有关生产合格率不足的问题。举例来说，美国专利公开号No.2013/0249106及美国专利案号No.5,432,677、6,590,291、6,909,054、8,410,614、8,736,073、8,786,103、8,823,187中所揭露的堆叠式封装组件，其使用激光或光显像工艺，于嵌埋芯片I/O垫上直接形成微盲孔，以电性连接芯片与增层电路。然而，随着芯片制造技术的进步，芯片的I/O垫数目持续地增加，造成I/O垫的间隔(间距)减小。因此，使用微盲孔的技术会因为微盲孔彼此非常靠近，而导致相邻微盲孔短路。
上述可堆叠式组件的制造方法会造成另一严重的缺点是在封胶或层压工艺时，会造成嵌埋芯片的位移。如美国专利案号No.8,501,544中描述的芯片位移会造成不完全的微盲孔金属化，其恶化电性连接的质量，因此降低组件的可靠度及生产合格率。
为了上述理由及以下所述的其他理由，目前亟需发展一种用于互连嵌埋芯片的新装置与方法，其无需使用位于I/O垫上的微盲孔，以改善芯片级的可靠度，并且避免因为半导体芯片I/O垫彼此非常靠近，而导致关于元件可靠度的许多疑虑及低生产合格率。
发明内容
本发明的主要目的是提供一种用于堆叠式封装(package-on-package)的半导体封装件，其中芯片或3D堆叠芯片通过多个凸块与中介层组装，以形成芯片-中介层堆叠次组件，避免于芯片I/O垫上直接使用激光或光显像工艺，藉以改善半导体封装件的生产合格率及可靠度。
本发明的另一目的是提供一种用于堆叠式封装的半导体封装件，其中中介层对于接置其上的芯片提供扇出路由。因为芯片电性连接至中介层的一侧，并且通过该中介层扇出，因此增层电路可连接至中介层具有较大接触垫间距的另一侧，藉以解决芯片I/O垫间彼此过于靠近的问题，以改善半导体封装件的生产合格率及可靠度。
本发明的再一目的是提供一种用于堆叠式封装的半导体封装件，其中基底载体作为芯片-中介层堆叠次组体贴附用的平台，并使芯片插入基底载体的贯穿开口中，且中介层靠在基底载体上并位于贯穿开口外，以在设置增层电路前，对插入于贯穿开口中的芯片提供充分的机械性支撑力。
依据上述及其他目的，本发明提出一种具有堆叠式封装能力的半导体封装件，其包括半导体元件、中介层、黏着剂、基底载体、第一增层电路、第二增层电路、以及披覆穿孔。中介层通过多个凸块互连至半导体元件，提供半导体元件的初级扇出路由，以避免因为过小I/O垫间距所可能导致的未连接接触垫的问题。基底载体作为中介层贴附其上的平台，其中基底载体具有贯穿开口，且中介层通过黏着剂贴附至基底载体，并使半导体元件置放于贯穿开口中。设置于封装件相反两侧上的第一及第二增层电路提供第二扇出路由，并且通过披覆穿孔彼此相互电性连接，以提供具有堆叠能力的封装件。另一半导体封装件可设置于该封装件的顶部增层电路或底部增层电路上，以形成一堆叠式封装组件。
在另一方面中，本发明提供一种具有堆叠式封装能力的半导体封装件的制作方法，其包括以下步骤：提供一半导体元件；提供一中介层，其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；通过多个凸块电性耦接该半导体元件至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；提供一基底载体，其具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口；使用一黏着剂贴附该芯片-中介层堆叠次组件至该基底载体，并使该半导体元件插入该贯穿开口中，且该中介层侧向延伸于该贯穿开口外；在该芯片-中介层堆叠次组体贴附至该基底载体后，于该中介层的该第一表面上以及该基底载体的该第一表面上形成一第一增层电路，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；于该半导体元件上以及该基底载体的该第二表面上形成一第二增层电路；以及形成延伸穿过该基底载体的多个披覆穿孔，以提供该第一增层电路与该第二增层电路间的电性及热性连接。
除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
在再一实施方面中，本发明提供一种具有堆叠式封装能力的半导体封装件，其包括：一半导体元件、一中介层、一基底载体、一第一增层电路、一第二增层电路、以及多个披覆穿孔，其中(i)该中介层具有一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；(ii)该半导体元件通过多个凸块电性耦接至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；(iii)该基底载体具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口；(iv)该芯片-中介层堆叠次组件通过一黏着剂贴附至该基底载体，并使该半导体元件插入该贯穿开口中，且该中介层侧向延伸于该贯穿开口外；(v)该第一增层电路形成于该中介层的该第一表面上以及该基底载体的该第一表面上，且经由该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；(vi)该第二增层电路形成于该半导体元件上以及该基底载体的该第二表面上；以及(vii)该些披覆穿孔延伸穿过该基底载体，以提供该第一增层电路与该第二增层电路间的电性及热性连接。
本发明用于堆叠式封装的半导体封装件制作方法具有许多优点。举例来说，先形成芯片-中介层堆叠次组件后，再贴附至基底载体，其可确保电性连接半导体元件，因此可避免于微盲孔工艺中会遭遇的未连接接触垫的问题。通过芯片-中介层堆叠次组件将半导体元件插入贯穿开口中是特别具有优势的，其原因在于，在工艺中无需严格控制贯穿开口的形状。此外，以两步骤形成连线于半导体元件的互连基板是具有益处的，其原因在于，中介层可提供初级扇出路由，而增层电路则提供上封装件与下封装件间的进一步扇出路由及水平互连。
本发明的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中：
图1及2分别为本发明的第一实施方面中，中介层面板的剖视及顶部立体视图；
图3为本发明的第一实施方面中，将凸块设置于芯片上的剖视图；
图4及5分别为本发明的第一实施方面中，图3芯片电性耦接至图1及2中介层面板的面板组件剖视及顶部立体视图；
图6及7分别为本发明的第一实施方面中，图4及5的面板组件切割后的剖视及顶部立体视图；
图8及9分别为本发明的第一实施方面中，对应于图6及7切离单元的芯片-中介层堆叠次组件的剖视及顶部立体视图；
图10及11分别为本发明的第一实施方面中，基底载体的剖视及底部立体视图；
图12及13分别为本发明的第一实施方面中，将图8及9的芯片-中介层堆叠次组体贴附至图10及11基底载体的剖视及底部立体视图；
图14为本发明的第一实施方面中，于图12的结构涂布填充材料后的剖视图；
图15分别为本发明的第一实施方面中，平衡层、绝缘层、以及金属板设置于图14结构上的剖视图；
图16为本发明的第一实施方面中，于图15的结构形成盲孔及穿孔后的剖视图；
图17为本发明的第一实施方面中，于图16的结构形成导线及披覆穿孔，以制作完成半导体封装件的剖视图；
图18为本发明的第一实施方面中，于图17的半导体封装件上设置另一半导体封装件的堆叠式封装组件剖视图；
图19及20分别为本发明的第二实施方向中，基底载体的剖视及底部立体视图；
图21为本发明的第二实施方面中，图8芯片-中介层堆叠次组体贴附至图19基底载体的剖视图；
图22为本发明的第二实施方面中，平衡层、绝缘层、以及金属板设置于图21结构的剖视图；
图23为本发明的第二实施方面中，于图22的结构形成盲孔及穿孔后的剖视图；
图24为本发明的第二实施方面中，于图23的结构形成导线及披覆穿孔后的剖视图；
图25为本发明的第二实施方面中，绝缘层以及金属板设置于图24结构的剖视图；
图26为本发明的第二实施方面中，于图25的结构形成盲孔后的剖视图；
图27为本发明的第二实施方面中，于图26的结构形成导线，以制作完成半导体封装件的剖视图；
图28为本发明的第二实施方面中，于图27的半导体封装件上设置另一半导体封装件的堆叠式封装组件剖视图；
图29为本发明的第三实施方面中，层压基板的剖视图；
图30及31分别为本发明的第三实施方面中，图29的层压基板形成定位件的剖视及底部立体视图；
图32为本发明的第三实施方面中，具有开口的层压基板剖视图；
图33为本发明的第三实施方面中，图32的层压基板形成定位件的剖视图；
图34为本发明的第三实施方面中，于图30的层压基板形成贯穿开口，以制作完成基底载体的剖视图；
图35为本发明的第三实施方面中，芯片-中介层堆叠次组体贴附至图34基底载体的剖视图；
图36为本发明的第三实施方面中，平衡层、绝缘层、以及金属板设置于图35结构上的剖视图；
图37为本发明的第三实施方面中，于图36的结构形成盲孔及穿孔后的剖视图；
图38为本发明的第三实施方面中，于图37的结构形成导线及披覆穿孔，以制作完成半导体封装件的剖视图；
图39为本发明的第三实施方面中，于图38的半导体封装件上设置另一半导体封装件的堆叠式封装组件剖视图；
图40为本发明的第四实施方面中，层压基板的剖视图；
图41为本发明的第四实施方面中，芯片-中介层堆叠次组体贴附至图40基底载体的剖视图；
图42为本发明的第四实施方面中，平衡层、绝缘层、以及金属板设置于图41结构上的剖视图；
图43为本发明的第四实施方面中，于图42的结构形成盲孔及穿孔后的剖视图；
图44为本发明的第四实施方面中，于图43的结构形成导线及披覆穿孔后的剖视图；
图45为本发明的第四实施方面中，绝缘层以及金属板设置于图44结构上的剖视图；
图46为本发明的第四实施方面中，于图45的结构形成盲孔及穿孔后的剖视图；
图47为本发明的第四实施方面中，于图46的结构形成导线及披覆穿孔，以制作完成半导体封装件的剖视图；以及
图48为本发明的第四实施方面中，于图47的半导体封装件上设置另一半导体封装件的堆叠式封装组件剖视图。
【符号说明】
芯片-中介层堆叠次组件10 堆叠式封装组件100 中介层面板11
半导体封装件110 中介层11’ 第一表面111
第一接触垫112 第二表面113 第二接触垫114
贯孔116 无源元件117 半导体封装件120
半导体元件13 主动面131 I/O垫132
非主动面133 凸块15 底部充填材料16
黏着剂191 填充材料193 基底载体20
堆叠式封装组件200 贯穿开口205 屏蔽侧壁206
介电层21 第一表面201 第二表面203
半导体封装件210 半导体封装件220 导电层23
定位件237 金属层25 开口251
定位件257 堆叠式封装组件300 第一增层电路301
第二增层电路302 第一金属板31 第一披覆层31’
半导体封装件310 半导体封装件320 平衡层311
第一绝缘层312 第一盲孔313、314 第一导线315
第一导电盲孔317、318 第二金属板32 第二披覆层32’
第二绝缘层322 第二盲孔323 第二导线325
金属罩层326 第二导电盲孔327 第三金属板33
第三披覆层33’ 第三绝缘层332 第三盲孔333
第三导线335 第三导电盲孔337 第四金属板34
第四披覆层34’ 第四绝缘层342 第四盲孔343
第四导线345 第四导电盲孔347 堆叠式封装组件400
穿孔401 连接层403 穿孔405
连接层407 半导体封装件410 披覆穿孔411
披覆穿孔415 半导体封装件420 绝缘性填充物421
焊料屏蔽51 焊球61
具体实施方式
在下文中，将提供实施例以详细说明本发明的实施方面。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的附图是简化过且作为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1-17为本发明一实施方面中，一种用于堆叠式封装的半导体封装件制作方法图，其包括中介层、半导体元件、基底载体、双重增层电路、以及披覆穿孔。
如图17所示，应用于堆叠式封装的半导体封装件110包括中介层11’、半导体元件13、基底载体20、第一增层电路301、第二增层电路302、以及披覆穿孔411。使用黏着剂191将中介层11’及半导体元件13贴附至基底载体20，并使半导体元件13置放于基底载体20的贯穿开口205中。第一增层电路301由下方覆盖中介层11’及基底载体20，并且通过第一导电盲孔317电性耦接至中介层11’的第一接触垫112。第二增层电路302由上方覆盖半导体元件13及基底载体20。披覆穿孔411延伸穿过基底载体20，并且提供第一增层电路301及第二增层电路302间的电性及热性连接。
图1、3、4、6、8为本发明一实施方面的芯片-中介层堆叠次组件工艺剖视图，图2、5、7、9分别为对应图1、4、6、8的顶部立体视图。
图1及2分别为中介层面板11的剖视及顶部立体视图，其包括第一表面111、与第一表面111相反的第二表面113、第一表面111上的第一接触垫112、第二表面113上的第二接触垫114、以及电性耦接第一接触垫112与第二接触垫114的贯孔116。中介层面板11可为硅中介层、玻璃中介层、陶瓷中介层、石墨中介层或树脂中介层，其包含导线图案，且该导线图案由第二接触垫114的较细微间距扇出至第一接触垫112的较粗间距。
图3为凸块15设置于半导体元件13上的剖视图。在此实施方面中，该半导体元件13为芯片，其包括主动面131、与主动面131相反的非主动面133、以及位于主动面131上的I/O垫132。凸块15设置于半导体元件13的I/O垫132上，并且该凸块可为锡凸柱、金凸柱、或铜凸柱。
图4及5分别为面板组件(panel-scale assembly)的剖视图及顶部立体视图，其是将多个半导体元件13电性耦接至中介层面板11。通过热压、回焊、或热超声波接合技术，可将半导体元件13经由凸块15电性耦接至中介层面板11的第二接触垫114。或者，可先沉积凸块15于中介层面板11的第二接触垫114上，然后半导体元件13再通过凸块15电性耦接至中介层面板11。此外，可选择性地进一步提供底部充填材料16，以填充中介层面板11与半导体元件13间的间隙。
图6及7分别为面板组件切割成个别单件的剖视图及顶部立体视图。面板组件沿着切割线“L”被单离成各个的芯片-中介层堆叠次组件(chip-on-interposer subassembly)10。
图8及9分别为各个的芯片-中介层堆叠次组件10的剖视图及顶部立体视图。在此图中，芯片-中介层堆叠次组件10包括两个半导体元件13，其电性耦接至切割后的中介层11’上。由于中介层11’的第一接触垫112的尺寸及垫间的间隔设计为比芯片的I/O垫132大，故中介层11’能提供半导体元件13的初级扇出路由，以确保下一级增层电路互连具有较高的生产合格率。此外，在互连至下一级互连结构前，中介层11’也提供相邻半导体元件13间的主要电性连接。
图10及11分别为基底载体20的剖视图及底部立体视图，其具有第一表面201、相反的第二表面203、以及贯穿开口205，贯穿开口205朝垂直方向延伸穿过基底载体20的第一表面201与第二表面203间。可通过于介电层21中形成贯穿开口205以提供基底载体20。介电层21的厚度可在0.1毫米至10毫米的范围内，并且通常为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成。基底载体20也可以为其他种类的非金属材料制成，例如陶瓷、氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、或玻璃。在此实施方面中，介电层21具有0.15毫米的厚度，其接近于0.1毫米芯片及0.05毫米导电凸块的总合厚度。贯穿开口205可通过激光切割、冲孔、或机械钻孔形成，并且每一贯穿开口205可以具有不同的尺寸。在此实施方面中，每一贯穿开口205具有与随后设置的半导体元件几乎相同的尺寸，或是具有比随后设置的半导体元件稍大的尺寸。
图12及13分别为芯片-中介层堆叠次组件10通过黏着剂191贴附至基底载体20的剖视图及底部立体视图，其中黏着剂191设置于基底载体20的第一表面201以及中介层11’的第二表面113间，并且接触基底载体20的第一表面201以及中介层11’的第二表面113。半导体元件13插入贯穿开口205中，并且中介层11’位于贯穿开口205外，同时中介层11’与基底载体20的外围边缘保持距离。
图14为涂布填充材料193后的剖视图。填充材料193涂布于贯穿开口205的剩余空间中，且围绕半导体元件13，并且于向上方向与半导体元件13及基底载体20实际上共平面。
图15为平衡层311、第一绝缘层312、以及第一金属板31由下方层压/涂布于中介层11’及基底载体20上，以及第二绝缘层322及第二金属板32由上方层压/涂布于半导体元件13及基底载体20上的剖视图。平衡层311接触基底载体20的第一表面201，且自基底载体20的第一表面201朝向下方向延伸，以及侧向覆盖、围绕及共形涂布中介层11’的侧壁，同时自中介层11’侧向延伸至该结构的外围边缘。第一绝缘层312接触中介层11’的第一表面111及平衡层311，且于向下方向覆盖中介层11’的第一表面111及平衡层311，同时侧向延伸于中介层11’的第一表面111上以及平衡层311上。第二绝缘层322接触半导体元件13、填充材料193、以及基底载体20的第二表面203，且于向上方向覆盖半导体元件13、填充材料193、以及基底载体20的第二表面203，同时侧向延伸于导体元件13、填充材料193、以及基底载体20的第二表面203上。第一金属板31接触第一绝缘层312，且由下方覆盖第一绝缘层312，第二金属板32则接触第二绝缘层322，且由上方覆盖第二绝缘层322。在此实施方面中，平衡层311具有0.2毫米的厚度，其接近中介层11’的厚度，并且第一及第二绝缘层312、322通常分别具有50微米的厚度。平衡层311、第一绝缘层312、以及第二绝缘层322可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成。此外，此实施方面的第一及第二金属板31、32分别为厚度25微米的铜层。
图16为形成第一盲孔313以及穿孔401后的剖视图。第一盲孔313延伸穿过第一金属板31及第一绝缘层312，并且对准中介层11’的第一接触垫112。穿孔401朝垂直方向延伸穿过第一金属板31、第一绝缘层312、平衡层311、基底载体20、第二绝缘层322、以及第二金属板32。第一盲孔313可通过各种技术形成，其包括激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用金属光罩以及激光束。举例来说，可先刻蚀铜板以制造一金属窗口后再照射激光束。穿孔401可通过机械钻孔形成，但也可以通过其他技术制作，例如激光钻孔、等离子体刻蚀、或等离子体刻蚀与湿法刻蚀的组合。
参照图17，通过沉积第一披覆层31’于第一金属板31上及第一盲孔313中，沉积第二披覆层32’于第二金属板32上，然后图案化第一及第二金属板31、32以及其上的第一及第二披覆层31’、32’，以分别形成位于第一绝缘层312及第二绝缘层322上的第一导线315及第二导线325。或者，当前述工艺中未有第一及第二金属板31、32层压于第一及第二绝缘层312、322上时，第一及第二绝缘层312、322可直接金属化以形成第一及第二导线315、325。第一导线315自中介层11’的第一接触垫112朝向下方向延伸，填满第一盲孔313，以形成直接接触中介层11’的第一接触垫112的第一导电盲孔317，并且侧向延伸于第一绝缘层312上。第二导线325自第二绝缘层322朝向上方向延伸，同时侧向延伸于第二绝缘层322上。因此，第一导线315可提供X及Y方向的水平信号路由以及穿过第一盲孔313的垂直路由，以作为中介层11’的电性连接。
图17也揭示沉积连接层403于穿孔401中，以形成披覆穿孔411。连接层403的形状为中空管，其覆盖穿孔401的内侧壁，并且朝垂直方向延伸以电性连接第一导线315及第二导线325。或者，连接层403可填满穿孔401。在连接层403填满穿孔401的方面中，披覆穿孔411为金属柱，且穿孔401中没有容纳绝缘性填充物的空间。
第一及第二披覆层31’、32’以及连接层403可通过各种技术形成单层或多层，其包括电镀、无电电镀、蒸镀、溅射、及其组合。举例来说，首先通过将该结构浸入活化剂溶液中，使第一及第二绝缘层312、322与无电镀铜产生催化剂反应，接着以无电电镀方式被覆一薄铜层做为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，在晶种层上沉积电镀铜层前，该晶种层可通过溅射方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层以形成第一及第二导线315、325，其包括湿法刻蚀、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀光罩(图未示)，以定义出第一及第二导线315、325。第一及第二披覆层31’、32’以及连接层403优选是使用相同材料并使用相同方法同时沉积，并且具有相同厚度。
为了便于图示，第一及第二金属板31、32、第一及第二披覆层31’，32’、以及连接层403以单一层表示。由于铜为同质披覆，金属层间的界线(以虚线表示)可能不易察觉甚至无法察觉。
据此，如图17所示，完成的半导体封装件110包括中介层11’、半导体元件13、基底载体20、第一增层电路301、第二增层电路302、以及披覆穿孔411。在此图中，第一增层电路301包括平衡层311、第一绝缘层312、以及第一导线315；第二增层电路302包括第二绝缘层322以及第二导线325。通过覆晶工艺，将半导体元件13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。使用黏着剂191，将芯片-中介层堆叠次组件10贴附至基底载体20，并使半导体元件13置放于贯穿开口205中，且中介层11’侧向延伸于贯穿开口205外。第一增层电路301通过第一导电盲孔317电性耦接至中介层11’，其中第一导电盲孔317直接接触中介层11’的第一接触垫112，因此中介层11’与第一增层电路301间的电性连接无需用到焊接材料。第二增层电路302通过披覆穿孔411电性连接至第一增层电路301。披覆穿孔411实际上是由基底载体20、第一增层电路301、以及第二增层电路302共享，并且提供第一增层电路301及第二增层电路302间的电性及热性连接。
图18为堆叠式封装组件100的剖视图，其是另一半导体封装件120设置于图17半导体封装件110的第一增层电路301上。半导体封装件120可以为任何种类的封装件。例如，半导体封装件120可为传统的IC封装件或本发明所设想的任何种类封装件。在此图中，半导体封装件110还具有位于穿孔401剩余空间中的绝缘性填充物421，以及位于第一及第二增层电路301、302上的焊料屏蔽51。焊料屏蔽51包括焊料屏蔽开口，其显露第一及第二导线315、325的选定部分。据此，半导体封装件120可经由焊球61设置于半导体封装件110的第一导线315显露部分上。
[实施例2]
图19-27为本发明另一实施方面的另一具有堆叠式封装能力的半导体封装件制作方法图，其中该半导体封装件具有用于中介层贴附步骤的定位件，且对半导体元件提供水平及垂直方向的电磁干扰(Electro-magnetic interference，EMI)屏蔽。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无需再重复相同叙述。
图19及20分别为基底载体20的剖视图及底部立体视图，其具有定位件237以及贯穿开口205。贯穿开口205延伸穿过基底载体20的第一表面201及第二表面203之间，并且定位件237形成于第一表面201上。在此实施方面中，基底载体20包括导电层23(通常为铜层)，其位于贯穿开口205的侧壁上以及介电层21的相反两表面上，且其厚度为0.15毫米。据此，贯穿开口205具有屏蔽侧壁206，并且可对随后设置于贯穿开口205中的半导体元件，提供侧向电磁干扰屏蔽效应。可通过图案沉积将定位件237形成于下方的导电层23上，其中图案沉积的方式包括电镀、无电电镀、蒸镀、溅射及其组合，并同时使用光刻技术。据此，定位件237自基底载体20的导电层23下部朝向下方向延伸，并且可具有5至200微米的厚度。如图20所示，定位件237与基底载体20的外围边缘保持距离，并且定位件237由一连续的金属凸条所组成，且排列成与随后设置的中介层四侧边相符的矩形边框形状。
图21为图8的芯片-中介层堆叠次组件10通过黏着剂191贴附至基底载体20的剖视图。中介层11’及半导体元件13贴附至基底载体20，且半导体元件13插入贯穿开口205中，而定位件237则侧向对准且靠近中介层11’的外围边缘。定位件237控制中介层11’置放的准确度。定位件237朝向下方向延伸超过中介层11’的第二表面113，并且位于中介层11’的四侧表面外，同时侧向对准中介层11’的四侧表面。由于定位件237侧向靠近且符合中介层11’四侧表面，故其可避免芯片-中介层堆叠次组件10于黏着剂固化时发生任何不必要的位移。中介层11’与定位件237间的间隙优选是在约5至50微米的范围内。芯片-中介层堆叠次组件10的贴附步骤也可以不使用定位件237。虽然无法通过贯穿开口205来控制芯片-中介层堆叠次组件10置放的准确度，但是因为中介层11’具有较大的接触垫尺寸及间距，因此并不会造成随后于中介层11’上形成增层电路时，微盲孔的连接失败。此外，填充材料193更涂布于贯穿开口205的剩余空间中，且围绕半导体元件13，并且于向上方向与半导体元件13及基底载体20实际上共平面。
图22为平衡层311、第一绝缘层312、以及第一金属板31由下方层压/涂布于中介层11’及基底载体20上，以及第二绝缘层322及第二金属板32由上方层压/涂布于半导体元件13及基底载体20上的剖视图。平衡层311接触基底载体20的第一表面201，且自基底载体20的第一表面201朝向下方向延伸，以及侧向覆盖、围绕及共形涂布中介层11’的侧壁，同时自中介层11’侧向延伸至该结构的外围边缘。第一绝缘层312接触第一金属板31、中介层11’、以及平衡层311，且提供第一金属板31与中介层11’间、以及第一金属板31与平衡层311间的坚固机械性接合。第二绝缘层322接触半导体元件13、填充材料193、以及基底载体20的第二表面203，且于向上方向覆盖半导体元件13、填充材料193、以及基底载体20的第二表面203，同时侧向延伸于半导体元件13、填充材料193、以及基底载体20的第二表面203上。第二金属板32接触第一绝缘层322，且于向上方向覆盖第二绝缘层322。
图23为形成第一盲孔313、第二盲孔323、以及穿孔401后的剖视图。第一盲孔313延伸穿过第一金属板31及第一绝缘层312，并且对准中介层11’的第一接触垫112。第二盲孔323延伸穿过第二金属板32及第二绝缘层322，并且对准基底载体20的导电层23上部。穿孔401朝垂直方向延伸穿过第一金属板31、第一绝缘层312、平衡层311、基底载体20、第二绝缘层322、以及第二金属板32。
参照图24，沉积第一披覆层31’于第一金属板31上与第一盲孔313中，以及沉积第二披覆层32’于第二金属板32上与第二盲孔323中，然后图案化第一及第二金属板31、32以及其上的第一及第二披覆层31’、32’，以形成第一导线315、第二导线325、以及金属罩层326。连接层403也沉积于穿孔401中以形成披覆穿孔411。第一导线315自中介层11’的第一接触垫112朝向下方向延伸，填满第一盲孔313，以形成直接接触中介层11’的第一接触垫112的第一导电盲孔317，并且侧向延伸于第一绝缘层312上，藉以提供中介层11’的信号路由。第二导线325自第二绝缘层322朝向上方向延伸，同时侧向延伸于第二绝缘层322上。金属罩层326自导电层23上部朝向上方向延伸，同时侧向延伸于第二绝缘层322上，以填满第二盲孔323，因此金属罩层326经由第二导电盲孔327电性连接至基底载体20。披覆穿孔411的第一端延伸至第一导线315，第二端延伸至第二导线325，以提供垂直电性连接通路。
图25为第三绝缘层332及第三金属板33由下方层压/涂布于第一绝缘层312及第一导线315上，以及第四绝缘层342及第四金属板34由上方层压/涂布于第二绝缘层322、第二导线325、及金属罩层326上的剖视图。第三绝缘层332夹置于第一绝缘层312/第一导线315与第三金属板33间，且延伸进入穿孔401的剩余空间中。同样地，第四绝缘层342夹置于第二绝缘层322/第二导线325/金属罩层326与第四金属板34间，且延伸进入穿孔401的剩余空间中。第三及第四绝缘层332、342可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并且通常具有50微米的厚度。在此例示中，第三及第四金属板33、34分别为厚度25微米的铜层。
图26为形成第三及第四盲孔333、343后的剖视图，其中第三及第四盲孔333、343显露第一及第二导线315、325及金属罩层326的选定部分。第三盲孔333延伸穿过第三金属板33及第三绝缘层332，并且对准第一导线315的选定部分。第四盲孔343延伸穿过第四金属板34及第四绝缘层342，并且对准第二导线325及金属罩层326的选定部分。与第一及第二盲孔323、323类似，第三及第四盲孔333、343可通过各种技术形成，其包括激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。
参照图27，通过沉积第三披覆层33’于第三金属板33上及第三盲孔333中，沉积第四披覆层34’于第四金属板34上及第四盲孔343中，然后图案化第三及第四金属板33、34以及其上的第三及第四披覆层33’、34’，以将第三导线335及第四导线345分别形成于第三绝缘层332及第四绝缘层342上。或者，当前述工艺中未有第三及第四金属板33、34层压于第三及第四绝缘层332、342上时，第三及第四绝缘层332、342可直接金属化以形成第三及第四导线335、345。第三导线335自第一导线315朝向下方向延伸，填满第三盲孔333，以形成直接接触第一导线315的第三导电盲孔337，并且侧向延伸于第三绝缘层332上。第四导线345自第二导线325及金属罩层326朝向上方向延伸，填满第四盲孔343，以形成直接接触第二导线325及金属罩层326的第四导电盲孔347，并且侧向延伸于第四绝缘层342上。
据此，如图27所示，完成的半导体封装件210包括中介层11’、半导体元件13、基底载体20、第一增层电路301、第二增层电路302、以及披覆穿孔411。在此图中，第一增层电路301包括平衡层311、第一绝缘层312、第一导线315、第三绝缘层332、以及第三导线335；第二增层电路302包括第二绝缘层322、第二导线325、金属罩层326、第四绝缘层342、以及第四导线345。通过覆晶工艺，将半导体元件13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。使用黏着剂191，将芯片-中介层堆叠次组件10贴附至基底载体20，并使半导体元件13置放于贯穿开口205中，且中介层11’侧向延伸于贯穿开口205外。基底载体20具有定位件237，其朝向下方向延伸超过中介层11’的第二表面113，且靠近中介层11’的外围边缘，以控制中介层11’置放的准确度。基底载体20的贯穿开口205具有屏蔽侧壁206，其侧向围绕半导体元件13，且于侧向完全覆盖半导体元件13。第二增层电路302的金属罩层326侧向延伸超过半导体元件13的外围边缘，以于向上方向完全覆盖半导体元件13，且通过第二导电盲孔327电性连接至屏蔽侧壁206，其中第二导电盲孔327直接接触导电层23上部。披覆穿孔411垂直延伸，且其第一端延伸至第一导线315，第二端则延伸至第二导线325。因此，披覆穿孔411可提供半导体封装件210的堆叠能力，并且屏蔽侧壁206及金属罩层326可通过第四导线345、第二导线325、披覆穿孔411、以及第一导线315，以电性连接至半导体元件13的接地接触垫，藉以提供半导体元件13的水平及垂直方向的电磁屏蔽效应。
图28为堆叠式封装组件200的剖视图，其是另一半导体封装件220设置于图27半导体封装件210的第二增层电路302上。在此图中，半导体封装件210还具有位于第一及第二增层电路301、302上的焊料屏蔽51。焊料屏蔽51包括焊料屏蔽开口，其显露第三导线335及第四导线345的选定部分。据此，半导体封装件220可经由焊球61设置于半导体封装件210的第四导线345显露部分上。
[实施例3]
图29-38为本发明再一实施方面的具有堆叠式封装能力的再一半导体封装件制作方法图，其中基底载体由层压基板制成。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无需再重复相同叙述。
图29及30为本发明一实施方面的定位件工艺剖视图，其是形成于介电层上。
图29为层压基板的剖视图，其包括介电层21以及金属层25。介电层21通常为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并且此实施方面的介电层21具有0.5毫米的厚度。金属层25通常为铜所制成，但也可以使用铜合金或其他材料(例如铝、不锈钢、或其合金)。金属层25厚度可在5至200微米的范围内。在此实施方面中，金属层25为具有50微米厚度的铜板。
图30及31分别为于介电层21上形成定位件257的剖视图及底部立体视图。可通过使用光刻技术及湿法刻蚀，以移除金属层25的选定部分，进而形成定位件257。如图31所示，定位件257由多个金属凸柱组成，且排列成与随后设置的中介层四侧边相符的矩形边框阵列。然而，定位件的图案不限于此，其可具有防止随后设置的中介层发生不必要位移的其他各种图案。举例来说，定位件257可由一连续或不连续的凸条所组成，并与随后设置的中介层四侧边、两对角、或四角相符。
图32及33为于介电层上形成定位件的另一工艺剖视图。
图32为具有一组开口251的层压基板剖视图。该层压基板包括上述的介电层21以及金属层25，并且通过移除金属层25的选定部分以形成开口251。
图33为介电层21上形成定位件257的剖视图。定位件257可通过将光敏性塑料材料(例如环氧树脂、聚酰亚胺等)或非光敏性材料涂布或印刷于开口251中，接着移除整体金属层25而形成。据此，定位件257由多个树脂凸柱组成，且具有防止随后设置的中介层发生不必要位移的图案。
图34为于基底载体20中形成贯穿开口205的剖视图。贯穿开口205朝垂直方向延伸穿过介电层21的第一表面201及第二表面203间。
图35为芯片-中介层堆叠次组件10通过黏着剂191贴附至基底载体20的剖视图。在此，芯片-中介层堆叠次组件10与图8所示结构类似，只是差异处在于，此图中的中介层11’上仅设有单个覆晶式半导体元件13，且半导体元件13为3D堆叠式芯片，此外，此实施方面的中介层11’进一步包括嵌埋其中的无源元件117，其电性耦接至第一接触垫112。半导体元件13置放于贯穿开口205中，而中介层11’位于贯穿开口205外，同时中介层11’的第二表面113贴附于介电层21上。黏着剂191接触中介层11’的第二表面113以及基底载体20的第一表面201，且设置于中介层11’的第二表面113以及基底载体20的第一表面201间。定位件257自介电层21朝向下方向延伸，且延伸超过中介层11’的第二表面113，并且靠近中介层11’的外围边缘，以控制中介层11’置放的准确度。此外，填充材料193更涂布于贯穿开口205的剩余空间中，且围绕半导体元件13，并且于向上方向与半导体元件13及基底载体20实际上共平面。
图36为平衡层311、第一绝缘层312、以及第一金属板31由下方层压/涂布于中介层11’及基底载体20上，以及第二绝缘层322及第二金属板32由上方层压/涂布于半导体元件13以及基底载体20上的剖视图。平衡层311接触基底载体20的第一表面201，且自基底载体20的第一表面201朝向下方向延伸，同时侧向覆盖、围绕及共形涂布及中介层11’的侧壁，并且自中介层11’侧向延伸至结构的外围边缘。第一绝缘层312接触第一金属板31、中介层11’、及平衡层311，并且提供第一金属板31与中介层11’间、以及第一金属板31与平衡层311间的坚固机械性接合。第二绝缘层322接触半导体元件13、填充材料193、以及基底载体20的第二表面203，且于向上方向覆盖半导体元件13、填充材料193、以及基底载体20的第二表面203，同时侧向延伸于半导体元件13、填充材料193、以及基底载体20的第二表面203上。第二金属板32接触第二绝缘层322，并且于向上方向覆盖第二绝缘层322。
图37为形成第一盲孔313、第二盲孔323、以及穿孔401后的剖视图。第一盲孔313延伸穿过第一金属板31及第一绝缘层312，并且对准中介层11’的第一接触垫112。第二盲孔323延伸穿过第二金属板32及第二绝缘层322，并且对准半导体元件13。穿孔401朝垂直方向延伸穿过第一金属板31、第一绝缘层312、平衡层311、基底载体20、第二绝缘层322、以及第二金属板32。
参照图38，通过沉积第一披覆层31’于第一金属板31上与第一盲孔313中，沉积第二披覆层32’于第二金属板32上与第二盲孔323中，然后图案化第一及第二金属板31、32以及其上的第一及第二披覆层31’、32’，以分别形成位于第一绝缘层312上的第一导线315、以及位于第二绝缘层322上的第二导线325。连接层403也沉积于穿孔401中以形成披覆穿孔411。第一导线315自中介层11’的第一接触垫112朝向下方向延伸，填满第一盲孔313，以形成直接接触中介层11’的第一接触垫112的第一导电盲孔317，，并且侧向延伸于第一绝缘层312上，藉以提供中介层11’的信号路由。第二导线325自半导体元件13朝向上方向延伸，填满第二盲孔323，以形成直接接触半导体元件13的第二导电盲孔327，其作为散热用，并且侧向延伸于第二绝缘层322上。披覆穿孔411的第一端延伸至第一导线315，第二端延伸至第二导线325，以提供垂直信号连接通路。
据此，如图38所示，完成的半导体封装件310包括中介层11’、半导体元件13、基底载体20、第一增层电路301、第二增层电路302、以及披覆穿孔411。在此图中，第一增层电路301包括平衡层311、第一绝缘层312、以及第一导线315；第二增层电路302包括第二绝缘层322以及第二导线325。通过覆晶工艺，将半导体元件13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。使用黏着剂191，将芯片-中介层堆叠次组件10贴附至基底载体20，并使半导体元件13置放于贯穿开口205中，且中介层11’侧向延伸于贯穿开口205外。基底载体20的定位件257朝向下方向延伸超过中介层11’的第二表面113，且靠近中介层11’的外围边缘，以控制中介层11’置放的准确度。第一增层电路301经由第一导电盲孔317电性耦接至中介层11’。第二增层电路302经由第二导电盲孔327热性导通至半导体元件13，且经由披覆穿孔411电性连接至第一增层电路301。披覆穿孔411的第一端延伸至第一导线315，第二端则延伸至第二导线325。
图39为堆叠式封装组件300的剖视图，其另一半导体封装件320设置于图38半导体封装件310的第二增层电路302上。在此图中，半导体封装件310还具有位于穿孔401剩余空间中的绝缘性填充物421，以及位于第一及第二增层电路301、302上的焊料屏蔽51。焊料屏蔽51包括焊料屏蔽开口，其显露第一及第二导线315、325的选定部分。据此，半导体封装件320可经由焊球61设置于半导体封装件310的第二导线325显露部分上。
[实施例4]
图40-47为本发明又一实施方面的具有堆叠式封装能力的又一半导体封装件制作方法图，其中第一增层电路电性耦接至基底载体，以作为接地连接。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无需再重复相同叙述。
图40为基底载体20的剖视图，其具有贯穿开口205以及定位件237。贯穿开口205延伸穿过基底载体20的第一表面201及第二表面203间，并且定位件237形成于第一表面201上。在此实施方面中，基底载体20包括导电层23，其位于贯穿开口205的侧壁上以及介电层21的相反两表面上，且其具有约0.5毫米的厚度。据此，贯穿开口205具有屏蔽侧壁206，并且可对随后设置于贯穿开口205中的半导体元件，提供侧向电磁干扰屏蔽效应。厚度50微米的定位件237自基底载体20的导电层23下部朝向下方向延伸，并且定位件237的内周围边缘与随后设置的中介层四侧边相符。在此图中，导电层23上部与基底载体20的外围边缘保持距离，而导电层23下部以及设置于其上的定位件237则侧向延伸至基底载体20的外围边缘，并且于预定形成披覆穿孔的位置处形成开口231。
图41为芯片-中介层堆叠次组件10通过黏着剂191贴附至基底载体20的剖视图。在此，芯片-中介层堆叠次组件10与图8所示结构类似，只是差异处在于，此图中的半导体元件13为3D堆叠式芯片。半导体元件13置放于贯穿开口205中，而中介层11’位于贯穿开口205外，同时中介层11’的第二表面113贴附于基底载体20上。黏着剂191接触中介层11’的第二表面113以及基底载体20的导电层23下部，且设置于中介层11’的第二表面113以及基底载体20的导电层23下部间。定位件237自导电层23下部朝向下方向延伸，且延伸超过中介层11’的第二表面113，并且靠近中介层11’的外围边缘，以控制中介层11’置放的准确度。此外，填充材料193还涂布于贯穿开口205的剩余空间中，且围绕半导体元件13，并且于向上方向与半导体元件13及基底载体20实际上共平面。
图42为平衡层311、第一绝缘层312、以及第一金属板31由下方层压/涂布于中介层11’及基底载体20上，以及第二绝缘层322及第二金属板32由上方层压/涂布于半导体元件13以及基底载体20上的剖视图。平衡层311接触基底载体20的第一表面201，且自基底载体20的第一表面201朝向下方向延伸，同时侧向覆盖、围绕及共形涂布及中介层11’的侧壁，并且自中介层11’侧向延伸至结构的外围边缘。第一绝缘层312接触第一金属板31、中介层11’、及平衡层311，并且提供第一金属板31与中介层11’间、以及第一金属板31与平衡层311间的坚固机械性接合。第二绝缘层322接触半导体元件13、填充材料193、以及基底载体20的第二表面203，且于向上方向覆盖半导体元件13、填充材料193、以及基底载体20的第二表面203，同时侧向延伸于半导体元件13、填充材料193、以及基底载体20的第二表面203上。第二金属板32接触第二绝缘层322，并且于向上方向覆盖第二绝缘层322。
图43为形成第一盲孔313、314、第二盲孔323、以及穿孔401后的剖视图。第一盲孔313延伸穿过第一金属板31及第一绝缘层312，并且对准中介层11’的第一接触垫112。额外的第一盲孔314延伸穿过第一金属板31、第一绝缘层312、以及平衡层311，并且对准定位件237。第二盲孔323延伸穿过第二金属板32及第二绝缘层322，并且对准导电层23上部。穿孔401朝垂直方向延伸穿过第一金属板31、第一绝缘层312、平衡层311、基底载体20、第二绝缘层322、以及第二金属板32。
参照图44，沉积第一披覆层31’于第一金属板31上与第一盲孔313、314中，以及沉积第二披覆层32’于第二金属板32上与第二盲孔323中，然后图案化第一及第二金属板31、32以及其上的第一及第二披覆层31’、32’，以形成第一导线315、第二导线325、以及金属罩层326。连接层403也沉积于穿孔401中以形成披覆穿孔411。第一导线315自中介层11’的第一接触垫112以及定位件237朝向下方向延伸，填满第一盲孔313、314，以形成直接接触中介层11’的第一接触垫112及定位件237的第一导电盲孔317、318，并且侧向延伸于第一绝缘层312上，藉以提供中介层11’的信号路由以及接地连接。第二导线325自第二绝缘层322朝向上方向延伸，同时侧向延伸于第二绝缘层322上。金属罩层326自导电层23上部朝向上方向延伸，填满第二盲孔323，以形成直接接触基底载体20的第二导电盲孔327，其作为接地用，并且侧向延伸于第二绝缘层322上。披覆穿孔411的第一端延伸至第一导线315，第二端延伸至金属罩层326。因此，披覆穿孔411可对屏蔽侧壁206及金属罩层326提供额外的接地连接通路。
图45为第三绝缘层332及第三金属板33由下方层压/涂布于第一绝缘层312及第一导线315上，以及第四绝缘层342及第四金属板34由上方层压/涂布于第二绝缘层322、第二导线325、及金属罩层326上的剖视图。第三绝缘层332夹置于第一绝缘层312/第一导线315与第三金属板33间，且延伸进入穿孔401的剩余空间中。同样地，第四绝缘层342夹置于第二绝缘层322/第二导线325/金属罩层326与第四金属板34间，且延伸进入穿孔401的剩余空间中。
图46为形成第三盲孔333、第四盲孔343、以及穿孔405后的剖视图。第三盲孔333延伸穿过第三金属板33及第三绝缘层332，以显露第一导线315的选定部分。第四盲孔343延伸穿过第四金属板34及第四绝缘层342，以显露第二导线325及金属罩层326的选定部分。穿孔405朝垂直方向延伸穿过第三金属板33、第三绝缘层332、第一绝缘层312、平衡层311、基底载体20、第二绝缘层322、第四绝缘层342、以及第四金属板34。
参照图47，通过沉积第三披覆层33’于第三金属板33上及第三盲孔333中，沉积第四披覆层34’于第四金属板34上及第四盲孔343中，然后图案化第三及第四金属板33、34以及其上的第三及第四披覆层33’、34’，以将第三导线335及第四导线345分别形成于第三绝缘层332及第四绝缘层342上。连接层407也沉积于穿孔405中以形成披覆穿孔415。第三导线335自第一导线315朝向下方向延伸，填满第三盲孔333，以形成直接接触第一导线315的第三导电盲孔337，并且侧向延伸于第三绝缘层332上。第四导线345自第二导线325及金属罩层326朝向上方向延伸，填满第四盲孔343，以形成直接接触第二导线325及金属罩层326的第四导电盲孔347，并且侧向延伸于第四绝缘层342上。披覆穿孔415的第一端延伸至第三导线335，第二端延伸至第四导线345，以提供垂直信号连接通路。
据此，如图47所示，完成的半导体封装件410包括中介层11’、半导体元件13、基底载体20、第一增层电路301、第二增层电路302、以及披覆穿孔411、415。在此图中，第一增层电路301包括平衡层311、第一绝缘层312、第一导线315、第三绝缘层332、以及第三导线335；第二增层电路302包括第二绝缘层322、第二导线325、金属罩层326、第四绝缘层342、以及第四导线345。通过覆晶工艺，将半导体元件13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。芯片-中介层堆叠次组件10贴附至基底载体20，并使半导体元件13置放于贯穿开口205中，且中介层11’侧向延伸于贯穿开口205外。基底载体20具有定位件237，其朝向下方向延伸超过中介层11’的第二表面113，且靠近中介层11’的外围边缘，以控制中介层11’置放的准确度。第一增层电路301通过第一导电盲孔317电性耦接至中介层11’的第一接触垫112，以作为信号路由，并且通过额外的第一导电盲孔318电性耦接至定位件237，以作为接地连接。基底载体20的贯穿开口205具有屏蔽侧壁206，其侧向围绕半导体元件13，且于侧向完全覆盖半导体元件13。第二增层电路302的金属罩层326于向上方向完全覆盖半导体元件13，且通过第二导电盲孔327电性连接至屏蔽侧壁206，以作为接地连接，其中第二导电盲孔327直接接触导电层23上部。披覆穿孔411垂直延伸，且其第一端延伸至第一导线315，第二端则延伸至金属罩层326，以提供屏蔽侧壁206及金属罩层326的额外接地连接通路。额外的披覆穿孔415垂直延伸，且其第一端延伸至第三导线335，第二端则延伸至第四导线345，以提供半导体封装件410的堆叠能力。
图48为堆叠式封装组件400的剖视图，其是另一半导体封装件420设置于图47半导体封装件410的第一增层电路301上。在此图中，半导体封装件410还具有位于穿孔405剩余空间中的绝缘性填充物421，以及位于第一及第二增层电路301、302上的焊料屏蔽51。焊料屏蔽51包括焊料屏蔽开口，其显露第三导线335及第四导线345的选定部分。据此，半导体封装件420可经由焊球61设置于半导体封装件410的第三导线335显露部分上。
上述的封装件与组件仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。一半导体元件可独自使用一贯穿开口，或与其他半导体元件共享一贯穿开口。举例来说，一贯穿开口可容纳单一半导体元件，且基底载体可包括排列成阵列形状的多个贯穿开口以容纳多个半导体元件。或者，单一贯穿开口内能放置数个半导体元件。同样地，一半导体元件可独自使用一中介层，或与其他半导体元件共享一中介层。举例来说，单一半导体元件可电性耦接至一中介层。或者，数个半导体元件可耦接至同一中介层。举例来说，可将四枚排列成2x2阵列的小型半导体元件耦接至一中介层，并且该中介层可包括额外的接触垫，以接收额外半导体元件垫，并提供额外半导体元件垫的路由。增层电路也可以包括额外的导线，以连接该中介层的额外的接触垫。
如上述实施方面所示，本发明建构出一种独特的半导体封装件，以展现较佳可靠度，其包括半导体元件、中介层、基底载体、第一增层电路、第二增层电路、以及披覆穿孔。
半导体元件通过多个凸块电性耦接至中介层，以形成芯片-中介层堆叠次组件。半导体元件可为已封装或未封装的芯片。举例来说，半导体元件可为裸芯片，或是晶圆级封装晶粒等。或者，半导体元件可为堆叠芯片。随后芯片-中介层堆叠次组件通过黏着剂贴附至基底载体，其中该黏着剂可先涂布于基底载体的第一表面上，然后当半导体元件插入基底载体的贯穿开口时，黏着剂接触中介层的第二表面。据此，黏着剂可提供中介层及基底载体间的机械性接合。此外，填充材料可进一步填充贯穿开口中半导体元件与基底载体间的间隙。
基底载体可延伸至半导体封装件的外围边缘，以作为芯片-中介层堆叠次组体贴附用的平台。基底载体的厚度优选为0.1毫米至1毫米，并且具有贯穿开口，其中该贯穿开口于基底载体第一表面处的尺寸优选与基底载体第二表面处的尺寸相同。基底载体可为非金属材料制成，例如各种不同的无机或有机绝缘材料，其包括陶瓷、氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、玻璃、层压环氧树脂、聚酰亚胺包铜层板(polyimide copper-clad laminate)、或其他介电材料。非金属基底载体可选择性地沉积导电层(例如铜层)于贯穿开口的侧壁上，以及其第一表面及第二表面上。据此，基底载体的贯穿开口可具有屏蔽侧壁，其侧向覆盖半导体元件的外围边缘，以提供贯穿开口中半导体元件的侧向电磁屏蔽效应。为了提供有效的侧向电磁屏蔽，基底载体的屏蔽侧壁优选是完全覆盖半导体元件的侧表面，且经由第一增层电路以电性耦接至中介层的至少一第一接触垫，以作为接地连接，进而将侧向电磁干扰降至最低。举例来说，屏蔽侧壁可经由披覆穿孔电性连接至第一增层电路，其中该披覆穿孔延伸穿过基底载体，或是经由第一增层电路的额外第一导电盲孔电性连接至第一增层电路，其中该额外第一导电盲孔电性接触基底载体第一表面上的导电层或定位件。
此外，基底载体可包括位于其第一表面上且自第一表面凸出的定位件，以用于中介层贴附步骤。在一优选实施方面中，定位件自基底载体的平坦表面朝第一垂直方向延伸，且延伸超过中介层的第二表面。为了方便描述，中介层的第一表面所面对的方向定义为第一垂直方向，中介层的第二表面所面对的方向定义为第二垂直方向。因此，通过定位件侧向对准与靠近中介层的外围边缘，可控制中介层置放的准确度。
具有定位件的基底载体，其中定位件位于贯穿开口的开口端周围，可由下列步骤制成：通过移除位于介电层上的金属层选定部分，或是通过于介电层上沉积金属或塑料材料的图案，以于介电层上形成定位件；以及形成延伸穿过介电层的贯穿开口，并使定位件位于贯穿开口的开口端周围。同样地，具有导电层的基底载体(其中导电层位于贯穿开口的侧壁上，以及基底载体的第一表面及第二表面上)可通过上述的图案沉积或图案移除工艺，以形成定位件于基底载体第一表面的导电层上。
定位件可为金属、光敏性塑料材料或非光敏性材料所制成。举例来说，定位件可实际上由铜、铝、镍、铁、锡或其合金组成。定位件也可以包括环氧树脂或聚酰亚胺，或是由环氧树脂或聚酰亚胺组成。此外，定位件可具有防止中介层发生不必要位移的各种图案。举例来说，定位件可包括一连续或不连续的凸条、或是凸柱阵列。或者，定位件可侧向延伸至基底载体的外围边缘，且其内周围边缘与中介层的外围边缘相符。具体来说，定位件可侧向对准中介层的四侧边，以定义出与中介层形状相同或相似的区域，并且避免中介层的侧向位移。举例来说，定位件可对准并符合中介层的四侧边、两对角、或四角，并且定位件与中介层间的间隙优选于5至50微米的范围内。因此，位于中介层外的定位件可控制芯片-中介层堆叠次组件置放的准确度。此外，设置于贯穿开口周围的定位件优选具有位于5至200微米范围内的高度。
中介层侧向延伸于贯穿开口外，并且可贴附至基底载体，其中该中介层的第二表面贴附至基底载体的平坦表面，该平坦表面邻接贯穿开口的第一开口端，且自贯穿开口的第一开口端侧向延伸。为了方便描述，位于基底载体第一表面的贯穿开口的开口端定义为第一开口端，位于基底载体第二表面的贯穿开口的另一开口端定义为第二开口端。中介层的材料可为硅、玻璃、陶瓷、石墨或树脂材料，其具有50至500微米的厚度，中介层可包含导线图案，且该导线图案由第二接触垫的较细微间距扇出至第一接触垫的较粗间距。据此，中介层能提供半导体元件的第一级扇出路由/互连。此外，因为中介层通常是由高弹性系数材料制成，且该高弹性系数材料具有与半导体元件近似的热膨胀系数(例如，每摄氏3至10ppm)，因此，可大幅补偿或降低热膨胀系数不匹配所导致的芯片及其电性互连处的内部应力。此外，中介层可进一步包括一或多个嵌埋其中的无源元件，且其电性连接至中介层的第一接触垫。
第一及第二增层电路分别设置于封装件的相反两侧上，并且可提供第二扇出路由/互连。第一增层电路朝第一垂直方向覆盖且接触中介层的第一表面及基底载体的第一表面，第二增层电路则朝第二垂直方向覆盖且接触半导体元件及基底载体的第二表面。第一增层电路包括平衡层、第一绝缘层、以及一或多个第一导线。第二增层电路包括第二绝缘层、以及一或多个第二导线。平衡层侧向覆盖中介层的侧壁，且第一绝缘层形成于中介层的第一表面及平衡层上。第二绝缘层朝第二垂直方向覆盖半导导体元件及基底载体的第二表面。第一导线侧向延伸于第一绝缘层上，并且延伸穿过第一绝缘层中的第一盲孔，形成与中介层的第一接触垫直接接触的第一导电盲孔，以作为信号路由，并且可选择性地形成与导电层或定位件直接接触的额外第一导电盲孔，以作为接地连接。据此，第一导线可直接接触第一接触垫，以提供中介层的信号路由，因此中介层与第一增层电路间的电性连接无需使用焊接材料。第二导线侧向延伸于第二绝缘层上，并且可延伸穿过第二绝缘层中之一或多个选择性形成的第二盲孔，以形成与半导体元件直接接触之一或多个第二导电盲孔。由于与半导体元件直接接触之第二导电盲孔可作为散热管，因此半导体元件产生的热可通过第二导电盲孔，以散逸至第二增层电路的外侧导电层。或者，第二增层电路可进一步包括对准半导体元件的金属罩层。金属罩层侧向延伸于第二绝缘层上，且优选为一连续金属层，其至少侧向朝外延伸至半导体元件的外围边缘一致。举例来说，金属罩层可侧向延伸至与半导体元件的外围边缘于侧向共平面，或侧向朝外延伸超过半导体元件的外围边缘。据此，自第二垂直方向完全覆盖半导体元件的金属罩层，其可将垂直方向的电磁干扰降至最低。可通过延伸穿过基底载体且与第一增层电路电性耦接的披覆穿孔，使金属罩层电性连接至第一增层电路，以作为接地连接用。或者，可通过第二增层电路的第二导电盲孔，其电性接触基底载体第二表面上的导电层，以使金属罩层电性连接至基底载体，并且可进一步通过第一增层电路的额外第一导电盲孔，其电性接触基底载体第一表面上的导电层，以使金属罩层进一步电性连接至第一增层电路。因此，通过第一增层电路，金属罩层可电性耦接至中介层的至少一第一接触垫，以作为接地连接，而提供有效的垂直方向电磁干扰屏蔽。
假如需要更多的信号路由，第一及第二增层电路可进一步包括额外的绝缘层、额外的盲孔、以及额外的导线。第一及第二增层电路的最外侧导线可分别容置导电接点，例如焊球，以与另一半导体封装件电性传输及机械性连接。据此，可通过最外侧导线上的导电接点，以设置另一半导体封装件于第一或第二增层电路上，进而形成堆叠式封装组件。
披覆穿孔可为基底载体、第一增层电路、以及第二增层电路所共享，或者可形成于基底载体的第一表面及第二表面间。对于披覆穿孔形成于基底载体中的方面，基底载体具有分别形成于第一表面及第二表面上的第一及第二图案化线路层，并且披覆穿孔电性耦接至第一及第二图案化线路层。据此，披覆穿孔的第一端可延伸且电性连接至第一增层电路的外侧或内侧导电层，或是延伸且电性连接至基底载体的第一图案化线路层，并且第二端可延伸且电性连接至第二增层电路的外侧导线、内侧导线、或金属罩层，或是延伸且电性连接至基底载体的第二图案化线路层。在任何情况下，披覆穿孔可提供第一增层电路及第二增层电路间的电性及热性连接。
可通过以下步骤形成披覆穿孔：形成延伸穿过基底载体的穿孔；然后沉积连接层于穿孔的内侧壁上。对于披覆穿孔为基底载体、第一增层电路、以及第二增层电路所共享的方面，可于形成平衡层、第一绝缘层、以及第二绝缘层后形成穿孔，其可朝垂直方向延伸穿过基底载体、平衡层、以及增层电路的一或多个绝缘层。此外，当形成增层电路的外侧或内侧的导线时，可同时沉积披覆穿孔的连接层。
「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在中介层的第一表面朝向下方向的状态下，基底载体于向上方向覆盖中介层，不论另一元件例如黏着剂是否位于基底载体及中介层间。
「对准」一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线与定位件及中介层相交时，定位件侧向对准于中介层，不论定位件与中介层之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与中介层相交但不与定位件相交、或与定位件相交但不与中介层相交的假想水平线。同样地，例如第一盲孔对准中介层的第一接触垫。
「靠近」一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域现有通识，当中介层以及定位件间的间隙不够窄时，由于中介层于间隙中的侧向位移而导致的位置误差可能会超过可接受的最大误差限制。在某些情况下，一旦中介层的位置误差超过最大极限时，则不可能使用激光束对准中介层的预定位置，而导致中介层以及增层电路间的电性连接失败。根据中介层的接触垫的尺寸，于本领域的技术人员可经由试误法以确认中介层以及定位件间的间隙的最大可接受范围，以确保导电盲孔与中介层的接触垫对准。由此，「定位件靠近中介层的外围边缘」的用语是指中介层的外围边缘与定位件间的间隙窄到足以防止中介层的位置误差超过可接受的最大误差限制。
「电性连接」、以及「电性耦接」的词意指直接或间接电性连接。例如，第一导线直接接触并且电性连接至中介层的第一接触垫，以及第三导线与中介层的第一接触垫保持距离，并且通过第一导线电性连接至中介层的第一接触垫。
「第一垂直方向」及「第二垂直方向」并非取决于封装件的定向，本领域技术人员即可轻易了解其实际所指的方向。例如，中介层的第一表面面朝第一垂直方向，且中介层的第二表面面朝第二垂直方向，此与封装件是否倒置无关。同样地，定位件沿一侧向平面「侧向」对准中介层，此与封装件是否倒置、旋转或倾斜无关。因此，该第一及第二垂直方向彼此相反且垂直于侧面方向，且侧向对准的元件与垂直于第一与第二垂直方向的侧向平面相交。再者，在中介层的第一表面朝上的位置，第一垂直方向为向上方向，第二垂直方向为向下方向；在中介层的第一表面朝下的位置，第一垂直方向为向下方向，第二垂直方向为向上方向。
本发明应用于堆叠式封装的半导体封装件具有许多优点。举例来说，通过现有的覆晶接合工艺例如热压或回焊，将半导体元件电性耦接至中介层，其可避免使用黏着载体作为暂时接合时，会遭遇位置准确度问题。中介层提供半导体元件的第一级扇出路由/互连，而增层电路则提供第二级扇出路由/互连。由于增层电路形成于具有较大接触垫尺寸及间距的中介层上，与传统的增层电路直接形成在芯片的I/O垫上，并且不具扇出路由的技术相比，前者具有较后者大幅改善的生产合格率。基底载体可提供将中介层贴附至其上的平台，并使半导体元件置放于基底载体的贯穿开口中。定位件可控制中介层置放的准确度。因此，容置半导体元件的贯穿开口，其形状在工艺中不再是需要严格控制的重要参数。中介层以及增层电路直接电性连接，且无需使用焊料，因此有利于展现高I/O值以及高性能。双重增层电路可提供具有简单电路图案的信号路由，或具有复杂电路图案的可挠性多层信号路由。披覆穿孔可提供双重增层电路间的垂直信号路由，使该封装件具有堆叠功能。通过此方法制备成的半导体封装件为可靠度高、价格低廉、且非常适合大量制造生产。
本案的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、合格率、效能与成本效益。
在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图也可以能省略重复或非必要的元件及元件符号。

Claims (12)

1.一种具有堆叠式封装能力的半导体封装件制作方法，其特征在于，包含以下步骤：
提供一半导体元件；
提供一中介层，其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔，其中该中介层的热膨胀系数是与该半导体元件的热膨胀系数匹配；
通过多个凸块电性耦接该半导体元件至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；
提供一基底载体，其具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口；
使用一黏着剂贴附该芯片-中介层堆叠次组件至该基底载体，并使该半导体元件插入该贯穿开口中，且该中介层侧向延伸于该贯穿开口外；
在该芯片-中介层堆叠次组体贴附至该基底载体后，于该中介层的该第一表面上以及该基底载体的该第一表面上形成一第一增层电路，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；
于该半导体元件上以及该基底载体的该第二表面上形成一第二增层电路；以及
形成延伸穿过该基底载体的多个披覆穿孔，以提供该第一增层电路与该第二增层电路间的电性及热性连接。
2.根据权利要求1所述的半导体封装件制作方法，其中该电性耦接该半导体元件至该中介层的该些第二接触垫的步骤以面板规模进行，并且在该贴附该芯片-中介层堆叠次组件至该基底载体的步骤前执行一单片化步骤，以分离各个的芯片-中介层堆叠次组件。
3.根据权利要求1所述的半导体封装件制作方法，其中该基底载体包括一定位件，其位于该基底载体的该第一表面上且自该第一表面凸出，并且该芯片-中介层堆叠次组件通过该定位件侧向对准与靠近该中介层的外围边缘并延伸超过该中介层的该第二表面，以贴附至该基底载体。
4.根据权利要求1所述的半导体封装件制作方法，其中该基底载体的该贯穿开口具有侧向覆盖该半导体元件的外围边缘的屏蔽侧壁。
5.根据权利要求4所述的半导体封装件制作方法，其中该第二增层电路包含对准该半导体元件的一金属罩层，并且该金属罩层及该屏蔽侧壁通过该第一增层电路以电性耦接至该中介层的该些第一接触垫的至少一个，以作为接地连接。
6.根据权利要求5所述的半导体封装件制作方法，其中该金属罩层为一连续金属层，并且该金属罩层至少侧向朝外延伸至该半导体元件的外围边缘。
7.一种具有堆叠式封装能力的半导体封装件，其特征在于，通过下述步骤制成：
提供一半导体元件；
提供一中介层，其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔，其中该中介层的热膨胀系数是与该半导体元件的热膨胀系数匹配；
通过多个凸块电性耦接该半导体元件至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；
提供一基底载体，其具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口；
使用一黏着剂贴附该芯片-中介层堆叠次组件至该基底载体，并使该半导体元件插入该贯穿开口中，且该中介层侧向延伸于该贯穿开口外；
在该芯片-中介层堆叠次组体贴附至该基底载体后，于该中介层的该第一表面上以及该基底载体的该第一表面上形成一第一增层电路，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；
于该半导体元件上以及该基底载体的该第二表面上形成一第二增层电路；以及
形成延伸穿过该基底载体的多个披覆穿孔，以提供该第一增层电路与该第二增层电路间的电性及热性连接。
8.一种具有堆叠式封装能力的半导体封装件，其特征在于，包含：
一半导体元件；
一中介层，其具有一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫，该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔，其中该中介层的热膨胀系数是与该半导体元件的热膨胀系数匹配；
一基底载体，其具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口；
一第一增层电路，其形成于该中介层的该第一表面上及该基底载体的该第一表面上，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；
一第二增层电路，其形成于该半导体元件上以及该基底载体的该第二表面上；以及
多个披覆穿孔，其延伸穿过该基底载体，以提供该第一增层电路与该第二增层电路间的电性及热性连接，
其中该半导体元件通过多个凸块电性耦接至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；且
该芯片-中介层堆叠次组件通过一黏着剂贴附至该基底载体，并且该半导体元件置放于该贯穿开口中，且该中介层侧向延伸于该贯穿开口外。
9.根据权利要求8所述的半导体封装件，其中该基底载体包括一定位件，其位于该基底载体的该第一表面上并自该第一表面凸出，且该定位件侧向对准与靠近该中介层的外围边缘，并延伸超过该中介层的该第二表面。
10.根据权利要求8所述的半导体封装件，其中该基底载体的该贯穿开口具有侧向覆盖该半导体元件的外围边缘的屏蔽侧壁。
11.根据权利要求10所述的半导体封装件，其中该第二增层电路包含对准该半导体元件的一金属罩层，并且该金属罩层及该屏蔽侧壁通过该第一增层电路以电性耦接至该中介层的该些第一接触垫的至少一个，以作为接地连接。
12.根据权利要求11所述的半导体封装件，其中该金属罩层为一连续金属层，并且该金属罩层至少侧向朝外延伸至该半导体元件的外围边缘。
CN201410728517.2A 2013-12-04 2014-12-04 具有堆叠式封装能力的半导体封装件及其制作方法 Expired - Fee Related CN104733332B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361911562P 2013-12-04 2013-12-04
US61/911,562 2013-12-04

Publications (2)

Publication Number Publication Date
CN104733332A CN104733332A (zh) 2015-06-24
CN104733332B true CN104733332B (zh) 2017-10-20

Family

ID=53265962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410728517.2A Expired - Fee Related CN104733332B (zh) 2013-12-04 2014-12-04 具有堆叠式封装能力的半导体封装件及其制作方法

Country Status (3)

Country Link
US (1) US9209154B2 (zh)
CN (1) CN104733332B (zh)
TW (1) TWI521669B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959240B1 (ko) 2016-03-23 2019-07-04 쿄세라 코포레이션 배선 기판

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6041731B2 (ja) * 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
US9318411B2 (en) 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US10679965B2 (en) * 2015-02-04 2020-06-09 Zowie Technology Corporation Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
CN205984944U (zh) * 2015-06-26 2017-02-22 Pep创新私人有限公司 半导体封装和堆叠半导体封装
KR20170092309A (ko) * 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
WO2017142978A1 (en) * 2016-02-15 2017-08-24 Transsip Inc Emi shielded integrated circuit packages and methods of making the same
WO2017164810A1 (en) * 2016-03-21 2017-09-28 Agency For Science, Technology And Research Semiconductor package and method of forming the same
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
US10121766B2 (en) * 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
US10199353B2 (en) * 2016-09-12 2019-02-05 Intel Corporation Microelectronic interposer for a microelectronic package
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
TWI669797B (zh) * 2016-11-16 2019-08-21 矽品精密工業股份有限公司 電子裝置及其製法與基板結構
KR20180086804A (ko) 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10319684B2 (en) * 2017-04-11 2019-06-11 STATS ChipPAC Pte. Ltd. Dummy conductive structures for EMI shielding
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US20190006305A1 (en) * 2017-06-29 2019-01-03 Powertech Technology Inc. Semiconductor package structure and manufacturing method thereof
JP2019057529A (ja) 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置
US10607860B2 (en) 2017-09-25 2020-03-31 Powertech Technology Inc. Package structure and chip structure
US10276510B2 (en) 2017-09-25 2019-04-30 Powertech Technology Inc. Manufacturing method of package structure having conductive shield
KR101942748B1 (ko) * 2018-01-31 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
KR102582422B1 (ko) * 2018-06-29 2023-09-25 삼성전자주식회사 재배선층을 갖는 반도체 패키지
US20200020624A1 (en) * 2018-07-10 2020-01-16 Qualcomm Incorporated Substrate-embedded substrate
US11626343B2 (en) * 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11676922B2 (en) * 2019-10-28 2023-06-13 Qualcomm Incorporated Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer
TWI758756B (zh) * 2020-06-23 2022-03-21 欣興電子股份有限公司 封裝載板及其製作方法
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013025205A1 (en) * 2011-08-16 2013-02-21 Intel Corporation Offset interposers for large-bottom packages and large-die package-on-package structures

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
WO2001063991A1 (fr) 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
DE102006062473A1 (de) * 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
TWI512848B (zh) * 2008-07-18 2015-12-11 United Test & Assembly Ct Lt 封裝結構性元件
US8106504B2 (en) * 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
TWI460844B (zh) * 2009-04-06 2014-11-11 King Dragon Internat Inc 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
JP5330065B2 (ja) 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
US8643164B2 (en) * 2009-06-11 2014-02-04 Broadcom Corporation Package-on-package technology for fan-out wafer-level packaging
JP5460388B2 (ja) 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
TWI533412B (zh) * 2010-08-13 2016-05-11 金龍國際公司 半導體元件封裝結構及其形成方法
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
JP5851211B2 (ja) 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
US9082780B2 (en) 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
JP6124513B2 (ja) 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法
CN102738094B (zh) * 2012-05-25 2015-04-29 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8916979B2 (en) * 2012-12-28 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Through-vias and methods of forming the same
US9035461B2 (en) * 2013-01-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9318411B2 (en) 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9299651B2 (en) * 2013-11-20 2016-03-29 Bridge Semiconductor Corporation Semiconductor assembly and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013025205A1 (en) * 2011-08-16 2013-02-21 Intel Corporation Offset interposers for large-bottom packages and large-die package-on-package structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959240B1 (ko) 2016-03-23 2019-07-04 쿄세라 코포레이션 배선 기판

Also Published As

Publication number Publication date
US20150155256A1 (en) 2015-06-04
CN104733332A (zh) 2015-06-24
TW201523834A (zh) 2015-06-16
TWI521669B (zh) 2016-02-11
US9209154B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104810320B (zh) 半导体组件及其制作方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN106409700B (zh) 介电材凹穴内设有电性元件的可堆叠式线路板制作方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
CN104576409B (zh) 中介层上设有面对面芯片的半导体元件及其制作方法
CN108695274A (zh) 三维整合的散热增益型半导体组件及其制作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US20140048326A1 (en) Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN105789173B (zh) 整合中介层及双布线结构的线路板及其制作方法
CN103633060B (zh) 具有内嵌元件及电磁屏障的线路板
CN106486459A (zh) 介电材凹穴内设有半导体元件的面朝面半导体组件
CN105702649A (zh) 具有整合双布线结构的线路板及其制作方法
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
CN108109974B (zh) 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN107809837A (zh) 具双加强层及整合双路由电路的线路板及其制法
CN108400117A (zh) 三维整合的散热增益型半导体组件及其制作方法
CN107958883A (zh) 具有散热座的散热增益型面对面半导体组件及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171020

Termination date: 20181204

CF01 Termination of patent right due to non-payment of annual fee