CN106486459A - 介电材凹穴内设有半导体元件的面朝面半导体组件 - Google Patents

介电材凹穴内设有半导体元件的面朝面半导体组件 Download PDF

Info

Publication number
CN106486459A
CN106486459A CN201610572829.8A CN201610572829A CN106486459A CN 106486459 A CN106486459 A CN 106486459A CN 201610572829 A CN201610572829 A CN 201610572829A CN 106486459 A CN106486459 A CN 106486459A
Authority
CN
China
Prior art keywords
semiconductor element
dielectric layer
those
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610572829.8A
Other languages
English (en)
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN106486459A publication Critical patent/CN106486459A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种面朝面半导体组件。该面朝面半导体组件中，一核心基座的介电材凹穴中设有一半导体元件，且该半导体元件被一系列金属柱所环绕。该核心基座中的凹穴可控制该元件，避免元件相对于该些金属柱发生侧向位移，且该些金属柱提供核心基座两相反侧间的垂直连接，其可利用凹穴的深度，以降低金属柱所需的最小高度。此外，该半导体元件可与另一半导体元件通过设于两者间的增层电路，以面朝面方式相互电性耦接。

Description

介电材凹穴内设有半导体元件的面朝面半导体组件
技术领域
本发明是关于一种面朝面半导体组件，尤指一种将半导体元件限制于核心基座凹穴中的面朝面半导体组件，其中该核心基座包含有环绕于凹穴周围的一系列金属柱。
背景技术
多媒体装置的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是以面朝面(face-to-face)方式以互连两芯片，以使两芯片间具有最短的路由距离。由于叠置的芯片间可直接相互传输，以降低延迟，故可大幅改善组件的信号完整度，并节省额外的耗能。因此，面朝面半导体组件可展现三维集成电路堆叠(3D IC stacking)几乎所有的优点，且无需于堆叠芯片中形成成本高昂的硅穿孔(Through-Silicon Via)。如美国专利案号7,359,579及美国专利公开案号2014/0210107即揭露了具有面朝面设置结构的堆叠式芯片组体。但是，由于其底部芯片未受到保护，且底部芯片的厚度又必须比用于外部连接的焊球薄，故该组件可靠度不佳且无法实际应用上。美国专利案号8,008,121、8,519,537及8,558,395则揭露各种具有中间层的组件结构，其是将中间层设于面朝面设置的芯片间。虽然其无需于堆叠芯片中形成硅穿孔(TSV)，但中间层中用于提供芯片间电性路由的硅穿孔会导致工艺复杂、生产合格率低及高成本。
为了上述理由及以下所述的其他理由，目前亟需发展一种新式的面朝面半导体组件，以达到高封装密度、较佳信号完整度及低成本的要求。
发明内容
本发明的主要目的是提供一种面朝面半导体组件，其底部元件位于核心基座的凹穴中，借此可控制嵌埋的底部元件避免发生位移。
本发明的另一目的是提供一种面朝面半导体组件，其于核心基座中形成一系列金属柱，以作为垂直互连路由。由于金属柱与凹穴皆是通过同一金属载板所形成，借此嵌埋的底部元件与金属柱间可维持预定的相对位置。
本发明的再一目的是提供一种面朝面半导体组件，其核心基座中具有凹穴及金属柱，其中金属柱作为核心基座两相反侧间的垂直连接，由于其可利用凹穴的深度，以降低金属柱所需的最小高度，故可大幅改善生产合格率并降低成本。
依据上述及其他目的，本发明提出一种面朝面半导体组件，其包括一核心基座、一第一半导体元件、一顶部增层电路及一第二半导体元件。在一优选实施方面中，该核心基座包括一介电层、一树脂密封层、一系列金属柱及一系列金属化盲孔。该介电层具有一凹穴，其由介电层的顶面延伸。该树脂密封层设置于该介电层的顶面上。该第一半导体元件延伸穿过该树脂密封层，并通过黏着剂贴附至介电层的凹穴底板上。该些金属柱设置于介电层的顶面上，且被树脂密封层所侧向覆盖，并与第一半导体元件的主动垫于顶面处呈实质上共平面。该些金属化盲孔设置于介电层中，并电性耦接至金属柱。该顶部增层电路设置于该第一半导体元件与该核心基座的顶面上，并电性耦接至第一半导体元件及金属柱。该第二半导体元件设置于顶部增层电路上，并通过顶部增层电路而电性耦接至第一半导体元件，且第二半导体元件的主动垫面向第一半导体元件的主动垫。
此外，本发明亦提供一种散热增益型的面朝面半导体组件，其核心基座还包括一金属座，其中该金属座设置于介电层的凹穴底板上，且第一半导体元件通过导热黏着剂贴附至介电层凹穴中的金属座上。
本发明的面朝面半导体组件具有许多优点。举例来说，以面对面方式，将第一及第二半导体元件电性耦接至顶部增层电路的两相反侧，可使第一与第二半导体元件之间具有最短的互连距离。将第一半导体元件插入介电层凹穴中的作法是特别具有优势的，其原因在于，其可利用凹穴的深度以降低金属柱所需的最小高度，且可提供一平坦平台，以利于进行面朝面的互连工艺，以使第二半导体元件电性耦接至顶部增层电路。
本发明的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中：
图1为本发明第一实施方面中，牺牲载板的剖视图；
图2及3分别为本发明第一实施方面中，于图1的牺牲载板上形成一重布层的剖视图及顶部立体示意图；
图4及5分别为本发明第一实施方面中，半导体芯片设置于图2及3结构上的剖视图及顶部立体示意图；
图6为本发明第一实施方面中，图4结构上形成模封材的剖视图；
图7及8分别为本发明第一实施方面中，将图6结构中的牺牲载板移除的剖视图及底部立体示意图；
图9及10分别为本发明第一实施方面中，图7及8的结构切割成个别单件的剖视图及底部立体示意图；
图11及12分别为本发明第一实施方面中，对应于图9及10切离单元的半导体元件剖视图及顶部立体示意图；
图13及14分别为本发明第一实施方面中，金属载板上形成金属凸层的剖视图及底部立体示意图；
图15为本发明第一实施方面中，图13结构上形成第一介电层的剖视图；
图16及17分别为本发明第一实施方面中，将图15结构中金属载板的一选定部位移除的剖视图及顶部立体示意图；
图18为本发明第一实施方面中，图16结构上形成树脂密封层的剖视图；
图19及20分别为本发明第一实施方面中，图18结构形成置放区域的剖视图及顶部立体示意图；
图21为本发明第一实施方面中，图19结构上设置图11半导体元件的剖视图；
图22为本发明第一实施方面中，图21结构上形成第二介电层的剖视图；
图23为本发明第一实施方面中，图22结构上形成第一及第二盲孔的剖视图；
图24为本发明第一实施方面中，图23结构上形成第一及第二导线的剖视图；
图25为本发明第一实施方面中，图24结构上形成第三及第四介电层的剖视图；
图26为本发明第一实施方面中，图25结构上形成第三及第四盲孔的剖视图；
图27为本发明第一实施方面中，图26结构上形成第三及第四导线的剖视图；
图28为本发明第一实施方面中，图27结构上设置另一半导体元件，以制作完成面朝面半导体组件的剖视图；
图29为本发明第二实施方面中，金属载板上形成金属凸层及辅助金属垫的剖视图；
图30为本发明第二实施方面中，图29结构上形成第一介电层的剖视图；
图31为本发明第二实施方面中，图30结构形成凹穴及金属柱的剖视图；
图32为本发明第二实施方面中，图31结构形成金属座的剖视图；
图33为本发明第二实施方面中，图32结构上设置图11半导体元件的剖视图；
图34为本发明第二实施方面中，图33结构上形成树脂密封层的剖视图；
图35为本发明第二实施方面中，图34结构上形成第二介电层的剖视图；
图36为本发明第二实施方面中，图35结构上形成第一及第二盲孔的剖视图；
图37为本发明第二实施方面中，图36结构上形成第一及第二导线的剖视图；
图38为本发明第二实施方面中，图37结构上形成第三及第四介电层的剖视图；
图39为本发明第二实施方面中，图38结构上形成第三及第四盲孔的剖视图；
图40为本发明第二实施方面中，图39结构上形成第三及第四导线的剖视图；
图41为本发明第二实施方面中，图40结构上设置另一半导体元件，以制作完成面朝面半导体组件的剖视图；
图42为本发明第三实施方面中，另一面朝面半导体组件的剖视图；以及
图43为本发明第四实施方面中，另一散热增益型面半导体组件的剖视图。
【符号说明】
第一半导体元件 10
面朝面半导体组件 100、200、300、400
牺牲载板 11
重布层 13
第一路由电路 131
主动垫 132、412
绝缘层 133
第二路由电路 135
凸块 14
半导体芯片 15
模封材 17
核心基座 20
金属载板 21
金属块 211
金属柱 213
金属凸层 221
辅助金属垫 223
第一介电层 23
凹穴 230
第一盲孔 233、234
底板 236
第一金属化盲孔 237、238
侧壁 238、248
树脂密封层 24
开口 240
置放区域 250
黏着剂 26
金属座 28
顶部增层电路 310
第一导线 315
第一路由线 316
底部增层电路 320
第二介电层 321
第二盲孔 323、324
第二导线 325
第二路由线 326
第二金属化盲孔 327、328
第三介电层 331
第三盲孔 333
第三导线 335
第三金属化盲孔 337
第四介电层 341
第四盲孔 343
第四导线 345
第四金属化盲孔 347
第二半导体元件 40
焊球 51
切割线 L
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施方面。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的附图是简化过且作为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1-28为本发明第一实施方面中，一种面朝面半导体组件的制作方法图，该面朝面半导体组件包括一第一半导体元件、一核心基座、一顶部增层电路、一底部增层电路及一第二半导体元件。
图1为牺牲载板11的剖视图。牺牲载板11可由任何可剥离或可移除的材料所制成，如硅、铜、铝、铁、镍、锡或其合金。
图2及3分别为牺牲载板11上形成重布层(re-distribution layer)13的剖视图及顶部立体示意图。在此图中，该重布层13包括第一路由电路131、一绝缘层133及第二路由电路135。第一路由电路131侧向延伸于牺牲载板11上。绝缘层133接触牺牲载板11及第一路由电路131，并覆盖且侧向延伸于牺牲载板11及第一路由电路131上。第二路由电路135自第一路由线路131朝上延伸，并延伸穿过绝缘层133，同时侧向延伸于绝缘层133上。该绝缘层133可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，且通常具有50微米的厚度。
图4及5分别为半导体芯片15以覆晶方式接置于重布层13上的剖视图及顶部立体示意图。通过热压、回焊、或热超声波接合技术，可将半导体芯片15经由凸块14电性耦接至第二路由电路135。
图6为重布层13及半导体芯片15上形成模封材(mold compound)17的剖视图。该模封材17通常是通过模封工艺(molding)、树脂涂布或树脂层压方式形成，其接触重布层13及半导体芯片15，并由上方覆盖重布层13及半导体芯片15。
图7及8分别为移除牺牲载板11的剖视图及底部立体示意图。牺牲载板11可通过各种技术移除，以显露第一路由电路131，如使用酸性溶液(如氯化铁、硫酸铜溶液)或碱性溶液(如氨溶液)进行湿刻蚀、电化学刻蚀、或于机械方式(如钻孔或端铣)后再进行化学刻蚀。据此，重布层13的第一路由电路131可由下方显露，并具有阵列排列的主动垫132(如图8所示)，以提供与下一级增层电路互连的电性接点。
图9及10分别为将图7及8的面板尺寸结构切割成个别单件的剖视图及底部立体视图。如图所示，沿着切割线“L”，将此面板尺寸结构(其中半导体芯片15接置于重布层13上)切割成各个的第一半导体元件10。
图11及12分别为个别第一半导体元件10的剖视图及顶部立体视图，其中该第一半导体元件10包括一重布层13、一半导体芯片15及一模封材17。重布层13的顶面具有主动垫132，而半导体芯片15由下方电性耦接至重布层13且被模封材17所包围。在此图中，该半导体元件15通过凸块14电性耦接至重布层13。或者，亦可通过另一种方法制得第一半导体元件10，其半导体芯片15可通过微盲孔而电性耦接至重布层13。
图13及14分别为金属载板21上形成金属凸层221的剖视图及底部立体示意图。金属载板21及金属凸层221通常由铜、铝、镍、或其他金属或合金制成。金属凸层221的材料可与金属载板21相同或相异。金属载板21的厚度可为0.05毫米至0.5毫米(优选为0.1毫米至0.2毫米)，而金属凸层221的厚度可为10微米至100微米。在本实施方面中，该金属载板21由铜所制成并具有0.125毫米厚度，而金属凸层221由铜所制成并具有50微米厚度。金属凸层221可通过图案化沉积法形成于金属载板21，如电镀、无电电镀、蒸镀、溅射或其组合，或者通过刻蚀或机械刻蚀(carving)而形成。
图15为金属载板21与金属凸层221上形成第一介电层23的剖视图。该第一介电层23可通过层压或涂布方式形成，且通常含有玻璃纤维。第一介电层23接触金属载板21及金属凸层221，并由下方覆盖并侧向延伸于金属载板21及金属凸层221上，同时于侧面方向上环绕且同形披覆金属凸层221的侧壁。
图16及17分别为形成一金属块211及阵列式金属柱213的剖视图及顶部立体示意图。在此，可通过如光刻技术及湿刻蚀方式，移除金属载板21的选定部分，以形成金属块211及金属柱213。金属块211由上方覆盖金属凸层221，而金属柱213则位于第一介电层23的顶面上。在此阶段中，由于已将金属载板21刻蚀分成金属块211及金属柱213，故主要是通过第一介电层23的机械强度来维持整体结构的完整性，而第一介电层23所含有的玻璃纤维可提高第一介电层23的机械强度，以避免发生树脂裂损及弯翘现象。
图18为第一介电层23上形成树脂密封层24的剖视图。树脂密封层24由上方覆盖第一介电层23，并于侧面方向上环绕、同形披覆且覆盖金属块211及金属柱213的侧壁。在此，该树脂密封层24通常不含玻璃纤维，且其厚度与金属块211及金属柱213厚度相同。因此，树脂密封层24与金属块211及金属柱213于顶面及底面处呈实质上共平面。
图19及20分别为移除金属块211及金属凸层221的剖视图及顶部立体示意图。金属块211及金属凸层221可通过各种技术移除，如湿刻蚀、电化学刻蚀或激光，以形成由凹穴230及开口240所构成的置放区域250。第一介电层23中的凹穴230具有一底板236，其实质上平行于第一介电层23的顶面及底面，且凹穴230的周缘定义出自底板236延伸至第一介电层23顶面的内侧壁238。开口240的侧壁248是由树脂密封层24的底面延伸至顶面，并且对准凹穴230。在此图中，凹穴230与开口240具有相同直径，且开口240的侧壁248与凹穴230的侧壁238齐平。
图21为图11的第一半导体元件10置于置放区域250中的剖视图。该第一半导体元件10插入该置放区域250中，并通过黏着剂26而贴附至凹穴230的底板236，其中主动垫132会与金属柱213及树脂密封层24于顶面处呈实质上共平面。黏着剂26接触第一半导体元件10的模封材17及凹穴230的底板236，并且夹置于第一半导体元件10的模封材17与凹穴230的底板236之间，以提供第一半导体元件10与第一介电层23间的机械连接。凹穴230的侧壁238与开口240的侧壁248侧向对准并靠近第一半导体元件10的外围边缘，得以限制第一半导体元件10侧向位移。
图22为第二介电层321由上方层压/涂布于第一半导体元件10、金属柱213及树脂密封层24上的剖视图。第二介电层321接触第一半导体元件10、金属柱213及树脂密封层24的该些顶面，且覆盖并侧向延伸于第一半导体元件10、金属柱213及树脂密封层24的该些顶面上。在此实施方面中，该第二介电层321通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。
图23为形成第一盲孔233及第二盲孔323、324的剖视图。第一盲孔233延伸穿过第一介电层23，并对准金属柱213的选定部位，以于向下方向上显露金属柱213的选定部位。第二盲孔323、324延伸穿过第二介电层321，并分别对准金属柱213的选定部位及第一半导体元件10的主动垫132，以于向上方向上显露金属柱213的选定部位及第一半导体元件10的主动垫132。第一盲孔233及第二盲孔323、324可通过各种技术形成，如激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属掩模。
参考图24，通过金属沉积及金属图案化工艺，分别于第一介电层23及第二介电层321上形成第一导线315及第二导线325。第一导线315自金属柱213的底面朝下延伸，并填满第一盲孔233，同时侧向延伸于第一介电层23上。第二导线325自金属柱213的顶面及第一半导体元件10的主动垫132朝上延伸，并填满第二盲孔323、324，同时侧向延伸于第二介电层321上。因此，第一导线315及第二导线325可分别包括第一路由线316及第二路由线326，其分别位于第一介电层23与第二介电层321上，以提供X及Y方向的水平信号路由，且第一导线315及第二导线325更分别包括有第一金属化盲孔237及第二金属化盲孔327、328，其分别位于第一盲孔233与第二盲孔323、324中，以提供垂直路由。
第一导线315及第二导线325可通过各种技术沉积为单层或多层，如电镀、无电电镀、蒸镀、溅射或其组合。举例来说，首先通过将该结构浸入活化剂溶液中，使第一介电层23及第二介电层321与无电镀铜产生催化剂反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可通过溅射方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层，以形成第一导线315及第二导线325，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀掩模(图未示)，以定义出第一导线315及第二导线325。
图25为形成第三介电层331及第四介电层341的剖视图，其中第三介电层331由下方层压/涂布于第一介电层23及第一导线315上，而第四介电层341由上方层压/涂布于第二介电层321及第二导线325上。第三介电层331接触第一介电层23及第一导线315，并由下方覆盖并侧向延伸于第一介电层23及第一导线315上。第四介电层341接触第二介电层321及第二导线325，并由上方覆盖并侧向延伸于第二介电层321及第二导线325上。第三介电层331及第四介电层341可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，且通常具有50微米的厚度。
图26为形成第三盲孔333及第四盲孔343的剖视图。第三盲孔333延伸穿过第三介电层331，以于向下方向上显露第一导线315的选定部位。第四盲孔343延伸穿过第四介电层341，以于向上方向上显露第二导线325的选定部位。如第一盲孔233及第二盲孔323所述，第三盲孔333及第四盲孔343亦可通过各种技术形成，如激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。
图27为形成第三导线335及第四导线345的剖视图，其中第三导线335及第四导线345可通过金属沉积及金属图案化工艺分别形成于第三介电层331及第四介电层341上。第三导线335自第一导线315向下延伸，并填满第三盲孔333，以形成直接接触第一导线315的第三金属化盲孔337，同时侧向延伸于第三介电层331上。第四导线345自第二导线325向上延伸，并填满第四盲孔343，以形成直接接触第二导线325的第四金属化盲孔347，同时侧向延伸于第四介电层341上。
图28为第二半导体元件40接置于第四导线345上的剖视图。第二半导体元件40的底面处具有主动垫412，其主动垫412面向第一半导体元件10的主动垫132，且第二半导体元件40通过焊球51电性耦接至第一半导体元件10，其中该些焊球51与第四导线345及第二半导体元件40的主动垫412接触。
据此，如图28所示，已完成的面朝面半导体组件100包括一第一半导体元件10、一核心基座20、一顶部增层电路310、一底部增层电路320及一第二半导体元件40。在此图中，第一半导体元件10包括一重布层13、一半导体芯片15及一模封材17；核心基座20包括阵列式金属柱213、一第一介电层23、一树脂密封层24及阵列式第一金属化盲孔237；顶部增层电路310包括第二介电层321、第二导线325、一第四介电层341及第四导线345；底部增层电路320包括第一路由线316、一第三介电层331及第三导线335。
该第一半导体元件10以面朝上方式设置于第一介电层23的凹穴230中，并突伸出凹穴230且延伸穿过树脂密封层24的开口240，同时第一半导体元件10的主动垫132与金属柱213及树脂密封层24于其顶面处呈实质上共平面。第一半导体元件10与凹穴230侧壁238及开口240侧壁248间的间隙约于5微米至50微米的范围内。如此一来，凹穴230的侧壁238及开口240的侧壁248可精准控制第一半导体元件10的置放位置，其中凹穴230的侧壁238朝向上方向延伸超过第一半导体元件10的底面。顶部增层电路310设置于第一半导体元件10及核心基座20的顶面，并电性耦接至第一半导体元件10的主动垫132与核心基座20的金属柱213。第二半导体元件40设置于顶部增层电路310上，并以面朝面的方式，通过顶部增层电路310而电性耦接至第一半导体元件10。底部增层电路320设置于核心基座20的底面上，且电性耦接至核心基座20的第一金属化盲孔237。据此，底部增层电路320通过第一介电层23中的第一金属化盲孔237及树脂密封材24中的金属柱213，电性连接至顶部增层电路310，且顶部增层电路310可于第一及第二半导体元件10、40间提供最短的互连距离。
[实施例2]
图29-41为本发明第二实施方面的面朝面半导体组件制作方法图，其是于凹穴中沉积一金属座，并于金属柱底下设有辅助金属垫。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图29为金属载板21上形成金属凸层221及阵列式辅助金属垫223的剖视图。金属凸层221及辅助金属垫223自金属载板21的底面朝向下方向延伸。在此图中，每一辅助金属垫223与金属凸层221于其顶面及底面处呈实质上共平面。辅助金属垫223的材料可与金属凸层221的材料相同，且可通过图案化沉积法形成，如电镀、无电电镀、蒸镀、溅射或其组合，或者通过刻蚀或机械刻蚀而形成。
图30为金属载板21、金属凸层221及辅助金属垫223上形成第一介电层23的剖视图。第一介电层23接触金属载板21、金属凸层221及辅助金属垫223，并由下方覆盖金属载板21、金属凸层221及辅助金属垫223，同时于侧面方向上环绕且同形披覆金属凸层221及辅助金属垫223的侧壁。
图31为形成一凹穴230及阵列式金属柱213的剖视图。在此，该凹穴230及该些金属柱213通过移除金属载板21的选定部分及金属凸层221而形成。金属柱213对准辅助金属垫223，并于向上方向上接触并覆盖辅助金属垫223。金属柱213底面处的直径可与辅助金属垫223顶面处的直径相同或相异。此外，凹穴230的深度实质上相等于辅助金属垫223的厚度。
图32为凹穴230的底板236上形成一金属座28的剖视图。金属座28通常由铜所制成，且可通过各种技术沉积形成，如电镀、无电电镀、蒸镀、溅射或其组合。
图33为图11的第一半导体元件10置于第一介电层23的凹穴230中的剖视图。该第一半导体元件10插入该凹穴230中，并通过导热黏着剂27而贴附至金属座28，其中主动垫132与金属柱213于顶面处呈实质上共平面。导热黏着剂27接触第一半导体10的模封材17及金属座28，并提供第一半导体元件10与金属座28间的热性连接。
图34为第一介电层23上形成树脂密封层24的剖视图。树脂密封层24由上方覆盖第一介电层23，并于侧面方向上环绕、同形披覆且覆盖第一半导体元件10及金属柱213的侧壁。在此，树脂密封层24与第一半导体元件10及金属柱213于顶面处呈实质上共平面。
图35为第二介电层321由上方层压/涂布于第一半导体元件10、金属柱213及树脂密封层24上的剖视图。第二介电层321接触并覆盖第一半导体元件10、金属柱213及树脂密封层24的该些顶面。
图36为形成第一盲孔233、234及第二盲孔323、324的剖视图。第一盲孔233、234延伸穿过第一介电层23，并对准辅助金属垫223及金属座28的选定部位，以于向下方向上显露准辅助金属垫223及金属座28的选定部位。第二盲孔323、324延伸穿过第二介电层321，并对准金属柱213的选定部位及第一半导体元件10的主动垫132，以于向上方向上显露金属柱213的选定部位及第一半导体元件10的主动垫132。
参考图37，通过金属沉积及金属图案化工艺，分别于第一介电层23及第二介电层321上形成第一导线315及第二导电325。第一导线315自辅助金属垫223及金属座28朝下延伸，并填满第一盲孔233、234，以形成第一金属化盲孔237、238，同时侧向延伸于第一介电层23上。第二导线325自金属柱213及第一半导体元件10的主动垫132朝上延伸，并填满第二盲孔323、324，以形成第二金属化盲孔327、328，同时侧向延伸于第二介电层321上，以形成第二路由线326。
图38为形成第三介电层331及第四介电层341的剖视图，其中第三介电层331由下方层压/涂布于第一介电层23及第一导线315上，而第四介电层341由上方层压/涂布于第二介电层321及第二导线325上。第三介电层331接触第一介电层23及第一导线315，并由下方覆盖并侧向延伸于第一介电层23及第一导线315上。第四介电层341接触第二介电层321及第二导线325，并由上方覆盖并侧向延伸于第二介电层321及第二导线325上。
图39为形成第三盲孔333及第四盲孔343的剖视图。第三盲孔333延伸穿过第三介电层331，以于向下方向上显露第一导线315的选定部位。第四盲孔343延伸穿过第四介电层341，以于向上方向上显露第二导线325的选定部位。
图40为形成第三导线335及第四导线345的剖视图，其中第三导线335及第四导线345可通过金属沉积及金属图案化工艺分别形成于第三介电层331及第四介电层341上。第三导线335自第一导线315向下延伸，并填满第三盲孔333，以形成直接接触第一导线315的第三金属化盲孔337，同时侧向延伸于第三介电层331上。第四导线345自第二导线325向上延伸，并填满第四盲孔343，以形成直接接触第二导线325的第四金属化盲孔347，同时侧向延伸于第四介电层341上。
图41为第二半导体元件40接置于第四导线345上的剖视图。第二半导体元件40的底面处具有主动垫412，其主动垫412面向第一半导体元件10的主动垫132，且第二半导体元件40通过焊球51电性耦接至第一半导体元件10，其中该些焊球51与第四导线345及第二半导体元件40的主动垫412接触。
据此，如图41所示，已完成的散热增益型面朝面半导体组件200包括一第一半导体元件10、一核心基座20、一顶部增层电路310、一底部增层电路320及一第二半导体元件40。于此图中，第一半导体元件10包括一重布层13、一半导体芯片15及一模封材17；核心基座20包括阵列式金属柱213、阵列式辅助金属垫223、一第一介电层23、一树脂密封层24、阵列式第一金属化盲孔237、238、及一金属座28；顶部增层电路310包括第二介电层321、第二导线325、一第四介电层341及第四导线345；底部增层电路320包括第一路由线316、一第三介电层331及第三导线335。
该第一半导体元件10延伸穿过树脂密封层24的开口240，并延伸进入第一介电层23的凹穴230，并与凹穴230中的金属座28热性导通。该第一半导体元件10凸伸于凹穴230外的凸出高度实质上相等于金属柱213与树脂密封层24的厚度，而凹穴230的深度则实质上相等于辅助金属垫223的厚度。顶部增层电路310电性耦接至金属柱213、第一半导体元件10的主动垫132、及第二半导体元件40的主动垫412，以提供第一及第二半导体元件10、40间最短的互连距离。底部增层电路320则通过第一金属化盲孔237及核心基座20的辅助金属垫223与金属柱213，电性耦接至顶部增层电路310，同时通过第一金属化盲孔238及核心基座20的金属座28，而与第一半导体元件10热性导通。
[实施例3]
图42为本发明第三实施方面中，另一种不具底部增层电路的面朝面半导体组件300剖视图。
在本实施方面中，该面朝面半导体组件300与实施例1所述相似，只是不同处在于，该核心基座20的底面上未形成底部增层电路，且该核心基座20还包括阵列式辅助金属垫223，其中该些辅助金属垫223被第一介电层23侧向覆盖，且电性耦接至金属柱213及第一金属化盲孔237，并设置于金属柱213与第一金属化盲孔237之间。
[实施例4]
图43为本发明第四实施方面中，另一种不具底部增层电路的散热增益型面朝面半导体组件400剖视图。
在本实施方面中，该散热增益型面朝面半导体组件400与实施例2所述相似，只是不同处在于，该核心基座20的底面上未形成底部增层电路，且第一金属化盲孔237直接接触金属柱213，而未有辅助金属垫223设置于第一金属化237与金属柱213之间。
上述面朝面半导体组件仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。举例来说，第一介电层可包括多个排列成阵列形状的凹穴，且每一凹穴中可设置一第一半导体元件。此外，顶部增层电路亦可包括额外的导线，以接收并连接额外第一半导体元件的额外主动垫。
如上述实施方面所示，本发明建构出一种独特的面朝面半导体组件，其包括一核心基座、一第一半导体元件、一顶部增层电路及一第二半导体元件，其中该第一半导体元件容置于核心基座中，并电性耦接至顶部增层电路的一侧，而该核心基座提供一平坦平台，以供第二半导体元件可进行面朝面互连工艺，使第二半导体元件电性耦接至顶部增层电路的另一侧上。
在一优选实施方面中，该核心基座包括一介电层、一树脂密封层、位于介电层中的一凹穴与金属化盲孔、以及位于树脂密封层中的一开口与一系列金属柱。第一半导体元件可通过下述步骤而封装于核心基座中并电性耦接至顶部增层电路：形成一金属凸层于一金属载板的一底面上；形成一介电层，其覆盖该金属凸层及该金属载板的该底面；移除该金属载板的一部分，以于该介电层的一顶面上形成一系列金属柱；移除该金属凸层，以于该介电层中形成一凹穴；利用一黏着剂，将一第一半导体元件贴附至该介电层的该凹穴中，其中该第一半导体元件延伸穿过一树脂密封层并延伸进入该介电层的该凹穴中，且其顶面具有主动垫；形成一顶部增层电路于该第一半导体元件、该树脂密封层及该些金属柱的顶面上，其中该顶部增层电路电性耦接至该第一半导体元件的该些主动垫及该些金属柱；以及形成金属化盲孔于该介电层中，其中该些金属化盲孔电性耦接至该些金属柱。据此，该核心基座可作为供后续进行面朝面互连步骤的一平坦平台，也就是，可通过将一第二半导体元件电性耦接至该顶部增层电路的步骤，以制作完成一面朝面半导体组件。具体地说，该第二半导体元件设置于顶部增层电路的顶面上，且其主动垫面朝第一半导体元件的主动垫。
除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
该第一半导体元件可为已封装或未封装芯片。例如，可通过面板尺寸工艺制得已封装芯片后，再进行切割步骤以获得第一半导体元件，其包括一半导体芯片、一重布层及一模封材。该重布层的顶面处可具有主动垫，以与顶部增层电路互连，而半导体芯片可设置于重布层的底面上，并电性耦接至重布层的主动垫，同时被模封材所包围。于一优选实施方面中，该第一半导体元件可通过下述步骤制得：在一牺牲载板上形成一重布层；将一半导体芯片电性耦接至重布层；形成一模封材，以覆盖该重布层及该半导体芯片；以及移除该牺牲载板。
该核心基座的介电层优选是含有玻璃纤维，并具有容置第一半导体元件的凹穴。该介电层的凹穴具有一底板及自底板延伸至介电层顶面的侧壁。该介电层的凹穴侧壁侧向对准并靠近第一半导体元件的外围边缘。由于凹穴侧壁由凹穴底板延伸超过第一半导体元件的底面，故凹穴侧壁可限制第一半导体元件的侧向位移，以控制第一半导体元件置于凹穴中的准确度。
树脂密封层可不含玻璃纤维，且可与金属柱于顶面及底面处呈实质上共平面。在此，该树脂密封层可于贴附第一半导体元件于介电层凹穴中的步骤前形成。例如，于移除金属载板的选定部位而形成金属柱及覆盖金属凸层的金属块后，可提供树脂密封层以覆盖金属块及金属柱的侧壁，接着再移除金属块及金属凸层，以于树脂密封层中形成开口，同时于介电层中形成凹穴。据此，第一半导体元件可穿过树脂密封层的开口并插入于介电层的凹穴，借此，可利用凹穴侧壁作为抗位移控制件，使第一半导体元件保持于预定位置处。或者，可于第一半导体元件贴附于介电层凹穴中后，接着再提供树脂密封层以覆盖第一半导体元件及金属柱侧壁。据此，第一半导体元件凸出于凹穴外的凸出部位将被该树脂密封层侧向包围。
树脂密封层中的金属柱及介电层中的金属化盲孔可提供核心基座两相对侧间的垂直电性连接。在一优选实施方面中，金属柱的厚度小于第一半导体元件的总厚度，并且实质上相等于第一半导体元件凸出于凹穴外的凸出高度。此外，金属化盲孔由核心基座的底面延伸进入介电层，并对准且电性耦接至金属柱。
为达散热效果，该核心基座更可包含一金属座，其于第一半导体元件贴附于介电层凹穴中前形成于介电层的凹穴底板上。据此，于散热增益型的方面中，该第一半导体元件优选是通过导热黏着剂而贴附至金属座，且可于介电层中形成额外的金属化盲孔，以对准并热性导通至金属座。此外，该核心基座更可包含一系列辅助金属垫，其被介电层所侧向覆盖，且电性耦接至金属柱与金属化盲孔，并设置于金属柱与金属化盲孔之间。该些辅助金属垫可于形成金属凸层之同时沉积于金属载板的底面上，后续再形成金属柱及金属化盲孔，其中金属柱接触辅助金属垫的顶面，而金属化盲孔则接触辅助金属垫的底面。在一优选实施方面中，该些辅助金属垫与金属凸层于顶面及底面处呈实质上共平面，且辅助金属垫的厚度实质上相等于介电层凹穴的深度。此外，辅助金属垫顶面处的直径可相等于或不同于金属柱底面处的直径。
顶部增层电路形成于第一半导体元件及核心基座的顶面上，以于第一与第二半导体元件间提供最短的互连路由。更具体地说，该顶部增层电路可包括一上部介电层及导线，其中该上部介电层位于第一半导体元件及核心基座的顶面，而导线直接接触第一半导体元件的主动垫及核心基座的金属柱，并由第一半导体元件的主动垫及核心基座的金属柱延伸且填满上部介电层中的盲孔，以形成上部金属化盲孔，同时侧向延伸于上部介电层上。据此，该顶部增层电路可通过上部介电层中的上部金属化盲孔，电性耦接至第一半导体元件的主动垫及核心基座的金属柱，借此，第一半导体元件与顶部增层电路间的电性连接、以及核心基座与顶部增层电路间的电性连接皆无须使用焊接材料。可更选择性地形成一底部增层电路于核心基座的底面上，且该底部增层电路电性耦接至核心基座的介电层中的金属化盲孔。更具体地说，该底部增层电路可包括一或多条路由线，其中该些路由线侧向延伸于核心基座的介电层底面上，并且与核心基座的介电层中的金属化盲孔接触并电性耦接。据此，该底部增层电路可通过核心基座中的金属柱、选择性辅助金属垫及金属化盲孔，电性耦接至该顶部增层电路。
假如需要更多的信号路由，顶部增层电路及底部增层电路可进一步包括额外的介电层、额外的盲孔、以及额外的导线。顶部及底部增层电路的最外侧导线可分别容置导电接点，例如焊球，以与另一电性装置电性传输及机械性连接。例如，第二半导体元件可通过顶部增层电路最外侧导线上的导电接点，以面朝下方式设置于顶部增层电路上，以形成面朝面半导体组件。在此，该第二半导体元件可为已封装或未封装芯片。例如，第二半导体元件可为裸芯片或晶圆级封装晶粒等。
为达散热效果，底部增层电路更可通过核心基座的介电层中额外的金属化盲孔，而与介电层凹穴中的金属座热性导通。更具体地说，该核心基座的额外金属化盲孔可延伸穿过核心基座的介电层，并与金属座接触，而底部增层电路的路由线则接触核心基座中该额外的金属化盲孔。据此，由于核心基座中该些额外的金属化盲孔可作为散热管，因此第一半导体元件所产生的热可通过核心基座中该些额外的金属化盲孔，散逸至底部增层电路的外侧导线。
「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在凹穴向上的状态下，介电层可于下方覆盖第一半导体元件，不论另一元件例如黏着剂是否位于介电层与第一半导体元件之间。
「对准」一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线与介电层的凹穴侧壁及第一半导体元件相交时，介电层的凹穴侧壁即侧向对准于第一半导体元件，不论介电层的凹穴侧壁与第一半导体元件之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与第一半导体元件相交但不与介电层的凹穴侧壁相交、或与介电层的凹穴侧壁相交但不与第一半导体元件相交的假想水平线。同样地，盲孔对准于第一半导体元件的主动垫。
「靠近」一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域现有通识，当介电层的凹穴侧壁与第一半导体元件间的间隙不够窄时，第一半导体元件于间隙中的侧向位移而导致的位置误差可能会超过可接受的最大误差限制。在某些情况下，一旦第一半导体元件的位置误差超过最大极限时，则不可能使用激光束对准第一半导体元件的预定位置，而导致第一半导体元件以及增层电路间的电性连接失败。根据第一半导体元件的主动垫尺寸，于本领域的技术人员可经由试误法以确认第一半导体元件以及介电层的凹穴侧壁间的间隙的最大可接受范围，以确保金属化盲孔与第一半导体元件的主动垫对准。由此，「介电层的凹穴侧壁靠近第一半导体元件的外围边缘」的用语是指第一半导体元件的外围边缘与介电层的凹穴侧壁间的间隙窄到足以防止第一半导体元件的位置误差超过可接受的最大误差限制。举例来说，第一半导体元件与介电层的凹穴侧壁间的间隙可约于5微米至50微米的范围内。
「电性连接」、以及「电性耦接」的词意指直接或间接电性连接。例如，顶部增层电路的导线直接接触并且电性连接至第一半导体元件的主动垫，而底部增层电路的路由线则与第一半导体元件的主动垫保持距离，并且通过顶部增层电路的导线及核心基座中的金属柱与金属化盲孔，而电性连接至第一半导体元件的主动垫。
本发明的面朝面半导体组件具有许多优点。举例来说，该顶部增层电路可提供具有简单电路图案的信号路由，或具有复杂电路图案的可挠性多层信号路由，并于第一与第二半导体元件间提供最短的互连距离。可利用凹穴的深度以降低金属柱的最小高度，借此得以设置更多的金属柱。凹穴侧壁可用来控制第一半导体元件置放的准确度。第一半导体元件与顶部增层电路直接电性连接，且无须使用焊料，因此有利于展现高I/O值以及高性能。通过此方法制备成的面朝面半导体组件为可靠度高、价格低廉、且非常适合大量制造生产。
本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相比于传统技术，此制作方法可大幅提升产量、合格率、效能与成本效益。
在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图亦可能省略重复或非必要的元件及元件符号。

Claims (12)

1.一种面朝面半导体组件，其特征在于，包括：
一核心基座，其包括一介电层、一树脂密封层、一系列金属柱及一系列金属化盲孔，其中(i)该介电层具有一凹穴，且该凹穴由该介电层的一顶面延伸，(ii)该树脂密封层设置于该介电层的该顶面上，(iii)该些金属柱设置于该树脂密封层中，且(iv)该些金属化盲孔设置于该介电层中，并电性耦接至该些金属柱；
一第一半导体元件，其延伸穿过该树脂密封层，并通过一黏着剂贴附至该介电层的该凹穴的一底板上，其中该第一半导体元件具有主动垫，且该些主动垫与该些金属柱于其顶面处呈共平面；
一顶部增层电路，其设置于该第一半导体元件与该核心基座的顶面上，并电性耦接至该第一半导体元件及该些金属柱；以及
一第二半导体元件，其设置于该顶部增层电路上，其中该第二半导体元件通过该顶部增层电路而电性耦接至该第一半导体元件，且该第二半导体元件具有主动垫，该第二半导体元件的该些主动垫面向该第一半导体元件的该些主动垫。
2.根据权利要求1所述的面朝面半导体组件，其中，该第一介电层含有玻璃纤维，而该树脂密封层则不含玻璃纤维。
3.根据权利要求1所述的面朝面半导体组件，其特征在于，还包括：一底部增层电路，其设置于该核心基座的一底面上，其中该底部增层电路通过该些金属柱及该些金属化盲孔，电性耦接至该顶部增层电路。
4.根据权利要求1所述的面朝面半导体组件，其中，该第一半导体元件包括一半导体芯片、一重布层及一模封材，该模封材的一顶面处具有该些主动垫，而该半导体芯片设置于该重布层的一底面上，并电性耦接至该重布层的该些主动垫，且被该模封材所包围。
5.根据权利要求1所述的面朝面半导体组件，其中，该核心基座还包括一系列辅助金属垫，其被该介电层侧向覆盖，并电性耦接至该些金属柱与该些金属化盲孔，且设置于该些金属柱与该些金属化盲孔之间。
6.根据权利要求5所述的面朝面半导体组件，其中，该些辅助金属垫的厚度相等于该介电层的该凹穴的深度。
7.一种散热增益型面朝面半导体组件，其特征在于，包括：
一核心基座，其包括一介电层、一树脂密封层、一系列金属柱、一系列金属化盲孔及一金属座，其中(i)该介电层具有一凹穴，且该凹穴由该介电层的一顶面延伸，(ii)该树脂密封层设置于该介电层的该顶面上，(iii)该些金属柱设置于该树脂密封层中，(iv)该些金属化盲孔设置于该介电层中，并电性耦接至该些金属柱，且(v)该金属座设置于该介电层的该凹穴的一底板上；
一第一半导体元件，其延伸穿过该树脂密封层，并通过一导热黏着剂贴附至该介电层的该凹穴中的该金属座上，其中该第一半导体元件具有主动垫，且该些主动垫与该些金属柱于其顶面处呈共平面；
一顶部增层电路，其设置于该第一半导体元件与该核心基座的顶面上，并电性耦接至该第一半导体元件及该些金属柱；以及
一第二半导体元件，其设置于该顶部增层电路上，其中该第二半导体元件通过该顶部增层电路而电性耦接至该第一半导体元件，且该第二半导体元件具有主动垫，该第二半导体元件的该些主动垫面向该第一半导体元件的该些主动垫。
8.根据权利要求7所述的散热增益型面朝面半导体组件，其中，该第一介电层含有玻璃纤维，而该树脂密封层则不含玻璃纤维。
9.根据权利要求7所述的散热增益型面朝面半导体组件，其特征在于，还包括：一底部增层电路，其设置于该核心基座的一底面上，其中该底部增层电路通过该些金属柱及该些金属化盲孔，电性耦接至该顶部增层电路，同时通过该介电层中额外的金属化盲孔，热性导通至该金属座。
10.根据权利要求7所述的散热增益型面朝面半导体组件，其中，该第一半导体元件包括一半导体晶面、一重布层及一模封材，该模封材的一顶面处具有该些主动垫，而该半导体芯片设置于该重布层的一底面上，并电性耦接至该重布层的该些主动垫，且被该模封材所包围。
11.根据权利要求7所述的散热增益型面朝面半导体组件，其中，该核心基座还包括一系列辅助金属垫，其被该介电层侧向覆盖，并电性耦接至该些金属柱与该些金属化盲孔，且设置于该些金属柱与该些金属化盲孔之间。
12.根据权利要求11所述的散热增益型面朝面半导体组件，其中，该些辅助金属垫的厚度相等于该介电层的该凹穴的深度。
CN201610572829.8A 2015-07-28 2016-07-20 介电材凹穴内设有半导体元件的面朝面半导体组件 Pending CN106486459A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562198058P 2015-07-28 2015-07-28
US62/198,058 2015-07-28
US14/986,547 2015-12-31
US14/986,547 US10096573B2 (en) 2015-07-28 2015-12-31 Face-to-face semiconductor assembly having semiconductor device in dielectric recess

Publications (1)

Publication Number Publication Date
CN106486459A true CN106486459A (zh) 2017-03-08

Family

ID=57883616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610572829.8A Pending CN106486459A (zh) 2015-07-28 2016-07-20 介电材凹穴内设有半导体元件的面朝面半导体组件

Country Status (3)

Country Link
US (2) US10096573B2 (zh)
CN (1) CN106486459A (zh)
TW (1) TWI619210B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047811A (zh) * 2018-01-16 2019-07-23 钰桥半导体股份有限公司 线路基板、堆叠式半导体组件及其制作方法
US10431549B2 (en) 2018-01-10 2019-10-01 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9913385B2 (en) * 2015-07-28 2018-03-06 Bridge Semiconductor Corporation Methods of making stackable wiring board having electronic component in dielectric recess
US10074602B2 (en) * 2016-11-11 2018-09-11 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package structure and manufacturing process
US10636756B2 (en) * 2018-07-05 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protrusion E-bar for 3D SIP
CN112490129A (zh) * 2019-09-11 2021-03-12 华邦电子股份有限公司 半导体封装及其制造方法
US11521958B2 (en) * 2019-11-05 2022-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package with conductive pillars and reinforcing and encapsulating layers
US11127719B2 (en) 2020-01-23 2021-09-21 Nvidia Corporation Face-to-face dies with enhanced power delivery using extended TSVS
US11699662B2 (en) 2020-01-23 2023-07-11 Nvidia Corporation Face-to-face dies with probe pads for pre-assembly testing
US11616023B2 (en) 2020-01-23 2023-03-28 Nvidia Corporation Face-to-face dies with a void for enhanced inductor performance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
CN102214626A (zh) * 2010-12-17 2011-10-12 日月光半导体制造股份有限公司 内埋式半导体封装件及其制作方法
US20130192884A1 (en) * 2012-01-26 2013-08-01 Ibiden Co., Ltd. Printed wiring board
US20140126156A1 (en) * 2012-11-05 2014-05-08 Taiyo Yuden Co., Ltd. Circuit module
US20140217610A1 (en) * 2010-02-26 2014-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Semiconductor Package Interposer with Die Cavity
US20150156880A1 (en) * 2013-11-29 2015-06-04 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7359579B1 (en) 2004-10-08 2008-04-15 Amkor Technology, Inc. Image sensor package and its manufacturing method
KR101479506B1 (ko) * 2008-06-30 2015-01-07 삼성전자주식회사 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
WO2010141296A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8519537B2 (en) 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8654538B2 (en) * 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8343808B2 (en) * 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8895380B2 (en) * 2010-11-22 2014-11-25 Bridge Semiconductor Corporation Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby
US20130069218A1 (en) * 2011-09-20 2013-03-21 Stmicroelectronics Asia Pacific Pte Ltd. High density package interconnect with copper heat spreader and method of making the same
US8558395B2 (en) 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US9847284B2 (en) 2013-01-29 2017-12-19 Apple Inc. Stacked wafer DDR package
US20160079207A1 (en) * 2013-04-23 2016-03-17 PS4 Luxco S.a.r..L. Semiconductor device and method for manufacturing same
US20150364422A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Fan out wafer level package using silicon bridge

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
US20140217610A1 (en) * 2010-02-26 2014-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Semiconductor Package Interposer with Die Cavity
CN102214626A (zh) * 2010-12-17 2011-10-12 日月光半导体制造股份有限公司 内埋式半导体封装件及其制作方法
US20130192884A1 (en) * 2012-01-26 2013-08-01 Ibiden Co., Ltd. Printed wiring board
US20140126156A1 (en) * 2012-11-05 2014-05-08 Taiyo Yuden Co., Ltd. Circuit module
US20150156880A1 (en) * 2013-11-29 2015-06-04 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431549B2 (en) 2018-01-10 2019-10-01 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
CN110047811A (zh) * 2018-01-16 2019-07-23 钰桥半导体股份有限公司 线路基板、堆叠式半导体组件及其制作方法

Also Published As

Publication number Publication date
US10096573B2 (en) 2018-10-09
US20190019778A1 (en) 2019-01-17
US20170033082A1 (en) 2017-02-02
US10446526B2 (en) 2019-10-15
TW201715666A (zh) 2017-05-01
TWI619210B (zh) 2018-03-21

Similar Documents

Publication Publication Date Title
CN106486459A (zh) 介电材凹穴内设有半导体元件的面朝面半导体组件
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI607531B (zh) 底部元件限制於介電材凹穴內之封裝疊加半導體組體
CN106206488B (zh) 内建散热座的散热增益型面朝面半导体组体及制作方法
CN104810320B (zh) 半导体组件及其制作方法
CN104576409B (zh) 中介层上设有面对面芯片的半导体元件及其制作方法
TWI611534B (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
US10199321B2 (en) Interconnect substrate having cavity for stackable semiconductor assembly, manufacturing method thereof and vertically stacked semiconductor assembly using the same
CN103794569A (zh) 封装结构及其制法
TW201917795A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
CN107230640A (zh) 具散热座及双增层电路的散热增益型半导体组件及其制法
CN108109974B (zh) 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
CN106717138A (zh) 具有受约束焊料互连垫的电路板
TWI657555B (zh) 三維整合之半導體組體及其製作方法
CN110246836A (zh) 具嵌埋式组件及加强层的线路板、其制法及半导体组体
CN215869373U (zh) 芯片封装组件
CN116666347A (zh) 一种多芯片的封装方法及多芯片封装结构
CN108400118A (zh) 三维整合的半导体组件及其制作方法
CN108400117A (zh) 三维整合的散热增益型半导体组件及其制作方法
CN107958883A (zh) 具有散热座的散热增益型面对面半导体组件及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170308

WD01 Invention patent application deemed withdrawn after publication