CN107958883A - 具有散热座的散热增益型面对面半导体组件及制作方法 - Google Patents

具有散热座的散热增益型面对面半导体组件及制作方法 Download PDF

Info

Publication number
CN107958883A
CN107958883A CN201610896660.1A CN201610896660A CN107958883A CN 107958883 A CN107958883 A CN 107958883A CN 201610896660 A CN201610896660 A CN 201610896660A CN 107958883 A CN107958883 A CN 107958883A
Authority
CN
China
Prior art keywords
face
semiconductor chip
routing circuit
heat
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610896660.1A
Other languages
English (en)
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Priority to CN201610896660.1A priority Critical patent/CN107958883A/zh
Publication of CN107958883A publication Critical patent/CN107958883A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明面对面半导体组件的特征在于，将密封装置电性耦接至并叠置于散热增益型装置上，其中密封装置具有第一半导体元件，且第一半导体元件被密封材料中的一系列垂直连接件所环绕，而散热增益型装置具有第二半导体芯片，且第二半导体芯片容置于导热板的凹穴中。第一及第二半导体芯片以面对面方式，接置于第一路由电路的相反两侧，并借由第一路由电路，进一步电性连接至垂直连接件。该导热板具有散热座，以提供第二半导体芯片散热的途径。第一路由电路可对第一及第二半导体芯片提供初级的扇出路由，而垂直连接件则提供下一级连接用的电性接点。

Description

具有散热座的散热增益型面对面半导体组件及制作方法
技术领域
本发明是关于一种面对面半导体组件及其制作方法，尤其涉及一种借由双路由电路使两半导体装置面对面接置一起的面对面半导体组件，且其中一装置中设有外部接触端子。
背景技术
多媒体装置的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是以面对面(face-to-face)方式以互连两芯片，以使两芯片间具有最短的路由距离。由于叠置的芯片间可直接相互传输，以降低延迟，故可大幅改善组件的信号完整度，并节省额外的耗能。因此，面对面半导体组件可展现三维集成电路堆栈(3D IC stacking)几乎所有的优点，且无需于堆栈芯片中形成成本高昂的硅穿孔(Through-Silicon Via)。如美国专利申请案号2014/0210107即揭露了具有面对面设置结构的堆栈式芯片组件。然，由于其底部芯片未受到保护，且底部芯片的厚度又必须比用于外部连接的焊球薄，故该组件可靠度不佳且无法实际应用上。美国专利案号8,008,121、8,519,537及8,558,395则揭露各种具有中介层的组件结构，其将中介层设于面对面设置的芯片间。虽然其无需于堆栈芯片中形成硅穿孔(TSV)，但中介层中用于提供芯片间电性路由的硅穿孔会导致制程复杂、生产良率低及高成本。此外，由于半导体芯片易于高操作温度下发生效能劣化现象，因此若面对面的堆栈式芯片未进行适当散热，则会使元件的热环境变差，导致操作时可能出现立即失效的问题。
为了上述理由及以下所述的其他理由，目前亟需发展一种具新式的面对面半导体组件，以达到高封装密度、较佳信号完整度及高散热性的要求。
发明内容
本发明的主要目的提供一种面对面半导体组件，其借由双路由电路，使两半导体装置面对面接置一起，以提高两半导体装置间的互连效率，进而确保该组件具有优异的电性效能。
本发明的另一目的提供一种面对面半导体组件，其中该组件借由形成垂直连接件，以于装置中设置外部接触端子，如此便无需额外焊球环绕于组件外围边缘，进而可降低组件尺寸。
本发明的又一目的提供一种面对面半导体组件，其将一导热板贴附至一半导体芯片，且该导热板具有一散热座及设置于该散热座上的一路由电路，因此此半导体芯片所产生的热可借由散热座直接及/或间接散逸，进而有效改善组件的热效能。
依据上述及其他目的，本发明提供一种将密封装置电性耦接至散热增益型装置的散热增益型面对面半导体组件，其中该密封装置包含一第一半导体芯片、一第一路由电路、一系列垂直连接件及一密封材料，而该散热增益型装置包含一第二半导体芯片及一导热板。于一优选实施例中，第一半导体芯片电性耦接至第一路由电路的顶侧，并被该些垂直连接件环绕，且密封于该密封材料中；第二半导体芯片借由第一凸块电性耦接至第一路由电路的底侧，因而借由该第一路由电路而与第一半导体芯片相互面对面地电性连接；第一路由电路对第一半导体芯片及第二半导体芯片提供初级的扇出路由及最短的互连距离；导热板与容置于导热板凹穴中的第二半导体芯片热性导通，以提供第二半导体芯片散热途径。
于另一形态中，本发明提供一种设有散热座的散热增益型面对面半导体组件，其包括：一密封装置，其包含一第一半导体芯片、一密封材料、一系列垂直连接件及一第一路由电路，该第一路由电路设置于密封材料的一第一表面，其中(i)第一半导体芯片嵌埋于密封材料中，并电性耦接至第一路由电路，且(ii)该些垂直连接件被密封材料侧向覆盖，并环绕第一半导体芯片，其中该些垂直连接件电性耦接至第一路由电路，并延伸至或延伸超过密封材料的一相反第二表面；以及一散热增益型装置，其包括一散热座、一第二路由电路及一第二半导体芯片，第二路由电路设置于散热座上，而第二半导体芯片借由一导热接触件与散热座热性导通；其中该密封装置叠置于该散热增益型装置上，且第二半导体芯片借由一系列第一凸块，电性耦接至第一路由电路，并与第一路由电路保持距离，而第二路由电路则借由一系列第二凸块，电性耦接至第一路由电路，并与第一路由垫路保持距离。
于再一形态中，本发明提供另一种设有散热座的散热增益型面对面半导体组件，其包括：一密封装置，其包含一第一半导体芯片、一密封材料、一系列垂直连接件及一第一路由电路，该第一路由电路设置于密封材料的一第一表面，其中(i)第一半导体芯片嵌埋于密封材料中，并电性耦接至第一路由电路，且(ii)该些垂直连接件被密封材料侧向覆盖，并环绕第一半导体芯片，其中该些垂直连接件电性耦接至第一路由电路，并延伸至或延伸超过密封材料的一相反第二表面；以及一散热增益型装置，其包括一散热座及一第二半导体芯片，该第二半导体芯片借由一导热接触件与散热座热性导通，并位于该散热座的一凹穴内；其中该密封装置叠置于该散热增益型装置上，且第二半导体芯片借由一系列凸块，电性耦接至第一路由电路，并与第一路由电路保持距离。
于又一形态中，本发明提供一种设有散热座的散热增益型面对面半导体组件制作方法，其包括下述步骤：提供一密封装置，其包含一第一半导体芯片、一密封材料、一系列垂直连接件及一第一路由电路，该第一路由电路设置于密封材料的一第一表面，其中(i)第一半导体芯片嵌埋于密封材料中，并电性耦接至第一路由电路，且(ii)该些垂直连接件环绕第一半导体芯片，并电性耦接至第一路由电路；借由位于第一路由电路处的一系列第一凸块，将一第二半导体芯片电性耦接至密封装置的第一路由电路；提供一导热板，其包含一散热座；以及将密封装置叠置于导热板上，并借由一导热接触件，使第二半导体芯片与散热座热性导通。
除非特别描述或步骤间使用”接着”字词，或者是必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
本发明的面对面半导体组件及其制作方法具有许多优点。举例来说，将第一及第二半导体芯片面对面地电性耦接至第一路由电路的两相反侧，可提供第一及第二半导体芯片间的最短互连距离。形成垂直连接件于密封材料中是特别具有优势的，其原因在于，环绕第一半导体芯片的垂直连接件可提供密封材料相反两侧间的电性连接，因此可于密封材料顶侧接置更密集的较小焊球，以供外部连接，避免使用需横跨密封装置高度的大尺寸外部焊球。此外，将第二半导体芯片插入导热板的凹穴是有利的，其原因在于，导热板的散热座可供第二半导体芯片散热，并可作为支撑平台，供密封装置叠置其上。
本发明的上述及其他特征与优点可借由下述优选实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可借由下述优选实施例的详细叙述更加清楚明了，其中：
图1为本发明第一实施形态中，于牺牲载板上形成路由线的剖视图；
图2为本发明第一实施形态中，图1结构上形成第一介电层及第一盲孔的剖视图；
图3为本发明第一实施形态中，图2结构上形成第一导线的剖视图；
图4为本发明第一实施形态中，图3结构上接置第一半导体芯片的剖视图；
图5为本发明第一实施形态中，图4结构上接置第一焊球的剖视图；
图6为本发明第一实施形态中，图5结构上形成密封材料的剖视图；
图7为本发明第一实施形态中，图6结构上形成开孔的剖视图；
图8为本发明第一实施形态中，自图7结构移除牺牲载板的剖视图；
图9为本发明第一实施形态中，散热座的剖视图；
图10为本发明第一实施形态中，图9结构上形成第二介电层及第二盲孔的剖视图；
图11为本发明第一实施形态中，图10结构上形成第二导线的剖视图；
图12为本发明第一实施形态中，图11结构上形成第三介电层及第三盲孔的剖视图；
图13为本发明第一实施形态中，图12结构上形成第三导线的剖视图；
图14为本发明第一实施形态中，图13结构上接置第二半导体芯片的剖视图；
图15为本发明第一实施形态中，图14结构上接置第一及第二凸块的剖视图；
图16为本发明第一实施形态中，图8结构叠置于图15结构上的剖视图；
图17为本发明第一实施形态中，图8结构电性耦接至图15结构的剖视图；
图18为本发明第一实施形态中，图17结构上接置第二焊球，以制作完成面对面半导体组件的剖视图；
图19为本发明第一实施形态中，另一面对面半导体组件形态的剖视图；
图20为本发明第二实施形态中，图4结构上设置焊球的剖视图；
图21为本发明第二实施形态中，图20结构上设置散热座的剖视图；
图22为本发明第二实施形态中，图21结构上形成密封材料的剖视图；
图23为本发明第二实施形态中，自图22结构移除密封材料顶部区域的剖视图；
图24为本发明第二实施形态中，自图23结构移除牺牲载板的剖视图；
图25为本发明第二实施形态中，图24结构叠置于图15结构上的剖视图；
图26为本发明第二实施形态中，图24结构电性耦接至图15结构，以制作完成面对面半导体组件的剖视图；
图27为本发明第二实施形态中，另一面对面半导体组件形态的剖视图；
图28为本发明第三实施形态中，图4结构上形成密封材料的剖视图；
图29为本发明第三实施形态中，图28结构上形成盲孔的剖视图；
图30为本发明第三实施形态中，图29结构上形成导电盲孔及外部导线的剖视图；
图31为本发明第三实施形态中，图30结构上形成防焊层的剖视图；
图32为本发明第三实施形态中，自图31结构移除牺牲载板的剖视图；
图33为本发明第三实施形态中，图32结构上接置第二半导体芯片的剖视图；
图34为本发明第三实施形态中，图33结构叠置于图13结构上的剖视图；
图35为本发明第三实施形态中，图33结构连接图13结构，以制作完成面对面半导体组件的剖视图；
图36为本发明第三实施形态中，另一面对面半导体组件形态的剖视图；
图37为本发明第三实施形态中，又一面对面半导体组件形态的剖视图；
图38为本发明第四实施形态中，第一路由电路形成于牺牲载板上的剖视图；
图39为本发明第四实施形态中，图38结构上接置金属柱的剖视图；
图40为本发明第四实施形态中，图39结构上接置第一半导体芯片的剖视图；
图41为本发明第四实施形态中，图40结构上形成密封材料的剖视图；
图42为本发明第四实施形态中，自图41结构移除密封材料顶部区域的剖视图；
图43为本发明第四实施形态中，图42结构上形成外部路由电路及防焊层的剖视图；
图44为本发明第四实施形态中，自图43结构移除牺牲载板的剖视图；
图45为本发明第四实施形态中，图44结构上接置第二半导体芯片的剖视图；
图46为本发明第四实施形态中，第二介电层形成于散热座上的剖视图；
图47为本发明第四实施形态中，图46结构上形成第二导线的剖视图；
图48为本发明第四实施形态中，图47结构上形成第三介电层及第三盲孔的剖视图；
图49为本发明第四实施形态中，图48结构上形成第三导线的剖视图；
图50为本发明第四实施形态中，图45结构叠置于图49结构上的剖视图；
图51为本发明第四实施形态中，图45结构连接图49结构上，以制作完成面对面半导体组件的剖视图；
图52为本发明第五实施形态中，面对面半导体组件的剖视图；
图53为本发明第五实施形态中，另一面对面半导体组件的剖视图；
图54为本发明第五实施形态中，又一面对面半导体组件的剖视图；以及
图55为本发明第六实施形态中，面对面半导体组件的剖视图。
附图标记说明：
半导体组件 110、120、210、220、310、320、330、410、510、520、530、610
牺牲载板 10
支撑板 111
阻障层 113
密封装置 20
第一路由电路 21
路由线 212
第一介电层 213
第一盲孔 214
第一导线 215
第一金属化盲孔 217
第一半导体芯片 22
凸块 223
散热座 23、32
垂直连接件 24
焊球 242
第一焊球 241
第二焊球 243
导电盲孔 244
金属柱 245
焊球 246
密封材料 25
第一表面 251
第二表面 253
开孔 254、284
盲孔 256
外部路由电路 26
外部导线 262
导热接触件 27、37
防焊层 28
电性元件 29
散热增益型装置 30
凹穴 305、322
导热板 31
散热座 32
第二路由电路 33
凹陷部 321
第二介电层 331
第二盲孔 332
第二导线 333
第二金属化盲孔 334
第三介电层 335
第三盲孔 336
第三导线 337
第三金属化盲孔 338
第二半导体芯片 36
第一凸块 41
第二凸块 43
底部填充胶 47
树脂 48。
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施形态。本发明的优点以及功效将借由本发明所揭露的内容而更为显著。在此说明所附的附图简化过且做为示例。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1-18为本发明第一实施形态中，一种面对面半导体组件的制作方法图，其包括一第一路由电路21、一第一半导体芯片22、一系列垂直连接件24、一密封材料25及一导热板31及一第二半导体芯片36。
图1为牺牲载板10上形成路由线212的剖视图，其中路由线212借由金属沉积及金属图案化制程形成。于此图中，该牺牲载板10为单层结构。该牺牲载板10通常由铜、铝、铁、镍、锡、不锈钢、硅或其他金属或合金制成，但亦可使用任何其他导电或非导电材料制成。于本实施形态中，该牺牲载板10由含铁材料所制成。路由线212通常由铜所制成，且可经由各种技术进行图案化沉积，如电镀、无电电镀、蒸镀、溅镀或其组合，或者借由薄膜沉积而后进行金属图案化步骤而形成。就具导电性的牺牲载板10而言，一般是借由金属电镀方式沉积，以形成路由线212。金属图案化技术包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻掩膜(图未示)，以定义出路由线212。
图2为具有第一介电层213及第一盲孔214的剖视图，其中第一介电层213位于牺牲载板10及路由线212上，而第一盲孔214于第一介电层213中。第一介电层213一般可借由层压或涂布方式沉积而成，并接触牺牲载板10及路由线212，且第一介电层213由上方覆盖并侧向延伸于牺牲载板10及路由线212上。第一介电层213通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。于沉积第一介电层213后，可借由各种技术形成第一盲孔214，如激光钻孔、等离子体蚀刻、及光刻技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属掩膜。第一盲孔214延伸穿过第一介电层213，并对准路由线212的选定部位。
参考图3，借由金属沉积及金属图案化制程形成第一导线215于第一介电层213上。第一导线215自路由线212朝上延伸，并填满第一盲孔214，以形成直接接触路由线212的第一金属化盲孔217，同时侧向延伸于第一介电层213上。因此，第一导线215可提供X及Y方向的水平信号路由以及穿过第一盲孔214的垂直路由，以作为路由线212的电性连接。
第一导线215可借由各种技术沉积为单层或多层，如电镀、无电电镀、蒸镀、溅镀或其组合。举例来说，首先借由将该结构浸入活化剂溶液中，使第一介电层213与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可借由溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层，以形成第一导线215，其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻掩膜(图未示)，以定义出第一导线215。
此阶段已完成于牺牲载板10上形成第一路由电路21的制程。于此图中，第一路由电路21为多层增层电路，其包括路由线212、第一介电层213及第一导线215。
图4为第一半导体芯片22电性耦接至第一路由电路21的剖视图。第一半导体芯片22(绘示成裸芯片)可借由热压、回焊、或热超音波接合技术，经由凸块223电性耦接至第一路由电路21的第一导线215，其中凸块223接触第一半导体芯片22及第一路由电路21。
图5为第一焊球241接置于第一路由电路21上的剖视图。第一焊球241电性连接至第一路由电路21的第一导线215，并与第一导线215接触。
图6为形成密封材料25于第一路由电路21、第一半导体芯片22及第一焊球241上的剖视图，其中该密封材料25可借由如树脂-玻璃层压、树脂-玻璃涂布或模制(molding)方式形成。该密封材料25由上方覆盖第一路由电路21、第一半导体芯片22及第一焊球241，且环绕、同形披覆并覆盖第一半导体芯片22及第一焊球241的侧壁。
图7为形成开孔254于密封材料25中的剖视图。该些开孔254对准第一焊球241，以由上方显露第一焊球241的选定部位。
图8为移除牺牲载板10的剖视图。牺牲载板10可借由各种方式移除，以由下方显露第一路由电路21，包括使用酸性溶液(如氯化铁、硫酸铜溶液)或碱性溶液(如氨溶液)的湿蚀刻、电化学蚀刻、或于机械方式(如钻孔或端铣)后再进行化学蚀刻。于此实施形态中，由含铁材料所制成的牺牲载板10可借由化学蚀刻溶液移除，其中化学蚀刻溶液于铜与铁间具有选择性，以避免移除牺牲载板10时导致铜路由线212遭蚀刻。据此，邻近密封材料25第一表面251的第一路由电路21及自密封材料25第二表面253显露的第一焊球241可提供下一级连接用的电性接点。
图9为散热座32的剖视图。该散热座32可由任何具有高导热率的材料制成，如铜、铝、不锈钢、硅、陶瓷、石墨或其他金属或合金材料，并形成有一凹陷部321。该散热座32的厚度范围可为0.5至2.0毫米。于此实施形态中，该散热座32的厚度为1.0毫米。
图10为具有第二介电层331及第二盲孔332的剖视图，其中第二介电层331由上方层压/涂布于散热座32凹陷部321外的选定部位，而第二盲孔332于第二介电层331中。第二介电层331接触散热座32，并可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，且通常具有50微米的厚度。第二盲孔332延伸穿过第二介电层331，以由上方显露散热座32的选定部位。如第一盲孔214所述，第二盲孔332亦可借由各种技术形成，如激光钻孔、等离子体蚀刻、及光刻技术，且通常具有50微米的直径。
参考图11，借由金属沉积及金属图案化制程，于第二介电层331上形成第二导线333。第二导线333自散热座32朝上延伸，并填满第二盲孔332，以形成直接接触散热座32的第二金属化盲孔334，同时侧向延伸于第二介电层331上。
图12为具有第三介电层335及第三盲孔336的剖视图，其中第三介电层335由上方层压/涂布于第二介电层331及第二导线333上，而第三盲孔336于第三介电层335中。第三介电层335接触第二介电层331及第二导线333。第三介电层335可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，且通常具有50微米的厚度。第三盲孔336延伸穿过第三介电层335，以由上方显露第二导线333的选定部位。如第一盲孔214及第二盲孔332所述，第三盲孔336亦可借由各种技术形成，如激光钻孔、等离子体蚀刻、及光刻技术，且通常具有50微米的直径。
图13为第三介电层335上形成第三导线337的剖视图，其中第三导线337借由金属沉积及金属图案化制程形成。第三导线337自第二导线333朝上延伸，并填满第三盲孔336，以形成直接接触第二导线333的第三金属化盲孔338，同时侧向延伸于第三介电层335上。
此阶段已完成导热板31的制作，其具有一凹穴305并包含有一散热座32及一第二路由电路33。于此图中，该第二路由电路33为多层增层电路，其包括一第二介电层331、第二导线333、一第三介电层335及第三导线337，且借由第二金属化盲孔334，电性耦接至散热座32，以作为接地连接。该凹穴305延伸穿过第二路由电路33，以由上方显露散热座32的一选定部位。
图14为第二半导体芯片36贴附至导热板31的剖视图。第二半导体芯片36(绘示成裸芯片)以面朝上的方式插入导热板31的凹穴305中，并借由导热接触件37，使第二半导体芯片36与导热板31的散热座32热性导通。在此，导热接触件37可由混有金属粒的有机树脂或焊料制成。此阶段已完成散热增益型装置30的制作，其包括一散热座32、一第二路由电路33及一第二半导体芯片36。
图15为第一凸块41及第二凸块43接置于散热增益型装置30上的剖视图。第一凸块41及第二凸块43分别接触并电性耦接至第二半导体芯片36及导热板31的第二路由电路33。
图16为图8结构叠置于图15散热增益型装置30上的剖视图。于此图中，第一半导体芯片22是设置成面朝下，而第二半导体芯片36则设置成面朝上。
图17为第二半导体芯片36及第二路由电路33电性耦接至第一路由电路21的剖视图。第一凸块41及第二凸块43接触并电性耦接至第一路由电路21的路由线212，以提供第一路由电路21与第二半导体芯片36间及第一路由电路21与第二路由电路33间的电性连接。
图18为第二焊球243接置于第一焊球241上的剖视图。第二焊球243填满密封材料25的开孔254，并与第一焊球241接触。据此，第一焊球241与第二焊球243可共同作为垂直连接件24，其由第一路由电路21向上延伸超密封材料25的第二表面253。
据此，如图17所示，已完成的面对面半导体组件110包括有一密封装置20及一散热增益型装置30。密封装置20是借由一系列第一凸块41及一系列第二凸块43，电性耦接并叠置于散热增益型装置30上。于此图中，该密封装置20包括一第一路由电路21、一第一半导体芯片22、一系列垂直连接件24及一密封材料25，而该散热增益型装置30包括一散热座32、一第二路由电路33及一第二半导体芯片36。
第一半导体芯片22以覆晶方式电性耦接至第一路由电路21，并嵌埋于密封材料25中。垂直连接件24环绕第一半导体芯片22，并电性耦接至第一路由电路21，且被密封材料25侧向覆盖。第二半导体芯片36热性导通至散热座32，并借由第一凸块41，以覆晶方式电性耦接至第一路由电路21，且第二半导体芯片36与第一路由电路21间是以第一凸块41相隔。据此，第一路由电路21可提供初级扇出路由及第一半导体芯片22与第二半导体芯片36间的最短互连距离。第二路由电路33设置于散热座32上，并接地至散热座32，同时借由第二凸块43电性耦接至第一路由电路21，且第二路由电路33与第一路由电路21间是以第二凸块43相隔。
图19为另一面对面半导体组件120形态的剖视图，其于第一路由电路21与散热座32间未设有第二路由电路。该面对面半导体组件120与图18所示结构相似，惟不同处在于，该散热增益型装置30的散热座32上未设有第二路由电路。此形态是将该第二半导体芯片36设置于散热座32的凹穴322中，并选择性地使第二凸块43接触第一路由电路21及散热座32，使散热座32电性耦接至第一路由电路21，以构成接地连接。
[实施例2]
图20-26为本发明第二实施形态中，一种将另一散热座贴附至第一半导体芯片的面对面半导体组件制作方法图。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图20为焊球242接置于图4第一路由电路21上的剖视图。该些焊球242是设置于第一路由电路21外表面的边缘区域，并与第一导线215接触，以作为环绕第一半导体芯片22的垂直连接件24。
图21为散热座23贴附至第一半导体芯片22的剖视图。该散热座23可由任何具有高导热率的材料制成，如金属、合金、硅、陶瓷或石墨。该散热座23是借由导热接触件27，贴附至第一半导体芯片22的非主动面上。
图22为形成密封材料25于第一路由电路21、垂直连接件24及散热座23上的剖视图。该密封材料25由上方覆盖第一路由电路21、垂直连接件24及散热座23，且环绕、同形披覆并覆盖第一半导体芯片22、垂直连接件24及散热座23的侧壁。
图23为移除密封材料25顶部区域以由上方显露垂直连接件24及散热座23的剖视图。于此图中，该密封材料25的第一表面251邻近于第一路由电路21，而其第二表面253则与垂直连接件24及散热座23的外露表面呈实质上共平面。
图24为移除牺牲载板10以由下方显露第一路由电路21的剖视图。据此，已完成密封装置20的制作，其包括一第一路由电路21、一第一半导体芯片22、一系列垂直连接件24、一密封材料25及一散热座23。
图25为图24密封装置20叠置于图15散热增益型装置30上的剖视图。于此图中，第一半导体芯片22是设置成面朝下，而第二半导体芯片36则设置成面朝上。
图26为密封装置20电性耦接至散热增益型装置30的剖视图。散热增益型装置30的第二半导体芯片36及第二路由电路33分别借由第一凸块41及第二凸块43，电性耦接至密封装置20的第一路由电路21。
据此，如图26所示，已完成的面对面半导体组件210包括有一密封装置20及一散热增益型装置30。于此图中，该密封装置20包括一第一路由电路21、一第一半导体芯片22、一系列垂直连接件24、一密封材料25及一散热座23，而该散热增益型装置30包括一散热座32、一第二路由电路33及一第二半导体芯片36。
第一半导体芯片22嵌埋于密封材料25中，而第二半导体芯片36则容置于导热板31的凹穴305中。第一半导体芯片22及第二半导体芯片36是借由两者间的第一路由电路21，以面对面方式相互电性耦接，并分别与散热座23、32热性导通。垂直连接件24由第一路由电路21延伸至密封材料25的第二表面253，并环绕第一半导体芯片22，以由密封材料25的第二表面253提供下一级连接用的电性接点。第二路由电路33侧向环绕第二半导体芯片36，并电性耦接至散热座32及第一路由电路21，以构成接地连接。
图27为另一面对面半导体组件220形态的剖视图，其于第一路由电路21与散热座32间未设有第二路由电路。该面对面半导体组件220与图26所示结构相似，惟不同处在于，该导热板31的散热座32上未设有第二路由电路。此形态是将该第二半导体芯片36设置于散热座32的凹穴322中，并选择性地使第二凸块43接触第一路由电路21及散热座32，使散热座32电性耦接至第一路由电路21，以构成接地连接。
[实施例3]
图28-35为本发明第三实施形态中，一种具有外部路由电路的面对面半导体组件制作方法图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图28为形成密封材料25于图4中第一路由电路21及第一半导体芯片22上的剖视图。该密封材料25由上方覆盖第一路由电路21及第一半导体芯片22，且环绕、同形披覆并覆盖第一半导体芯片22的侧壁。
图29为形成盲孔256于密封材料25中的剖视图。该些盲孔256对准第一路由电路21的第一导线215选定部位，并于密封材料25的第一表面251及第二表面253间延伸贯穿密封材料25。
图30为形成导电盲孔244于盲孔256中并形成外部导线262于密封材料25上的剖视图。该些导电盲孔244可借由于盲孔256中进行金属沉积制程而形成，其与第一路由电路21的第一导线215接触，以作为环绕第一半导体芯片22的垂直连接件24。该些外部导线262是借由金属沉积及金属图案化制程，形成于密封材料25的第二表面253上，并电性耦接至导电盲孔244。
此阶段已完成于密封材料25第二表面253上形成外部路由电路26的制作。于此图中，该外部路由电路26包括外部导线262，其侧向延伸于密封材料25的第二表面253上，并接触且电性耦接至密封材料25中的垂直连接件24。
图31为形成防焊层28的剖视图，其中该防焊层28是形成于密封材料25及外部路由电路26上，并填入盲孔256的剩余空间中。该防焊层28由上方覆盖密封材料25及外部路由电路26，并填满盲孔256的剩余空间。此外，该防焊层28具有开孔284，以由上方显露外部导线262的选定部位。
图32为移除牺牲载板10以由下方显露第一路由电路21的剖视图。据此，已完成密封装置20的制作，其包括一第一路由电路31、一第一半导体芯片22、一系列垂直连接件24、一密封材料25、一外部路由电路26及一防焊层28。
图33为第二半导体芯片36电性耦接至第一路由电路21的剖视图。第二半导体芯片36借由一系列第一凸块41，以覆晶方式接置于第一路由电路21，其中该些第一凸块41与第一路由电路21的路由线212接触。可选择性地于第一路由电路21与第二半导体芯片36间的间隙填充底部填充胶47。
图34为图33结构叠置于图13导热板31上的剖视图。于进行叠置步骤前，先于导热板31的凹穴305中涂布导热接触件37，并于导热板31的第二路由电路33上接置一系列第二凸块43。
图35为导热板31贴附至第二半导体芯片36并电性耦接至第一路由电路21的剖视图。将第二半导体芯片36插入导热板31的凹穴305中，并借由导热接触件37，使第二半导体芯片36与导热板31的散热座32热性导通。同时，借由第二凸块43，将导热板31的第二路由电路33电性耦接至第一路由电路21。可选择性地于第一路由电路21与第二路由电路33间及第一路由电路21与第二半导体芯片36间的间隙填充树脂48，且该树脂48亦填满凹穴305中第二半导体芯片36与凹穴305侧壁间的间隙。
据此，如图35所示，已完成的面对面半导体组件310包括有一密封装置20及一散热增益型装置30。于此图中，该密封装置20包括一第一路由电路21、一第一半导体芯片22、一系列垂直连接件24、一密封材料25、一外部路由电路26及一防焊层28，而该散热增益型装置30包括一散热座32、一第二路由电路33及一第二半导体芯片36。
第一半导体芯片22及第二半导体芯片36设置于第一路由电路21的相反两侧，并借由两者间的第一路由电路21，以面对面方式相互电性耦接。第一半导体芯片22嵌埋于密封材料25中，并被垂直连接件24环绕，而第二半导体芯片36容置于导热板31的凹穴305内，并与散热座32热性导通。导热板31的第二路由电路33电性耦接至散热座32及第一路由电路21，以构成接地连接。第一路由电路21借由密封材料25中的垂直连接件24，电性耦接至外部路由电路26。
图36为另一面对面半导体组件320形态的剖视图，其于第一路由电路21与散热座32间未设有第二路由电路。该面对面半导体组件320与图35所示结构相似，惟不同处在于，该导热板31的散热座32上未设有第二路由电路。此形态是将该第二半导体芯片36设置于散热座32的凹穴322中，并选择性地使第二凸块43接触第一路由电路21及散热座32，使散热座32电性耦接至第一路由电路21，以构成接地连接。
图37为另一面对面半导体组件330形态的剖视图，其于密封材料25中嵌埋有电性元件29。于此形态中，该面对面半导体组件330的制作方式与面对面半导体组件310相似，惟不同处在于，该密封装置20更包括电性元件29，如被动元件或解耦电容(decouplingcapacitor)，其电性耦接至第一路由电路21，并被密封材料25所包埋。
[实施例4]
图38-51为本发明第四实施形态中，一种具有金属柱作为垂直连接件的面对面半导体组件制作方法图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图38为第一路由电路21可拆分地接置于牺牲载板10上的剖视图。于此图中，该牺牲载板10为双层结构，其包括一支撑板111及沉积于支撑板111上的一阻障层113。该第一路由电路21是借由如图1-3所示的步骤形成于阻障层113上。阻障层113可具有0.001至0.1毫米的厚度，且可为一金属层，其中该金属层可于化学移除支撑板111时抵抗化学蚀刻，并可于不影响路由线212下移除该金属层。举例说明，当支撑板111及路由线212由铜制成时，该阻障层113可由锡或镍制成。此外，除了金属材料外，阻障层113亦可为一介电层，如可剥式积层膜(peelable laminate film)。于此实施例中，支撑板111为铜板，且阻障层113为厚度5微米的镍层。
图39为一系列金属柱245沉积于第一路由电路21上的剖视图。该些金属柱245是位于第一路由电路21外表面的边缘区域，并与第一导线215接触，以作为垂直连接件24。
图40为第一半导体芯片22由上方电性耦接至第一路由电路21的剖视图。在此，第一半导体芯片22是借由凸块223，电性耦接至第一路由电路21，并被垂直连接件24所环绕。
图41为形成密封材料25于第一路由电路21、第一半导体芯片22及垂直连接件24上的剖视图。该密封材料25由上方覆盖第一路由电路21、第一半导体芯片22及垂直连接件24，且环绕、同形披覆并覆盖第一半导体芯片22及垂直连接件24的侧壁。
图42为移除密封材料25顶部区域以由上方显露垂直连接件24的剖视图。于此图中，该密封材料25的第一表面251邻近于第一路由电路21，而其第二表面253则与垂直连接件24的外露表面呈实质上共平面。
图43为形成外部导线262于密封材料25上并形成防焊层28于密封材料25及外部导线262上的剖视图。该些外部导线262是侧向延伸于密封材料25的第二表面253上，并接触垂直连接件24。此阶段已完成于密封材料25第二表面253上形成外部路由电路26的制作。此外，该防焊层28由上方覆盖密封材料25及外部路由电路26，并具有开孔284，以由上方显露外部导线262的选定部位。
图44为移除牺牲载板10的剖视图。在此，可借由碱性蚀刻溶液来移除由铜制成的支撑板111，接着，可借由酸性蚀刻溶液来移除由镍制成的阻障层113，以由下方显露第一路由电路21。于阻障层113为可剥式积层膜(peelable laminate film)的另一形态中，该阻障层113可借由机械剥离或等离子体灰化(plasma ashing)方式来移除。据此，已完成密封装置20的制作，其包括一第一路由电路31、一第一半导体芯片22、一系列垂直连接件24、一密封材料25、一外部路由电路26及一防焊层28。
图45为第二半导体芯片36电性耦接至第一路由电路21的剖视图。第二半导体芯片36借由一系列第一凸块41，以覆晶方式接置于第一路由电路21，其中该些第一凸块41与第一路由电路21的路由线212接触。
图46为具有第二介电层331及第二盲孔332的剖视图，其中第二介电层331由上方层压/涂布于散热座32上，而第二盲孔332于第二介电层331中。第二介电层331接触散热座32，并由上方覆盖散热座32的一选定部位。第二盲孔332延伸穿过第二介电层331，以由上方显露散热座32的选定部位。
图47为借由金属沉积及金属图案化制程形成第二导线333于第二介电层331上的剖视图。第二导线333自散热座32朝上延伸，并填满第二盲孔332，以形成直接接触散热座32的第二金属化盲孔334，同时侧向延伸于第二介电层331上。
图48为具有第三介电层335及第三盲孔336的剖视图，其中第三介电层335由上方层压/涂布于第二介电层331/第二导线333上，而第三盲孔336于第三介电层335中。第三介电层335接触第二介电层331/第二导线333，并由上方覆盖第二介电层331/第二导线333。第三盲孔336延伸穿过第三介电层335，以由上方显露第二导线333的选定部位。
图49为第三介电层335上形成第三导线337的剖视图，其中第三导线337借由金属沉积及金属图案化制程形成。第三导线337自第二导线333朝上延伸，并填满第三盲孔336，以形成直接接触第二导线333的第三金属化盲孔338，同时侧向延伸于第三介电层335上。
此阶段已完成导热板31的制作，其具有一凹穴305并包含有一散热座32及一第二路由电路33。该凹穴305延伸穿过第二路由电路33，且散热座32的一选定部位由上方从该凹穴305显露。于此图中，该第二路由电路33包括一第二介电层331、第二导线333、一第三介电层335及第三导线337。
图50为图45结构叠置于图49导热板31上的剖视图。于进行叠置步骤前，先于导热板31的凹穴305中涂布导热接触件37，并于导热板31的第二路由电路33上接置一系列第二凸块43。
图51为密封装置20及第二半导体芯片36接置于导热板31的剖视图。将第二半导体芯片36插入导热板31的凹穴305中，并借由导热接触件37，使第二半导体芯片36与导热板31的散热座32热性导通。同时，借由第二凸块43，将导热板31的第二路由电路33电性耦接至第一路由电路21。
据此，如图51所示，已完成的面对面半导体组件410包括有一密封装置20及一散热增益型装置30。于此图中，该密封装置20包括一第一路由电路21、一第一半导体芯片22、一系列垂直连接件24、一密封材料25、一外部路由电路26及一防焊层28，而该散热增益型装置30包括一散热座32、一第二路由电路33及一第二半导体芯片36。
第一路由电路21提供第一半导体芯片22与第二半导体芯片36间的最短互连距离。密封于密封材料25中的垂直连接件24提供密封材料25相反两侧处的第一路由电路21与外部路由电路26间的电性连接。散热座32提供第二半导体芯片36散热途径。第二路由电路33电性耦接至散热座32及第一路由电路21，以构成接地连接。
[实施例5]
图52-54为本发明第五实施形态的其他面对面半导体组件剖视图。
于本实施例中，该些面对面半导体组件510、520、530以类似于实施例3所述的制程制备，惟差异处仅在于，垂直连接件24是形成不同形态。
于图52所示的面对面半导体组件510中，垂直连接件24包括导电盲孔244与金属柱245的组合。该些金属柱245接触第一导线215，而导电盲孔244由金属柱245延伸至外部导线262。
于图53所示的面对面半导体组件520中，垂直连接件24包括导电盲孔244与焊球246的组合。导电盲孔244由第一路由电路21延伸至外部导线262，而焊球246接触导电盲孔244，并填满密封材料25的盲孔256剩余空间，同时该些焊球246更向上延伸超过外部路由电路26的外表面。
于图54所示的面对面半导体组件530中，垂直连接件24包括导电盲孔244、金属柱245与焊球246的组合。该些金属柱245接触第一导线215。导电盲孔244由金属柱245延伸至外部导线262。焊球246接触导电盲孔244，并填满密封材料25的盲孔256剩余空间，同时该些焊球246更向上延伸超过外部路由电路26的外表面。
[实施例6]
图55为本发明第六实施形态的另一面对面半导体组件剖视图。
于本实施例中，该面对面半导体组件610以类似于实施例3所述的制程制备，惟差异处仅在于，该密封装置20的密封材料25上未包含有外部路由电路26，且垂直连接件24是形成不同形态。
该密封装置20借由沉积焊球246于图29密封材料25的盲孔256中并随后移除牺牲载板10而制成。据此，焊球246接触第一路由电路21，并填满密封材料25的盲孔256，以作为垂直连接件24。
上述半导体组件仅为说明范例，本发明尚可透过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。密封装置可包括多个第一半导体芯片且可电性耦接至多个第二半导体芯片，而第二半导体芯片可独自使用一凹穴，或与其他第二半导体芯片共享一凹穴。举例来说，一凹穴可容纳单一第二半导体芯片，且导热板可包括排列成数组形状的多个凹穴以容纳多个第二半导体芯片。或者，单一凹穴内能放置数个第二半导体芯片。此外，密封装置可独自使用一导热板，或与其他密封装置共享一导热板。例如，可将单一密封装置叠置于导热板上。或者，将数个密封装置叠置于一导热板上。举例来说，可将四枚排列成2x2数组的密封装置叠置于一导热板上，且导热板的选择性第二路由电路可包括额外导线，以连接额外密封装置。同样地，导热板可独自接置于一密封装置，或与其他导热板共同接置于一密封装置。
如上述实施形态所示，本发明建构出一种独特的面对面半导体组件，其包括一第一半导体芯片、一第一路由电路、一密封材料、一系列垂直连接件、一第二半导体芯片、一导热板、及选择性外部路由电路。第一半导体芯片密封于密封材料中，而第二半导体芯片则设置于导热板的凹穴内，而非密封于密封材料中。于本发明的面对面半导体组件中，可于第一路由电路与第二半导体芯片间及第一路由电路与导热板间的空间填充一树脂，且该树脂可填满导热板凹穴内第二半导体芯片与凹穴侧壁间的间隙。为方便下文描述，在此将密封材料的第一表面所面向的方向定义为第一方向，而密封材料的第二表面所面向的方向定义为第二方向。
第一及第二半导体芯片的主动面朝向第一路由电路，并借由两者间的第一路由电路，以面对面的方式相互电性连接。第一及第二半导体芯片可为已封装或未封装的芯片。举例来说，第一及第二半导体芯片可为裸芯片，或是晶圆级封装晶粒等。或者，该第一及第二半导体芯片可为堆栈芯片。于一优选实施形态中，可借由下述步骤制成将第一半导体芯片电性耦接至第一路由电路的密封装置：将第一半导体芯片电性耦接至第一路由电路，其中第一路由电路可拆分式地接置于一牺牲载板上；提供一密封材料及垂直连接件于第一路由电路上；以及从第一路由电路移除牺牲载板。在此，可利用习知覆晶接合制程(如热压或回焊等)，借由凸块将第一半导体芯片电性耦接至第一路由电路，且未有金属化盲孔接触第一半导体芯片。同样地，于移除牺牲载板后，第二半导体芯片亦可利用习知覆晶接合制程，借由凸块电性耦接至第一路由电路，且未有金属化盲孔接触第二半导体芯片。此外，于提供密封材料前，可将一散热座贴附至第一半导体芯片的非主动面。据此，第一半导体芯片所产生的热可借由散热座散逸出。
第一路由电路可提供第一与第二半导体芯片间的最短互连距离，且优选为不具核心层的增层电路。具体地说，第一路由电路可为可拆分式地接置于牺牲载板上的多层路由电路，其包括路由线、一介电层及导线，其中路由线位于牺牲载板上，介电层位于路由线及牺牲载板上，且导线自路由线的选定部位延伸，并填满介电层的盲孔，以形成金属化盲孔，同时侧向延伸于介电层上。据此，于移除牺牲载板后，路由线及介电层具有面向第一方面的外露表面，且其外露表面相互呈实质上共平面。若需要更多的信号路由，第一路由电路可进一步包括额外的介电层、额外的盲孔、及额外的导线。于本发明中，可直接于牺牲载板上形成第一路由电路，或者分开形成第一路由电路后，再将第一路由电路可拆分地贴附于牺牲载板上，以完成于牺牲载板上形成第一路由电路的步骤。
于形成密封材料后，可借由化学蚀刻或机械剥离方式，将提供坚固支撑力予密封装置的牺牲载板从第一路由电路移除。牺牲载板可由任何导电或非导电材料所制成，如铜、镍、铬、锡、铁、不锈钢、硅、玻璃、石墨、塑料膜、或其他金属或非金属材料。于透过化学蚀刻方式移除牺牲载板的形态中，该牺牲载板通常由化学可移除的材料制成。为避免于移除牺牲载板时蚀刻到与牺牲载板接触的路由线，该牺牲载板可由镍、铬、锡、铁、不锈钢、或其他可借由选择性蚀刻溶液(不对铜制成的路由线起反应)移除的材料。或者，路由线可由任何稳定材料所制成，以避免于移除牺牲载板时遭到蚀刻。举例来说，当牺牲载板由铜所制成时，路由线可为金路由线。此外，牺牲载板亦可为具有阻障层及支撑板的多层结构，而第一路由电路形成于牺牲载板的阻障层上。由于第一路由电路与支撑板间借由两者间的阻障层相互隔离，因此，即使第一路由电路的路由线与支撑板由相同材料所制成，于移除支撑板时也不会伤害到第一路由电路的路由线。在此，该阻障层可为一金属层，且该金属层于化学移除支撑板时不对化学蚀刻起作用，并且可使用对路由线不发生反应的蚀刻溶液来移除。举例来说，可于铜或铝所制成的支撑板表面上形成镍层、铬层或钛层，以作为阻障层，而铜或铝所制成的路由线可沉积于镍层、铬层或钛层上。据此，于移除支撑板时，该镍层、铬层或钛层可保护路由线免遭蚀刻。或者，该阻障层可为介电层，其可借由如机械剥离或等离子体灰化的方式来移除。举例说明，可使用离型层作为支撑板与第一路由电路间的阻障层，且该支撑板可借由机械剥离方式而与离型层一同被移除。
延伸穿过密封材料的垂直连接件可包括金属柱、焊球、导电盲孔或其组合，其可提供下一级连接用的电性接点。垂直连接件可于提供密封材料前或提供密封材料后，电性连接至第一路由电路。于一优选实施形态中，该些垂直连接件位于第一路由电路的边缘区域，并由第一路由电路朝第二方向延伸至或延伸超过密封材料的第二表面。据此，垂直连接件可具有与与第一路由电路接触的第一端，及邻近于密封材料第二表面的相反第二端。
导热板包括一散热座及一选择性的第二路由电路。散热座可对借由导热接触件(如混有金属粒的有机树脂或焊料)贴附至散热座的第二半导体芯片提供散热途径。选择性的第二路由电路侧向环绕第二半导体芯片，且可为增层电路。优选为，该第二路由电路为多层增层电路，其可包括至少一介电层及导线，该些导线填满介电层中的盲孔，并侧向延伸于介电层上。介电层与导线连续轮流形成，且需要的话可重复形成。为接地连接，该第二路由电路可借由与散热座接触的金属化盲孔，电性耦接至散热座。于未设有第二路由电路于散热座上的导热板形态中，该散热座可具有容置第二半导体芯片的一凹穴，并可借由如凸块(其与散热座及第一路由电路接触)，电性耦接至密封装置的第一路由电路，以构成接地连接。于设有第二路由电路于散热座上的另一导热板形态中，该导热板的凹穴延伸穿过第二路由电路，以显露散热座的一选定部位。于该形态中，该第二路由电路可借由凸块(而非直接借由增层制程)，电性耦接至第一路由电路。优选为，与第二路由电路或散热座接触的凸块高度，是小于第二半导体芯片与凸块(其接触第二半导体芯片)的相加高度。更具体地说，第二半导体芯片与凸块(其接触第二半导体芯片及第一路由电路)相加的高度，可实质相等于凹穴深度加上凸块(其接触导热板及第一路由电路)的高度。
选择性的外部路由电路形成于密封材料的第二表面上，且可为电性连接至垂直连接件的增层电路。更具体地说，该密封装置更可包括接触并电性连接至密封材料中垂直连接件的导线，且该些导线更侧向延伸于密封材料的第二表面上。此外，若需要更多的信号路由，该外部路由电路可为多层路由电路，其包括一或多层介电层、位于介电层中的盲孔、及额外的导线。外部路由电路的最外层导线可容置导电接点，例如焊球，以与下一级组件或另一电子元件电性传输及机械性连接。
「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在凹穴朝上的状态下，散热座于下方覆盖第二半导体芯片，不论另一元件例如导热接触件是否位于第二半导体芯片与散热座的间。
「贴附于…上」及「接置于…上」一词包括与单一或多个元件间的接触与非接触。例如，散热座贴附于第二半导体芯片的非主动面上，不论此散热座是否与第二半导体芯片以一导热接触件相隔。
「电性连接」、以及「电性耦接」的词意指直接或间接电性连接。例如，垂直连接件直接接触并且电性连接至第一路由电路，而第二半导体芯片与第一路由电路保持距离，并借由第一凸块而电性连接至第一路由电路。
「第一方向」及「第二方向」并非取决于半导体组件的定向，凡熟悉此项技术的人即可轻易了解其实际所指的方向。例如，密封材料的第一表面面朝第一方向，而密封材料的第二表面面朝第二方向，此与半导体组件是否倒置无关。因此，该第一及第二方向彼此相反且垂直于侧面方向。再者，在凹穴朝下的状态，第一方向为向上方向，第二方向为向下方向；在凹穴朝上的状态，第一方向为向下方向，第二方向为向上方向。
本发明的半导体组件具有许多优点。举例来说，将第一及第二半导体芯片面对面地接置于第一路由电路的相对两侧上，可于第一半导体芯片与第二半导体芯片间提供最短的互连距离。第一路由电路可对第一及第二半导体芯片提供第一级的扇出路由/互连，而垂直连接件可提供外部连接或下一级路由电路连接用的电性接点。由于第一及第二半导体芯片借由凸块电性耦接至第一路由电路，而不是直接借由增层制程电性耦接至第一路由电路，故此简化的制程步骤可降低制作成本。外部路由电路可提供密集分布于整个区域的端子垫，以增加外部电性接点，以供下一级组件连接。散热座可提供第二半导体芯片的散热、电磁屏蔽、以及湿气阻障，并且提供密封装置叠置其上的机械性支撑。借由此方法制备成的半导体组件为可靠度高、价格低廉、且非常适合大量制造生产。
本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例用于示例，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以避免模糊本发明的特点。同样地，为使附图清晰，附图亦可能省略重复或非必要的元件及元件符号。

Claims (20)

1.一种具有散热座的散热增益型面对面半导体组件，其特征在于，包括：
一密封装置，其包含一第一半导体芯片、一密封材料、一系列垂直连接件及一第一路由电路，该第一路由电路设置于该密封材料的一第一表面，其中(i)该第一半导体芯片嵌埋于该密封材料中，并电性耦接至该第一路由电路，且(ii)该些垂直连接件被该密封材料侧向覆盖，并环绕该第一半导体芯片，其中该些垂直连接件电性耦接至该第一路由电路，并延伸至或延伸超过该密封材料的一相反第二表面；以及
一散热增益型装置，其包括一散热座、一第二路由电路及一第二半导体芯片，该第二路由电路设置于该散热座上，而该第二半导体芯片借由一导热接触件与该散热座热性导通；
其中，该密封装置叠置于该散热增益型装置上，且该第二半导体芯片借由一系列第一凸块，电性耦接至该第一路由电路，并与该第一路由电路保持距离，而该第二路由电路则借由一系列第二凸块，电性耦接至该第一路由电路，并与该第一路由电路保持距离。
2.根据权利要求1所述的散热增益型面对面半导体组件，其中，该密封装置更包括一外部路由电路，其设置于该密封材料的该第二表面上，并电性耦接至该密封材料中的该些垂直连接件。
3.根据权利要求1所述的散热增益型面对面半导体组件，其中，该些垂直连接件包括金属柱、焊球、导电盲孔或其组合。
4.根据权利要求1所述的散热增益型面对面半导体组件，其中，该第二路由电路更电性耦接至该散热座。
5.根据权利要求1所述的散热增益型面对面半导体组件，其中，该导热接触件包括混有金属粒的有机树脂或焊料。
6.根据权利要求1所述的散热增益型面对面半导体组件，其中，该密封装置更包括另一散热座，其贴附至该第一半导体芯片的一非主动面上。
7.根据权利要求1所述的散热增益型面对面半导体组件，更包括：一树脂，其填充于该密封装置与该散热增益型装置间的空间。
8.一种具有散热座的散热增益型面对面半导体组件，其特征在于，包括：
一密封装置，其包含一第一半导体芯片、一密封材料、一系列垂直连接件及一第一路由电路，该第一路由电路设置于该密封材料的一第一表面，其中(i)该第一半导体芯片嵌埋于该密封材料中，并电性耦接至该第一路由电路，且(ii)该些垂直连接件被该密封材料侧向覆盖，并环绕该第一半导体芯片，其中该些垂直连接件电性耦接至该第一路由电路，并延伸至或延伸超过该密封材料的一相反第二表面；以及
一散热增益型装置，其包括一散热座及一第二半导体芯片，该第二半导体芯片借由一导热接触件与该散热座热性导通，并位于该散热座的一凹穴内；
其中，该密封装置叠置于该散热增益型装置上，且该第二半导体芯片借由一系列凸块，电性耦接至该第一路由电路，并与该第一路由电路保持距离。
9.根据权利要求8所述的散热增益型面对面半导体组件，其中，该密封装置更包括一外部路由电路，其设置于该密封材料的该第二表面上，并电性耦接至该密封材料中的该些垂直连接件。
10.根据权利要求8所述的散热增益型面对面半导体组件，其中，该些垂直连接件包括金属柱、焊球、导电盲孔或其组合。
11.根据权利要求8所述的散热增益型面对面半导体组件，其中，该密封装置更包括另一散热座，其贴附至该第一半导体芯片的一非主动面上。
12.根据权利要求8所述的散热增益型面对面半导体组件，更包括：一树脂，其填充于该密封装置与该散热增益型装置间的空间。
13.一种具有散热座的散热增益型面对面半导体组件制作方法，其特征在于，包括：
提供一密封装置，其其包含一第一半导体芯片、一密封材料、一系列垂直连接件及一第一路由电路，该第一路由电路设置于该密封材料的一第一表面，其中(i)第一半导体芯片嵌埋于该密封材料中，并电性耦接至该第一路由电路，且(ii)该些垂直连接件环绕该第一半导体芯片，并电性耦接至该第一路由电路；
借由位于该第一路由电路处的一系列第一凸块，将一第二半导体芯片电性耦接至该密封装置的该第一路由电路；
提供一导热板，其包含一散热座；以及
将该密封装置叠置于该导热板上，并借由一导热接触件，使该第二半导体芯片与该散热座热性导通。
14.根据权利要求13所述的制作方法，其中，该导热板更包括一第二路由电路，其位于该散热座上，且将该密封装置叠置于该导热板上的该步骤包括：借由位于该第一路由电路处的一系列第二凸块，将该第二路由电路电性耦接至该第一路由电路。
15.根据权利要求13所述的制作方法，其中，提供该密封装置的该步骤包括：
提供该第一路由电路于一牺牲载板上，其中该第一路由电路可拆分式地接置于该牺牲载板上；
将该第一半导体芯片电性耦接至该第一路由电路；
提供该密封材料，其侧向环绕该第一半导体芯片，并覆盖该第一路由电路；
形成该些垂直连接件；以及
从该第一路由电路移除该牺牲载板。
16.根据权利要求13所述的制作方法，其中，该密封装置更包括一外部路由电路，其设置于该密封材料的该第二表面上，并电性耦接至该密封材料中的该些垂直连接件。
17.根据权利要求16所述的制作方法，其中，提供该密封装置的该步骤包括：
提供该第一路由电路于一牺牲载板上，其中该第一路由电路可拆分式地接置于该牺牲载板上；
将该第一半导体芯片电性耦接至该第一路由电路；
提供该密封材料，其侧向环绕该第一半导体芯片，并覆盖该第一路由电路；
形成该些垂直连接件；
形成该外部路由电路于该密封材料的该第二表面上，并使该外部路由电路电性耦接至该些垂直连接件；以及
从该第一路由电路移除该牺牲载板。
18.根据权利要求13所述的制作方法，其中，该密封装置更包括另一散热座，其贴附至该第一半导体芯片的一非主动面上。
19.根据权利要求14所述的制作方法，其中，该第二路由电路更电性耦接至该散热座。
20.根据权利要求13所述的制作方法，更包括：
填充一树脂于该密封装置与该导热板间及该密封装置与该第二半导体芯片间的空间。
CN201610896660.1A 2016-10-14 2016-10-14 具有散热座的散热增益型面对面半导体组件及制作方法 Pending CN107958883A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610896660.1A CN107958883A (zh) 2016-10-14 2016-10-14 具有散热座的散热增益型面对面半导体组件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610896660.1A CN107958883A (zh) 2016-10-14 2016-10-14 具有散热座的散热增益型面对面半导体组件及制作方法

Publications (1)

Publication Number Publication Date
CN107958883A true CN107958883A (zh) 2018-04-24

Family

ID=61953212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610896660.1A Pending CN107958883A (zh) 2016-10-14 2016-10-14 具有散热座的散热增益型面对面半导体组件及制作方法

Country Status (1)

Country Link
CN (1) CN107958883A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217610A1 (en) * 2010-02-26 2014-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Semiconductor Package Interposer with Die Cavity
CN104701273A (zh) * 2015-03-27 2015-06-10 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的芯片封装结构
CN104851812A (zh) * 2014-02-19 2015-08-19 钰桥半导体股份有限公司 半导体元件及其制作方法
US20150318262A1 (en) * 2014-05-05 2015-11-05 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217610A1 (en) * 2010-02-26 2014-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Semiconductor Package Interposer with Die Cavity
CN104851812A (zh) * 2014-02-19 2015-08-19 钰桥半导体股份有限公司 半导体元件及其制作方法
US20150318262A1 (en) * 2014-05-05 2015-11-05 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
CN104701273A (zh) * 2015-03-27 2015-06-10 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的芯片封装结构

Similar Documents

Publication Publication Date Title
CN106206488B (zh) 内建散热座的散热增益型面朝面半导体组体及制作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104810320B (zh) 半导体组件及其制作方法
CN104851812B (zh) 半导体元件及其制作方法
US10446526B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
US20170025393A1 (en) Thermally enhanced face-to-face semiconductor assembly with heat spreader and method of making the same
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN106505062A (zh) 互连基板、其制作方法及垂直堆叠式半导体组件
US20180374827A1 (en) Semiconductor assembly with three dimensional integration and method of making the same
CN109686715A (zh) 适用于可堆叠式半导体组件的具有凹穴的互连基板及其制法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
US20170133352A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN108109974B (zh) 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN107958883A (zh) 具有散热座的散热增益型面对面半导体组件及制作方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
TWI657555B (zh) 三維整合之半導體組體及其製作方法
CN110246836A (zh) 具嵌埋式组件及加强层的线路板、其制法及半导体组体
CN107809837B (zh) 具有双加强层及整合双路由电路的线路板及其制作方法
CN108400118A (zh) 三维整合的半导体组件及其制作方法
KR20090120607A (ko) 적층 칩 패키지용 반도체 칩
CN108400117A (zh) 三维整合的散热增益型半导体组件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180424