CN215869373U - 芯片封装组件 - Google Patents

Abstract

本实用新型的实施例公开了一种芯片封装组件，包括从上至下依次布置的顶芯片、底芯片及基板；其中，所述底芯片被分割成至少两片子底芯片，两两所述子底芯片之间填充绝缘材料；所述顶芯片通过第一键合结构与每片所述子底芯片电连接；每片所述子底芯片通过第二键合结构分别与所述顶芯片及基板电连接，所述第二键合结构包括布置于子底芯片上的再布线结构,所述再布线结构布置成具有拐点的L型结构。根据本实用新型，其解决了芯片的供电电路过长导致的压降过高问题。

Description

芯片封装组件

技术领域

本实用新型涉及芯片封装领域，特别涉及一种芯片封装组件。

背景技术

随着科技的进步与发展，现有的计算系统上需要集成不同的芯片，例如电子集成电路 (EIC) 芯片、光子集成电路(PIC)芯片等，芯片由于计算量庞大，所需功耗极大，而随着芯片面积的增大又会导致负责电连接的线路相应增长，电流通过路径越长电阻也就越大。根据欧姆定理U=IR，电流流经长连接线路后产生电压压降不可忽略并会导致额外功耗，压降过多还可能导致系统无法正常工作。

有鉴于此，实有必要开发一种芯片封装组件，用以解决现有技术中芯片压降过高的问题。

实用新型内容

本实用新型的实施例提供一种芯片封装组件，用以解决芯片的供电电路过长导致的压降过高问题。

为了解决上述技术问题，本实用新型的实施例公开了如下技术方案：

提供一种芯片封装组件，包括从上至下依次布置的顶芯片、底芯片及基板；

其中，所述底芯片被分割成至少两片子底芯片，两两所述子底芯片之间填充绝缘材料；所述顶芯片通过第一键合结构与每片所述子底芯片电连接；每片所述子底芯片通过第二键合结构分别与所述顶芯片及基板电连接，所述第二键合结构包括布置于子底芯片上的再布线结构，所述再布线结构布置成具有拐点的L型结构。

除了上述公开的一个或多个特征之外，或者作为替代，所述第二键合结构还包括：

第一键合段，所述第一键合段与再布线结构的其中一端电连接；

第二键合段，所述第二键合段与所述第一键合段电连接；以及

第三键合段，所述第三键合段分别与所述第二键合段及所述基板电连接。

除了上述公开的一个或多个特征之外，或者作为替代，每片所述子底芯片的外周的至少一部分设置有封装层；所述第一键合段自所述再布线结构的相应一端出发横向延伸至所述封装层；所述第二键合段自所述第一键合段出发朝着所述基板纵向延伸并终止于所述第三键合段。

除了上述公开的一个或多个特征之外，或者作为替代，所述封装层至少布置在两两所述子底芯片之间。

除了上述公开的一个或多个特征之外，或者作为替代，至少两片所述子底芯片在所述基板上的投影面积之和小于所述顶芯片在所述基板上的投影面积。

除了上述公开的一个或多个特征之外，或者作为替代，所述封装层中开设有至少一个过孔，所述第二键合段填充在所述过孔之中。

除了上述公开的一个或多个特征之外，或者作为替代，所述顶芯片通过第一键合结构倒装在所述底芯片的面向顶芯片的表面上。

除了上述公开的一个或多个特征之外，或者作为替代，所述子底芯片按照线性或矩阵结构布置。

从上至下依次布置的顶芯片、底芯片及基板；

其中，所述底芯片被分割成至少两片子底芯片，两两所述子底芯片之间彼此绝缘；所述顶芯片通过第一键合结构与每片所述子底芯片电连接；每片所述子底芯片通过第二键合结构分别与所述顶芯片及基板电连接。

上述技术方案中的一个技术方案具有如下优点或有益效果：由于其通过将底芯片分割成面积较小的子底芯片，从而使得每片子底芯片所用的第二键合结构的供电路径至少成倍缩短，进而至少成倍地减少了芯片整体的供电电路距离，从而解决了供电电路过长导致的压降过高的问题。

上述技术方案中的另一个技术方案具有如下优点或有益效果：由于所述再布线结构布置成L型结构，使得L型的第一键合段的两端能够同时给子底芯片供电，供电电流变为单路供电的两倍，同时进一步缩短了子底芯片的中间位置处供电线路的长度，进一步降低了供电压降。

附图说明

下面结合附图，通过对本实用新型的具体实施方式详细描述，将使本实用新型的技术方案及其它有益效果显而易见。

图1为本实用新型实施例提供芯片封装组件的轴测图，图中示出了芯片封装组件中的各主要组成部分；

图2为本实用新型实施例提供芯片封装组件的俯视图，并且图中隐藏了顶芯片以示出多片子底芯片的矩阵结构布置方式，图中一并示出了截面线A-A、B-B的剖切位置；

图3为本实用新型实施例提供芯片封装组件中单片子底芯片的俯视图，图中进一步示出了截面线A-A、B-B放大后的剖切位置；

图4为对本实用新型实施例提供芯片封装组件沿图2或图3中的截面线A-A进行剖切的剖视图；

图5为对本实用新型实施例提供芯片封装组件沿图2或图3中的截面线B-B进行剖切的剖视图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

图1示例性地示出了根据本实用新型一种实施方式的芯片封装组件的轴测图，图中示出了芯片封装组件中的各主要组成部分。具体地，芯片封装组件包括从上至下依次布置的顶芯片2、底芯片1及基板5，其中，顶芯片2是光子集成电路芯片，底芯片1是电子集成电路芯片。图2示出了本实用新型实施例提供芯片封装组件的俯视图，并且图中隐藏了顶芯片以示出多片子底芯片的矩阵结构布置方式，图中一并示出了截面线A-A、B-B的剖切位置。参照图1至图4，所述底芯片1被分割成至少两片子底芯片102，两两所述子底芯片102之间填充绝缘材料；所述顶芯片2通过第一键合结构3与每片所述子底芯片102电连接；每片所述子底芯片102通过第二键合结构10分别与所述顶芯片2及基板5电连接；所述第二键合结构10包括布置于子底芯片102上的再布线结构103（Redistribution Metal Layer，即RDL结构），所述再布线结构103布置成具有拐点1032的L型结构，其中再布线结构103与子底芯片102电连接。

在其中一实施方式中，底芯片1被分割成了3片子底芯片102，且3片子底芯片102呈线性结构布置；在图2~4示出的另一实施方式中，底芯片1被分割成了16片子底芯片102，且16片子底芯片102布置成了4ⅹ4的矩阵结构。所述第一键合结构3可以包括由焊料形成的微凸块（μBump），焊料可以为锡铅焊料、银焊料、铜焊料中的至少一种。本实施例中优选锡铅焊料。在焊接过程中，通常含加入助焊剂，采用的助焊剂可以为：无机助焊剂（如氯化锌）、有机酸助焊剂、或松香助焊剂。多个微凸块可以形成在顶芯片2的下表面或者底芯片1的上表面，多个微凸块布置在顶芯片2与底芯片1之间以实现顶芯片2与底芯片1的键合。在其他实施方式中，所述第一键合结构3还可以包括诸如焊料球之类的其他键合结构，只要其形状、性能、和/或结构能使第一键合结构的功能如本文所述。由于通过将底芯片1分割成面积较小的子底芯片102，从而使得每片子底芯片102所用的第二键合结构的供电路径至少成倍缩短，进而至少成倍地减少了芯片整体的供电电路距离，从而解决了供电电路过长导致的压降过高的问题。

本领域的技术人员应当理解，本文中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。

在图4及图5示出的一种实施方式中，所述第二键合结构10还包括：

第一键合段108，所述第一键合段108与再布线结构103的其中一端电连接；

第二键合段105，所述第二键合段105与所述第一键合段108电连接；以及

第三键合段106，所述第三键合段106分别与所述第二键合段105及所述基板5电连接。

在该实施方式中，所述第二键合结构10包括形成在子底芯片102的上表面的再布线结构103，所述第二键合段105包括过孔导电柱，所述第三键合段106包括用于将子底芯片102与基板电连接的焊料球，在本实施方式中，焊料球与基板5中的布线结构501电连接。在其他实施方式中，第三键合段106还可以包括诸如由焊料形成的凸块（Bump）之类的其他键合结构，只要其形状、性能、和/或结构能使第三键合段的功能如本文所述。焊料可以为锡铅焊料、银焊料、铜焊料中的至少一种。通过如上所述的技术方案，基板5依托其导电结构（如布线结构501）所传导的电流或电信号可依次经由焊料球、过孔导电柱及再布线结构103传输至子底芯片102及顶芯片2，减少了整体的供电电路距离，从而解决了供电电路过长导致的压降过高的问题。在具体的实施工况下，过孔导电结构可以布置在子底芯片102的四周，也可以按照实际需要布置在子底芯片102的某一侧外周或某一些外周。

图3示出了根据本实用新型一种实施方式的芯片封装组件中单片子底芯片102的俯视图。

图4为对本实用新型实施例提供芯片封装组件沿图2或图3中的截面线A-A进行剖切的剖视图，结合图2或图3可以看出，A-A截面线位于单片子底芯片102的中心线处。

图5为对本实用新型实施例提供芯片封装组件沿图2或图3中的截面线B-B进行剖切的剖视图，结合图2或图3可以看出，B-B截面线位于单片子底芯片102的中心线附近，通过截面线B-B可以对5条再布线结构103进行剖切展示。

参照图2~图5，每片所述子底芯片102的外周的至少一部分设置有封装层101；所述第一键合段108自再布线结构103的相应一端出发横向延伸至所述封装层101；所述第二键合段105通过所述第一键合段108与再布线结构103电连接，所述第二键合段105自第一键合段108出发朝着所述基板5纵向延伸并终止于所述第三键合段106，所述第三键合段106与设置在所述基板5上或所述基板5中的布线结构501电连接，或者进一步连接至外界布线和/或端口。本方案通过将底芯片分割成多个小的子底芯片102，用封装材料将其连接在一起，保证性能一致。相比于现有的大芯片布线方式，本实施方式的布线结构简单，对供电电路进行了优化，使得元件的供电电路最短，进一步减少了电压压降，并且与常规技术相比，本方案也无需对子底芯片102进行打薄处理，降低了工艺难度及加工成本。封装层101所采用的材料可以为高分子材料（如EVA、PVB、TPD、聚烯烃等）或陶瓷材料，在本实施方式中，优选高分子材料。

在本实施方式中，在封装层101中开设有至少一个过孔104，所述第二键合段105填充在所述过孔104之中以形成所述过孔导电柱。本方案由于将过孔104开设在封装层101中，从而无需通过对子底芯片102进行打薄以降低对子底芯片102的打孔难度，在封装层中101开设过孔104其难度及工艺要求也降低了，无需采用常规技术中成本高昂的激光、深反应离子刻蚀等打孔工艺，仅采用常规钻孔工艺即可，此外过孔导电柱的填充也无需采用常规技术中成本高昂的化学气相沉积、高分子涂布等工艺，仅需采用常规填充工艺即可，这极大地降低了工艺复杂度及加工成本。在本实施方式中，所述子底芯片102的上表面形成所述再布线结构103，顶芯片2通过微凸块与子底芯片102上的再布线结构103进行键合。在本实施方式中，所述顶芯片2通过再布线结构103倒装在所述底芯片1的面向顶芯片2的表面上。

在其他实施方式中，在再布线结构103及子底芯片102的上表面封装有保护层107，所述保护层107对再布线结构103及子底芯片102进行包覆或封装保护。在本实施方式中，所述封装层101至少布置在两两所述子底芯片102之间；在其他实施方式中，所述封装层101对所述子底芯片102的四周进行封装。

在图4及图5示出的一种实施方式中，所有子底芯片102在所述基板5上的投影面积之和小于所述顶芯片2在所述基板5上的投影面积。从而使得底芯片1与顶芯片2可以采用面对面（face to face）的方式进行键合。

下文将针对再布线结构103进行详细说明。参照图2及图3，所述再布线结构103布置成具有拐点1032的L型结构，拐点1032的位置距离电源最远，众所周知，导线传导的距离越远，压降越大，如果系统压降过大会引起电流过小并导致系统无法正常工作。L型再布线结构103两端的两个过孔104都是供电端，从而使得L型的再布线结构103的两端能够同时给子底芯片102供电，与只有一端供电的直线线路相比，拐点1032的位置使得本申请实施中的供电电流变为单路供电的两倍，大大降低了电路压降对系统工作的影响。并且本案中的L型的再布线结构103两端的两个过孔104都是供电端，大大缩短了子底芯片102的中间位置处供电线路的长度，进一步降低了供电压降。

以上对本实用新型实施例所提供的一种芯片封装组件进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例的技术方案的范围。

Claims (8)

1.一种芯片封装组件，其特征在于，包括从上至下依次布置的顶芯片（2）、底芯片（1）及基板（5）；

其中，所述底芯片（1）被分割成至少两片子底芯片（102），两两所述子底芯片（102）之间填充绝缘材料；所述顶芯片（2）通过第一键合结构（3）与每片所述子底芯片（102）电连接；每片所述子底芯片（102）通过第二键合结构（10）分别与所述顶芯片（2）及基板（5）电连接，所述第二键合结构(10)包括布置于子底芯片(102)上的再布线结构（103）,所述再布线结构（103）布置成具有拐点（1032）的L型结构。

2.如权利要求1所述的芯片封装组件，其特征在于，所述第二键合结构（10）还包括：

第一键合段（108），所述第一键合段（108）与再布线结构（103）的其中一端电连接；

第二键合段（105），所述第二键合段（105）与所述第一键合段（108）电连接；以及

第三键合段（106），所述第三键合段（106）分别与所述第二键合段（105）及所述基板（5）电连接。

3.如权利要求2所述的芯片封装组件，其特征在于，每片所述子底芯片（102）的外周的至少一部分设置有封装层（101）；所述第一键合段（108）自所述再布线结构（103）的相应一端出发横向延伸至所述封装层（101）；所述第二键合段（105）自所述第一键合段(108)出发朝着所述基板（5）纵向延伸并终止于所述第三键合段（106）。

4.如权利要求3所述的芯片封装组件，其特征在于，所述封装层（101）至少布置在两两所述子底芯片（102）之间。

5.如权利要求3所述的芯片封装组件，其特征在于，至少两片所述子底芯片（102）在所述基板（5）上的投影面积之和小于所述顶芯片（2）在所述基板（5）上的投影面积。

6.如权利要求3~5任一项所述的芯片封装组件，其特征在于，所述封装层（101）中开设有至少一个过孔（104），所述第二键合段（105）填充在所述过孔（104）之中。

7.如权利要求1~5任一项所述的芯片封装组件，其特征在于，所述顶芯片（2）通过第一键合结构（3）倒装在所述底芯片（1）的面向顶芯片（2）的表面上。

8.如权利要求1~5任一项所述的芯片封装组件，其特征在于，所述子底芯片（102）按照线性或矩阵结构布置。

Images