KR20170092309A - 양면 패키지 모듈 및 기판 스트립 - Google Patents

양면 패키지 모듈 및 기판 스트립 Download PDF

Info

Publication number
KR20170092309A
KR20170092309A KR1020160013504A KR20160013504A KR20170092309A KR 20170092309 A KR20170092309 A KR 20170092309A KR 1020160013504 A KR1020160013504 A KR 1020160013504A KR 20160013504 A KR20160013504 A KR 20160013504A KR 20170092309 A KR20170092309 A KR 20170092309A
Authority
KR
South Korea
Prior art keywords
substrate
sealing member
conductive member
double
package module
Prior art date
Application number
KR1020160013504A
Other languages
English (en)
Inventor
유도재
정희정
류종인
심기주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160013504A priority Critical patent/KR20170092309A/ko
Priority to US15/267,233 priority patent/US10109595B2/en
Publication of KR20170092309A publication Critical patent/KR20170092309A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명의 양면 패키지 모듈은 제1면 및 제2면에 전자부품이 배치되도록 구성되는 기판; 상기 제1면 및 상기 제2면에 각각 형성되는 제1밀봉 부재 및 제2밀봉 부재; 및 상기 기판의 측면으로부터 상기 제1밀봉 부재 및 상기 제2밀봉 부재 사이로 돌출 형성되는 연장부;를 포함한다.

Description

양면 패키지 모듈 및 기판 스트립{Double-sided Package Module and Substrate Strip}
본 발명은 전자부품이 양면에 실장되는 양면 패키지 모듈 및 이를 위한 기판 스트립에 관한 것이다.
양면 패키지 모듈은 전자부품의 집적도를 향상시키기 위한 방안으로 이용된다. 예를 들어, 양면 패키지 모듈은 기판의 양면에 각종 전자부품을 실장하고 있으므로, 전자기기의 좁은 공간에도 탑재될 수 있다.
그러나 이러한 양면 패키지 모듈은 기판의 양면에 전자부품이 실장되어 있으므로, 전자파 차폐를 위한 차폐층의 형성방법 및 형성공정이 어렵고 복잡하다. 따라서, 높은 차폐율을 가지면서 차폐층의 형성이 용이한 양면 패키지 모듈의 개발이 필요하다.
참고로, 본 발명과 관련된 선행기술로는 특허문헌 1 내지 3이 있다.
KR 2015-0002264 A KR 2013-0056570 A KR 2011-0134168 A
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 높은 차폐율을 갖는 양면 패키지 모듈을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 양면 패키지 모듈은 제1면 및 제2면에 전자부품이 배치되도록 구성되는 기판; 상기 제1면 및 상기 제2면에 각각 형성되는 제1밀봉 부재 및 제2밀봉 부재; 및 상기 기판의 측면으로부터 상기 제1밀봉 부재 및 상기 제2밀봉 부재 사이로 돌출 형성되는 연장부;를 포함한다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 양면 패키지 모듈의 제조방법은 양면에 전자부품이 배치된 기판을 준비하는 단계; 기판의 양면이 밀봉되도록 기판의 양면에 밀봉 부재를 형성하는 단계; 밀봉된 기판의 일 부분이 노출되도록 밀봉 부재를 절단하는 단계; 기판의 표면에 차폐층을 형성하는 단계; 및 하나의 기판이 복수의 기판 모듈이 되도록 기판의 노출된 부분을 절단하는 단계;를 포함한다.
본 발명은 양면 패키지 모듈의 차폐율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 양면 패키지 모듈의 사시도
도 2는 도 1에 도시된 양면 패키지 모듈의 A-A 단면도
도 3은 도 2에 도시된 양면 패키지 모듈의 B-B 단면도
도 4는 본 발명의 일 실시 예에 따른 기판 스트립의 평면도
도 5는 도 4에 도시된 기판 스트립의 C-C 단면도
도 6은 본 발명의 다른 실시 예에 따른 기판 스트립의 평면도
도 7은 도 6에 도시된 기판 스트립의 D-D 단면도
도 8은 도 6에 도시된 기판 스트립의 E-E 단면도
도 9는 본 발명의 또 다른 실시 예에 따른 기판 스트립의 평면도
도 10은 도 9에 도시된 기판의 스트립의 F-F 단면도
도 11은 본 발명의 일 실시 예에 따른 양면 패키지 모듈의 제조방법을 나타낸 공정도
이하, 본 발명의 바람직한 실시 예를 첨부된 예시도면에 의거하여 상세히 설명한다.
아래에서 본 발명을 설명함에 있어서, 본 발명의 구성요소를 지칭하는 용어들은 각각의 구성요소들의 기능을 고려하여 명명된 것이므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 안 될 것이다.
아울러, 명세서 전체에서, 어떤 구성이 다른 구성과 '연결'되어 있다 함은 이들 구성들이 '직접적으로 연결'되어 있는 경우뿐만 아니라, 다른 구성을 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함하는 것을 의미한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1을 참조하여 일 실시 예에 따른 양면 패키지 모듈의 대략적인 구성을 설명한다.
본 실시 예에 따른 양면 패키지 모듈(100)은 전자파를 차단하도록 구성된 차폐층(150, 152)을 포함한다. 예를 들어, 양면 패키지 모듈(100)의 상부 및 하부에는 제1차폐층(150)과 제2차폐층(152)이 각각 형성된다.
양면 패키지 모듈(100)은 차폐층(150, 152)과 전기적으로 연결되는 도전 부재(160)를 포함한다. 예를 들어, 양면 패키지 모듈(100)의 기판(110)에는 제1차폐층(150) 및 제2차폐층(152)과 연결되는 도전 부재(160)가 형성된다.
도 2 및 도 3을 참조하여 양면 패키지 모듈의 내부 구조 및 상세 구조를 설명한다.
양면 패키지 모듈(100)은 기판(110), 전자 부품(120), 밀봉 부재(130, 132), 차폐층(150, 152), 도전 부재(160)를 포함한다. 그러나 양면 패키지 모듈(100)의 구성이 전술된 부재들로 한정되는 것은 아니다. 예를 들어, 양면 패키지 모듈(100)은 기판(110)의 인쇄회로(116)와 연결되는 비아 전극(170)을 더 포함할 수 있다. 또한, 양면 패키지 모듈(100)은 비아 전극(170)과 연결되는 솔더볼(도시되지 않음)을 더 포함할 수 있다.
기판(110)은 다층으로 이루어질 수 있다. 예를 들어, 기판(110)은 코어층, 금속층, 수지층 등이 순차적으로 결합하여 이루어진 형태일 수 있다. 그러나 기판(110)의 구성이 전술된 구성층으로 한정되는 것은 아니다.
기판(110)은 전자부품(120)을 연결하기 위한 인쇄회로(116)를 포함한다. 예를 들어, 기판(110)의 내부 또는 외부에는 전자부품(120)과 연결되는 하나 이상의 인쇄회로(116)가 형성될 수 있다. 이러한 인쇄회로(116)는 도금, 현상 공정 등을 통해 형성될 수 있다. 그러나 인쇄회로(116)의 형성 방법이 전술된 공정으로 한정되는 것은 아니다.
전자 부품(120)은 기판(110)의 제1면(112) 및 제2면(114)에 형성된다. 예를 들어, 기판(110)의 제1면(112)에는 대형의 전자 부품(120)이 배치되고, 기판(110)의 제2면(114)에는 소형의 전자 부품(120)이 배치될 수 있다. 그러나 전자 부품(120)의 배치 형태가 전술된 형태로 한정되는 것은 아니다. 예를 들어, 기판(110)의 제2면(114)에도 대형의 전자 부품(120)이 배치될 수 있다. 다른 예로, 기판(110)의 제2면(114)에는 전자 부품(120)이 배치되지 않을 수도 있다. 참고로, 전자 부품(120)은 집적 회로, 수동 소자 등을 모두 포함한다.
밀봉 부재(130, 132)는 기판(110)에 형성된다. 예를 들어, 제1밀봉 부재(130)는 기판(110)의 제1면(112)에 형성되고, 제2밀봉 부재(132)는 기판(110)의 제2면(114)에 형성된다.
밀봉 부재(130, 132)는 전자 부품(120)을 외부로부터 보호하도록 형성된다. 예를 들어, 밀봉 부재(130, 132)는 전자 부품(120)이 외부와 직접적으로 접촉하지 않도록 전자 부품(120)의 외부면을 완전히 감쌀 수 있다.
밀봉 부재(130, 132)는 외부 충격을 경감시키도록 구성될 수 있다. 예를 들어, 밀봉 부재(130, 132)는 외부 충격 흡수가 용이한 에폭시 수지 등으로 이루어질 수 있다. 그러나 밀봉 부재(130, 132)의 재질이 수지계로 한정되는 것은 아니다.
연장부(140)는 기판(110)에 형성된다. 연장부(140)는 차폐층(150, 152)과의 연결이 용이하도록 기판(110)의 측면으로부터 돌출 형성될 수 있다. 예를 들어, 연장부(140)는 밀봉 부재(130, 132)보다 기판(110)의 둘레 방향으로 연장 형성될 수 있다.
연장부(140)는 양면 패키지 모듈(100)의 제조공정 중 하나인 절단(Dicing) 공정에 따른 흔적을 포함할 수 있다. 예를 들어, 연장부(140)에는 곡면(142, 144)이 형성된다. 제1곡면(142)은 기판(110)의 제1면(112) 측에 형성되고, 제2곡면(144)은 기판(110)의 제2면(114) 측에 형성된다. 이와 같이 형성된 곡면(142, 144)은 밀봉 부재(130, 132)의 측면과 연결된다.
연장부(140)에는 차폐층(150, 152)과 전기적으로 접촉하는 도전 부재(160)가 형성된다. 예를 들어, 연장부(140)의 단부에는 도전 부재(160)가 형성된다. 도전 부재(160)는 연장부(140)의 둘레를 따라 연속적으로 형성될 수 있다. 이와 같이 형성된 도전 부재(160)는 차폐층(150, 152)과의 전기적 접촉 신뢰성을 향상시킬 수 있다.
차폐층(150, 152)은 밀봉 부재(130, 132)에 형성된다. 예를 들어, 제1차폐층(150)은 제1밀봉 부재(130)의 상면 및 측면에 형성되고, 제2차폐층(152)은 제2밀봉 부재(132)의 측면에 형성된다.
차폐층(150, 152)은 연장부(140)에 형성된다. 예를 들어, 제1차폐층(150)은 연장부(140)의 제1곡면(142)에 형성되고, 제2차폐층(152)은 연장부(140)의 제2곡면(144)에 형성된다. 참고로, 차폐층(150, 152)은 전해도금, 무전해도금 등에 의해 형성될 수 있다. 그러나 차폐층(150, 152)의 형성 방법이 전술된 방법으로 한정되는 것은 아니다. 이와 같이 형성된 차폐층(150, 152)은 밀봉 부재(130, 132)의 외부 표면을 완벽하게 차단하여 유해 전자파에 따른 간섭 현상을 경감시킬 수 있다.
위와 같이 구성된 양면 패키지 모듈(100)은 차폐층(150, 152)을 통한 유해 전자파의 차폐뿐만 아니라 차폐층(150, 152)과 도전 부재(160) 간의 전기적 접촉 신뢰성을 확보할 수 있다.
한편, 양면 패키지 모듈(100)을 구성하는 기판들(110)은 하나의 기판 스트립을 통해서 제작될 수 있다. 예를 들어, 복수의 기판(110)은 기판 스트립의 절단 공정을 통해 얻어질 수 있다.
다음에서는 양면 패키지 모듈의 제조에 기반이 되는 기판 스트립을 도 4 및 도 5를 참조하여 설명한다.
기판 스트립(200)은 기판(210), 전자 부품(220), 도전 부재(230)를 포함한다. 그러나 기판 스트립(200)의 구성이 전술된 구성요소들로 한정되는 것은 아니다. 예를 들어, 기판 스트립(200)은 밀봉 부재를 더 포함할 수 있다.
기판(210)은 일 방향으로 길게 연장된 형태일 수 있다. 예를 들어, 기판(210)은 단위 기판이 길이 및 폭 방향으로 연속된 형태일 수 있다. 기판(210)은 복수의 층이 적층된 형태일 수 있다. 예를 들어, 기판(210)은 코어층, 금속층, 수지층 등이 소정의 순서로 적층된 형태일 수 있다.
기판(210)은 전자 부품(220)과 연결되는 인쇄회로(216)를 포함한다. 예를 들어, 기판(210)의 내부 또는 표면에는 서로 다른 전자 부품(220)을 전기적으로 연결하는 인쇄회로(216)가 형성된다.
전자 부품(220)은 기판(210)에 배치된다. 예를 들어, 전자 부품(220)은 기판(210)의 제1면에 배치될 수 있다. 그러나 전자 부품(220)의 배치위치가 기판(210)의 제1면으로 한정되는 것은 아니다. 부연 설명하면, 전자 부품(220)은 기판(210)의 제1면 및 제2면에 각각 배치될 수 있다.
전자 부품(220)은 소정의 간격을 두고 배치될 수 있다. 예를 들어, 동일 유형의 전자 부품(220)은 기판(210)의 길이 방향 또는 폭 방향을 따라 동일 간격으로 배치될 수 있다.
도전 부재(230)는 기판(210)에 형성된다. 예를 들어, 도전 부재(230)는 기판(210)의 길이 및 방향을 따라 형성된다. 도전 부재(230)는 기판(210)을 다수의 단위 영역으로 분할하도록 형성된다. 예를 들어, 도전 부재(230)에 의해 분할된 영역은 하나의 단위 기판이 될 수 있다. 이에 따라 도전 부재(230)에 의해 분할된 영역에는 동일 수의 전자 부품(220)이 배치될 수 있다.
도전 부재(230)는 도 5에 도시된 바와 같이 기판(210)의 두께 방향을 따라 길게 형성된다. 따라서, 도전 부재(230)는 기판(210)의 단면을 여러 영역으로 분할할 수 있다.
도전 부재(230)는 소정의 폭을 갖도록 형성된다. 예를 들어, 도전 부재(230)의 폭은 기판 스트립(200)을 절단하는 커터날의 두께보다 클 수 있다. 따라서, 본 실시 예에 따른 기판 스트립(200)은 도전 부재(230)를 기준으로 기판(210)을 절단하더라도 도전 부재(230)가 기판(210)의 외부 표면으로 노출될 수 있으며, 이를 통해 차폐층과의 전기적 접촉 신뢰성을 향상시킬 수 있다.
다음에서는 기판 스트립의 다른 실시 예를 설명한다.
먼저, 도 6 내지 도 8을 참조하여 다른 실시 예에 따른 기판 스트립을 설명한다.
본 실시 예에 따른 기판 스트립(200)은 도전 부재(230)의 형상에 있어서 전술된 실시 예와 구별된다. 예를 들어, 본 실시 예에서 도전 부재(230)는 제1패턴(232)과 제2패턴(234)을 포함한다. 제1패턴(232)은 단위 영역의 전자 부품들(220)을 둘러싸는 사각 형상이고, 제2패턴(234)은 제1패턴(232)으로부터 일 방향으로 연장되는 직선 형상일 수 있다. 제2패턴(234)은 도 7 및 도 8에 도시된 바오 같이 기판(210)의 층마다 어긋나게 형성될 수 있다. 이와 같이 형성된 도전 부재(230)는 절단 위치가 제1패턴(232)에서 벗어나더라도 제2패턴(234)이 차폐층과의 전지적 접촉이 가능하도록 기판(210)의 외부 표면으로 노출될 수 있다.
도 9 및 도 10을 참조하여 또 다른 실시 예에 따른 기판 스트립을 설명한다.
본 실시 예에 따른 기판 스트립(200)은 도전 부재(230)의 형상에 있어서 전술된 실시 예들과 구별된다. 예를 들어, 도전 부재(230)는 다수의 사선이 대칭형태로 반복되는 형태일 수 있다.
다음에서는 도 11을 참조하여 양면 패키지 모듈의 제조방법을 설명한다.
양면 패키지 모듈의 제조 방법은 도전 부재(230)의 형성, 밀봉 부재(240, 242)의 형성, 절단 홈(250, 252)의 형성, 차폐층(260, 262)의 형성, 절단 등의 공정을 포함할 수 있다.
1) 도전 부재(230)의 형성 단계
본 단계는 기판(210)에 도전 부재(230)를 형성하는 일련의 공정들을 포함한다. 예를 들어, 본 단계는 기판 스트립(200)을 준비하는 공정, 기판(210)에 홈을 형성하는 공정, 상기 홈에 도전 부재(230)를 형성하는 공정 등을 모두 포함할 수 있다. 도전 부재(230)의 형성은 전해도금, 무전해도금, 도전성 물질의 충전 등의 방법으로 수행될 수 있다. 그러나 도전 부재(230)의 형성이 전술된 방법으로 한정되는 것은 아니다.
본 단계는 기판(210)에 인쇄회로(216)를 형성하는 공정을 포함할 수 있다. 여기서, 인쇄회로(216)의 형성은 도전 부재(230)의 형성 공정과 함께 수행될 수 있다.
아울러, 본 단계는 기판(210)에 전자 부품(220)을 배치하는 공정을 포함할 수 있다. 그러나 본 공정은 필요에 따라 본 단계 이전에 수행되거나 또는 본 단계 이후에 수행될 수 있다.
2) 밀봉 부재(240)의 형성 단계
본 단계는 기판(210)의 일면 또는 양면에 밀봉 부재를 형성하는 공정을 포함한다. 본 단계는 기판(210)의 제1면에 제1밀봉 부재(240)를 형성하는 공정과 기판(210)의 제2면에 제2밀봉 부재(242)를 형성하는 공정으로 분리될 수 있다. 그러나 본 단계가 반드시 2개의 공정으로 나뉘는 것은 아니다. 예를 들어, 밀봉 부재(240, 242)는 기판(210)의 양면에 동시에 형성될 수 있다.
3) 절단 홈(250, 252)의 형성 단계
본 단계는 기판(210)을 단위 크기로 분할하는 예비 단계로서, 기판(210)의 제1면 및 제2면에 절단 홈(250, 252)을 형성하는 공정을 포함한다. 여기서, 제1홈(250)과 제2홈(252)은 각각 분리된 공정을 통해 독립적으로 형성될 수 있다. 아울러, 홈(250, 252)은 기판(210)의 도전 부재(260)가 노출되는 깊이로 형성될 수 있다. 홈(250, 252)은 기계적 절삭, 화학적 연마(에칭) 등의 방법으로 형성될 수 있다. 참고로, 전자의 방법에 따른 홈(250, 252)의 단부는 곡선형태일 수 있고, 후자의 방법에 따른 홈(250, 252)의 단부는 뾰족한 형태일 수 있다.
4) 차폐층(260, 262)의 형성 단계
본 단계는 밀봉 부재(240)와 홈(250, 252)에 차폐층(260, 262)을 형성하는 공정을 포함한다. 예를 들어, 제1차폐층(260)은 제1밀봉 부재(240)의 상면과 제1홈(250)에 형성되고, 제2차폐층(262)은 제2홈(252)에 형성된다.
차폐층(260, 262)은 전해도금, 무전해 도금 등의 방법을 통해 형성될 수 있다. 그러나 차폐층(260, 262)의 형성이 전술된 방법으로 한정되는 것은 아니다.
한편, 제2밀봉 부재(242)의 하면에 차폐층(262)이 형성되면, 양면 패키지 모듈의 접속 전극의 형성이 불가능하므로, 본 단계를 수행하기 이전에 제2밀봉 부재(242)의 하면을 테이핑하는 공정을 수행할 수 있다. 또는, 본 단계를 수행한 이후, 제2밀봉 부재(242)의 하면을 연마하여 제2밀봉 부재(242)의 하면에 형성된 차폐층(262)을 제거하는 단계를 추가로 수행할 수도 있다.
5) 절단 단계
본 단계는 홈(250, 252)을 경계로 분할된 기판(210)을 완전히 절단하는 공정을 포함한다. 본 단계의 수행 이후에는 도 11에 도시된 형태의 양면 패키지 모듈(100)이 완성된다.
위와 같이 구성된 양면 패키지 모듈의 제조 방법은 기판 스트립(200) 단위에서 전자 부품의 배치, 밀봉 부재의 형성, 차폐층의 형성이 모두 이루어지므로, 양면 패키지 모듈의 제조공정을 간소화시킬 수 있다. 아울러, 본 제조 방법은 기판의 도전 부재와 차폐층 간의 접촉 신뢰성을 확보할 수 있으므로, 양면 패키지 모듈의 제조수율을 향상시킬 수 있다.
본 발명은 이상에서 설명되는 실시 예에만 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 기술적 사상의 요지를 벗어나지 않는 범위에서 얼마든지 다양하게 변경하여 실시할 수 있을 것이다. 예를 들어, 전술된 실시형태에 기재된 다양한 특징사항은 그와 반대되는 설명이 명시적으로 기재되지 않는 한 다른 실시형태에 결합하여 적용될 수 있다.
100 양면 패키지 모듈
110 기판
112 제1면
114 제2면
116 회로 패턴
120 전자 부품
130 제1밀봉 부재
132 제2밀봉 부재
140 연장부
142 제1곡면
144 제2곡면
150 제1차폐층
152 제2차폐층
160 도전 부재
170 비아 전극
200 기판 스트립
210 기판
220 전자 부품
230 도전 부재
232 제1패턴
234 제2패턴

Claims (13)

  1. 제1면 및 제2면에 전자부품이 배치되도록 구성되는 기판;
    상기 제1면 및 상기 제2면에 각각 형성되는 제1밀봉 부재 및 제2밀봉 부재; 및
    상기 기판의 측면으로부터 상기 제1밀봉 부재 및 상기 제2밀봉 부재 사이로 돌출 형성되는 연장부;
    를 포함하는 양면 패키지 모듈.
  2. 제1항에 있어서,
    상기 제1밀봉 부재의 상면 및 측면에 형성되는 제1차폐층을 포함하는 양면 패키지 모듈.
  3. 제1항에 있어서,
    상기 제2밀봉 부재의 측면에 형성되는 제2차페층을 포함하는 양면 패키지 모듈.
  4. 제1항에 있어서,
    상기 연장부는 상기 제1밀몽 부재의 측면과 연결되는 제1곡면을 포함하는 양면 패키지 모듈.
  5. 제1항에 있어서,
    상기 연장부는 상기 제2밀몽 부재의 측면과 연결되는 제2곡면을 포함하는 양면 패키지 모듈.
  6. 제1항에 있어서,
    상기 연장부는 상기 제1밀봉 부재 및 상기 제2밀봉 부재의 차폐층과 연결되는 도전 부재를 포함하는 양면 패키지 모듈.
  7. 제6항에 있어서,
    상기 도전 부재는 상기 기판의 둘레를 따라 연속적으로 형성되는 양면 패키지 모듈.
  8. 제6항에 있어서,
    상기 도전 부재는 상기 기판의 높이 방향을 따라 연속적으로 형성되는 양면 패키지 모듈.
  9. 제6항에 있어서,
    상기 도전 부재는 상기 연장부의 단부로부터 상기 기판을 향해 연장되는 복수의 직선 또는 사선 형태인 양면 패키지 모듈.
  10. 제1항에 있어서,
    상기 기판으로부터 상기 제2밀봉 부재의 하면까지 연장 형성되는 비아 전극을 포함하는 양면 패키지 모듈.
  11. 기판;
    상기 기판에 형성되고, 상기 기판을 복수의 단위 영역으로 분할하도록 형성되는 도전 부재; 및
    상기 도전 부재에 의해 분할된 공간에 배치되는 전자 부품;
    을 포함하는 기판 스트립.
  12. 제11항에 있어서,
    상기 도전 부재는 사각 형상의 제1패턴을 포함하는 기판 스트립.
  13. 제12항에 있어서,
    상기 도전 부재는 상기 제1패턴으로부터 연장되는 제2패턴을 포함하는 기판 스트립.
KR1020160013504A 2016-02-03 2016-02-03 양면 패키지 모듈 및 기판 스트립 KR20170092309A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160013504A KR20170092309A (ko) 2016-02-03 2016-02-03 양면 패키지 모듈 및 기판 스트립
US15/267,233 US10109595B2 (en) 2016-02-03 2016-09-16 Double-sided package module and substrate strip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160013504A KR20170092309A (ko) 2016-02-03 2016-02-03 양면 패키지 모듈 및 기판 스트립

Publications (1)

Publication Number Publication Date
KR20170092309A true KR20170092309A (ko) 2017-08-11

Family

ID=59385659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160013504A KR20170092309A (ko) 2016-02-03 2016-02-03 양면 패키지 모듈 및 기판 스트립

Country Status (2)

Country Link
US (1) US10109595B2 (ko)
KR (1) KR20170092309A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3462486B1 (en) * 2017-09-29 2021-03-24 Qorvo US, Inc. Process for making a double-sided module with electromagnetic shielding
JP7063390B2 (ja) 2018-09-28 2022-05-09 株式会社村田製作所 電子部品モジュール
US11201467B2 (en) 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
WO2021251160A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュールおよび部品
TWI778816B (zh) 2021-09-28 2022-09-21 欣興電子股份有限公司 晶片互聯的封裝結構及其封裝方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US6613978B2 (en) * 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US20040158978A1 (en) * 2003-02-14 2004-08-19 Lee Sang-Hyeop Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
US20040178514A1 (en) * 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
WO2005078796A1 (ja) 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
CN100472780C (zh) 2004-02-13 2009-03-25 株式会社村田制作所 电子零部件及其制造方法
US7327015B2 (en) 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US7342303B1 (en) 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US20070274059A1 (en) * 2006-05-25 2007-11-29 Chennupati Raghuram Siva Apparatus and method for shielding of electromagnetic interference of a memory module
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7829981B2 (en) * 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
KR101171512B1 (ko) 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
US9209121B2 (en) * 2013-02-01 2015-12-08 Analog Devices, Inc. Double-sided package
KR101983142B1 (ko) 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
KR20150035251A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
KR20150039402A (ko) * 2013-10-02 2015-04-10 삼성전기주식회사 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
US9209154B2 (en) * 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
US10727082B2 (en) * 2015-08-28 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9659878B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same
KR101712288B1 (ko) * 2015-11-12 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9859229B2 (en) * 2016-04-28 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same

Also Published As

Publication number Publication date
US20170221835A1 (en) 2017-08-03
US10109595B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
US9055682B2 (en) Circuit module
KR20170092309A (ko) 양면 패키지 모듈 및 기판 스트립
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US9101044B2 (en) Circuit module and method of producing the same
JP5517379B1 (ja) 回路モジュール
JP2007095927A (ja) 配線基板およびその製造方法
CN104080280B (zh) 一种封装基板单元及其制作方法和基板组件
JP6165025B2 (ja) 半導体モジュール
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
US10985030B2 (en) Method for manufacturing semiconductor device
CN110114869B (zh) 电路模块及其制造方法
CN104066273A (zh) 一种封装基板及其制作方法和基板组件
EP4068347A1 (en) Package for housing electronic component, electronic device, and electronic module
CN104080274B (zh) 一种封装基板及其制作方法和基板组件
JP2018029140A (ja) 基板およびその製造方法並びにモジュール
JP6725333B2 (ja) 多数個取り配線基板および配線基板
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP6130278B2 (ja) 多数個取り配線基板
US9084365B2 (en) Electronic module
JP2016046376A (ja) 高周波モジュール及び高周波モジュールの製造方法
JP2011134826A (ja) 多数個取り配線基板および配線基板
JP5511603B2 (ja) 多数個取り配線基板
JP2005223153A (ja) 積層基板、及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E90F Notification of reason for final refusal
X601 Decision of rejection after re-examination