CN104066273A - 一种封装基板及其制作方法和基板组件 - Google Patents

一种封装基板及其制作方法和基板组件 Download PDF

Info

Publication number
CN104066273A
CN104066273A CN201310090177.0A CN201310090177A CN104066273A CN 104066273 A CN104066273 A CN 104066273A CN 201310090177 A CN201310090177 A CN 201310090177A CN 104066273 A CN104066273 A CN 104066273A
Authority
CN
China
Prior art keywords
base plate
packaging unit
hollow out
copper foil
middle section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310090177.0A
Other languages
English (en)
Inventor
徐艺林
高成志
郑仰存
谷新
黄良松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201310090177.0A priority Critical patent/CN104066273A/zh
Priority to PCT/CN2013/090741 priority patent/WO2014146469A1/zh
Publication of CN104066273A publication Critical patent/CN104066273A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes

Abstract

本发明公开了一种封装基板的制作方法，包括：在基板上的每个封装基板单元的周边分别加工镂空长槽；将所述镂空长槽的侧壁金属化；将所述封装基板单元的中央区域的铜箔层蚀刻掉；在蚀刻掉铜箔层的所述中央区域加工用于固定电子元件的镂空方槽。本发明实施例还提供相应的封装基板单元和基板组件。本发明技术方案采用将封装基板单元周边的侧壁金属化作为金属屏蔽层的技术方案，简单可靠的实现了对电子元件进行电磁屏蔽，而不必另外增加屏蔽罩，不会增加封装基板厚度，不会降低产品的通用性，且结构可靠，降低了失效风险，同时成本低廉。

Description

一种封装基板及其制作方法和基板组件
技术领域
本发明涉及电路板加工技术领域，具体涉及一种封装基板及其制作方法和基板组件。
背景技术
现有的埋入式电路板通常采用在电路板上开槽，将电子元件例如芯片等嵌入所开的槽中并固定等方法制成。该种电路板中埋入的电子元件会受到外界电磁干扰，不能工作在最佳状态。现有技术中一般采用在电路板上增加一个屏蔽罩的方式来避免电磁干扰。但是，屏蔽罩会增加电路板的厚度，降低产品的通用性，不利于向小型化发展，且屏蔽罩不够可靠，有移位或脱落等失效风险。
发明内容
本发明实施例提供一种封装基板及其制作方法和基板组件，以解决现有技术中采用屏蔽罩对电路板进行电磁屏蔽带来的缺陷。
本发明第一方面提供一种封装基板的制作方法，包括：在基板上的每个封装基板单元的周边加工镂空长槽；将所述镂空长槽的侧壁金属化；将所述封装基板单元的中央区域的铜箔层蚀刻掉；在蚀刻掉铜箔层的所述中央区域加工用于固定电子元件的镂空方槽。
本发明第二方面提供一种封装基板，所述封装基板单元的中央区域开设有用于固定电子元件，并使所述电子元件与所述封装基板单元绝缘的镂空方槽，所述封装基板单元周边的侧壁上加工有用于对所述电子元件进行电磁屏蔽的金属化层。
本发明第二方面提供一种基板组件，包括：如上文所述的封装基板单元，埋入所述封装基板单元开设的镂空方槽中的电子元件，以及分别压合在所述封装基板单元两面的上、下基板，所述电子元件与所述上基板或下基板上的电路图形电连接。
本发明实施例采用将封装基板单元周边的侧壁金属化，在封装基板的中央区域埋入电子元件，利用封装基板单元表面的铜箔层和周边金属化的侧壁作为金属屏蔽层的技术方案，简单可靠的实现了对电子元件进行电磁屏蔽，而不必另外增加屏蔽罩，不会增加封装基板厚度，不会降低产品的通用性，且结构可靠，降低了失效风险，同时制作成本也更低廉。
附图说明
图1是本发明实施例提供的封装基板的制作方法的流程图；
图2是基板上规划的封装基板单元的示意图；
图3是已加工镂空长槽的封装基板单元的示意图；
图4是已加工通孔的封装基板单元的示意图；
图5是已加工镂空长槽和通孔的封装基板单元的示意图；
图6是金属化后的封装基板单元的截面图；
图7是设置了干膜的封装基板单元的截面图；
图8是已经过蚀刻的封装基板单元的截面图；
图9是已加工镂空方槽的封装基板单元的截面图；
图10是独立的封装基板单元的示意图；
图11是包括封装基板单元的基板组件的示意图。
具体实施方式
本发明实施例提供本发明实施例提供一种封装基板的制作方法，可以解决现有的对电路板电磁屏蔽技术的缺陷。本发明实施例还提供相应的封装基板。以下分别进行详细说明。
实施例一、
请参考图1，本发明实施例提供一种封装基板的制作方法，包括：
101、在基板上的每个封装基板单元的周边加工镂空长槽。
本实施例中，对封装基板单元的加工从一张较大的基板，例如双面覆铜板开始。该较大的基板上规划出若干个规则排列的封装基板单元。所述的若干个封装基板单元呈阵列式排列，横成行，竖成列。
图2示出了基板201上的一个封装基板单元202，图中的虚线方框为该封装基板单元202的边界。本步骤中，如图3所示，可以在封装基板单元202的周边沿着所述虚线方框分别加工镂空长槽203，具体可以为加工四个分别位于四周的镂空长槽203。实际应用中，每两个相邻的封装单元202之间加工的一条镂空长槽203，被该两个封装基板单元202共用，该镂空长槽102的两个侧壁分别成为两个封装基板单元202的侧壁。实际应用中，可以采用普通铣刀加工镂空长槽203，加工完毕后，各个封装基板单元202在四个边缘上被区分开，但在各个顶角处连接，仍然可以作为一个整体进行后续加工，以提高加工效率。该种在基板上规划多个封装基板单元，各个单元紧邻，以镂空长槽分割的布局方法，可以提高基板的板材利用率，降低生产成本。
一种实施方式中，在本步骤之前，还可以包括如下步骤：在每个封装基板单元202的顶角部位加工通孔204，本实施例中在四个顶角部位都分别加工有通孔204，如图4所示。这些加工的通孔204可以在后续作为层间的导通孔、对位孔或工具孔使用。加工通孔204的方法可以是机械钻工艺。本实施方式中，先加工完通孔204，再加工镂空长槽203，这两个步骤加工完毕之后的半成品如图5所示。
102、将所述镂空长槽的侧壁金属化。
本步骤中采用金属化工艺将所述镂空长槽的侧壁金属化。如果之间加工了通孔，则同时将通孔也金属化。金属化后的一个封装基板单元的截面图如6所示，可以看出，镂空长槽203的侧壁上附着了一金属化层205。该被金属化的侧壁后续将作为屏蔽层，为封装基板单元内埋入的电子元件提供金属屏蔽作用。本步骤中，侧壁金属化时形成的金属层与基板表面的铜箔层电镀相连，可靠性非常好，使用过程中完全不会发生脱离或者移位现象。
103、将所述封装基板单元的中央区域的铜箔层蚀刻掉。
本步骤中采用图形转移工艺在所述封装基板单元的中央区域开窗，即，将中央区域的铜箔层蚀刻掉。以便于后续在中央区域加工用于埋入电子元件的镂空方槽。蚀刻铜箔层的工艺包括：
如图7所示，在所述封装基板单元202上除所述中央区域以外的其它部分设置一层干膜206，使所述干膜206覆盖所述镂空长槽203；然后，采用化学腐蚀工艺将所述中央区域的铜箔层207蚀刻掉。蚀刻完毕后，去除干膜，如图8所示，中央区域的绝缘芯板层208已暴露出来。
一种实施方式中，步骤103之后，还可以包括：对所述封装基板单元202镀金，使所述中央区域周边未被蚀刻掉的铜箔层207上和所述镂空长槽203的侧壁上镀一层镍金或镍钯金，以便提供良好的可焊性。
104、在蚀刻掉铜箔层的所述中央区域加工镂空方槽。
如图9所示，中央区域的铜箔层207被蚀刻掉后，可以采用机械铣或者激光切割等工艺在中央区域加工镂空方槽209。该镂空方槽206上下贯穿基板，其侧壁为绝缘材料，可用于后续嵌入电子元件。实际应用中，为了避免后续嵌入的电子元件接触中央区域周围的铜箔层207造成短路，可以按照略小于所述中央区域的尺寸，也就是略小于铜箔层上开窗区域的尺寸，加工镂空方槽209，使所述镂空方槽209边缘一定尺寸范围，例如0.5mm范围内没有铜箔层，从而实现芯片与封装基板单元之间的良好绝缘性能。
本步骤之后，还可以包括以下步骤：沿所述镂空长槽203的中心线进行切割，将所述基板201切割成为多个独立的封装基板单元202。切割后独立的封装基板单元202，如图10所示。
后续，可以将电子元件固定在所述镂空方槽中，由于电子元件与金属化侧壁之间是由绝缘基材隔离，绝缘性能非常可靠，可以保证所述电子元件与所述镂空方槽周围的铜箔层和所述镂空长槽的侧壁完全绝缘。
如图11所示，实际应用中，埋入了电子元件301的封装基板单元202的上下两面可以分别压合上、下基板302，上、下基板302上分别加工有电路图形，所述电子元件301可以和所述上基板或下基板上的电路图形电连接，从而构成可实际应用的基板组件。
以上，本发明实施例提供了一种封装基板的制作方法，采用将封装基板单元周边的侧壁金属化，在封装基板的中央区域埋入电子元件，利用封装基板单元表面的铜箔层和周边金属化的侧壁作为金属屏蔽层的技术方案，简单可靠的实现了对电子元件进行电磁屏蔽，而不必另外增加屏蔽罩，不会增加封装基板厚度，不会降低产品的通用性，且结构可靠，降低了失效风险。另外，本发明实施例方法只需要采用图像转移设备、电镀设备等常用设备即可，无需新增特殊的设备，通用性好。
实施例二、
请参考图10，本发明实施例提供一种封装基板单元202，所述封装基板单元202的中央区域开设有用于固定电子元件的镂空方槽209，所述封装基板单元202周边的侧壁上加工有用于对所述电子元件进行电磁屏蔽的金属化层205。
其它实施方式中，所述封装基板单元202的四个顶角部分可以分别加工有金属化通孔204。所述封转基板单元202上的铜箔层和周边的侧壁上可以镀有一层镍金或镍钯金。
请参考图11，本发明实施例还提供一种基板组件，包括：如上文所述的封装基板单元202，埋入所述封装基板单元202开设的镂空方槽中的电子元件301，以及分别压合在所述封装基板单元202两面的上、下基板302，所述电子元件301与所述上基板或下基板上的电路图形电连接。
以上，本发明实施例提供了一种封装基板单元，该封装基板单元周边的侧壁被金属化，可以对封装基板中央区域埋入的电子元件进行电磁屏蔽，该产品结构简单可靠，不会增加封装基板厚度，不会降低产品的通用性，失效风险低。另外，本发明实施例的封装基板单元在加工时只需要采用图像转移设备、电镀设备等常用设备即可，无需新增特殊的设备，通用性好。
以上对本发明实施例所提供的封装基板及其制作方法进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制。本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种封装基板的制作方法，其特征在于，包括：
在基板上的每个封装基板单元的周边加工镂空长槽；
将所述镂空长槽的侧壁金属化；
将所述封装基板单元的中央区域的铜箔层蚀刻掉；
在蚀刻掉铜箔层的所述中央区域加工用于固定电子元件的镂空方槽。
2.根据权利要求1所述的方法，其特征在于，所述的在基板上的每个封装基板单元的周边加工镂空长槽之前还包括：
在每个封装基板单元的顶角部位加工通孔。
3.根据权利要求1所述的方法，其特征在于，所述的将所述封装基板单元的中央区域的铜箔层蚀刻掉包括：
在所述封装基板单元上除所述中央区域以外的其它部分设置一层干膜，使所述干膜覆盖所述镂空长槽；
采用化学腐蚀工艺将所述中央区域的铜箔层蚀刻掉。
4.根据权利要求1所述的方法，其特征在于，所述的将所述封装基板单元的中央区域的铜箔层蚀刻掉之后，还包括：
对所述封装基板单元镀金，使所述中央区域周边未被蚀刻掉的铜箔层上和所述镂空长槽的侧壁上镀一层镍金或镍钯金。
5.根据权利要求1所述的方法，其特征在于，所述的在蚀刻掉铜箔层的所述中央区域加工用于固定电子元件的镂空方槽包括：
按照略小于所述中央区域的尺寸加工镂空方槽，使所述镂空方槽边缘一定尺寸范围内没有铜箔层。
6.根据权利要求1所述的方法，其特征在于，所述的在蚀刻掉铜箔层的所述中央区域加工用于固定电子元件的镂空方槽之后还包括：
沿所述镂空长槽的中心线，将所述基板切割成为多个独立的封装基板单元。
7.一种封装基板单元，其特征在于：所述封装基板单元的中央区域开设有用于固定电子元件，并使所述电子元件与所述封装基板单元绝缘的镂空方槽，所述封装基板单元周边的侧壁上加工有用于对所述电子元件进行电磁屏蔽的金属化层。
8.根据权利要求7所述的封装基板，其特征在于：
所述封装基板单元的四个顶角部分分别加工有金属化通孔。
9.根据权利要求7所述的封装基板，其特征在于：
所述封转基板单元上的铜箔层和周边的侧壁上镀有一层镍金或镍钯金。
10.一种基板组件，其特征在于，包括：如权利要求7、8或9所述的封装基板单元，埋入所述封装基板单元开设的镂空方槽中的电子元件，以及分别压合在所述封装基板单元两面的上、下基板，所述电子元件与所述上基板或下基板上的电路图形电连接。
CN201310090177.0A 2013-03-20 2013-03-20 一种封装基板及其制作方法和基板组件 Pending CN104066273A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310090177.0A CN104066273A (zh) 2013-03-20 2013-03-20 一种封装基板及其制作方法和基板组件
PCT/CN2013/090741 WO2014146469A1 (zh) 2013-03-20 2013-12-27 一种封装基板及其制作方法和基板组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310090177.0A CN104066273A (zh) 2013-03-20 2013-03-20 一种封装基板及其制作方法和基板组件

Publications (1)

Publication Number Publication Date
CN104066273A true CN104066273A (zh) 2014-09-24

Family

ID=51553732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310090177.0A Pending CN104066273A (zh) 2013-03-20 2013-03-20 一种封装基板及其制作方法和基板组件

Country Status (2)

Country Link
CN (1) CN104066273A (zh)
WO (1) WO2014146469A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106231787A (zh) * 2016-09-22 2016-12-14 深圳市迅捷兴科技股份有限公司 电磁局部屏蔽的印制电路板结构及其制作方法
CN112351585A (zh) * 2020-09-16 2021-02-09 东莞康源电子有限公司 Pcb侧壁金属化制作方法
CN112449494A (zh) * 2019-08-27 2021-03-05 深南电路股份有限公司 一种印制电路板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131269A (en) * 1998-05-18 2000-10-17 Trw Inc. Circuit isolation technique for RF and millimeter-wave modules
CN1474642A (zh) * 1997-10-14 2004-02-11 Ҿ쳵���ʽ���� 多层印制线路板及其制造方法,填充通孔的树脂组合物
CN1891023A (zh) * 2003-12-09 2007-01-03 阿斯波康普科技公司 用于绕嵌在电路中的部件构造电磁干扰屏蔽的方法
CN101416567A (zh) * 2006-04-10 2009-04-22 松下电器产业株式会社 中继基板、其制造方法及使用其的立体电路装置
US20120146178A1 (en) * 2004-03-04 2012-06-14 Skyworks Solutions, Inc. Overmolded semiconductor package with wirebonds for electromagnetic shielding
CN102802364A (zh) * 2012-09-11 2012-11-28 岳长来 一种在印刷电路板的导电层中设置金属钯层的方法及其层状结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188816B2 (ja) * 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
KR20100000242A (ko) * 2008-06-24 2010-01-06 삼성전기주식회사 인쇄회로기판의 제조방법
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474642A (zh) * 1997-10-14 2004-02-11 Ҿ쳵���ʽ���� 多层印制线路板及其制造方法,填充通孔的树脂组合物
US6131269A (en) * 1998-05-18 2000-10-17 Trw Inc. Circuit isolation technique for RF and millimeter-wave modules
CN1891023A (zh) * 2003-12-09 2007-01-03 阿斯波康普科技公司 用于绕嵌在电路中的部件构造电磁干扰屏蔽的方法
US20120146178A1 (en) * 2004-03-04 2012-06-14 Skyworks Solutions, Inc. Overmolded semiconductor package with wirebonds for electromagnetic shielding
CN101416567A (zh) * 2006-04-10 2009-04-22 松下电器产业株式会社 中继基板、其制造方法及使用其的立体电路装置
CN102802364A (zh) * 2012-09-11 2012-11-28 岳长来 一种在印刷电路板的导电层中设置金属钯层的方法及其层状结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106231787A (zh) * 2016-09-22 2016-12-14 深圳市迅捷兴科技股份有限公司 电磁局部屏蔽的印制电路板结构及其制作方法
CN106231787B (zh) * 2016-09-22 2019-03-08 深圳市迅捷兴科技股份有限公司 电磁局部屏蔽的印制电路板结构及其制作方法
CN112449494A (zh) * 2019-08-27 2021-03-05 深南电路股份有限公司 一种印制电路板的制作方法
CN112449494B (zh) * 2019-08-27 2022-04-12 深南电路股份有限公司 一种印制电路板的制作方法
CN112351585A (zh) * 2020-09-16 2021-02-09 东莞康源电子有限公司 Pcb侧壁金属化制作方法

Also Published As

Publication number Publication date
WO2014146469A1 (zh) 2014-09-25

Similar Documents

Publication Publication Date Title
US9055682B2 (en) Circuit module
TWI483375B (zh) 半導體裝置
EP2548225B1 (en) System-in-package using embedded-die coreless substrates, and processes of forming same
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
CN102789991B (zh) 封装结构及其制作方法
KR20170116959A (ko) 전자회로 모듈 및 그 제조방법
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
CN104037166A (zh) 包含天线层的半导体封装件及其制造方法
JP2005317935A (ja) モジュール部品およびその製造方法
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
CN104080280A (zh) 一种封装基板单元及其制作方法和基板组件
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
CN102686053A (zh) 多层布线基板的制造方法
EP3120674B1 (en) Face-up substrate integration with solder ball connection in semiconductor package
CN114267664A (zh) 封装电路结构及其制作方法
US10483194B2 (en) Interposer substrate and method of fabricating the same
KR20170092309A (ko) 양면 패키지 모듈 및 기판 스트립
CN110429076B (zh) 垂直互联框架
CN104425286A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
CN104066273A (zh) 一种封装基板及其制作方法和基板组件
US20130087896A1 (en) Stacking-type semiconductor package structure
TWI693865B (zh) 具有支撐圖案之印刷電路板及其製造方法
US9370092B2 (en) Multilayer wiring board
US9865787B2 (en) Chip substrate and chip package module
CN104080274B (zh) 一种封装基板及其制作方法和基板组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140924

RJ01 Rejection of invention patent application after publication