KR20170116959A - 전자회로 모듈 및 그 제조방법 - Google Patents

전자회로 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20170116959A
KR20170116959A KR1020170045211A KR20170045211A KR20170116959A KR 20170116959 A KR20170116959 A KR 20170116959A KR 1020170045211 A KR1020170045211 A KR 1020170045211A KR 20170045211 A KR20170045211 A KR 20170045211A KR 20170116959 A KR20170116959 A KR 20170116959A
Authority
KR
South Korea
Prior art keywords
electronic circuit
circuit module
mold resin
metal shield
conductor
Prior art date
Application number
KR1020170045211A
Other languages
English (en)
Other versions
KR101940904B1 (ko
Inventor
요시히로 스즈키
토모히데 요코자와
미치타카 오카자키
타쿠로 아오키
마사시 카츠마타
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20170116959A publication Critical patent/KR20170116959A/ko
Application granted granted Critical
Publication of KR101940904B1 publication Critical patent/KR101940904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(과제) 몰드 수지의 상면에 형성된 금속 실드를 용이하게 또한, 확실하게 전원 패턴에 접속한다.
(해결수단) 전원 패턴(24)을 갖는 기판(20)과, 기판(20)의 표면(21)에 탑재되는 전자부품(32)과, 전자부품(32)을 매입하도록 기판(20)의 표면(21)을 덮는 몰드 수지(40)와, 몰드 수지(40)를 덮는 금속 실드(50)와, 몰드 수지(40)를 관통하여 설치되며, 금속 실드(50)와 전원 패턴(24)을 접속하는 관통도체(60)를 구비한다. 본 발명에 의하면, 몰드 수지(40)를 관통하는 관통도체(60)를 통하여 금속 실드(50)와 전원 패턴(24)이 접속되기 때문에, 전자회로 모듈의 측면으로 접속용의 금속도체를 형성할 필요가 없고, 제조가 용이하게 된다. 게다가, 관통도체(60)에 의해 금속 실드(50)가 확실하게 전원 패턴(24)에 접속되기 때문에 접속 신뢰성도 큰 폭으로 향상된다.

Description

전자회로 모듈 및 그 제조방법{ELECTRONIC CIRCUIT MODULE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 전자회로 모듈 및 그 제조방법에 관한 것으로 특히, 몰드 수지의 상면이 금속 실드로 덮인 전자회로 모듈 및 그 제조방법에 관한 것이다.
최근, 스마트폰 등의 전자기기에는 다수의 전자부품이 모듈화된 전자회로 모듈이 널리 사용된다. 전자회로 모듈은 동작시에 전자 노이즈를 방사하거나, 외부에서 오는 노이즈의 영향을 받을 수 있기 때문에, 이를 억제하기 위해 몰드 수지의 표면이 금속 실드에 의해 덮일 수 있다(특허문헌 1 참조).
금속 실드가 제대로 전자 실드로서 기능하도록 하기 위해서는 금속 실드를 그라운드 등의 전원 패턴에 접속할 필요가 있다. 이 때문에, 종래의 전자회로 모듈에 있어서는, 전자회로 모듈의 상면 및 측면을 금속 실드로 덮고, 측면에 형성된 금속 실드를 전원 패턴에 접속함으로써 금속 실드 전체를 접지하였다.
특허문헌 1: 일본공개특허 2010-225752호 공보
그러나, 전자회로 모듈의 측면에 금속 실드를 형성하는 것은 결코 용이하지 않고, 제조 비용이 증가하는 원인이 되는 문제가 있다. 게다가, 측면의 금속 실드와 전원 패턴의 접속은 기판의 측면에 노출된 얇은 그라운드 배선을 금속 실드로 덮음으로써 달성되기 때문에, 접속 신뢰성이 불충분할 우려가 있다.
따라서, 본 발명은 몰드 수지의 상면에 형성된 금속 실드를 용이하게, 또한 확실하게 전원 패턴에 접속할 수 있는 전자회로 모듈 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 전자회로 모듈은, 전원 패턴을 갖는 기판과, 상기 기판의 표면에 탑재되는 전자부품과, 상기 전자부품을 매입하도록 상기 기판의 상기 표면을 덮는 몰드 수지와, 상기 몰드 수지를 덮는 금속실드와, 상기 몰드 수지를 관통하여 설치되며, 상기 금속 실드와 상기 전원 패턴을 접속하는 관통도체를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 몰드 수지를 관통하는 관통도체를 통하여 금속 실드와 전원 패턴이 접속되기 때문에, 전자회로 모듈의 측면에 접속용 금속도체를 형성할 필요가 없고, 제조가 용이하게 된다. 게다가, 관통도체에 의해 금속 실드가 확실하게 전원 패턴에 접속되기 때문에, 접속 신뢰성도 큰 폭으로 향상된다.
본 발명에 있어서, 상기 관통도체는 평면시점에서 상기 전자부품을 둘러싸도록 복수개 설치되는 것이 바람직하다. 이에 의하면, 전자부품으로부터 방사되는 전자 노이즈나 전자부품으로 입사되는 외래 노이즈를 차폐할 수 있다.
본 발명에 있어서, 상기 관통도체는, 상기 몰드 수지의 측면에 노출되는 것이 바람직하다. 이에 의하면, 측면으로 노출되는 관통도체가 측면의 전자 실드로서 기능하게 된다. 또한, 집합기판으로부터 복수의 전자회로 모듈을 다수개 취하는 경우에 있어서, 1개의 관통도체가 2개 이상의 전자회로 모듈에 공유되므로, 전자회로 모듈의 평면 사이즈를 소형화 할 수 있다.
본 발명에 있어서, 상기 금속 실드는, 상기 몰드 수지의 상면의 모든 면을 덮어도 된다. 이에 의하면, 상면 측에서 전자 실드 효과를 높일 수 있다. 혹은, 상기 금속 실드에는 상기 몰드 수지의 상면을 노출시키는 개구부가 설치되어도 된다. 이에 의하면, 몰드 수지에 포함된 수분이 리플로우 시에 개구부를 통하여 방출되므로, 제품의 신뢰성을 높일 수 있다.
본 발명에 있어서, 상기 금속 실드는, 상기 전자부품을 덮는 위치에 선택적으로 설치되어도 된다, 이에 의하면, 전자 실드가 불필요한 개소가 저배화되고, 금속 실드와 다른 전자부품과의 쇼트도 발생하기 어렵게 된다.
본 발명에 따른 전자회로 모듈은, 상기 몰드 수지를 덮으며 설치되어, 상기 금속 실드와는 절연분리된 금속도체와, 상기 몰드 수지를 관통하여 설치되며, 상기 금속도체에 접속되는 다른 관통도체를 더 구비하여도 된다. 이에 의하면, 금속 실드와 금속도체에 다른 전위를 부여할 수 있기 때문에, 예를 들면 금속도체를 안테나의 방사도체로서 이용할 수 도 있다.
본 발명에 있어서, 상기 전원 패턴은 상기 기판의 상기 표면에 설치되고, 상기 관통도체의 저부는 상기 전원 패턴의 상면과 접하는 것이 바람직하다, 이에 의하면, 관통공이 기판을 관통하지 않기 때문에, 관통도체의 존재로 인해 기판의 이면의 이용 가능 면적이 감소하지 않는다.
본 발명에 있어서, 상기 금속 실드는, 상기 몰드 수지 측의 표면이 조면화된 것이 바람직하다. 이에 의하면, 금속 실드와 몰드 수지의 밀착성을 높일 수 있다.
본 발명에 따른 전자회로 모듈은, 상기 기판에 매입되는 반도체 칩을 더 구비하는 것이 바람직하다. 이에 의하면, 보다 고기능의 전자회로 모듈을 제공할 수 있다.
본 발명에 따른 전자회로 모듈의 제조방법은, 전원 패턴을 갖는 집합기판의 표면에 전자부품을 탑재하는 제1공정과, 상기 전자부품을 매입하도록 상기 집합기판의 상기 표면을 몰드 수지로 덮고, 상기 몰드 수지의 상면을 금속 실드로 덮는 제2공정과, 상기 몰드 수지에 관통공을 형성함으로써 상기 전원 패턴을 노출시키는 제3공정과, 상기 관통공의 내부에 관통도체를 형성함으로써 상기 금속 실드와 상기 전원 패턴을 접속하는 제4공정과, 상기 집합기판을 절단함으로써 전자회로모듈을 개편화하는 제5공정을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 몰드 수지를 관통하는 관통도체에 의해 금속 실드와 전원 패턴이 접속되기 때문에, 전자회로 모듈의 측면으로 접속용의 금속도체를 형성할 필요가 없고, 제조가 용이하게 된다. 게다가, 관통도체에 의해 금속 실드가 확실하게 전원 패턴에 접속되기 때문에, 접속 신뢰성에 대하여도 큰 폭으로 향상된다.
본 발명에 있어서, 상기 제2공정은, 금형의 공동부에 수지와 금속박을 도입함으로써 상기 몰드 수지와 상기 금속 실드를 동시에 형성하는 것이 바람직하다. 이에 의하면, 금속 실드를 별도 형성할 필요가 없어지기 때문에, 제조공정수를 삭감할 수 있다.
이 경우, 상기 금속박은, 상기 수지와 접하는 측의 표면이 조면화된 것이 바람직하다. 이에 의하면, 조면화된 금속박의 표면 형상이 몰드 수지의 표면에 전사되기 때문에, 높은 밀착성을 확보할 수 있다.
또한, 이 경우, 상기 제2공정을 행한 후, 상기 제4공정을 행하기 전에, 상기 금속 실드를 일단 제거하는 공정을 더 구비하고, 상기 제4공정에서는, 도금 가공을 행함으로써 상기 관통공의 내부에 상기 관통도체를 형성함과 동시에, 상기 몰드 수지의 상기 상면에 다시 금속 실드를 형성하는 것이 바람직하다. 이에 의하면, 금속 실드에 소정의 개구부를 형성하는 경우라도, 금속 실드를 패터닝하는 공정이 불필요하게 된다. 예를 들면, 상기 제4공정에서 상기 몰드 수지의 상기 상면의 일부에 상기 금속 실드가 형성되지 않도록 선택적으로 도금 가공을 행하면, 금속 실드를 패터닝하지 않고 금속 실드에 소정의 개구부를 형성할 수 있다.
본 발명에 따른 전자회로 모듈의 제조방법은, 상기 금속 실드의 일부를 제거함으로써, 상기 몰드 수지의 상기 상면의 일부를 노출시키는 공정을 더 구비하여도 된다. 이에 의하면, 몰드 수지에 포함된 수분이 리플로우 시에 개구부를 통하여 방출되기 때문에, 제품의 신뢰성을 높일 수 있다.
본 발명에 있어서, 상기 전원 패턴은 상기 집합기판의 상기 표면에 형성되고, 상기 제3공정에서는 상기 전원 패턴의 상면을 노출시키는 것이 바람직하다. 이에 의하면, 관통공이 기판에 도달하지 않기 때문에, 기판의 이면의 이용가능 면적이 감소하지 않는다.
상기 제5공정에서는, 상기 관통공을 분단하는 위치에서 상기 집합기판을 절단하는 것이 바람직하다. 이에 의하면, 1개의 관통도체가 2개 이상의 전자회로 모듈에 공유되기 때문에, 전자회로 모듈의 평면 사이즈를 소형화 할 수 있다.
이와 같이, 본 발명에 의하면 몰드 수지의 상면에 형성된 금속 실드를 용이하고 확실하게 전원 패턴에 접속할 수 있다.
도 1은, 본 발명의 제1실시형태에 따른 전자회로 모듈(11)의 외관을 개략적으로 나타낸 사시도이다.
도 2는, 전자회로 모듈(11)의 상면도이다.
도 3은, 전자회로 모듈(11)의 저면도이다.
도 4는, 전자회로 모듈(11)의 측면도이다.
도 5는, 도 2에 나타낸 A-A 선에 따른 단면도이다.
도 6은, 도 5에 나타낸 영역 B의 확대도이다.
도 7은, 전자회로 모듈(11)의 제조방법을 설명하기 위한 공정도이다.
도 8은, 전자회로 모듈(11)의 제조방법을 설명하기 위한 공정도이다.
도 9는, 전자회로 모듈(11)의 제조방법을 설명하기 위한 공정도이다.
도 10은, 전자회로 모듈(11)의 제조방법을 설명하기 위한 공정도이다.
도 11은, 전자회로 모듈(11)의 제조방법을 설명하기 위한 공정도이다.
도 12는, 전자회로 모듈(11)의 제조방법을 설명하기 위한 공정도이다.
도 13은, 본 발명의 제2실시형태에 따른 전자회로 모듈(12)의 외관을 개략적으로 나타낸 사시도이다.
도 14는, 전자회로 모듈(12)의 단면도이다.
도 15는, 전자회로 모듈(12)의 제조방법을 설명하기 위한 공정도이다.
도 16은, 전자회로 모듈(12)의 제조방법을 설명하기 위한 공정도이다.
도 17은, 전자회로 모듈(12)의 제조방법을 설명하기 위한 공정도이다.
도 18은, 본 발명의 제3실시형태에 따른 전자회로 모듈(13)의 외관을 개략적으로 나타낸 사시도이다.
도 19는, 전자회로 모듈(13)의 단면도이다.
도 20은, 본 발명의 제4실시형태에 따른 전자회로 모듈(14)의 외관을 개략적으로 나타낸 사시도이다.
도 21은, 전자회로 모듈(14)의 단면도이다.
도 22은, 본 발명의 제5실시형태에 따른 전자회로 모듈(15)의 외관을 개략적으로 나타낸 사시도이다.
도 23은, 전자회로 모듈(15)의 단면도이다.
이하, 첨부된 도면을 참조하며, 본 발명의 바람직한 실시형태에 대하여 상세히 설명한다.
<제1실시형태>
도 1은, 본 발명의 제1실시형태에 따른 전자회로 모듈(11)의 외관을 개략적으로 나타낸 사시도이다. 또한, 도 2~도 4는 각각 전자회로 모듈(11)의 상면도, 저면도 및 측면도이고, 도 5는 도 2에 나타낸 A-A 선에 따른 단면도이다.
도 1~도 5에 나타낸 바와 같이, 본 실시형태에 따른 전자회로 모듈(11)은 반도체 칩(31)이 매입된 기판(20)과, 기판(20)에 탑재된 복수의 전자부품(32)과, 전자부품(32)이 매입되도록 기판(20)의 표면을 덮는 몰드 수지(40)와, 몰드 수지(40)의 상면을 덮는 금속 실드(50)를 구비한다. 특히 한정되는 것은 아니나, 전자회로 모듈(11)의 x 방향에서의 길이는 약 6mm, y 방향에서의 폭은 약 3mm, z 방향에서의 높이는 약 1mm이다.
기판(20)은 내부에 반도체 칩(31)이 매입된 다층회로기판이고, 그 표면(21)에는 복수의 랜드 패턴(23) 및 복수의 전원 패턴(24)이 형성된다. 본 발명에서, 기판(20)에 반도체 칩(31)이 매입되는 것은 필수는 아니나, 반도체 칩(31)을 내장함으로써 고기능의 전자회로 모듈을 제공할 수 있다. 예를 들면, 본 실시형태에 따른 전자회로 모듈(11)이 전원제어 모듈이라면 반도체 칩(31)으로서 전원 컨트롤러를 사용할 수 있다. 반도체 칩(31)은 두께가 100㎛ 이하로 박형화된 것을 사용하는 것이 바람직하다.
랜드 패턴(23)은 전자부품(32)과 접속하기 위한 내부 전극으로서, 양쪽은 도시하지 않은 납땜을 통하여 전기적, 기계적으로 접속된다. 전자부품(32)으로는, 예를 들면 커패시터나 코일 등의 수동부품을 들 수 있다. 랜드 패턴(23)은 기판(20)에 형성된 도시하지 않은 내부 배선을 통하여 반도체 칩(31)에도 접속된다. 전원 패턴(24)은 평면시점에서(z 방향에서 보아) 기판(20)의 외주 부분에 설치되고, 후술할 관통도체(60)에 접속된다. 전원 패턴(24)은 전형적으로는 접지전위가 부여되는 그라운드 패턴이지만, 고정전위가 부여되는 패턴이라면 그라운드 패턴에 한정되는 것은 아니다.
기판(20)의 이면(22)에는 복수의 외부단자(25, 26)가 설치된다. 외부단자(25)는 예를 들면 신호의 입출력 단자로서, 도 3에 나타낸 바와 같이, 기판(20)의 이면(22)의 중앙부에 배열된다. 한편, 외부단자(26)는 예를 들면 그라운드 단자로서, 도 3에 나타낸 바와 같이, 외부단자(25)를 둘러싸도록 기판(20)의 이면(22)의 외주부분에 배열된다. 실사용시에는 전자회로 모듈(11)이 도시하지 않은 마더보드 등에 실장되고, 마더보드 상의 단자전극과 전자회로 모듈(11)의 외부단자(25, 26)가 전기적으로 접속된다.
몰드 수지(40)는 전자부품(32)을 매입하도록 기판(20)의 표면(21)을 덮으며 설치된다. 본 실시형태에서는 평면시점에서 전자회로 모듈(11)의 외주부분을 따라 몰드 수지(40)에 복수의 관통공(41)이 설치되고, 이 저부로는 전원 패턴(24)이 노출된다. 후술하는 바와 같이, 관통공(41)은 2개의 전자회로 모듈(11)에 공유되기 때문에 최종제품에서는 관통공(41)의 내벽은 폐쇄되어 있지 않고, 전자회로 모듈(11)의 측면으로 개방된다. 따라서, 본 발명에 있어서 '관통공'이란 폐쇄된 내벽을 갖는 통 형상체에 한정되는 것이 아니라, 몰드 수지(40)가 z 방향으로 삭제됨으로써 몰드 수지(40)의 상면과 하면을 잇는 결절이면 족하다.
관통공(41)의 내벽에는 관통도체(60)가 형성된다. 이로 인해, 관통도체(60)의 저부는 전원 패턴(24)의 상면과 접하고, 양쪽은 전기적으로 접속되게 된다. 또한, 본 실시형태에서는 몰드 수지(40)의 관통공(41)이 측면에 개방되기 때문에, 관통도체(60)도 몰드 수지(40)의 측면으로 노출되게 된다. 도 1 및 도 2에 나타낸 바와 같이, 관통도체(60)는 전자회로 모듈(11)의 측면에 소정의 간격으로 배열되고, 이로써 측면방향에서 전자 실드로서 기능한다. 관통도체(60)의 배열 피치는 본 실시형태에 따른 전자회로 모듈(11)이 취급하는 신호 또는 전원의 주파수에 따라 결정되면 된다. 즉, 전자회로 모듈(11)이 취급하는 신호 또는 전원의 주파수에 따른 전자 노이즈를 차폐 가능한 피치로 관통도체(60)를 배열하면 된다.
몰드 수지(40)의 상면은 구리 등으로 이루어진 금속 실드(50)로 덮인다. 금속 실드(50)는 복수의 관통도체(60)를 통하여 전원 패턴(24)에 접속되기 때문에 고정전위(예를 들면 그라운드 전위)가 부여되고, 이로 인해 상면방향에서 전자 실드로서 기능한다. 본 실시형태에서는 몰드 수지(40)의 상면의 모든 면이 금속 실드(50)로 덮이며, 이로써 실드 효과가 높아진다.
이와 같이, 본 실시형태에 따른 전자회로 모듈(11)은 상면방향에 대하여는 금속 실드(50)가 전자 실드로서 기능하고, 측면방향에 대하여는 복수의 관통도체(60)가 전자 실드로서 기능하기 때문에, 몰드 수지(40)의 전체가 금속 실드 케이스에 덮인 경우와 같은 상태를 얻을 수 있다. 이로 인해, 방사 노이즈 및 외래 노이즈를 효과적으로 차폐할 수 있다. 게다가, 관통도체(60)는 기판(20)의 표면(21)에 형성된 전원 패턴(24)에 접속되기 때문에, 기판(20)의 측면부분에서 접속하는 경우와 달리, 접속불량 등이 발생할 가능성이 거의 없다.
도 6은, 도 5에 나타낸 영역 B의 확대도이다. 도 6에 나타낸 바와 같이, 본 실시형태에서는 금속 실드(50)의 하면(51)과 상면(52)의 표면성이 상위하다. 구체적으로는, 금속 실드(50)의 상면(52)은 비교적 평탄한 표면성을 갖는 반면, 몰드 수지(40)와 접하는 하면(51)은 조면화되어 있다. 그리고 조면화된 하면(51)의 표면성이 몰드 수지(40)의 상면에 전사되고, 이로 인해 양쪽의 밀착성이 높아진다. 이와 같은 구조는 후술하는 제조방법에 기인하는 것이다.
다음, 본 실시형태에 따른 전자회로 모듈(11)의 제조방법에 대하여 설명한다.
도 7~도 12는, 본 실시형태에 따른 전자회로 모듈(11)의 제조방법을 설명하기 위한 공정도이다.
먼저, 도 7에 나타낸 바와 같이, 복수의 반도체 칩(31)이 매입된 집합기판(20A)을 준비한다. 집합기판(20A)의 표면(21)에는 랜드 패턴(23) 및 전원 패턴(24)이 형성된다. 또한, 집합기판(20A)의 이면(22)에는 외부단자(25, 26)가 형성된다. 또한, 도 7에 나타낸 파선 C는 그 후의 다이싱 공정에서 절단될 부분을 가리킨다. 도 7에 나타낸 바와 같이, 집합기판(20A)의 표면(21)에 형성된 전원 패턴(24)는 평면시점에서 파선 C과 겹치는 위치에 설치된다.
다음으로, 도 8에 나타낸 바와 같이, 랜드 패턴(23)에 접속되도록, 집합기판(20A)의 표면(21)에 복수의 전자부품(32)을 탑재한다. 구체적으로는, 랜드 패턴(23) 상에 납땜을 공급한 후, 전자부품(32)을 탑재하고 리플로우를 행함으로써 전자부품(32)을 랜드 패턴(23)에 접속하면 된다.
다음으로, 도 9에 나타낸 바와 같이, 전자부품(32)을 매입하도록 집합기판(20A)의 표면(21)을 몰드 수지(40)로 덮고, 몰드 수지(40)의 상면을 금속 실드(50)로 덮는다. 구체적으로는, 도시하지 않은 금형의 공동부에 수지와 금속박을 도입하고, 이 상태로 몰드 형성함으로써 몰드 수지(40)와 금속 실드(50)를 동시에 형성하는 것이 바람직하다. 이 방법에 의하면, 금속 실드(50)를 별도 형성할 필요가 없기 때문에 제조공정 수를 삭감할 수 있다.
이 경우, 사용하는 금속박은 수지와 접하는 측의 표면이 조면화된 것이 바람직하다. 이에 의하면, 연화된 수지에 금속박의 표면성이 전사되기 때문에, 도 6을 참조하여 설명한 바와 같이, 높은 밀착성을 얻을 수 있다. 게다가, 몰드 수지(40)를 조면화 하기 위한 전용의 공정도 불필요하다. 단, 본 발명에서 몰드 수지(40)와 금속 실드(50)를 동시에 형성하는 것은 필수적이지는 않고, 몰드 수지(40)를 형성한 후, 그 상면에 금속 실드(50)를 별도로 형성해도 된다.
다음으로, 도 10에 나타낸 바와 같이, 몰드 수지(40)에 관통공(41)을 형성함으로써 전원 패턴(24)을 노출시킨다. 관통공(41)의 형성방법에 대하여는 특히 한정되지 않으나, 레이저 가공이나 드릴 가공을 사용할 수 있다. 레이저 가공을 사용할 경우에는 관통공(41)을 형성할 위치의 금속 실드(50)를 제거함으로써 몰드 수지(40)의 상면을 노출시키고, 이 부분에 레이저 빔을 조사함으로써 관통공(41)을 형성하면 된다. 레이저 가공에 있어서는 전원 패턴(24)이 스토퍼로서 기능하기 때문에, 제어성이 뛰어나다는 이점이 있다. 한편, 드릴 가공을 사용할 경우에는 드릴의 선단이 전원 패턴(24)에 접하는 시점에서 드릴의 강하를 정지시키면 된다. 드릴 가공은 단시간에 많은 관통공(41)을 형성할 수 있다는 이점을 갖는다.
다음으로, 도 11에 나타낸 바와 같이, 도금 공정을 행함으로써 관통공(41)의 내부에 관통도체(60)를 형성한다. 이 때, 금속 실드(50)의 상면에 도금 막이 형성된다. 상술한 대로 관통공(41)의 저부에는 전원 패턴(24)이 노출되기 때문에, 관통도체(60)는 전원 패턴(24)과 금속 실드(50)를 전기적으로 접속하게 된다. 단, 관통도체(60)의 형성방법은 도금에 한정되는 것은 아니다.
그리고, 도 12에 나타낸 바와 같이, 파선 C와 일치하는 다이싱 라인 D를 따라 집합기판(20A)을 절단하면, 개편화된 복수의 전자회로 모듈(11)을 얻을 수 있다. 본 실시형태에서는 다이싱 라인 D를 따라 관통공(41)이 배열되기 때문에, 다이싱 라인 D를 따라 집합기판(20A)을 절단하면, 1개의 관통도체(60)가 2개로 분할되고, 이들이 서로 이웃하는 전자회로 모듈(11)에 각각 속하게 된다. 이로 인해, 몰드 수지(40)의 측면이 유효하게 이용될 수 있기 때문에, 전자회로 모듈(11)의 평면 사이즈를 소형화 할 수 있다.
이와 같이, 본 실시형태에 따른 전자회로 모듈(11)의 제조방법에 의하면, 집합기판(20A)을 절단함으로써 전자회로 모듈(11)을 개편화하면 주요한 공정은 모두 완료되고, 그 후 절단면인 측면에 대하여 도체의 형성 등의 추가 공정을 행할 필요가 없다. 이 때문에, 측면에 접속용 도체를 형성하는 종래의 방법과 비교하여 제조공정을 간소화 할 수 있다.
이상 설명한 바와 같이, 본 실시형태에 따른 전자회로 모듈(11)은 몰드 수지(40)를 z 방향으로 관통하여 설치되는 관통도체(60)를 통하여, 전원 패턴(24)과 금속 실드(50)가 접속되기 때문에, 양쪽의 접속 신뢰성이 높아지고, 다이싱에 의한 절단면에 대하여 도체를 형성할 필요가 없기 때문에, 제조공정을 간소화 할 수 있다.
게다가, 본 실시형태에서는 복수의 관통도체(60)에 의해 몰드 수지(40)의 측면이 둘러싸이기 때문에, 몰드 수지(40)에 덮인 모든 전자부품(32)에 대하여 전자 실드를 실시할 수 있다. 또한, 본 실시형태에서는 관통공(41)이 기판(20)을 관통하는 것이 아니기 때문에, 기판(20)의 이면(22)을 효율적으로 이용할 수 있다.
<제2실시형태>
도 13은, 본 발명의 제2실시형태에 따른 전자회로 모듈(12)의 외관을 개략적으로 나타낸 사시도이다. 또한, 도 14는 전자회로 모듈(12)의 단면도이다.
도 13 및 도 14에 나타낸 바와 같이, 본 실시형태에 따른 전자회로 모듈(12)은 금속 실드(50)에 복수의 개구부(53)가 형성되는 점에서 제1실시형태에 따른 전자회로 모듈(11)과 상위하다. 그 외의 구성에 대하여는 제1실시형태에 따른 전자회로 모듈(11)과 동일하기 때문에, 동일한 요소에는 동일한 부호를 붙이고 중복되는 설명은 생략한다.
금속 실드(50)에 설치되는 개구부(53)는 x 방향 및 y 방향에 규칙적으로 배열되고, 이 부분에서 몰드 수지(40)의 상면이 노출된다. 이로 인해, 몰드 수지(40)에 포함되는 수분이 개구부(53)로부터 외부로 방출되기 때문에, 리플로우 시에 있어서 수분의 팽창에 의한 신뢰성의 저하를 방지할 수 있다. 개구부(53)의 수, 크기, 배열방법에 대하여는 특히 한정되지 않고, 금속 실드(50)에 의한 전자 실드 효과를 해치지 않도록, 대상으로 하는 주파수 대역을 고려하여 임의로 설계하면 된다. 예를 들면, 실드할 주파수 대역에 따라 개구부(53)의 수, 크기, 피치를 에이리어마다 최적화 하여도 되고, 개구부(53)의 형상 및 레이아웃에 따라 제품의 품번이나 로트번호를 나타내는 2차원 코드를 구성할 수도 있다. 도 13에 나타낸 예에서는 좌하 모서리 부분에 위치하는 개구부(53)의 사이즈를 1개만 크게 함으로써, 이를 방향성 마크로서 이용한다.
도 15는, 본 실시형태에 따른 전자회로 모듈(12)의 제조방법의 일례를 설명하기 위한 공정도이다. 본 예에서는 도 7~도 11을 참조하여 설명한 각 공정을 완료한 후, 도 15에 나타낸 바와 같이, 금속 실드(50)를 패터닝하여 개구부(53)를 형성함으로써, 몰드 수지(40)의 상면의 일부를 노출시킨다. 금속 실드(50)의 패터닝은 포토리소그래피법에 의해 행할 수 있다. 이로써, 임의의 수, 위치, 형상을 갖는 개구부(53)를 형성할 수 있다.
도 16 및 도 17은, 본 실시형태에 따른 전자회로 모듈(12)의 제조방법의 다른 예를 설명하기 위한 공정도이다. 본 예에서는 도 7~도 9를 참조하여 설명한 각 공정을 완료한 후, 도 16에 나타낸 바와 같이, 금속 실드(50)를 일단 모두 제거한다. 금속 실드(50)의 제거방법으로는, 예를 들면 산을 사용한 웨트 에칭 등을 사용할 수 있다. 이로 인해, 금속 실드(50)는 일단 모두 없어지지만, 금속 실드(50)의 조면화된 하면(51)의 표면성이 몰드 수지(40)의 상면에 전사되기 때문에, 몰드 수지(40)의 상면은 매우 고밀도로 전사된 상태가 된다.
다음으로, 몰드 수지(40)에 관통공(41)을 형성함으로써 전원 패턴(24)을 노출시킨다. 본 공정은, 도 10을 참조하여 설명한 대로, 레이저 가공이나 드릴 가공을 사용할 수 있다. 또한, 상기 공정과 반대로, 먼저 관통공(41)을 형성하고, 그 후 금속 실드(50)를 제거하여도 된다.
다음으로, 도 17에 나타낸 바와 같이, 개구부(53)를 형성할 개소에 마스크(54)를 형성한 상태로 도금 가공을 행한다. 이로 인해, 관통공(41)의 내부에 관통도체(60)가 형성됨과 동시에 몰드 수지(40))의 상면에 다시 금속 실드(50a)가 형성된다. 이 방법에 의하면, 마스크(54)에 의해 선택적으로 도금 가공되기 때문에, 그 후, 금속 실드(50a)를 패터닝하는 공정을 생략할 수 있다. 게다가, 다시 형성된 금속 실드(50a)는 고밀도로 조면화된 몰드 수지(40)의 상면에 형성되기 때문에, 최초에 형성된 금속 실드(50)와 마찬가지로 몰드 수지(40)에 대하여 매우 높은 밀착성을 얻을 수 있다.
<제3실시형태>
도 18은, 본 발명의 제3실시형태에 따른 전자회로 모듈(13)의 외관을 개략적으로 나타낸 사시도이다. 또한, 도 19는 전자회로 모듈(13)의 단면도이다.
도 18 및 도 19에 나타낸 바와 같이, 본 실시형태에 따른 전자회로 모듈(13)은 관통도체(60)가 몰드 수지(40)의 측면으로 노출되지 않고, 평면시점에서 소정의 영역 E를 둘러싸도록 복수개 설치되는 점에서 제2실시형태에 따른 전자회로 모듈(12)과 상위하다. 그 외의 구성에 대하여는 제2실시형태에 따른 전자회로 모듈(12)과 동일하기 때문에, 동일한 요소에는 동일한 부호를 붙이고 중복되는 설명은 생략한다.
본 실시형태에 있어서는 소정의 영역 E가 평면시점에서 기판(20)의 대략 중앙부에 위치한다. 이 영역 E는 노이즈원이 되는, 혹은 외래 노이즈의 영향을 강하게 받는 전자부품(32a)이 탑재되는 영역이다. 그리고, 평면시점에서 전자부품(32a)이 복수의 관통도체(60)에 의해 둘러싸이고, 전자부품(32a)의 상측이 금속 실드(50)에 의해 덮이기 때문에, 노이즈원이 되는, 혹은 외래 노이즈의 영향을 강하게 받는 전자부품(32a)을 바르게 실드할 수 있다. 다른 전자부품(32b)은 영역 E의 외부에 위치하고, 따라서, 관통도체(60)에 의해 둘러싸이지 않는다.
이와 같이, 본 발명에 있어서는, 모든 전자부품(32a, 32b)을 관통도체(60)로 둘러싸는 것이 필수적인 것은 아니고, 실드할 특정의 전자부품(32a)만을 관통도체(60)에 의해 둘러싸도 된다. 또한, 본 발명에 있어서는 관통도체(60)가 몰드 수지(40)의 측면으로 노출되는 것도 필수적인 것은 아니다. 본 실시형태와 같이, 관통도체(60)가 몰드 수지(40)의 측면에 노출되지 않는 구조일 경우, 다이싱 공정에서 관통도체(60)를 절단할 필요가 없기 때문에, 다이싱 조건이 완화된다는 이점이 있다.
또한, 도 18에 나타낸 예에서는, 영역 E에서는 금속 실드(50)에 개구부(53)가 설치되지 않고, 이로써 실드 효과가 높아진다. 한편, 영역 E의 외부에서는 금속 실드(50)에 복수의 개구부(53)가 설치되고, 이로 인해, 리플로우 시에 수분의 방출이 촉진된다.
<제4실시형태>
도 20은, 본 발명의 제4실시형태에 따른 전자회로 모듈(14)의 외관을 개략적으로 나타낸 사시도이다. 또한, 도 21은 전자회로 모듈(14)의 단면도이다.
도 20 및 도 21에 나타낸 바와 같이, 본 실시형태에 따른 전자회로 모듈(14)은 금속 실드(50)가 영역 E에 선택적으로 설치되는 점에서 제3실시형태에 따른 전자회로 모듈(13)과 상위하다. 그 외의 구성에 대하여는 제3실시형태에 따른 전자회로 모듈(13)과 동일하기 때문에 동일한 요소에는 동일한 부호를 붙이고 중복되는 설명은 생략한다.
본 실시형태에 있어서는, 평면시점에서 영역 E의 외부에 위치하는 영역 F는 전자 실드가 불필요한 영역으로, 이 영역 F에서 금속 실드(50)가 삭제된다. 이와 같이, 금속 실드(50)가 몰드 수지(40)의 상면의 모든 영역에 형성되는 것은 필수적인 것은 아니고, 실드할 특정의 전자부품(32a)을 덮는 위치에 선택적으로 설치되어도 된다. 이 경우, 영역 F에서 전자회로 모듈(14)의 높이를 저배화 할 수 있고, 금속 실드(50)와 다른 전자부품과의 쇼트도 발생하기 어렵게 된다. 또한, 다이싱 공정에서 금속 실드(50) 및 관통도체(60)를 절단할 필요가 없기 때문에, 다이싱 조건이 보다 완화된다는 이점을 갖는다. 또한, 영역 F에서는 몰드 수지(40)의 상면이 완전히 노출되기 때문에, 몰드 수지(40)에 포함되는 수분이 리플로우 시에 용이하게 방출된다.
<제5실시형태>
도 22는, 본 발명의 제5실시형태에 따른 전자회로 모듈(15)의 외관을 개략적으로 나타낸 사시도이다. 또한, 도 23은 전자회로 모듈(15)의 단면도이다.
도 22 및 도 23에 나타낸 바와 같이, 본 실시형태에 따른 전자회로 모듈(15)는 몰드 수지(40)의 상면 중 영역 G에는 금속 실드(50)가 설치되고, 다른 영역 H에는 금속 실드(50)와는 절연분리된 금속도체(55)가 설치된다. 금속도체(55)는 다른 관통도체(61)를 통하여 배선 패턴(27)에 접속된다. 그 외의 구성에 대하여는 제1실시형태에 따른 전자회로 모듈(11)과 동일하기 때문에 동일한 요소에는 동일한 부호를 붙이고 중복되는 설명은 생략한다.
금속도체(55)는, 예를 들면 안테나의 방사도체이다. 이 경우, 배선 패턴(27) 및 관통도체(61)는 도시하지 않은 회로에 접속되는 급전 패턴을 구성한다. 이러한 구성은 금속 실드(50)의 일부를 패터닝함으로써 얻을 수 있다. 이와 같이, 몰드 수지(40)의 상면에 설치되는 금속 실드(50)의 일부를 전기적으로 분리하고, 이를 안테나의 방사도체 등의 다른 용도로 이용하여도 된다.
이상, 본 발명의 바람직한 실시형태에 대하여 설명하였으나, 본 발명은 상기한 실시형태에 한정되지 않고, 본 발명의 취지를 일탈하지 않는 범위에서 다양한 변경이 가능하며, 이들도 본 발명의 범위 내에 포함되는 것은 물론이다.
예를 들면, 상술한 각 실시형태에 따른 전자회로 모듈은, 어느 것이든 복수의 관통도체(60)를 구비하나, 본 발명에서 이 점은 필수적인 적은 아니고, 측면방향의 실드 효과가 필요하지 않다면, 단일의 관통도체(60)를 사용하여 금속 실드(50)와 전원 패턴(24)을 전기적으로 접속하면 된다.
11~15: 전자회로 모듈
20: 기판
20A: 집합기판
21: 기판의 표면
22: 기판의 이면
23: 랜드 패턴
24: 전원 패턴
25, 26: 외부단자
27: 배선 패턴
31: 반도체 칩
32, 32a, 32b: 전자부품
40: 몰드 수지
41: 관통공
50, 50a: 금속 실드
51: 금속 실드의 하면
52: 금속 실드의 상면
53: 개구부
54: 마스크
55: 금속도체
60, 61: 관통도체

Claims (18)

  1. 전원 패턴을 갖는 기판;
    상기 기판의 표면에 탑재되는 전자부품;
    상기 전자부품을 매입하도록 상기 기판의 상기 표면을 덮는 몰드 수지;
    상기 몰드 수지를 덮는 금속 실드; 및
    상기 몰드 수지를 관통하여 설치되며, 상기 금속 실드와 상기 전원 패턴을 접속하는 관통도체;를 구비하는 것을 특징으로 하는,
    전자회로 모듈.
  2. 제 1 항에 있어서,
    상기 관통도체는, 평면시점에서 상기 전자부품을 둘러싸도록 복수개 설치되는 것을 특징으로 하는,
    전자회로 모듈.
  3. 제 1 항에 있어서,
    상기 관통도체는, 상기 몰드 수지의 측면에 노출되는 것을 특징으로 하는,
    전자회로 모듈.
  4. 제 1 항에 있어서,
    상기 금속 실드는, 상기 몰드 수지의 상면의 모든 면을 덮는 것을 특징으로 하는,
    전자회로 모듈.
  5. 제 1 항에 있어서,
    상기 금속 실드에는, 상기 몰드 수지의 상면을 노출시키는 개구부가 설치되는 것을 특징으로 하는,
    전자회로 모듈.
  6. 제 2 항에 있어서,
    상기 금속 실드는, 상기 전자부품을 덮는 위치에 선택적으로 설치되는 것을 특징으로 하는,
    전자회로 모듈.
  7. 제 1 항에 있어서,
    상기 몰드 수지를 덮으며 설치되며, 상기 금속 실드와는 절연 분리되는 금속도체;
    상기 몰드 수지를 관통하여 설치되며, 상기 금속도체에 접속되는 다른 관통도체;를 더 구비하는 것을 특징으로 하는,
    전자회로 모듈.
  8. 제 1 항에 있어서,
    상기 전원 패턴은 상기 기판의 상기 표면에 설치되고, 상기 관통도체의 저부는 상기 전원 패턴의 상면과 접하는 것을 특징으로 하는,
    전자회로 모듈.
  9. 제 1 항에 있어서,
    상기 금속 실드는, 상기 몰드 수지 측의 표면이 조면화된 것을 특징으로 하는,
    전자회로 모듈.
  10. 제 1 항에 있어서,
    상기 기판에 매입되는 반도체 칩을 더 구비하는 것을 특징으로 하는,
    전자회로 모듈.
  11. 전원 패턴을 갖는 집합기판의 표면에 전자부품을 탑재하는 제1공정;
    상기 전자부품을 매입하도록 상기 집합기판의 상기 표면을 몰드 수지로 덮고, 상기 몰드 수지의 상면을 금속 실드로 덮는 제2공정;
    상기 몰드 수지에 관통공을 형성함으로써 상기 전원 패턴을 노출시키는 제3공정;
    상기 관통공의 내부에 관통도체를 형성함으로써 상기 금속 실드와 상기 전원 패턴을 접속하는 제4공정; 및
    상기 집합기판을 절단함으로써 전자회로 모듈을 개편화하는 제5공정;을 구비하는 것을 특징으로 하는,
    전자회로 모듈의 제조방법.
  12. 제 11 항에 있어서,
    상기 제2공정은, 금형의 공동부에 수지와 금속박을 도입함으로써 상기 몰드 수지와 상기 금속 실드를 동시에 형성하는 것을 특징으로 하는,
    전자회로 모듈의 제조방법.
  13. 제 12 항에 있어서,
    상기 금속박은, 상기 수지와 접하는 측의 표면이 조면화된 것을 특징으로 하는,
    전자회로 모듈의 제조방법.
  14. 제 13 항에 있어서,
    상기 제2공정을 행한 후, 상기 제4공정을 행하기 전에, 상기 금속 실드를 일단 제거하는 공정을 더 구비하고,
    상기 제4공정에서는, 도금 가공을 행함으로써 상기 관통공의 내부에 상기 관통도체를 형성함과 동시에, 상기 몰드 수지의 상기 상면에 다시 금속 실드를 형성하는 것을 특징으로 하는,
    전자회로 모듈의 제조방법.
  15. 제 14 항에 있어서,
    상기 제4공정에서는, 상기 몰드 수지의 상기 상면의 일부에 상기 금속 실드가 형성되도록 선택적으로 도금 가공을 행하는 것을 특징으로 하는,
    전자회로 모듈의 제조방법.
  16. 제 11 항에 있어서,
    상기 금속 실드의 일부를 제거함으로써 상기 몰드 수지의 상기 상면의 일부를 노출시키는 공정을 더 구비하는 것을 특징으로 하는,
    전자회로 모듈의 제조방법.
  17. 제 11 항에 있어서,
    상기 전원 패턴은 상기 집합기판의 상기 표면에 형성되고, 상기 제3공정에서는 상기 전원 패턴의 상면을 노출시키는 것을 특징으로 하는,
    전자회로 모듈의 제조방법.
  18. 제 11 내지 제 17 항 중 어느 한 항에 있어서,
    상기 제5공정에서는, 상기 관통공을 분단하는 위치에서 상기 집합기판을 절단하는 것을 특징으로 하는,
    전자회로 모듈의 제조방법.
KR1020170045211A 2016-04-12 2017-04-07 전자회로 모듈 및 그 제조방법 KR101940904B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-079765 2016-04-12
JP2016079765A JP6728917B2 (ja) 2016-04-12 2016-04-12 電子回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
KR20170116959A true KR20170116959A (ko) 2017-10-20
KR101940904B1 KR101940904B1 (ko) 2019-01-21

Family

ID=59998574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170045211A KR101940904B1 (ko) 2016-04-12 2017-04-07 전자회로 모듈 및 그 제조방법

Country Status (5)

Country Link
US (1) US10225923B2 (ko)
JP (1) JP6728917B2 (ko)
KR (1) KR101940904B1 (ko)
CN (1) CN107424981B (ko)
TW (1) TWI636711B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7130958B2 (ja) * 2017-12-27 2022-09-06 株式会社村田製作所 モジュール
JP7056226B2 (ja) * 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
KR102061564B1 (ko) * 2018-05-04 2020-01-02 삼성전자주식회사 팬-아웃 반도체 패키지
KR102063469B1 (ko) * 2018-05-04 2020-01-09 삼성전자주식회사 팬-아웃 반도체 패키지
KR20200001102A (ko) * 2018-06-26 2020-01-06 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP7102609B2 (ja) * 2018-09-04 2022-07-19 中芯集成電路（寧波）有限公司 ウェハレベルシステムパッケージング方法及びパッケージング構造
CN110958758A (zh) * 2018-09-26 2020-04-03 奥特斯(中国)有限公司 部件承载件及板件
KR102639441B1 (ko) * 2018-11-09 2024-02-22 삼성전자주식회사 반도체 패키지 및 이에 이용되는 전자파 차폐 구조물
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
CN109920779B (zh) * 2019-03-19 2020-11-24 吴静雯 一种封装产品电磁屏蔽层的制备方法及封装产品
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
CN110299346B (zh) * 2019-06-24 2021-07-13 通富微电子股份有限公司 一种电磁屏蔽封装器件及其制造方法
CN114424333A (zh) * 2019-09-19 2022-04-29 株式会社村田制作所 模块
JP7260662B2 (ja) * 2019-10-29 2023-04-18 京セラ株式会社 蓋体、電子部品収納用パッケージ及び電子装置
US11587881B2 (en) 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11335646B2 (en) * 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
JP7188643B2 (ja) * 2020-05-22 2022-12-13 三菱電機株式会社 半導体装置、半導体装置の製造方法
KR20220000087A (ko) * 2020-06-25 2022-01-03 삼성전기주식회사 전자 소자 모듈
CN113035845B (zh) 2021-02-05 2022-07-12 珠海越亚半导体股份有限公司 具有天线的封装结构及其制作方法
CN115000050B (zh) * 2022-08-08 2022-11-04 江苏长晶浦联功率半导体有限公司 一种电磁屏蔽封装结构及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
KR20090004600A (ko) * 2007-06-29 2009-01-12 티디케이가부시기가이샤 전자 모듈 및 전자 모듈의 제조 방법
JP2010225752A (ja) 2009-03-23 2010-10-07 Tdk Corp 樹脂封止型電子部品及びその製造方法
JP2013058513A (ja) * 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
KR20150078875A (ko) * 2013-12-31 2015-07-08 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753499B1 (ko) * 2004-02-13 2007-08-31 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
CN100472780C (zh) * 2004-02-13 2009-03-25 株式会社村田制作所 电子零部件及其制造方法
TWI277185B (en) 2006-01-27 2007-03-21 Advanced Semiconductor Eng Semiconductor package structure
JPWO2008026247A1 (ja) 2006-08-29 2010-01-14 日本包材株式会社 電磁波シールド構造とその形成方法
EP2009692A1 (en) 2007-06-29 2008-12-31 TDK Corporation Electronic module and fabrication method thereof
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN102054821B (zh) * 2009-10-30 2013-09-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
JP5751079B2 (ja) * 2011-08-05 2015-07-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9978688B2 (en) * 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
JP6094287B2 (ja) * 2013-03-15 2017-03-15 株式会社村田製作所 アンテナ一体型モジュールの製造方法およびアンテナ一体型モジュール
JP5576548B1 (ja) * 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
WO2015119151A1 (ja) * 2014-02-04 2015-08-13 太陽誘電株式会社 回路モジュール
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
EP3202866B1 (en) * 2014-09-30 2018-12-05 Tatsuta Electric Wire & Cable Co., Ltd. Conductive coating material and method for producing shield package using same
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
KR20090004600A (ko) * 2007-06-29 2009-01-12 티디케이가부시기가이샤 전자 모듈 및 전자 모듈의 제조 방법
JP2010225752A (ja) 2009-03-23 2010-10-07 Tdk Corp 樹脂封止型電子部品及びその製造方法
JP2013058513A (ja) * 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
KR20150078875A (ko) * 2013-12-31 2015-07-08 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법

Also Published As

Publication number Publication date
US10225923B2 (en) 2019-03-05
TW201742518A (zh) 2017-12-01
CN107424981B (zh) 2022-03-29
US20170295643A1 (en) 2017-10-12
KR101940904B1 (ko) 2019-01-21
CN107424981A (zh) 2017-12-01
JP2017191835A (ja) 2017-10-19
TWI636711B (zh) 2018-09-21
JP6728917B2 (ja) 2020-07-22

Similar Documents

Publication Publication Date Title
KR101940904B1 (ko) 전자회로 모듈 및 그 제조방법
US7745910B1 (en) Semiconductor device having RF shielding and method therefor
TWI585937B (zh) 具有順形電磁屏蔽結構的半導體封裝件及其製作方法
US8942004B2 (en) Printed circuit board having electronic components embedded therein
US20160351525A1 (en) Shielded electronic component package
TWI483375B (zh) 半導體裝置
US20090071705A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
US20090321122A1 (en) Relay substrate, method for manufacturing the relay substrate and three-dimensional circuit device using the relay substrate
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
US20150131231A1 (en) Electronic component module and manufacturing method thereof
KR20160036514A (ko) 복합 배선 기판 및 그 실장 구조체
JP2007042978A (ja) 半導体装置
US10079161B2 (en) Method for producing a semiconductor package
US7915715B2 (en) System and method to provide RF shielding for a MEMS microphone package
US20150055309A1 (en) Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
JP2019212979A (ja) 無線モジュールおよびその製造方法並びに電子装置
US20220189838A1 (en) Electronic component module and method for manufacturing electronic component module
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
JP5188289B2 (ja) プリント基板の製造方法
US20190252325A1 (en) Chip package structure and manufacturing method thereof
US20160007463A1 (en) Electronic device module and method of manufacturing the same
TWI663663B (zh) 電子封裝構件及其製作方法
US7171744B2 (en) Substrate frame
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
JP2008159984A (ja) 三次元基板間接続構造体とその製造方法およびそれを用いた立体回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant