JP5751079B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5751079B2 JP5751079B2 JP2011171848A JP2011171848A JP5751079B2 JP 5751079 B2 JP5751079 B2 JP 5751079B2 JP 2011171848 A JP2011171848 A JP 2011171848A JP 2011171848 A JP2011171848 A JP 2011171848A JP 5751079 B2 JP5751079 B2 JP 5751079B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- resin layer
- semiconductor device
- shield layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
図1は第1の実施の形態に係る半導体装置の一例を示す図である。尚、図1(A)は第1の実施の形態に係る半導体装置の一例の断面模式図、図1(B)は第1の実施の形態に係る半導体装置の一例の平面模式図である。
基板110には、例えば、プリント基板が用いられる。基板110は、一方の面側(電子部品120の実装面側)に設けられた電極パッド111、及び他方の面側(電子部品120の実装面と反対の面側)に設けられた電極パッド112を有している。尚、基板110の内部には、所定のパターン形状の配線、及び異なる配線間を接続するビア等の導電部と、そのような導電部を被覆する絶縁部とが設けられている。基板110の両面の電極パッド111,112は、基板110内に設けられた導電部を介して電気的に接続されている。更に基板110には、その一方の面側の端部に、グランド(GND)電位とされるGNDパターン113が設けられている。
樹脂層130は、基板110に実装された半導体チップ121及び実装部品122等の電子部品120を封止する。樹脂層130には、エポキシ樹脂を用いることができ、例えば、非導電性フィラーを含有するエポキシ樹脂が用いられる。樹脂層130は、所定形状の金型を用いたモールド成形によって形成することができる。
図2(A)に示す半導体装置100Aは、上記のようなシールド層140を設けていない点で、図1に示した半導体装置100と相違する。また、図2(B)に示す半導体装置100Bは、上記のような穴141を有しないシールド層140Aが樹脂層130の表面に設けられている点で、図1に示した半導体装置100と相違する。
これに対し、図1に示した半導体装置100では、樹脂層130を、穴141を設けたシールド層140で被覆する。そのため、樹脂層130の表面全体が露出する半導体装置100A(図2(A))に比べ、樹脂層130の吸湿は緩やかになる。更に、半導体装置100では、大気中の放置等で樹脂層130が吸湿しても、図3(A)に示すように、ベイクの際、樹脂層130の水分130aを、シールド層140の穴141を介して半導体装置100の外部に除去することができる。そのため、穴を有しないシールド層140Aを設けた半導体装置100B(図2(B))に比べ、樹脂層130の脱湿性を向上させることができる。樹脂層130の水分130aを除去するためのベイクの後、図3(B)に示すように、そのベイク後の半導体装置100が、バンプ170を介して、マザーボード410に実装される。
図4は第2の実施の形態に係る半導体装置の一例を示す図である。尚、図4は第2の実施の形態に係る半導体装置の一例の断面模式図である。
図5は第3の実施の形態に係る半導体装置の一例を示す図である。尚、図5は第3の実施の形態に係る半導体装置の一例の断面模式図である。
図6は第4の実施の形態に係る半導体装置の一例を示す図である。尚、図6は第4の実施の形態に係る半導体装置の一例の要部断面模式図である。
図8に示す半導体装置100dは、上記のような金属製のピン180に替えて、樹脂製の軸部191と頭部192を有し、その頭部192の表面に導電層193が設けられたピン190が用いられている点で、上記の半導体装置100cと相違する。ピン190の軸部191及び頭部192には、樹脂層130よりも熱膨張係数が大きくなるような樹脂材料を用いることができる。ピン190の導電層193には、Al,Cu等の金属や導電性樹脂等の導電性材料を用いることができる。
図9は半導体装置の第1の形成方法を説明する図である。
まず、図9(A)に示すように、プリント基板等の基板110に、半導体チップ121、実装部品122といった電子部品120を実装する。基板110には、電極パッド111,112及びGNDパターン113のほか、その内部に、電極パッド111,112及びGNDパターン113に電気的に接続された、配線やビア等の導電部が、絶縁部で被覆された状態で設けられている。半導体チップ121は、例えば、バンプ121aを介して基板110の電極パッド111にフリップチップ実装し、半導体チップ121と基板110の間には、アンダーフィル材150を充填する。実装部品122は、接合部材160を用いて電極部122aを基板110の電極パッド111に接合する。
穴141,131を一定の深さで形成することにより、上記第2の実施の形態で述べたような半導体装置100aを得ることができる。更に、上記のようなピン180やピン190を、その導電性の頭部182や導電層193がシールド層140と接触するように、穴141,131に挿入、固定すれば、上記第4の実施の形態で述べたような半導体装置100c,100dを得ることができる。また、ドリル300による穴開け加工の際、穴141,131を、電子部品120の高さに応じた深さで形成すれば、上記第3の実施の形態で述べたような半導体装置100bを得ることができる。また、樹脂層130には穴131を設けず、シールド層140にだけドリル300による穴開け加工を行うようにすれば、上記第1の実施の形態で述べたような半導体装置100を得ることができる。
まず上記第1の形成方法と同様、基板110に電子部品120を実装し(図9(A))、実装した電子部品120を封止する樹脂層130をモールド成形により形成する(図9(B))。
ブラストマスク310を除去した後は、図10(C)に示すように、シールド層140を形成する。シールド層140は、めっき法を用いて形成することができる。その際、先のブラスト加工の工程で、樹脂層130に形成する穴131の径、深さを調整しておくことで、めっき液が穴131に入らないようにすることができる。このような手法を用いることにより、図10(C)のように、穴131を形成した樹脂層130の上面と側面に選択的に、めっき層を形成することができる。これにより、穴131を形成した樹脂層130の上面、及び樹脂層130の側面全体を被覆し、基板110のGNDパターン113に接続された、穴141を有するシールド層140が形成される。
このような方法により、上記第2の実施の形態で述べたような半導体装置100aを得ることができる。更に、上記のピン180やピン190を、その頭部182や導電層193がシールド層140と接触するように、穴141,131に挿入、固定すれば、上記第4の実施の形態で述べたような半導体装置100c,100dを得ることができる。
まず上記第1の形成方法と同様、基板110に電子部品120を実装する(図9(A))。その後、所定の金型(上型及び下型)を用いたモールド成形によって樹脂層130を形成する。
このような方法により、上記第3の実施の形態で述べたような半導体装置100bを得ることができる。
(付記1) 基板と、
前記基板上に実装された電子部品と、
前記電子部品を封止する樹脂層と、
前記樹脂層の上面及び側面に設けられ、前記上面の側に前記樹脂層に通じる筒状の第1の穴が設けられたシールド層と、
を含み、
前記樹脂層に設けられ、前記第1の穴に連通する第2の穴と、
前記第1の穴及び前記第2の穴に設けられ、導電性を有するピンと、
を更に含み、
前記ピンは、
前記第1の穴及び前記第2の穴に挿入され、前記第2の穴の底部で前記樹脂層に固定される軸部と、
前記軸部上に設けられ、前記第1の穴を前記シールド層の上から閉塞する頭部と、
を有し、
所定温度での加熱時に、前記ピンが熱膨張することによって前記頭部が前記シールド層から離間し、前記第1の穴及び前記第2の穴に連通する隙間が生成されることを特徴とする半導体装置。
(付記4) 基板上に電子部品を実装する工程と、
前記電子部品を封止する樹脂層を形成する工程と、
前記樹脂層の上面及び側面に、前記上面の側に前記樹脂層に通じる筒状の第1の穴が設けられたシールド層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
前記樹脂層の前記上面及び前記側面に前記シールド層の材料を形成する工程と、
前記材料の、前記上面の側に形成された部分に、前記樹脂層に通じる前記第1の穴を形成する工程と、
を含むことを特徴とする付記4に記載の半導体装置の製造方法。
前記シールド層を形成する工程においては、前記第2の穴が設けられた前記樹脂層の前記上面及び前記側面に選択的に前記シールド層の材料を形成することによって、前記第2の穴に連通する前記第1の穴が設けられた前記シールド層を形成することを特徴とする付記4に記載の半導体装置の製造方法。
(付記10) 前記第2の穴に対応した凸部を有する金型を用いた前記樹脂層のモールド成形によって、前記樹脂層に前記第2の穴を形成することを特徴とする付記8に記載の半導体装置の製造方法。
前記ピンは、前記軸部が前記第1の穴及び前記第2の穴に挿入され前記第2の穴の底部で前記樹脂層に固定され、前記頭部が前記第1の穴を前記シールド層の上から閉塞するように設けられることを特徴とする付記6乃至10のいずれかに記載の半導体装置の製造方法。
110 基板
111,112 電極パッド
113 GNDパターン
120 電子部品
121 半導体チップ
121aバンプ
122 実装部品
122a 電極部
130 樹脂層
130a 水分
131,141 穴
140,140A シールド層
150 アンダーフィル材
160 接合部材
170 バンプ
180,190 ピン
181,191 軸部
182,192 頭部
193 導電層
200 隙間
300 ドリル
310 ブラストマスク
311 開口部
320 ブラスト材料
330 金型
331 上型
331a 凸部
332 下型
340 樹脂材料
400 電子装置
410 マザーボード
Claims (7)
- 基板と、
前記基板上に実装された電子部品と、
前記電子部品を封止する樹脂層と、
前記樹脂層の上面及び側面に設けられ、前記上面の側に前記樹脂層に通じる筒状の第1の穴が設けられたシールド層と、
を含み、
前記樹脂層に設けられ、前記第1の穴に連通する第2の穴と、
前記第1の穴及び前記第2の穴に設けられ、導電性を有するピンと、
を更に含み、
前記ピンは、
前記第1の穴及び前記第2の穴に挿入され、前記第2の穴の底部で前記樹脂層に固定される軸部と、
前記軸部上に設けられ、前記第1の穴を前記シールド層の上から閉塞する頭部と、
を有し、
所定温度での加熱時に、前記ピンが熱膨張することによって前記頭部が前記シールド層から離間し、前記第1の穴及び前記第2の穴に連通する隙間が生成されることを特徴とする半導体装置。 - 前記第2の穴は、前記電子部品の実装領域上方に、前記電子部品上に所定の厚さの前記樹脂層が残る深さで設けられ、前記電子部品の非実装領域上方に、前記基板上に所定の厚さの前記樹脂層が残る深さで設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記第1の穴の径は、前記シールド層によってシールドする電磁波の波長に基づいて設定されることを特徴とする請求項1又は2に記載の半導体装置。
- 基板上に電子部品を実装する工程と、
前記電子部品を封止する樹脂層を形成する工程と、
前記樹脂層の上面及び側面に、前記上面の側に前記樹脂層に通じる筒状の第1の穴が設けられたシールド層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記シールド層を形成する工程後に、前記樹脂層に、前記第1の穴に連通する第2の穴を形成する工程を更に含むことを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記樹脂層を形成する工程は、前記樹脂層に第2の穴を形成する工程を含み、
前記シールド層を形成する工程においては、前記第2の穴が設けられた前記樹脂層の前記上面及び前記側面に選択的に前記シールド層の材料を形成することによって、前記第2の穴に連通する前記第1の穴が設けられた前記シールド層を形成することを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記第1の穴及び前記第2の穴に、導電性を有する、軸部と前記軸部上に設けられた頭部とを有するピンを設ける工程を更に含み、
前記ピンは、前記軸部が前記第1の穴及び前記第2の穴に挿入され前記第2の穴の底部で前記樹脂層に固定され、前記頭部が前記第1の穴を前記シールド層の上から閉塞するように設けられることを特徴とする請求項5又は6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011171848A JP5751079B2 (ja) | 2011-08-05 | 2011-08-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011171848A JP5751079B2 (ja) | 2011-08-05 | 2011-08-05 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013038162A JP2013038162A (ja) | 2013-02-21 |
JP5751079B2 true JP5751079B2 (ja) | 2015-07-22 |
Family
ID=47887506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011171848A Expired - Fee Related JP5751079B2 (ja) | 2011-08-05 | 2011-08-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5751079B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978693B2 (en) | 2016-09-23 | 2018-05-22 | Samsung Electronics Co., Ltd. | Integrated circuit package, method of fabricating the same, and wearable device including integrated circuit package |
US10502324B2 (en) | 2013-05-07 | 2019-12-10 | Victaulic Company | Valve with removable seat |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6728917B2 (ja) * | 2016-04-12 | 2020-07-22 | Tdk株式会社 | 電子回路モジュールの製造方法 |
JP6676191B2 (ja) * | 2016-12-21 | 2020-04-08 | 三菱電機株式会社 | 半導体装置 |
KR102061564B1 (ko) * | 2018-05-04 | 2020-01-02 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
KR102063469B1 (ko) * | 2018-05-04 | 2020-01-09 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
WO2022034822A1 (ja) * | 2020-08-12 | 2022-02-17 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
JP6927541B1 (ja) * | 2020-10-06 | 2021-09-01 | 公立大学法人 富山県立大学 | ピン配列装置、ピン配列用アレイ体及びピン配列方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02172299A (ja) * | 1988-12-23 | 1990-07-03 | Mitsubishi Rayon Co Ltd | シールド装置の製造方法 |
US5485037A (en) * | 1993-04-12 | 1996-01-16 | Amkor Electronics, Inc. | Semiconductor device having a thermal dissipator and electromagnetic shielding |
JP2000031344A (ja) * | 1998-07-09 | 2000-01-28 | Sumitomo Bakelite Co Ltd | ボールグリッドアレイ型半導体装置 |
JP4630449B2 (ja) * | 2000-11-16 | 2011-02-09 | Towa株式会社 | 半導体装置及びその製造方法 |
JP2010219210A (ja) * | 2009-03-16 | 2010-09-30 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
KR101007288B1 (ko) * | 2009-07-29 | 2011-01-13 | 삼성전기주식회사 | 인쇄회로기판 및 전자제품 |
JP2011129845A (ja) * | 2009-12-16 | 2011-06-30 | Naohiko Kamisaka | 電鋳法を用いた電磁波シールド |
JP5552821B2 (ja) * | 2010-01-28 | 2014-07-16 | Tdk株式会社 | 回路モジュール |
JP5530830B2 (ja) * | 2010-06-28 | 2014-06-25 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2011
- 2011-08-05 JP JP2011171848A patent/JP5751079B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10502324B2 (en) | 2013-05-07 | 2019-12-10 | Victaulic Company | Valve with removable seat |
US10890261B2 (en) | 2013-05-07 | 2021-01-12 | Victaulic Company | Valve with removable seat |
US9978693B2 (en) | 2016-09-23 | 2018-05-22 | Samsung Electronics Co., Ltd. | Integrated circuit package, method of fabricating the same, and wearable device including integrated circuit package |
US10204869B2 (en) | 2016-09-23 | 2019-02-12 | Samsung Electronics Co., Ltd. | Integrated circuit package including shielding between adjacent chips |
Also Published As
Publication number | Publication date |
---|---|
JP2013038162A (ja) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5751079B2 (ja) | 半導体装置及びその製造方法 | |
US10685920B2 (en) | Semiconductor device package with warpage control structure | |
TWI646642B (zh) | 晶片封裝結構及其製造方法 | |
TW201630084A (zh) | 半導體封裝結構及半導體製程 | |
US10952310B2 (en) | High-frequency module | |
JP6199601B2 (ja) | 半導体装置 | |
WO2013035819A1 (ja) | 電子部品モジュール及び該電子部品モジュールの製造方法 | |
KR100826988B1 (ko) | 인쇄회로기판 및 이를 이용한 플립 칩 패키지 | |
US20150008571A1 (en) | Substrate warpage control using external frame stiffener | |
JP7354594B2 (ja) | 電子素子モジュール及びその製造方法 | |
KR101054440B1 (ko) | 전자 소자 패키지 및 그 제조 방법 | |
CN105321908A (zh) | 半导体器件及半导体器件的制造方法 | |
JP2009094434A (ja) | 半導体装置およびその製造方法 | |
JP6439046B2 (ja) | 半導体装置 | |
KR101197189B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2009135428A (ja) | 実装構造体とその製造方法 | |
US10008454B1 (en) | Wafer level package with EMI shielding | |
JP5159750B2 (ja) | 半田ボール及び半導体パッケージ | |
KR102380834B1 (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
US10886235B2 (en) | Integrated shield package and method | |
US10264681B2 (en) | Electronic component built-in substrate and electronic component device | |
US20150187676A1 (en) | Electronic component module | |
JP5466218B2 (ja) | 半導体パッケージ | |
KR101741648B1 (ko) | 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법 | |
KR101086964B1 (ko) | 반도체 패키지의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150504 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5751079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |