JP6676191B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6676191B2
JP6676191B2 JP2018557734A JP2018557734A JP6676191B2 JP 6676191 B2 JP6676191 B2 JP 6676191B2 JP 2018557734 A JP2018557734 A JP 2018557734A JP 2018557734 A JP2018557734 A JP 2018557734A JP 6676191 B2 JP6676191 B2 JP 6676191B2
Authority
JP
Japan
Prior art keywords
electromagnetic wave
semiconductor device
absorbing layer
wave absorbing
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018557734A
Other languages
English (en)
Other versions
JPWO2018116974A1 (ja
Inventor
友洋 谷下
友洋 谷下
濱口　恒夫
恒夫 濱口
石田　清
清 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018116974A1 publication Critical patent/JPWO2018116974A1/ja
Application granted granted Critical
Publication of JP6676191B2 publication Critical patent/JP6676191B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11442—Manufacturing methods by blanket deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は半導体装置に関する。
近年、電子機器、中でも特に通信機器の高速通信化および小型化に伴い、シリコンまたは化合物半導体で形成される高周波対応の半導体パッケージの高周波化が進んでいる。半導体パッケージの高周波化が進むと、電磁波ノイズにより動作不良を引き起こす問題がある。そこで、半導体パッケージを金属缶で覆い電磁波をシールドすることが一般的に行われている。
しかし、半導体パッケージを金属缶で覆うと、半導体パッケージの実装面積が大きくなり、さらに金属缶内の電子部品間で電磁波の相互干渉が生じるという問題がある。
そこで、電磁波吸収材または導電性樹脂により個々の半導体パッケージを覆う構造が提案されている。電磁波吸収材は、電磁波エネルギーを熱エネルギーに変換することにより電磁波を吸収する作用を有している。また、導電性樹脂は電磁波を反射する作用を有している。
例えば、特許文献１には、プリント配線板上に搭載した各々の半導体パッケージを、印刷によって形成された電磁波吸収材からなる電磁シールド層で覆った半導体装置が開示されている。ここで、電磁波吸収材には、エポキシ樹脂にフェライトなどの磁性粉末を混合した熱硬化型のペーストが用いられている。
特開２０００−３２８００６号公報
特許文献１に開示された構造では、電磁波吸収材からなる電磁シールド層のみで半導体パッケージを覆っているため、半導体パッケージからの電磁波が外部に漏れる可能性がある。また、電磁波吸収材に含有されるフェライト粒子の熱伝導率（λ）が１〜５Ｗ/（ｍ・Ｋ）であるため、電磁波吸収材全体としての熱伝導率は０.１〜１Ｗ／（ｍ・Ｋ）であり、導電性粒子を充填した導電層に比べて伝熱性能が約１／５に低下するという問題がある。
本発明は、上述の課題を解決するためになされたもので、高い電磁波遮蔽性を有し、かつ放熱性の良い半導体装置の提供を目的とする。
本発明に係る半導体装置は、回路基板に実装された半導体パッケージと、半導体パッケージの回路基板に対する接合面以外の面を覆う電磁波吸収層と、電磁波吸収層の半導体パッケージとは反対側において電磁波吸収層を覆う電磁波反射層とを備え、電磁波吸収層は磁性粒子またはカーボンを含む樹脂で構成され、開孔を有し、開孔には導電性粒子を含有する樹脂からなる放熱用ビアが設けられ、電磁波反射層は導電性粒子を含む樹脂で構成される。
本発明に係る半導体装置は、回路基板に実装された半導体パッケージと、半導体パッケージの回路基板に対する接合面以外の面を覆う電磁波吸収層と、電磁波吸収層の半導体パッケージとは反対側において電磁波吸収層を覆う電磁波反射層とを備え、電磁波吸収層は磁性粒子またはカーボンを含む樹脂で構成され、開孔を有し、開孔には導電性粒子を含有する樹脂からなる放熱用ビアが設けられ、電磁波反射層は導電性粒子を含む樹脂で構成される。この構成により、半導体パッケージに対する高い電磁波遮蔽性が得られ、半導体パッケージの熱を電磁波反射層から効率よく放散することができる。
本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１に係る半導体装置の部分拡大図である。 本発明の実施の形態２に係る半導体装置の構成を示す断面図である。 本発明の実施の形態２に係る半導体装置の第１の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の第１の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の第１の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の第１の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の第２の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の第２の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の第２の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の第２の製造方法を示す断面図である。 本発明の実施の形態３に係る半導体装置の断面図である。 本発明の実施の形態４に係る半導体装置の断面図である。 本発明の実施の形態４に係る半導体装置の第１の製造方法を示す断面図である。 本発明の実施の形態４に係る半導体装置の第１の製造方法を示す断面図である。 本発明の実施の形態４に係る半導体装置の第１の製造方法を示す断面図である。 本発明の実施の形態４に係る半導体装置の第１の製造方法を示す断面図である。 本発明の実施の形態４に係る半導体装置の第２の製造方法を示す断面図である。 本発明の実施の形態４に係る半導体装置の第２の製造方法を示す断面図である。 本発明の実施の形態４に係る半導体装置の第２の製造方法を示す断面図である。 本発明の実施の形態４に係る半導体装置の第２の製造方法を示す断面図である。 本発明の実施の形態５に係る半導体装置の断面図である。 本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１に係る半導体装置の上面図である。 本発明の実施の形態２に係る半導体装置の上面図である。 本発明の実施の形態２に係る半導体装置の上面図である。 本発明の実施の形態６に係る半導体装置の断面図である。 本発明の実施の形態６に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態６に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態６に係る半導体装置の上面図である。 本発明の実施の形態６に係る半導体装置の上面図である。
＜Ａ．実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置１０１の断面図である。図１において半導体装置１０１は、半導体パッケージ１、回路基板２、はんだ３、アンダーフィル樹脂４、電磁波吸収層５、および電磁波反射層６を備えて構成される。本明細書では、シリコンまたは化合物半導体からなる半導体素子、および半導体素子を樹脂などでパッケージ化したものを半導体パッケージと称する。半導体パッケージ１は、例えば、高周波機器で用いられる増幅用ＩＣまたはハイパワーモジュールなどである。
回路基板２は、ガラスエポキシ樹脂と銅の配線からなるプリント基板、またはアルミナと銀配線からなる。また、回路基板２に多層基板を使用する場合、回路基板２は１層のＣｕからなるパターン層を備えていても良い。
半導体パッケージ１は、はんだ３およびアンダーフィル樹脂４によって回路基板２上に接合される。
本実施の形態では、はんだ３にＳｎ-３Ａｇ-０.５Ｃｕを用いるが、他にＳｎ-３.５Ａｇ、Ｓｎ-０.７Ｃｕなどを用いてもよい。
アンダーフィル樹脂４は、はんだ３による半導体パッケージ１および回路基板２の接合部分を保護するために用いられる。アンダーフィル樹脂４は、エポキシまたはウレタンなどの樹脂で構成される。
電磁波吸収層５は、半導体パッケージ１の回路基板２に対する接合面以外の全ての面、すなわち半導体パッケージ１の上面と側面とを覆う。電磁波吸収層５は、フェライト若しくはセンダストなどの磁性粒子またはカーボン粒子を５０〜７０体積％の含有率で充填したエポキシまたはアクリルなどの樹脂で構成される。
電磁波反射層６は、電磁波吸収層５の半導体パッケージ１に対する側とは反対側で電磁波吸収層５を覆っている。すなわち、半導体パッケージ１は電磁波吸収層５に覆われ、さらに電磁波吸収層５は電磁波反射層６に覆われている。また、電磁波反射層６は回路基板２上のグランド電極と電気的に接続している。電磁波反射層６は、導電性の粒子、例えば金、銀、銅、アルミなどの導電性の金属粒子を５０〜７０体積％の含有率で充填したエポキシまたはアクリルなどの樹脂で構成される。
図２、図３、図４、図５および図６は、半導体装置１０１の製造方法を示す断面図である。以下、これらの図に沿って半導体装置１０１の製造方法を説明する。
まず、図２に示すように、回路基板２上の電極（図示せず）にはんだ３、より具体的にははんだ粒子を含有するソルダーペーストを配置し、半導体パッケージ１を回路基板２に搭載する。そして、半導体パッケージ１を搭載した回路基板２をリフロー炉に投入する。リフロー炉でソルダーペーストを融点以上に加熱することにより、図３に示すように半導体パッケージ１が回路基板２に接合される。
次に、図４に示すように、はんだ３の周囲にアンダーフィル樹脂４を注入し、加熱してアンダーフィル樹脂４を硬化させる。
その後、図５に示すように、電磁波吸収層５を半導体パッケージ１の上面１ａおよび側面１ｂに形成する。ここで、電磁波吸収層５はフェライト粒子を含有するエポキシ樹脂として説明する。具体的には、液状エポキシ樹脂にフェライトの磁性粒子を混入させたペーストを半導体パッケージ１の表面に塗布し、その後ペーストを加熱して硬化させることにより、半導体パッケージ１を覆う電磁波吸収層５が形成される。
なお、ペーストの塗布方法として、印刷、ディスペンスまたは静電塗布等がある。印刷によれば、半導体パッケージよりも大きな開口を設けたマスクを用いて、開口にペーストを刷り込むことで、半導体パッケージの上面および側面にペーストを塗布できる。また、ディスペンスによれば、半導体パッケージの上面にペーストを滴下し、上面から側面にペーストを流れさせることにより、半導体パッケージの上面および側面にペーストを塗布できる。また、静電塗布によれば、特開２０１４−１５７８９７号公報に示されているように、帯電させたペーストをガンで噴射することにより、半導体パッケージ１の上面および側面に均一な厚さでペーストを塗布できる。
次に、図６に示すように、電磁波吸収層５上に電磁波反射層６を形成する。ここで、電磁波反射層６は導電性粒子として銅粒子を含有するエポキシ樹脂として説明する。具体的には、液状のエポキシ樹脂に銅粒子を混入させたペーストを、印刷、ディスペンスまたは静電塗布等により電磁波吸収層５上に塗布し、その後ペーストを加熱して硬化させることにより、電磁波吸収層５を覆う電磁波反射層６が形成される。なお、電磁波反射層６は図３３に示すように、回路基板２上の基板パターン９におけるグランド電極に対して電気的に接続させる。図３４は、半導体装置１０１の上面図である。図３４に示すように、グランド電極は半導体パッケージの全周に設置されている。
次に、半導体装置１０１における電磁波遮蔽効果について説明する。電磁波遮蔽効果は、一般的にシェルクノフの式と呼ばれる式（１）で表される。
Figure 0006676191
式（１）は、電磁波遮蔽効果ＳＥが、反射損失Ｒ、吸収損失Ａおよび多重反射損失Ｂの足し合わせからなることを示している。反射損失は入射してくる電磁波を表面で反射した際の損失を表わしている。吸収損失は、透過した電磁波が減衰していく損失を表わしている。多重反射損失は、シールド材内部で再反射され減衰を繰り返すことによる損失を表している。
図７は、半導体装置１０１の断面図であり、図８は、図７に示す領域Ａを拡大した半導体装置１０１の部分拡大図である。図８に示すように、半導体パッケージ１で発生した電磁波Ｗ１は、その一部が電磁波吸収層５に吸収される（吸収損失）。電磁波Ｗ１の一部は電磁波吸収層５に吸収されず電磁波反射層６に到達するが、電磁波反射層６で反射して再度電磁波吸収層５に入射することにより、電磁波吸収層５に吸収される。また、電磁波反射層６で反射した後電磁波吸収層５に吸収されず半導体パッケージ１に到達した電磁波Ｗ１は、半導体パッケージ１で反射されて再び電磁波吸収層５に入射する。このように、電磁波Ｗ１は電磁波反射層６および半導体パッケージ１で反射を繰り返すことにより、電磁波吸収層５に吸収される（多重反射損失）。
また、電磁波反射層６が外部からの電磁波Ｗ２を反射することにより（反射損失）、電磁波Ｗ２が半導体パッケージ１に到達することが防止される。また、回路基板２が１層のＣｕからなるパターン層を備える多層基板である場合、半導体パッケージ１の底面から電磁波が漏れだすことを抑制できる。
以上に説明したように、半導体パッケージ１から発生する電磁波Ｗ１のエネルギーを大幅に減衰させると共に、外部からの電磁波Ｗ２を遮断することにより、半導体パッケージ１に対する電磁波の影響を抑制することができる。
次に、半導体装置１０１における放熱効果について説明する。半導体パッケージ１で発生した熱と、電磁波吸収層５で電磁波を吸収することで発生する熱は、電磁波反射層６を経由して回路基板２に伝達され、回路基板２から放熱される。なお、電磁波反射層６には熱伝導率が高い銅粒子が含有されているため、電磁波吸収層５よりも熱伝導性に優れている。
次に、電磁波吸収層５および電磁波反射層６の密着効果について説明する。電磁波吸収層５はエポキシなどの樹脂中に磁性粒子またはカーボンを充填させたものであり、電磁波反射層６はエポキシなどの樹脂中に導電性粒子を充填したものである。電磁波吸収層５と電磁波反射層６との接着は、電磁波吸収層５と電磁波反射層６をそれぞれ構成する樹脂同士の接着性に依存する。樹脂同士の接着性は各樹脂の溶解性パラメータの差によって定まる。溶解性パラメータは凝集エネルギー密度の平方根で定義され、樹脂間の凝集エネルギー密度が近いほど接着力が大きくなる。そこで、電磁波吸収層５を構成する樹脂には電磁波反射層６を構成する樹脂と溶解性パラメータが近いもの、具体的には溶解性パラメータの差が２以内、理想的には等しいものを用いることによって、電磁波吸収層５および電磁波反射層６の高い密着性を得ることができる。
また、電磁波吸収層５および電磁波反射層６はいずれもエポキシ樹脂などの樹脂を備えて構成される。樹脂は水蒸気を通すため、電磁波吸収層５および電磁波反射層６は半導体パッケージ１で発生した水蒸気を外部に放出することができる。従って、半導体パッケージ１と電磁波吸収層５との間に溜まった水分によって電磁波吸収層５が剥離したり、電磁波吸収層５と電磁波反射層６との間に溜まった水分によって電磁波反射層６が剥離したりすることを抑制できる。
次に、電磁波吸収層５の厚みについて説明する。半導体パッケージ１から放射される電磁波の周波数を予め分かっている場合、当該周波数に合わせて電磁波吸収層５の厚みを定めることにより、電磁波吸収層５における電磁波の吸収効果を高めることができる。半導体パッケージ１から電磁波吸収層５への入射波と、電磁波反射層６で反射して電磁波吸収層５に入射する反射波との位相が互いに１８０°異なる場合に、入射波と反射波の打ち消しあうエネルギーが最大になる。このとき、電磁波吸収層５の厚さｔ（ｍｍ）と電磁波の波長λ（ｍｍ）との関係は式（２）で表わされる。
Figure 0006676191
また、波長λ（ｍｍ）と周波数ｆ（Ｈｚ）との関係は、ｃを光速（ｍ／ｓ）として式（３）で表わされる。
Figure 0006676191
式（２）と式（３）から、電磁波吸収層５の厚さｔ（ｍｍ）と電磁波の周波数ｆ（Ｈｚ）の関係は以下の式（４）で表わされる。
Figure 0006676191
式（４）より、半導体パッケージ１の発する電磁波の周波数ｆを２５ＧＨｚとすると、その波長λは式（３）より１１．９９ｍｍであり、望ましい電磁波吸収層５の厚さｔは式（４）より３．００ｍｍとなる。従って、電磁波吸収層５の厚さを３ｍｍにすることで、入射波と反射波の打ち消しあうエネルギーを最大にし、効率よく電磁波の吸収を行うことができる。
以上に説明したように、本発明の実施の形態１に係る半導体装置１０１は、回路基板２上に接合された半導体パッケージ１と、半導体パッケージ１の回路基板２に対する接合面以外の面を覆う電磁波吸収層５と、電磁波吸収層５の半導体パッケージ１とは反対側において電磁波吸収層５を覆う電磁波反射層６と、を備え、電磁波吸収層５は、磁性粒子またはカーボンを含む樹脂で構成され、電磁波反射層６は、導電性粒子を含む樹脂で構成される。従って、電磁波吸収層５により、半導体パッケージ１が発した電磁波を吸収することができる。また、電磁波吸収層５で吸収されず電磁波反射層６に達した電磁波も、電磁波反射層６で反射して電磁波吸収層５に再入射するため、電磁波吸収層５で吸収することができる。また、外部から半導体装置１０１に入射する電磁波は、電磁波反射層６で反射する。以上の作用により、半導体パッケージ１に対する電磁波干渉の作用を軽減することができる。また、電磁波吸収層５と電磁波反射層６には水蒸気を通す樹脂が用いられるため、水分による電磁波吸収層５または電磁波反射層６の剥離を抑制することができる。また、電磁波反射層６は導電性粒子を含み熱伝導率が高いため、半導体パッケージ１から生じた熱を電磁波反射層６から回路基板２に伝達し、回路基板２で放熱することができる。
＜Ｂ．実施の形態２＞
図９は、本発明の実施の形態２に係る半導体装置１０２の断面図である。半導体装置１０２は、電磁波吸収層５が半導体パッケージ１の上面において開孔５１を有し、開孔５１に放熱用ビア６１が形成される点が実施の形態１に係る半導体装置１０１とは異なる。放熱用ビア６１は電磁波反射層６および半導体パッケージ１と接触している。従って、電磁波反射層６は電磁波吸収層５の開孔５１において放熱用ビア６１を介して半導体パッケージ１と接触している。なお、開孔５１のサイズは例えば直径０，１ｍｍとする。
図１０、図１１、図１２および図１３は、半導体装置１０２の第１の製造方法を示す断面図である。以下、これらの図に沿って半導体装置１０２の第１の製造方法を説明する。
図１０は、回路基板２上にはんだ３で半導体パッケージ１を接合し、はんだ３の周囲にアンダーフィル樹脂４を充填した状態を示す断面図であり、図４の再掲である。すなわち、図１０に示す構造までの製造工程は、図２，３，４に示す実施の形態１に係る半導体装置１０１の製造工程と同様である。
次に、図１１に示すように、半導体パッケージ１の上面１ａに放熱用ビア６１となる突起を複数形成する。ここでは複数の放熱用ビア６１を形成しているが、放熱用ビア６１は少なくとも一つ形成されればよい。放熱用ビア６１は電磁波反射層６と同じ材料、すなわち液状のエポキシ樹脂に導電性粒子を含有したペーストを半導体パッケージ１の上面１ａに印刷して形成する。なお、印刷に代えてインクジェット、ディスペンサ、静電塗布を用いても良い。また、図３５及び図３６に示すように、放熱用ビア６１は格子状に並べると良い。図３５及び図３６は、半導体装置１０２の上面図である。
その後、図１２に示すように、半導体パッケージ１の上面１ａと側面１ｂに電磁波吸収層５を形成する。電磁波吸収層５の形成方法は既に述べたとおりである。半導体パッケージ１の上面１ａには、既に局所的に放熱用ビア６１が形成されているため、放熱用ビア６１が形成された領域では一旦は放熱用ビア６１の上に電磁波吸収層５が形成されるが、電磁波吸収層５の上面を研削して放熱用ビア６１を露出させる。これにより、放熱用ビア６１の形成領域には電磁波吸収層５が形成されず、いわば電磁波吸収層５の開孔５１となる。
次に、電磁波吸収層５を覆うように電磁波反射層６を形成する。電磁波反射層６の形成方法は既に述べたとおりである。これにより、図１３に示す半導体装置１０２が完成する。なお、図１３は図９の再掲である。電磁波反射層６は電磁波吸収層５を介して半導体パッケージ１の上面１ａと側面１ｂとを覆っているが、電磁波吸収層５の開孔５１においては放熱用ビア６１を介して半導体パッケージ１の上面１ａと接触する。また、電磁波反射層６は回路基板２上のグランド電極と電気的に接続する。
図１４、図１５、図１６および図１７は、半導体装置１０２の第２の製造方法を示す断面図である。以下、これらの図に沿って半導体装置１０２の第２の製造方法を説明する。図１４は、回路基板２上にはんだ３で半導体パッケージ１を接合し、はんだ３の周囲にアンダーフィル樹脂４を充填した状態を示す断面図であり、図４および図１０と同様である。すなわち、半導体装置１０２の第２の製造方法の図１４に示す構造までの製造工程は、図２，３，４に示す実施の形態１に係る半導体装置１０１の製造工程と同様である。
次に、図１５に示すように、半導体パッケージ１の上面１ａおよび側面１ｂを覆う電磁波吸収層５を形成する。電磁波吸収層５の形成方法は既に述べたとおりである。
その後、図１６に示すように、レーザーを用いて半導体パッケージ１の上面１ａに面する電磁波吸収層５に複数の開孔５１を形成する。ここでは複数の開孔５１を形成しているが、開孔５１は少なくとも一つ形成されればよい。ここでは、開孔５１から半導体パッケージ１の上面１ａが露出する。
次に、電磁波吸収層５の開孔５１内部に放熱用ビア６１を形成し、電磁波吸収層５を覆うように電磁波反射層６を形成する。放熱用ビア６１および電磁波反射層６の形成方法は既に述べたとおりである。電磁波反射層６は電磁波吸収層５を介して半導体パッケージ１の上面１ａと側面１ｂとを覆うが、電磁波吸収層５の開孔５１においては放熱用ビア６１を介して半導体パッケージ１の上面１ａと接触する。また、電磁波反射層６は回路基板２上のグランド電極と電気的に接続する。以上で、図１７に示す半導体装置１０２が完成する。なお、図１７は図９または図１３の再掲である。
次に、放熱用ビア６１の効果を説明する。電磁波反射層６は、電磁波吸収層５の開孔５１において放熱用ビア６１を介して半導体パッケージ１の上面１ａと接触する。そして、放熱用ビア６１は樹脂に導電性粒子が充填された構造であり、電磁波反射層６と同様に熱伝導率が５〜１０Ｗ／（ｍ・Ｋ）程度であるため、熱伝導率が０.１〜１.０Ｗ／（ｍ・Ｋ）程度の電磁波吸収層５に比べて高い放熱性を有する。従って、半導体パッケージ１で生じた熱は放熱用ビア６１を介して効率よく電磁波反射層６に伝達される。そのため、放熱性に優れた半導体装置となる。
また、放熱用ビア６１は電磁波反射層６と同じ材料で構成されるため、放熱用ビア６１も電磁波反射層６とみなすと、電磁波吸収層５と電磁波反射層６との接触面積が増加し、その分密着力が向上する。また、放熱用ビア６１が電磁波吸収層５の開孔５１に入り込むその形状からアンカー効果が得られ、機械的結合により電磁波反射層６と電磁波吸収層５の密着力が向上する。
電磁波は、その波長より小さいサイズの開孔５１を通過することができない。例えば、開孔５１の直径を０．１ｍｍとすれば、３ＴＨｚ以下の周波数の電磁波は開孔５１を通過できず、開孔５１の直径を０．５ｍｍとすれば、６００ＧＨｚ以下の周波数の電磁波は開孔５１を通過することが出来ない。従って、上記のとおり開孔５１の寸法を規定することにより、放熱用ビア６１を設けても電磁波の遮蔽機能が低下することはない。また、放熱用ビア６１は電磁波反射材料が充填されているため、電磁波を反射する。従って、開孔５１の寸法が電磁波の波長より大きくても、電磁波は開孔５１を通過することはできない。
以上に説明したように、実施の形態２に係る半導体装置１０２では、電磁波吸収層５は開孔５１を有し、開孔５１には導電性粒子を含有する樹脂からなる放熱用ビア６１が設けられる。これにより、半導体パッケージ１が発する熱を熱伝導率の高い放熱用ビア６１を介して効率よく電磁波反射層６に伝達することができる。
＜Ｃ．実施の形態３＞
図１８は、本発明の実施の形態３に係る半導体装置１０３の断面図である。半導体装置１０３は、実施の形態２に係る半導体装置１０２の構成と比較すると、電磁波吸収層５の開孔５１に金属膜７が形成される点が異なり、それ以外の構成は半導体装置１０２と同様である。
金属膜７は電磁波吸収層５の開孔５１において半導体パッケージ１の上面１ａと接触する。また、金属膜７の厚みは電磁波吸収層５の厚みより小さく、開孔５１において金属膜７の上部には放熱用ビア６１が形成される。
金属膜７は、半導体パッケージ１から放熱用ビア６１を経由して電磁波反射層６に至る経路の伝熱性能を向上するために設けられている。金属膜７は、例えば金、銀、銅またはアルミなど熱伝導率の高い金属からなる。あるいは、金属膜７と半導体パッケージ１との密着性を高めるため、上記の熱伝導率の高い金属に加え、半導体パッケージ１との界面にチタンまたはモリブデンを設けた２層構造であってもよい。
以下に、金属膜７により伝熱性能が向上する理由を述べる。熱伝導による伝熱性能は、一般に「熱抵抗」を用いて評価される。「熱抵抗」とは、温度の伝えにくさを表す指標であり、単位発熱量当たりの温度上昇値を意味する。
放熱用ビア６１における熱抵抗は、「放熱用ビア６１内の熱抵抗」と、放熱用ビア６１と半導体パッケージ１との「接触熱抵抗」との和で表わされる。「放熱用ビア６１内の熱抵抗」は、放熱用ビア６１の材料である、導電性粒子を充填したエポキシ樹脂の特性で決まる。また、接触熱抵抗ＲＣは以下の式（５）で表わされる。
Figure 0006676191
但し、式（５）においてａは真実接触点の接触面積の総和、Ａは接触面の見かけの面積、δは平均粗さ高さ、λは熱伝導率を示し、添え字の１，２は接触固体の別を、添え字のｆは接触面間の介在物質を示している。
式（５）によると、接触熱抵抗ＲＣは接触する材料の熱伝導に依存し、熱伝導率の高い材料が接触面間に介在すれば、接触熱抵抗は小さくなることがわかる。
従って、半導体装置１０３では放熱用ビア６１と半導体パッケージ１の上面１ａとの間に金属膜７を介在させる。金属膜７は、例えば金、銀、銅またはアルミなど熱伝導率の高い金属からなる。例えば金属膜７に銅を用いる場合、熱伝導率が４００Ｗ／（ｍ・Ｋ）と高いため、放熱用ビア６１と半導体パッケージ１との接触熱抵抗を小さくでき、伝熱性能を向上することができる。
以上に説明したように、本発明の実施の形態３に係る半導体装置１０３は、実施の形態２に係る半導体装置１０２の構成に加え、電磁波吸収層５の開孔５１において半導体パッケージ１と放熱用ビア６１との間に配置された金属膜７を備える。従って、放熱用ビア６１と半導体パッケージ１との接触熱抵抗を小さくし、伝熱性能を向上することができる。
＜Ｄ．実施の形態４＞
図１９は、本発明の実施の形態４に係る半導体装置１０４の断面図である。半導体装置１０４は、電磁波吸収層５の開孔５１を有する面と電磁波反射層６との間に金属板８を備えている。すなわち、電磁波反射層６は半導体パッケージ１の上方では金属板８を介して電磁波吸収層５を覆い、半導体パッケージ１の側方では電磁波吸収層５と接触してこれを覆っている。上記以外の半導体装置１０４の構成は実施の形態２に係る半導体装置１０２と同様である。金属板８には、金、銀、銅またはアルミなど熱伝導率の高い金属が用いられる。
図２０、図２１、図２２および図２３は、半導体装置１０４の第１の製造方法を示す図である。以下、これらの図に沿って半導体装置１０４の第１の製造方法を説明する。
図２０は、半導体パッケージ１の上面１ａに放熱用ビア６１を形成し、半導体パッケージ１の上面１ａと側面１ｂを電磁波吸収層５で覆った状態を示している。図２０は、図１２の再掲である。すなわち、半導体装置１０４の第１の製造方法における図２０に示す構造までの製造工程は、実施の形態２に係る半導体装置１０２の第１の製造方法と同様である。
次に、図２１に示すように、電磁波反射層６と同じ材料すなわち液状のエポキシ樹脂に銅粒子を導電性粒子として混入させたペースト６２を、電磁波吸収層５および放熱用ビア６１上に印刷、インクジェット、ディスペンサまたは静電塗布により塗布する。そして、ペースト６２上に金属板８を搭載し、加熱してペースト６２を硬化させることにより、図２２に示すように金属板８を電磁波吸収層５上に固定する。
その後、金属板８および電磁波吸収層５を覆う電磁波反射層６を形成し、図２３に示す半導体装置１０４が完成する。
図２４、図２５、図２６および図２７は、半導体装置１０４の第２の製造方法を示す断面図である。以下、これらの図に沿って半導体装置１０４の第２の製造方法を説明する。
図２４は、半導体パッケージ１の上面１ａおよび側面１ｂを電磁波吸収層５で覆い、さらに半導体パッケージ１の上面１ａに面する電磁波吸収層５に開孔５１を形成した状態を示している。なお、図２４は図１６の再掲である。すなわち、半導体装置１０４の第２の製造方法における図２４に示す構造までの製造工程は、実施の形態２に係る半導体装置１０２の第２の製造方法と同様である。
次に、図２５に示すように、電磁波反射層６と同じ材料、すなわち液状のエポキシ樹脂に銅粒子を導電性粒子として混入させたペースト６２を、印刷によって開孔５１内に塗布し開孔５１を埋めた後、電磁波吸収層５上に印刷、インクジェット、ディスペンサまたは静電塗布により薄く塗布する。ここで、開孔５１内のペースト６２が放熱用ビア６１となる。そして、ペースト６２上に金属板８を搭載し、加熱してペースト６２を硬化させることにより、図２６に示すように金属板８を電磁波吸収層５上に固定する。
その後、金属板８および電磁波吸収層５を覆う電磁波反射層６を形成し、図２７に示す半導体装置１０４が完成する。
半導体装置１０４によれば、電磁波吸収層５と電磁波反射層６との間に金属板８が設けられる。電磁波反射層６を構成する樹脂は電磁波吸収層５を構成する樹脂ではなく、金属と接触するため、電磁波反射層６と金属板８との間には高い密着力が得られ、電磁波反射層６の剥離を防ぐことができる。また、金属板８が電磁波吸収層５の熱を放散するヒートスプレッダの役割を果たすため、半導体パッケージ１で発生した熱が電磁波吸収層５に溜まることがなく、放熱性が向上する。
なお、電磁波反射層６は金属板８と半導体パッケージ１の側面１ｂを覆い、回路基板２のグランド電極と接続する。すなわち、金属板８は電磁波反射層６を介して回路基板２のグランド電極と接続する。
以上に説明したように、本発明の実施の形態４に係る半導体装置１０４は、実施の形態２に係る半導体装置１０２の構成に加えて、電磁波吸収層５の開孔５１を有する面と電磁波反射層６との間に配置された金属板８を備える。従って、電磁波反射層６を構成する樹脂は電磁波吸収層５を構成する樹脂ではなく金属と接触するため、電磁波反射層６と金属板８との間に高い密着力が得られ、電磁波反射層６の剥離を防ぐことができる。
＜Ｅ．実施の形態５＞
図２８は、本発明の実施の形態５に係る半導体装置１０５の断面図である。半導体装置１０５は、半導体パッケージ１の上面１ａが凹凸形状であるという点が実施の形態１に係る半導体装置１０１と異なり、それ以外の点は半導体装置１０１と同様である。
図２９、図３０、図３１および図３２は、半導体装置１０５の製造方法を示す断面図である。以下、これらの図に沿って半導体装置１０５の製造方法を説明する。
図２９は、回路基板２上にはんだ３で半導体パッケージ１を接合し、はんだ３の周囲にアンダーフィル樹脂４を充填した状態を示す断面図であり、図４の再掲である。すなわち、図１０に示す構造までの製造工程は、図２，３，４に示す実施の形態１に係る半導体装置１０１の製造工程と同様である。
次に、図３０に示すように、半導体デバイス１の上面１ａにレーザーを照射し凹凸を形成する。あるいは、アンダーフィル樹脂４を成型する際の金型に凹凸形状を設けることにより、半導体デバイス１の上面１ａに凹凸を形成する。レーザー加工と金型による加工のいずれによっても、半導体デバイス１の上面１ａに凹凸を形成することに関して同じ効果を得る。その後は、実施の形態１と同様に、半導体デバイスの上面１ａおよび側面１ｂを電磁波吸収層５で覆い（図３１）、電磁波吸収層５を電磁波反射層６で覆って図３２に示す半導体装置１０５を得る。電磁波反射層６は回路基板２上のグランド電極と電気的に接続させる。
以上に説明したように、本発明の実施の形態５に係る半導体装置１０５では、半導体パッケージ１の回路基板２に対する接合面と反対側の面である上面１ａに凹凸形状を有する。これにより、半導体デバイス１の上面１ａを電磁波吸収層５で覆う際、上面１ａの凹凸に電磁波吸収層５が入り込むため、半導体デバイス１と電磁波吸収層５との接触面積が増えると共にアンカー効果が得られ、両者の密着力が向上する。また、凹凸形状を有する半導体デバイス１の上面１ａ上に形成された電磁波吸収層５も上面に凹凸形状を有するため、電磁波吸収層５と電磁波反射層６との間でも同様に、接触面積が増えると共にアンカー効果が得られ、両者の密着力が向上する。
＜Ｆ．実施の形態６＞
図３７は、本発明の実施の形態６に係る半導体装置１０６の断面図である。半導体装置１０６は、電磁波反射層６が半導体パッケージ１の上面において湿度調整用開孔７１を有する点が、実施の形態１，２，３，４および５に係る半導体装置とは異なる。湿度調整用開孔７１は電磁波反射層６を貫通しており、湿度調整用開孔７１において電磁波吸収層５が露出する。なお、湿度調整用開孔７１の直径は例えば０，１ｍｍである。
図３８、図３９、図４０および図４１は、半導体装置の製造方法を示す断面図である。以下、これらの図に沿って半導体装置の製造方法を説明する。
図３８は、電磁波吸収層５上に電磁波反射層６を形成した状態を示す断面図であり、図６の再掲である。すなわち、半導体装置１０６の製造工程は、図２，３，４および５に示す実施の形態１に係る半導体装置１０１の製造工程と同様である。
その後、図３９に示すように、電磁波反射層６に湿度調整用開孔７１を複数形成し、半導体装置１０６が完成する。ここでは複数の湿度調整用開孔７１を形成しているが、湿度調整用開孔７１は少なくとも一つ形成されればよい。また、図４０および図４１に示すように、湿度調整用開孔７１は格子状に配置されることが望ましい。図４０および図４１は、半導体装置１０６の上面図である。
電磁波は、その波長より小さいサイズの開孔を通過することができない。例えば、湿度調整用開孔７１の直径を０．１ｍｍとすれば、３ＴＨｚ以下の周波数の電磁波は湿度調整用開孔７１を通過できず、湿度調整用開孔７１の直径を０．５ｍｍとすれば、６００ＧＨｚ以下の周波数の電磁波は湿度調整用開孔７１を通過することが出来ない。従って、上記のとおり湿度調整用開孔７１の寸法を規定することにより、湿度調整用開孔７１による電磁波の遮蔽機能の低下は生じない。
半導体装置１０６によれば、電磁波吸収層５と電磁波反射層６との間の余分な湿気が湿度調整用開孔７１より放出されるため、電磁波吸収層５と電磁波反射層６の剥離を抑制することが可能である。
以上に説明したように、本発明の実施の形態６に係る半導体装置１０６は、実施の形態１に係る半導体装置１０１の構成に加えて、電磁波反射層６が湿度調整用開孔７１を有する。湿度調整用開孔７１を通して、電磁波吸収層５と電磁波反射層６との間の余分な湿気が外気に放出されるため、電磁波吸収層５と電磁波反射層６の剥離を抑制することが可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ 半導体パッケージ、２ 回路基板、３ はんだ、４ アンダーフィル樹脂、５ 電磁波吸収層、６ 電磁波反射層、７ 金属膜、８ 金属板、９ 基板パターン、５１ 開孔、６１ 放熱用ビア、７１ 湿度調整用開孔、１０１，１０２，１０３，１０４ 半導体装置。

Claims (6)

  1. 回路基板上に接合された半導体パッケージと、
    前記半導体パッケージの回路基板に対する接合面以外の面を覆う電磁波吸収層と、
    前記電磁波吸収層の前記半導体パッケージとは反対側において前記電磁波吸収層を覆う電磁波反射層と、を備え、
    前記電磁波吸収層は、磁性粒子またはカーボンを含む樹脂で構成され、開孔を有し、
    前記開孔には導電性粒子を含有する樹脂からなる放熱用ビアが設けられ、
    前記電磁波反射層は、導電性粒子を含む樹脂で構成される、
    半導体装置。
  2. 前記電磁波吸収層を構成する樹脂と、前記電磁波反射層を構成する樹脂は、溶解性パラメータの差が２以内である、
    請求項１に記載の半導体装置。
  3. 前記電磁波吸収層の厚みは、前記半導体パッケージから前記電磁波吸収層に入射する電磁波の位相と、前記電磁波反射層に反射して前記電磁波吸収層に再入射する電磁波の位相とが１８０°ずれるように設定される、
    請求項１又は２に記載の半導体装置。
  4. 前記開孔において前記半導体パッケージと前記放熱用ビアとの間に配置された金属膜をさらに備える、
    請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記電磁波吸収層の前記開孔を有する面と前記電磁波反射層との間に配置された金属板をさらに備える、
    請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記半導体パッケージの前記回路基板に対する接合面と反対側の面は凹凸形状を有する、
    請求項１から５のいずれか１項に記載の半導体装置。
JP2018557734A 2016-12-21 2017-12-15 半導体装置 Active JP6676191B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016247716 2016-12-21
JP2016247716 2016-12-21
PCT/JP2017/045069 WO2018116974A1 (ja) 2016-12-21 2017-12-15 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018116974A1 JPWO2018116974A1 (ja) 2019-06-24
JP6676191B2 true JP6676191B2 (ja) 2020-04-08

Family

ID=62626557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018557734A Active JP6676191B2 (ja) 2016-12-21 2017-12-15 半導体装置

Country Status (4)

Country Link
US (1) US11121095B2 (ja)
JP (1) JP6676191B2 (ja)
DE (1) DE112017006387T5 (ja)
WO (1) WO2018116974A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020039848A1 (ja) * 2018-08-23 2020-02-27 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法
CN110876254B (zh) * 2018-08-30 2021-04-13 神讯电脑(昆山)有限公司 吸波散热结构
JP7393897B2 (ja) * 2019-09-02 2023-12-07 ローム株式会社 テラヘルツ装置
DE102022118264A1 (de) 2022-07-21 2024-02-01 Infineon Technologies Ag Hochfrequenzvorrichtung mit hochfrequenzabsorbierenden Merkmalen

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073195U (ja) 1993-06-08 1995-01-17 太陽誘電株式会社 混成集積回路部品の外装構造
JP3179970B2 (ja) * 1994-07-14 2001-06-25 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH09116289A (ja) 1995-10-24 1997-05-02 Tokin Corp ノイズ抑制型電子装置およびその製造方法
JP2000328006A (ja) 1999-05-17 2000-11-28 Sony Corp Ｅｍｃモジュール及びその製造方法
EP1146591A2 (en) * 2000-04-10 2001-10-17 Hitachi, Ltd. Electromagnetic wave absorber, method of manufacturing the same and appliance using the same
JP2002158484A (ja) 2000-11-21 2002-05-31 Sony Corp 電波吸収体
JP3922039B2 (ja) * 2002-02-15 2007-05-30 株式会社日立製作所 電磁波吸収材料及びそれを用いた各種製品
JP5522880B2 (ja) 2006-02-01 2014-06-18 中国塗料株式会社 電波吸収用塗料組成物
CN101471329B (zh) * 2007-12-29 2012-06-20 清华大学 半导体封装件
US8415568B1 (en) * 2009-02-02 2013-04-09 Conductive Composites Company, L.L.C. Electromagnetic shielding
JP5751079B2 (ja) * 2011-08-05 2015-07-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5184705B1 (ja) * 2012-01-05 2013-04-17 日東電工株式会社 無線給電式発光素子、及び発光装置
JP6268086B2 (ja) * 2012-06-15 2018-01-24 株式会社カネカ 放熱構造体
JP2014157897A (ja) 2013-02-15 2014-08-28 Apic Yamada Corp レジスト膜形成装置とその方法、導電膜形成および回路形成装置とその方法、電磁波シールド形成装置とその方法、短波長高透過率絶縁膜の成膜装置とその方法、蛍光体の成膜装置とその方法、および、微量材料合成装置とその方法
US20170090532A1 (en) * 2014-03-14 2017-03-30 Kaneka Corporation Electronic terminal equipment and method for assembling same
JP6617497B2 (ja) * 2015-09-25 2019-12-11 Tdk株式会社 半導体パッケージの製造方法
JP2017118015A (ja) * 2015-12-25 2017-06-29 株式会社トーキン 電子装置及び電磁干渉抑制体の配置方法
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
JP6407186B2 (ja) * 2016-03-23 2018-10-17 Tdk株式会社 電子回路パッケージ
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
US9972579B1 (en) * 2016-11-16 2018-05-15 Tdk Corporation Composite magnetic sealing material and electronic circuit package using the same
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
US20190035744A1 (en) * 2016-03-31 2019-01-31 Tdk Corporation Electronic circuit package using composite magnetic sealing material
JP5988004B1 (ja) * 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
JP6859652B2 (ja) * 2016-10-11 2021-04-14 大同特殊鋼株式会社 高周波通信装置及び高周波通信装置用電磁波吸収体の製造方法
KR101896435B1 (ko) * 2016-11-09 2018-09-07 엔트리움 주식회사 전자파차폐용 전자부품 패키지 및 그의 제조방법
JP6363687B2 (ja) * 2016-12-26 2018-07-25 デクセリアルズ株式会社 半導体装置
JP7257098B2 (ja) * 2017-06-14 2023-04-13 日東電工株式会社 電磁波吸収体
KR102420589B1 (ko) * 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
KR102662146B1 (ko) * 2018-12-17 2024-05-03 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20210111130A1 (en) 2021-04-15
US11121095B2 (en) 2021-09-14
JPWO2018116974A1 (ja) 2019-06-24
DE112017006387T5 (de) 2019-08-29
WO2018116974A1 (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6676191B2 (ja) 半導体装置
JP3781111B2 (ja) 光学的変換装置及びその製造方法
US6262513B1 (en) Electronic component and method of production thereof
TWI236118B (en) Package structure with a heat spreader and manufacturing method thereof
JP5573645B2 (ja) 半導体装置及び半導体装置の製造方法
US8373997B2 (en) Semiconductor device
KR100590382B1 (ko) 전자 패키지 및 이의 제조 방법
US10952310B2 (en) High-frequency module
JP4571679B2 (ja) 半導体装置
WO1998047179A1 (fr) Carte imprimee et son procede de fabrication
JP7491923B2 (ja) シールドされた一体型デバイスパッケージ
TWI599002B (zh) 封裝結構製作方法
JPWO2018181708A1 (ja) モジュール
WO2018159453A1 (ja) モジュール
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
JP7494432B2 (ja) 電子素子モジュール及びその製造方法
WO2019130995A1 (ja) ノイズ吸収熱伝導シートおよびこれを用いた電子機器
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
JP2005101365A (ja) 電子装置
TW202025435A (zh) 封裝元件及其製備方法
TWI388041B (zh) 具散熱結構之半導體封裝件
KR20220018645A (ko) 전자 소자 모듈
KR102248529B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR102297902B1 (ko) 전자 소자 모듈
JP2018046092A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200311

R150 Certificate of patent or registration of utility model

Ref document number: 6676191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250