JP3179970B2 - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JP3179970B2
JP3179970B2 JP18523594A JP18523594A JP3179970B2 JP 3179970 B2 JP3179970 B2 JP 3179970B2 JP 18523594 A JP18523594 A JP 18523594A JP 18523594 A JP18523594 A JP 18523594A JP 3179970 B2 JP3179970 B2 JP 3179970B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
main surface
resin
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18523594A
Other languages
English (en)
Other versions
JPH0831989A (ja
Inventor
寿光 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18523594A priority Critical patent/JP3179970B2/ja
Publication of JPH0831989A publication Critical patent/JPH0831989A/ja
Application granted granted Critical
Publication of JP3179970B2 publication Critical patent/JP3179970B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装
置、とくに表面実装型パッケージに用いられ表面の素子
領域に半導体素子が形成されている半導体基板に関する
ものである。
【０００２】
【従来の技術】樹脂封止型半導体装置、とくにＬＯＣ
（Lead On Chip）構造などを有するものは、半導体素子
がその表面の素子領域に形成された半導体基板（半導体
チップ）をエポキシ樹脂などの樹脂封止体に被覆されて
構成されている。図１１は、従来の樹脂封止型半導体装
置の断面図である。半導体基板１は、例えば、シリコン
半導体からなり、表面の素子領域には半導体素子（図示
せず）が形成されている。通常半導体基板１を支持する
基板搭載部２と、半導体基板１に形成された半導体素子
と外部回路とを電気的に接続するリード３とは、１つの
リードフレームから形成される。半導体基板の半導体素
子が形成されている主面には、半導体素子と電気的に接
続された複数のボンディングパッド（図示せず）が配列
形成されている。ボンディングパッドは、リード３の樹
脂封止される側の先端のインナーリード３１部分に向い
合い、両者は、ＡｌやＡｕ線などのボンディングワイヤ
４によって電気的に接続される。インナーリード３１
は、半導体基板１と同様に樹脂封止体５で封止され、こ
の樹脂封止体５の外部に突出し配列されるアウターリー
ド３２に一体に電気的に接続される。
【０００３】このようにエポキシ樹脂などからなる樹脂
封止体５は、半導体基板１とともに基板搭載部２、イン
ナーリード３１及びボンディングワイヤ５を封止する。
樹脂封止体５は、例えば、トランスファモールド法など
で成形される。半導体基板１は、基板搭載部２表面に接
着剤層６によって載置固定され、また、その表面はポリ
イミド膜７などによってボンディングパッド以外は保護
コートされている。この従来構造の表面実装型の樹脂封
止型半導体装置では実装工程での熱処理による熱の影響
により樹脂封止体からなるパッケージに割れが生じるこ
とである。半導体装置は小形化の傾向にあるが、パッケ
ージに被覆されるＩＣやＬＳＩなどの半導体素子は、高
集積化が進んで半導体基板（チップ）は大きくなる傾向
にある。したがって、パッケージに占める半導体素子の
割合は高くなり、この割合が高くなるほど前記パッケー
ジの割れが顕著になる。この従来構造の樹脂封止型半導
体装置において、樹脂封止体と接触するのはリードを構
成するリードフレームかもしくは半導体素子表面に塗布
されたポリイミド膜である。リードフレームに使用され
ている金属材料と樹脂封止体に使用されている樹脂材料
との密着性は、非常に悪く、その界面には水分が集中的
に溜まる。そして、実装時の加熱により溜まった水分が
瞬間的に気化し膨脹することでパッケージに応力が発生
し、そこにクラックが発生する。そこで、基板搭載部２
の中央部分に貫通孔を開けてこの様に発生する応力を分
散させる構造が提案されている。
【０００４】図１２は、この従来の樹脂封止型半導体装
置の他の例の断面図である。図１１と同様に半導体基板
１を支持する基板搭載部２と、半導体基板１に形成され
た半導体素子と外部回路とを電気的に接続するリード３
とは、１つのリードフレームから形成される。半導体基
板主面に配列形成されているボンディングパッドは、リ
ード３の樹脂封止される側の先端のインナーリード３１
部分に向い合い、この両者は、ボンディングワイヤ４に
よって電気的に接続される。インナーリード３１は、半
導体基板１と同様に樹脂封止体５で封止され、この樹脂
封止体５の外部に突出し配列されるアウターリード３２
に一体に電気的に接続される。トランスファモールドな
どで成形された樹脂封止体５は、半導体基板１とともに
基板搭載部２、インナーリード３１及びボンディングワ
イヤ５を封止する。半導体基板１は、基板搭載部２表面
に接着剤層６によって載置固定され、また、その表面
は、ポリイミド膜７などによってボンディングパッド以
外は保護コートされている。そして、基板搭載部２の中
央部分には貫通孔８が形成されている。したがって、半
導体基板１裏面の中央部分は、この貫通孔８を介して半
導体基板１を被覆する樹脂封止体５と接している。この
基板搭載部２に形成した貫通孔８は、その部分で発生し
た応力を分散することでパッケージのクラックの発生を
抑えることができる。
【０００５】
【発明が解決しようとする課題】しかし、この第２の従
来技術を有効にするためには、基板搭載部２の前記貫通
孔８の部分に露出した半導体基板１の裏面と樹脂封止体
５とが密着していることが必要である。ところで、半導
体素子が形成された半導体基板は、パッケージの構造に
より一定の厚さに裏面が砥石などにより研削されるのが
一般的である。砥石による研削のため裏面には破砕層が
形成され、その表面は、一定の粗さを有している。通常
結晶成長により形成された、例えば、シリコン半導体の
ロッドは、切り出されて厚さ５００μｍ程度のウェーハ
が形成される。ウェーハは、約２５０μｍ程度裏面研削
され、チップ状に切断されて、複数のチップが形成され
る。この裏面表面には、約２０〜３０μｍの破砕層が形
成されている。この状態は、図１３の従来の半導体基板
の断面図に示されている。半導体基板１の主面Ａは、半
導体素子が形成された素子領域であり、第２の主面（裏
面）Ｂは、砥石による研削が行われて表面に破砕層１１
が形成されている。第１の主面Ａ側の素子領域には、例
えばＰウエル１５が形成されており、この中にトランジ
スタが形成されている。
【０００６】Ｐウエル１５には、１対のＮ型不純物拡散
領域１６が形成されており、トランジスタのソース／ド
レイン領域１６として用いられる。ソース／ドレイン領
域１６間の第１の主面上にはゲート酸化膜１７を介して
ポリシリコンなどのゲート電極１８が形成されている。
破砕層１１は、凹凸が不均一に形成されており、ここに
形成されている深い亀裂によって第１の主面Ａ側まで結
晶が歪み、その結果素子領域は転位層となり、この層に
形成されたトランジスタの特性は劣化する。樹脂封止体
と半導体基板の裏面との密着性はこの裏面の粗さに関係
しており、粗い方が樹脂封止体に対する密着力は強い傾
向にある。裏面が粗いか微細かは研削する砥石に含まれ
るダイヤモンドの粒度に依存する。通常２０００番の砥
石を用いるが、この砥石で研削すると破砕層は、前述の
ように、約２０〜３０μｍの微細な表面になる。そし
て、例えば、６００番の砥石を用いて研削をすると１０
０μｍ程度の破砕層が形成される粗い表面が形成され
る。
【０００７】また、樹脂封止型半導体装置は、実装時の
加熱によりパッケージが凹形に反る現象が発生すること
が確認されている。したがって、樹脂封止された半導体
基板も同じ様に凹形に反ってしまう。つまり、半導体基
板の裏面に引っ張り応力が発生し、この場合に半導体基
板裏面の研削粗さが大きいと半導体基板の抗折強度が低
下し、半導体基板が割れて不良品になってしまう。大体
裏面を研削し、表面に素子を形成した半導体基板は、抗
折応力が数ｇ／ｍｍ2 であり、何の処理も施さないシリ
コン半導体基板の抗折応力の１／１０3 程度に低下して
しまう。そのため、従来技術では、半導体基板の抗折応
力を維持するために非常に微細に裏面を研削し、したが
って、半導体基板裏面と樹脂封止体との密着性は無視し
ているのが現状である。従来このような半導体基板裏面
と樹脂封止体との密着性を高めるために裏面を凹凸にす
ることが知られている（特開平４−３５９５２９号公報
（従来例１）、特開平５−６３１１２号公報（従来例
２））。従来例１は図１４（ａ）に示された裏面形状を
備えており、従来例２は図１４（ｂ）に示された裏面形
状を備えている。いづれの場合も表面Ａには半導体素子
が形成されている。
【０００８】図１４（ａ）及び（ｂ）の半導体基板を用
いる半導体装置は、どちらも基板搭載部を備えていない
が、半導体基板裏面と樹脂封止体との密着性が高い方が
好ましい点では従来の開口部を有する基板搭載部を備え
た半導体装置と同様である。どの例もパターニングした
フォトレジスト２０は、半導体基板１の第２の主面Ｂに
形成されており、このフォトレジスト２０をマスクとし
て裏面Ｂをエッチングする。従来例１は、異方性エッチ
ングを行った場合であり、複数のエッチングにより形成
された凹部１２が形成される。異方性エッチングを用い
るので底部が平坦な凹部が形成される。この凹部１２の
深さは、半導体基板の厚さが１５０μｍの場合、１０〜
２０μｍ程度である。従来例２は、等方性エッチングを
行った場合であり、複数の凹部１３が半導体基板１の裏
面Ｂに形成される。
【０００９】等方性エッチングを行うので凹部１３の入
口より内部のほうが広がっている。凹部の深さは前の例
と同程度である。しかし、どの例も凹凸の差が大きいの
で、前述のように半導体基板１の裏面Ｂと樹脂封止体と
の密着性は良いが、表面の凹凸が大きいので、抗折強度
が低く、その結果半導体素子が割れて不良品となる割合
が大きくなる。従来例１及び従来例２の半導体装置にお
ける半導体基板裏面のマスクに保護されていてエッチン
グされなかった領域には、破砕層が残っているので、そ
の分転移領域が存在するので、歪みが生じており、半導
体基板表面の素子領域に形成される半導体素子の特性に
悪影響を及ぼす可能性がある。本発明は、このような事
情により成されたものであり、半導体基板の抗折応力を
向上させるとともに、半導体基板裏面と樹脂封止体との
密着性を向上させ、高い信頼性を有する樹脂封止型半導
体装置及びその製造方法を提供することを目的にしてい
る。
【００１０】
【課題を解決するための手段】本発明は、砥石により研
削処理を行った半導体基板裏面を硫酸＋弗酸／硝酸から
構成したバブリング処理液を用いてバブリングを行い、
前記裏面に強制的に凹凸を形成することを特徴とし、ま
たノズルからバブリング処理液を吐出させ、回転する半
導体基板の裏面をバブリングすることを特徴としてい
る。すなわち本発明の樹脂封止型半導体装置は、半導体
素子が形成されている第１の主面と、バブリング処理に
よって粗面化されている第２の主面とを有する半導体基
板と、前記半導体基板に形成された前記半導体素子と外
部回路とを接続する複数のリードと、前記半導体基板及
び前記リードの一部を被覆する樹脂封止体とを備え、前
記半導体基板の第２の主面は研削によって形成された破
砕層を硫酸、硝酸、弗酸を含むバブリング処理液で取り
除いてからこのバブリング処理液から発生する気泡の存
在下でエッチング処理した微細な凹凸が形成されている
ことを第１の特徴としている。前記リードは前記樹脂封
止体に被覆されるインナーリードと前記樹脂封止体の外
に露出しているアウターリードとからなり、このインナ
ーリードの先端部分は前記半導体基板に直接接続するよ
うにしても良い。
【００１１】また半導体素子が形成されている第１の主
面とバブリング処理によって粗面化されている第２の主
面とを有する半導体基板と、開口部を有し、その開口部
から前記第２の主面が露出するように前記半導体基板を
搭載する基板搭載部と、前記半導体基板に離隔して配置
され、且つこの半導体基板と対向している複数のインナ
ーリードと、前記インナーリードと連続的に繋がってい
るアウターリードと、前記インナーリードと前記半導体
基板の第１の主面に形成された電極パッドとを電気的に
接続するボンディングワイヤと、前記基板搭載部、前記
半導体基板、前記インナーリード及び前記ボンディング
ワイヤとを被覆する樹脂封止体を備え、前記半導体基板
の第２の主面は、前記開口部を介して前記樹脂封止体と
接しており、さらに前記半導体基板の第２の主面は、研
削によって形成された破砕層を硫酸、硝酸、弗酸を含む
バブリング処理液で取り除いてから、このバブリング処
理液から発生する気泡の存在下でエッチング処理した微
細な凹凸が形成されていることを第２の特徴としてい
る。前記半導体基板の粗面化された第２の主面の凹部の
深さは、０．１〜１．０μｍにしても良い。
【００１２】また、本発明の樹脂封止型半導体装置の製
造方法は第１の主面及び第２の主面を有する半導体基板
の前記第２の主面を所定の厚さまで砥石で研削する工程
と、前記半導体基板の第２の主面を、研削によって形成
された破砕層を硫酸、硝酸弗酸を含むバブリング処理液
で取り除いてからこのバブリング処理液から発生する気
泡の存在下でエッチングし微細な凹凸を形成してこの第
２の主面を粗面化する工程と、基板搭載部に開口部を形
成し、その開口部から前記第２の主面が露出するように
前記基板搭載部に前記半導体基板を搭載する工程と、前
記半導体基板に離隔し、かつこの半導体基板と対向する
ように複数のインナーリードを配置する工程と、前記イ
ンナーリードと連続的に繋がっているアウターリードを
形成する工程と、前記インナーリードと前記半導体基板
の第１の主面に形成された電極パッドとを電気的に接続
するボンディングワイヤによって電気的に接続する工程
と、前記基板搭載部、前記半導体基板、前記インナーリ
ード及び前記ボンディングワイヤとを樹脂封止体で被覆
する工程とを備え、前記半導体基板の第２の主面は前記
開口部を介して前記樹脂封止体と接するようにしたこと
を特徴としている。
【００１３】前記第２の主面を粗面化する工程におい
て、前記破砕層を取り除いたあと、前記バブリング処理
液に超音波振動を与えるか、もしくは過酸化水素又は硝
酸を添加するようにしても良い。前記第２の主面を粗面
化する工程において、前記破砕層を常温の前記バブリン
グ処理液で取り除いたあと、前記バブリング処理液を常
温より高温にしてバブルの発生を多くするようにしても
良い。前記第２の主面を粗面化する工程において、バブ
リング溶液は、ノズルから回転する前記半導体基板の第
２の主面に吐出することによってバブリングを前記第２
の主面全面に均一に行うようにしても良い。
【００１４】
【作用】研削処理を行った半導体基板裏面には刃状の破
砕層が形成される。硫酸＋弗酸／硝酸を含む溶液からな
るバブリング処理液でエッチング処理を行うことにより
その裏面表面の破砕層の中にバブリング処理液が入り込
み、この破砕層を取り除いて、裏面表面を平坦な面にす
る。その後、平坦な面に存在するバブリング処理液でバ
ブリングを行って微小な気泡を発生させ、この平坦な面
に均一な凹凸を強制的に形成させる。気泡は平坦な面に
付着してその部分をエッチングしないようにする。ま
た、回転する半導体基板の裏面上にバブリング処理液を
吐出させることによってバブリングを均一に行うことが
できる。
【００１５】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図６を参照して第１の実施例を説
明する。図１は、第１の実施例の樹脂封止型半導体装置
の断面図、図２は、図１の半導体基板の断面図、図３
は、真空チャックテーブルと砥石の断面図、図４は、そ
の砥石の斜視図、図５はウェーハをバブリングする処理
装置の断面図、図６は、バブリング処理によって変化す
るウェーハの状態を示すウェーハの断面図である。半導
体基板１は、例えば、シリコン半導体からなり、表面の
素子領域には半導体素子（図示せず）が形成されてい
る。通常半導体基板１を支持する基板搭載部２と、半導
体基板１に形成された半導体素子と外部回路とを電気的
に接続するリード３とは、１つのリードフレームから形
成される。半導体基板１の半導体素子が形成されている
第１の主面Ａには、半導体素子と電気的に接続された複
数のボンディングパッド（図示せず）が配列形成されて
いる。ボンディングパッドは、リード３の樹脂封止され
る側の先端のインナーリード３１部分に向い合い、両者
は、Ａｌ線やＡｕ線などのボンディングワイヤ４によっ
て電気的に接続される。
【００１６】インナーリード３１は、半導体基板１と同
様に樹脂封止体５で封止され、この樹脂封止体５の外部
に突出し配列されるアウターリード３２に一体に電気的
に接続される。エポキシ樹脂などからなる樹脂封止体５
は、半導体基板１とともに基板搭載部２、インナーリー
ド３１及びボンディングワイヤ５を封止する。樹脂封止
体５は、例えば、トランスファモールド法などで成形さ
れる。半導体基板１は基板搭載部２表面に載置され、接
着剤層６によって固定される。また、その表面は、ポリ
イミド膜７などによってボンディングパッド以外は保護
コートされている（図２）。従来から樹脂封止型半導体
装置では、実装時の加熱により基板搭載部と樹脂封止体
の界面に溜まった水分が瞬時に気化し、膨脹するために
樹脂封止体から構成されるパッケージに応力が発生しク
ラックが生じていた。この実施例ではこの発生する応力
を分散させるために基板搭載部の中心部分の半導体基板
が載置される領域の一部に開口２１を形成する。このよ
うに構成することにより、応力が分散されて樹脂封止体
にクラックが発生しなくなる。しかし、半導体基板１の
裏面Ｂは、直接樹脂封止体と接するようになるので今度
は両者の密着性が問題になる。この発明では、半導体基
板１の第２の主面（裏面）Ｂにバブリング処理によって
微細な凹凸を形成したのでその密着性の問題を解決する
ことができ、さらに、開口を大きくすることができる。
【００１７】図２に示されているように半導体基板１の
主面Ａにはボンディングパッド１４とポリイミド膜７が
形成され、第２の主面である裏面Ｂではバブリング処理
によって破砕層はなくなり、微細（深さ０．１〜１．０
μｍ）で均一な凹凸１１が形成されて粗面化している。
半導体装置の組立工程において、個々の半導体基板
（チップ）に分割する前にウェーハを所定の厚みにする
ためウェーハ裏面は研削される。これを裏面研削もしく
はバックサイドグラインディングといい、その製造装置
を裏面研削装置という。ウェーハは、通常６００〜７０
０μｍ厚さ程度にしておき、裏面研削によって２００μ
ｍ程度の厚さにする。ウェーハの裏面を研削するには、
いくつかの方法があるが、砥石で研削する方法が一般的
である。さらに、砥石で研削する方法として、ウェーハ
表面を保護テープなどで保護してから真空チャックテー
ブルにウェーハをその裏面が上になるように固定し砥石
を上方から近づけつつ回転させ、純水をかけながらその
ウェーハ裏面を削っていく方法である。この方法にはイ
ンフィルド方式とスルーフィルド方式がある。
【００１８】図３及び図４を参照してインフィルド方式
について説明する。シリコンウェーハ１０は、真空チャ
ックテーブル９の真空チャックヘッド４１の上に搭載さ
れている。真空チャックテーブル４０は、この真空チャ
ックヘッド４１とこれを支持する回転軸４２とを備え、
回転軸４２は、空洞になっていてその先に真空ポンプ
（図示せず）が接続されている。また、ウェーハ１０が
載置される真空チャックヘッド４１表面の真空チャック
面は、多孔性のセラミックからなり、さらに、前記ヘッ
ド４１の内部は、前記真空ポンプによって真空に引かれ
てこのウェーハ１０を吸着している。この工程ではウェ
ーハ表面が前記真空チャック面に接している。したがっ
て、ウェーハ１０の素子領域は、グラインディング中に
損傷を受ける場合がある。そこで、通常は、合成樹脂な
ど粘着テープを保護テープ４３としてウェーハ表面を被
覆保護している。一方、真空チャックテーブル４０の上
方に配置された砥石４４は、砥石ヘッド４５によって支
持され、砥石ヘッド４５は、その中央部分に取付けられ
た回転軸４６によって支持されている。図４に示すよう
に、回転軸４６に支持された円筒状の砥石ヘッド４５表
面には、その周辺領域に扇状の砥石が等間隔に複数配置
されている。これら砥石４４によってウェーハ１０裏面
は研削される。
【００１９】ウェーハ１０を載置固定する真空チャック
テーブル４０と砥石４４とが逆方向に回転し、裏面研削
が行われる。図３に示すように、例えば、真空チャック
テーブル４０は、左回りに回転し、砥石ヘッド４５は、
右回りに回転しながら、砥石が定められた位置まで垂直
に矢印で示すＡ方向に研削しつつ下降していく。通常荒
仕上げを行ってから、砥石を取替えて本仕上げ研削を行
いウェーハ１０を所定の厚さにする。スルーフィールド
方式では前方式とは異なり砥石を上下に移動させず水平
に回転させる。そして真空チャックテーブルは水平に移
動する。
【００２０】次に、図５及び図６を参照して半導体基板
に対するバブリング処理について説明する。バブリング
処理は、エッチング溶液を用いて基板表面を粗面化する
処理をいうが、その処理工程は、まず基板表面を平坦に
し、ついでエッチング溶液にバブル（気泡）を発生させ
てこの平坦な基板表面に接触させる。そしてこの状態
で、気泡が接触していない基板表面を化学反応によって
エッチングするものである。微細で均一な気泡が発生す
るので、基板表面には微細で均一な粗面が形成される。
この処理で用いるエッチング溶液は、硫酸、硝酸及び弗
酸の混合溶液からなり、表面を平坦にしてから反応を活
発にして気泡の発生を盛んにさせてこの平坦な表面に付
着させる。硝酸を基板材料のシリコンと反応（酸化反
応）させ、この酸化したシリコンを弗酸により弗化して
表面から除去する。以上の処理をバブリング処理とい
う。
【００２１】その時の反応は、次の通りである。まず、
半導体基板表面のシリコンは、（１）式に示す硝酸の酸
化反応によって一酸化シリコンに変化する。 Ｓｉ＋４ＨＮＯ3 →ＳｉＯ＋２Ｈ2 Ｏ＋４ＮＯ2 （１） シリコンはさらに酸化が進んで（２）〜（４）式に示す
ように二酸化シリコンが形成される。 ２ＮＯ2 ＋Ｈ2 Ｏ→ＨＮＯ2 ＋ＨＮＯ3 （２） Ｓｉ＋４ＨＮＯ2 →ＳｉＯ2 ＋２Ｈ2 Ｏ＋４ＮＯ （３） ＨＮＯ3 ＋ＮＯ＋Ｈ2 Ｏ→２ＨＮＯ2 （４） 次に、二酸化シリコンは、（５）、（６）式に示すよう
に弗酸と反応して弗化シリコンとなって除去される。 ＳｉＯ2 ＋４ＨＦ→ＳｉＦ4 （５） ＳｉＦ4 ＋２ＨＦ→Ｈ2 （ＳｉＦ6 ） （６）
【００２２】以上のような反応によって半導体基板の表
面はエッチングされるが、バブリングは上記の式に示す
様に反応によって発生するＮＯ2 などのガスに起因す
る。反応が不活発であるとガスは順調に外へ逃げていく
が、反応が活発になるとガスの発生量が多くなり内部の
ガスは逃げ切れずにバブルとなって溶液の中を走る。本
発明においては、まず半導体基板裏面の破砕層を取り除
いて平坦化するまでは、バブルの発生を極力抑え、つい
でバブリングによって平坦な裏面を粗面化するので、最
初の反応は抑えぎみに、次の段階では活性化する必要が
ある。この様に反応の活性度を変化させるには反応温度
を変化させる方法がある。例えば、最初の反応を常温
（２５℃）で行うとバブルは殆ど発生せずにガスは外へ
逃げ、ついで、粗面化する段階で、液温を６０℃前後、
例えば、５８℃にするとエッチング液は、バブリングを
始めて半導体基板裏面を粗面化する。この場合後述する
ノズルから吐出するエッチング液を事前に加熱装置を通
過するようにし、必要に応じて液温を上げるなどの加熱
管理が必要である。
【００２３】また、他の方法では、硝酸の量を多くする
手段がある。例えば、（１）式に示すようにシリコンと
硝酸によって二酸化窒素などのガスが発生する。したが
って半導体基板裏面を最初の段階の平坦化処理が終わっ
てからエッチング液に硝酸をさらに加えるようにする
と、この反応が活性化し、バブルの発生が増大する。ま
た、ノズルから出るエッチング液に超音波振動を与えた
り、過酸化水素を添加しても上記の硝酸とシリコンの反
応を活性化することができる。なお、硫酸も、上記反応
を活性化し、ＮＯ2 ガスの発生を盛にする。半導体素子
が形成された半導体基板１（図１参照）はウェーハ１０
をカッティングして形成される。半導体基板に対するバ
ブリング処理は、ウェーハの状態で行われる。図５に示
すように基台８の中心には、例えば、シリコンウェーハ
がその裏面が上になるように載置されている。基台８
は、その下に取り付けられ、モータによって回転駆動さ
れる回転軸８１によって支持されている。ウェーハ１０
の上には、ノズル９が配置され、ウェーハ１０の中心に
向けてノズル９からバブリング処理液が吐出されるよう
になっている。ノズル９はウェーハ１０の中心、即ち、
回転中心に向けられているが、このウェーハ１０の中心
からウェーハ径Ｒの±１０％程度移動できるようになっ
ている。即ち、バブリング処理液は、ウェーハ中心を中
心にしてウェーハ径Ｒの±１０％程度の割合で移動
（ｄ）するノズル９から回転するウェーハ１０の裏面上
に吐出される。
【００２４】ウェーハ１０は厚さ（Ｔ）が約６６０μｍ
あり、その裏面は、例えば、１０００番などの所定の粒
度の砥石を用いて研削を行う（図６（ａ））。ウェーハ
１０は、研削によって３００〜４５０μｍの厚さ（Ｔ
１）になるが、その内第１領域１０１である第１の主面
（裏面）側の表面領域は、厚さ（Ｔ２）が２０〜３０μ
ｍ程度あり、そこに破砕層が形成されている。破砕層１
０１の奥の第２の領域１０２は、破砕層１０１によって
転位層が形成されており、歪みが存在する（図６
（ｂ））。このウェーハ裏面にバブリング処理を施す。
図５に示すように回転するウェーハ１０の裏面にノズル
９からバブリング処理液を吹き付ける。バブリング処理
液にはエッチング溶液Ｂを用い、このエッチング溶液Ｂ
は、溶媒Ａが硫酸（Ｈ2 ＳＯ4 ）＋弗酸（ＨＦ）／硝酸
（ＨＮＯ3 ）からなり、これに、水（Ｈ2Ｏ）や界面活
性剤が加えられている。
【００２５】バブリング処理の速度は、溶媒Ａの組成比
に大きく依存し、硫酸の量が少なくなるとバブリング処
理の速度が上がる。例えば、重量比でＨＮＯ3 ：ＨＦ：
Ｈ2ＳＯ4 ＝５：３：２の溶媒Ａを用いた場合にはウェ
ーハ１０は約３０μｍ／分の割合でエッチングされる
が、上記重量比が６：３：１になるとエッチング速度は
３０μｍ／分よりさらに速くなる。このバブリング処理
液をノズル９から吐出させ、ノズル９は、ウェーハ１０
の中心を中心にして左右にウェーハ径Ｒの±１０％の割
合で移動させる。例えば、６インチ径のウェーハ１０を
処理する時のウェーハ回転数は、１０００〜１２００ｒ
ｐｍである。この様な方法で回転するウェーハ１０にバ
ブリング処理液を施すと、この処理液は、均一にウェー
ハ１０の裏面に塗布される。均一なバブリング処理が行
われ、ウェーハ１０は、１００〜２００μｍ程度の厚さ
になる。
【００２６】この処理によって破砕層は完全に除かれ、
半導体基板の裏面には従来より微細な凹凸のみが形成さ
れる。裏面の凹凸は深さが０．１〜１．０μｍと非常に
微細であるので、半導体基板裏面と樹脂封止体との密着
性が高い上に、表面が従来より遥かに微細なことから抗
折強度は著しく向上し、数ｋｇ／ｍｍ2 にもなって、従
来より１０3 のオーダーで改善される。この改善された
抗折応力は、何の処理も行わないシリコン半導体基板の
抗折応力に近い。図１４（ａ）、（ｂ）に示す従来の半
導体装置では裏面のエッチングしない領域で破砕層が残
り、したがって抗折応力は余り改善されない。上記のバ
ブリング処理において、溶媒Ａを含むエッチング溶液Ｂ
は回転するウェーハ１０の裏面の破砕層の中に深く入り
込んで深い凹凸のある表面を溶解し、破砕層を取り去っ
て平坦な面を形成する。これは、ウェーハ１０のＳｉが
エッチング溶液ＢのＨ2 ＳＯ4 と反応してＳｉ2 ＳＯ4
が形成され、これが弗硝酸（ＨＦ／ＨＮＯ3 ）にとけて
ウェーハ１０から取り除かれる。
【００２７】このバブリングの後のウェーハ表面には、
微細で均一な凹凸１１が形成されている。それと共に、
破砕層より奥の素子領域を含む領域に形成されていた転
位層は、破砕層が除去されたことによって消滅する（図
６（ｃ））。この実施例によって、半導体基板裏面と樹
脂封止体との密着性は向上するとともに、半導体基板の
抗折応力も著しく高まる。したがって、基板搭載部の開
口部は発生する応力を分散させるのに必要な大きさにし
ても、半導体基板裏面と樹脂封止体との密着性が向上し
ているので十分対応することができる。
【００２８】次に、図７を参照して第２の実施例を説明
する。図は、基板搭載部のないリードフレームを用いた
半導体装置の断面図である。半導体基板１は、例えば、
シリコン半導体からなり、表面の素子領域には半導体素
子（図示せず）が形成されている。通常このタイプの半
導体装置は、リードフレームを用い、半導体基板１に形
成された半導体素子と外部回路とを電気的に接続する複
数のリード３が１つのリードフレームから形成される。
半導体基板１の半導体素子が形成されている第１の主面
Ａには、半導体素子と電気的に接続された複数のボンデ
ィングパッド（図示せず）が配列形成されている。ボン
ディングパッドはリード３の樹脂封止される側の先端の
インナーリード３１部分に向い合い、両者は、Ａｌ線や
Ａｕ線などのボンディングワイヤ４によって電気的に接
続される。インナーリード３１は半導体基板１と同様に
樹脂封止体５で封止され、この樹脂封止体５の外部に突
出し配列されるアウターリード３２に一体に電気的に接
続される。このエポキシ樹脂などからなる樹脂封止体５
は、半導体基板１とともにインナーリード３１及びボン
ディングワイヤ５を封止する。
【００２９】樹脂封止体５は、例えば、トランスファモ
ールド法などで成形される。半導体基板の表面は、ポリ
イミド膜７などによってボンディングパッド（図示せ
ず）以外は保護コートされている。この実施例では基板
搭載部がないので、実装時の加熱により基板搭載部と樹
脂封止体の界面に溜まった水分が瞬時に気化し膨脹する
ということはなく、したがってクラックの発生はない。
そして半導体基板１の第２の主面である裏面Ｂは、直接
樹脂封止体と接するようになるが、図に示すように半導
体基板１の裏面Ｂにバブリング処理によって微細な凹凸
１１が形成されているのでその密着性は従来より向上し
ている。この第２の主面である裏面Ｂではバブリング処
理によって破砕層がなくなっており、微細（深さ０．１
〜１．０μｍ）で均一な凹凸１１が形成されて粗面化し
ている。従来のこの型の半導体装置でも裏面に凹凸は形
成した例があるが凹部が大体１０μｍ以上と深くなって
いるので、抗折応力が改善されずこの実施例より１０3
のオーダーで劣っている。
【００３０】次に、図８を参照して第３の実施例を説明
する。図は、基板搭載部のない、例えば、ＴＡＢ（Tape
Automated Bonding）テープを用いてリードを形成した
ＬＯＣ構造の半導体装置の断面図である。半導体基板１
は、例えば、シリコン半導体からなり、表面の素子領域
には半導体素子（図示せず）が形成されている。通常こ
のタイプの半導体装置は、半導体素子と外部回路とを電
気的に接続するリード先端が直接半導体基板１の上に形
成されている。半導体基板１の半導体素子が形成されて
いる第１の主面Ａには、半導体素子と電気的に接続され
た複数のボンディングパッド１４が配列している。ボン
ディングパッド１４とリード３の樹脂封止される側の先
端のインナーリード３１部分とは電気的に接続されてい
る。インナーリード３１は、半導体基板１と同様に樹脂
封止体５で封止されこの樹脂封止体５の外部に突出し配
列されるアウターリード３２に一体に電気的に接続され
る。エポキシ樹脂などからなる樹脂封止体５は、半導体
基板１とともにインナーリード３１を封止する。樹脂封
止体５は、例えば、トランスファモールド法などで成形
される。半導体基板１の表面は、ポリイミド膜７などに
よってボンディングパッド１４以外は保護コートされて
いる。
【００３１】この実施例では基板搭載部がないので、実
装時の加熱により基板搭載部と樹脂封止体の界面に溜ま
った水分が瞬時に気化し膨脹するということはなく、し
たがってクラックの発生はない。そして半導体基板１の
第２の主面である裏面Ｂは、直接樹脂封止体と接するよ
うになるが、図に示すように半導体基板１の裏面Ｂにバ
ブリング処理によって微細な凹凸１１が形成されている
のでその密着性は従来より向上している。この第２の主
面である裏面Ｂではバブリング処理によって破砕層がな
くなっており、微細（深さ０．１〜１．０μｍ）で均一
な凹凸１１が形成されて粗面化している。従来のこの型
の半導体装置でも裏面に凹凸は形成した例があるが、凹
部が大体１０μｍ以上と深くなっているので、抗折応力
が改善されずこの実施例より１０3 のオーダーで劣って
いる。この実施例では、ボンディングワイヤを用いてリ
ードと半導体基板とを接続していないので、その半導体
装置は薄く形成され、したがって、例えば、メモリカー
ドなどに利用して好適である。
【００３２】次に、図９及び図１０を参照して第４の実
施例を説明する。図９は、樹脂封止型半導体装置の断面
図、図１０は前記樹脂封止型半導体装置に用いる基板搭
載部の平面図である。半導体基板１は、例えば、シリコ
ン半導体からなり、表面の素子領域には半導体素子（図
示せず）が形成されている。半導体基板１の半導体素子
が形成されている第１の主面Ａには半導体素子と電気的
に接続された複数のボンディングパッド（図示せず）が
配列形成されている。ボンディングパッドは、リード３
の樹脂封止される側の先端のインナーリード３１部分に
向い合い、両者は、Ａｌ線やＡｕ線などのボンディング
ワイヤ４によって電気的に接続される。インナーリード
３１は、半導体基板１と同様に樹脂封止体５で封止され
この樹脂封止体５の外部に突出し配列されるアウターリ
ード３２に一体に電気的に接続される。エポキシ樹脂な
どの樹脂封止体５は、半導体基板１とともに基板搭載部
２、インナーリード３１及びボンディングワイヤ５を封
止する。樹脂封止体５は、例えば、トランスファモール
ド法などで成形される。半導体基板１は基板搭載部２表
面に載置され接着剤層６によって固定される。
【００３３】従来から樹脂封止型半導体装置では、実装
時の加熱により基板搭載部と樹脂封止体の界面に溜まっ
た水分が瞬時に気化し、膨脹するために樹脂封止体から
構成されるパッケージに応力が発生しクラックが生じて
いた。この実施例ではこの発生する応力を分散させるた
めに基板搭載部の中心部分の半導体基板が載置される領
域の一部に開口２１を形成する。このように構成するこ
とにより、応力が分散されて樹脂封止体にクラックが発
生しなくなる。また、図１０に示すようにこの実施例で
は開口２１は複数形成され、しかも開口２１間のバー２
２には接着剤が形成されていないので、この半導体基板
１の裏面とバー２２との間には樹脂封止体５が充填され
ているので、バー２２が樹脂封止体５を半導体基板１裏
面に押し付けることになり、両者の密着性が向上する。
さらに、半導体基板１の第２の主面（裏面）Ｂにバブリ
ング処理によって微細な凹凸が形成されているので、そ
の密着性が一層向上し、開口をさらに大きくすることが
できる。半導体基板１の主面Ａにはポリイミド膜７が形
成され、第２の主面である裏面Ｂではバブリング処理に
よって破砕層はなくなり、微細（深さ０．１〜１．０μ
ｍ）で均一な凹凸１１が形成されて粗面化している。
【００３４】
【発明の効果】研削処理を行った半導体基板裏面をバブ
リング処理を行うことにより、バブルが裏面表面の刃状
の破砕層の中に入り込み、この破砕層を取り除いて、裏
面表面に均一な凹凸を強制的に形成される。したがっ
て、半導体基板と樹脂封止体との密着性が著しく向上
し、また、回転する半導体基板裏面上にエッチング処理
液を吐出させることによってこのエッチング処理液によ
るバブリングを均一に行うことができるので、半導体基
板裏面に施されたバブリングによる凹凸の均一性は一層
向上する。そして裏面の凹凸が微細なので、樹脂封止型
半導体装置の抗折応力が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の樹脂封止型半導体装置
の断面図。
【図２】図１に示された半導体基板の断面図。
【図３】第１の実施例の真空チャックテーブルと砥石の
断面図。
【図４】図３の砥石の斜視図。
【図５】第１の実施例のウェーハをバブリングする処理
装置の断面図。
【図６】第１の実施例のバブリング処理によって変化す
るウェーハの状態を示すウェーハ断面図。
【図７】第２の実施例の樹脂封止型半導体装置の断面
図。
【図８】第３の実施例の樹脂封止型半導体装置の断面
図。
【図９】第４の実施例の樹脂封止型半導体装置の断面
図。
【図１０】図９の半導体装置の基板搭載部の平面図。
【図１１】従来の樹脂封止型半導体装置の断面図。
【図１２】従来の樹脂封止型半導体装置の断面図。
【図１３】従来の樹脂封止型半導体装置の断面図。
【図１４】従来の半導体基板の断面図。
【符号の説明】
１ 半導体基板 ２ 基板搭載部 ３ リード ４ ボンディングワイヤ ５ 樹脂封止体 ６ 接着剤 ７ 保護コート（ポリイミド膜） ８ ウェーハ基台 ９ ノズル １０ ウェーハ １１ 粗面（凹凸） １４ 電極パッド １５ Ｐウエル １６ Ｎソース／ドレイン領域 １７ ゲート酸化膜 １８ ゲート電極 ２１ 基板搭載部の開口 ２２ 開口間のバー ３１ インナーリード ３２ アウターリード ４０ 真空チャックテーブル ４１ 真空チャックヘッド ４２、４６、８１ 回転軸 ４３ 保護テープ ４４ 砥石 ４５ 砥石ヘッド １０１ 破砕層 １０２ 転位層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 21/56 H01L 23/50

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子が形成されている第１の主面
    と、バブリング処理によって粗面化されている第２の主
    面とを有する半導体基板と、 前記半導体基板に形成された前記半導体素子と外部回路
    とを接続する複数のリードと、 前記半導体基板及び前記リードの一部を被覆する樹脂封
    止体とを備え、 前記半導体基板の第２の主面には、研削によって形成さ
    れた破砕層を硫酸、硝酸、弗酸を含むバブリング処理液
    で取り除いてから、このバブリング処理液から発生する
    気泡の存在下でエッチング処理した微細な凹凸が形成さ
    れていることを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】 前記リードは、前記樹脂封止体に被覆さ
    れるインナーリードと前記樹脂封止体の外に露出してい
    るアウターリードとからなり、このインナーリードの先
    端部分は、前記半導体基板に直接接続されていることを
    特徴とする請求項１に記載の樹脂封止型半導体装置。
  3. 【請求項３】 半導体素子が形成されている第１の主面
    とバブリング処理によって粗面化されている第２の主面
    とを有する半導体基板と、 開口部を有し、その開口部から前記第２の主面が露出す
    るように前記半導体基板を搭載する基板搭載部と、 前記半導体基板に離隔して配置され、かつこの半導体基
    板と対向している複数のインナーリードと、 前記インナーリードと連続的に繋がっているアウターリ
    ードと、 前記インナーリードと前記半導体基板の第１の主面に形
    成された電極パッドとを電気的に接続するボンディング
    ワイヤと、 前記基板搭載部、前記半導体基板、前記インナーリード
    及び前記ボンディングワイヤとを被覆する樹脂封止体と
    を備え、 前記半導体基板の第２の主面は、前記開口部を介して前
    記樹脂封止体と接しており、さらに前記半導体基板の第
    ２の主面は、研削によって形成された破砕層を硫酸、硝
    酸、弗酸を含むバブリング処理液で取り除いてから、こ
    のバブリング処理液から発生する気泡の存在下でエッチ
    ング処理した微細な凹凸が形成されていることを特徴と
    する樹脂封止型半導体装置。
  4. 【請求項４】 前記半導体基板の粗面化された第２の主
    面の凹部の深さは、０．１〜１．０μｍであることを特
    徴とする請求項１乃至請求項３のいづれかに記載の樹脂
    封止型半導体装置。
  5. 【請求項５】 第１の主面及び第２の主面を有する半導
    体基板の前記第２の主面を所定の厚さまで砥石で研削す
    る工程と、 前記半導体基板の第２の主面を、研削によって形成され
    た破砕層を硫酸、硝酸及び弗酸を含むバブリング処理液
    で取り除いてから、このバブリング処理液から発生する
    気泡の存在下でエッチングし微細な凹凸を形成してこの
    第２の主面を粗面化する工程と、 基板搭載部に開口部を形成し、その開口部から前記第２
    の主面が露出するように前記基板搭載部に前記半導体基
    板を搭載する工程と、 前記半導体基板に離隔し、かつこの半導体基板と対向す
    るように複数のインナーリードを配置する工程と、 前記インナーリードと連続的に繋がったアウターリード
    を形成する工程と、 前記インナーリードと前記半導体基板の第１の主面に形
    成された電極パッドとを電気的に接続するボンディング
    ワイヤによって電気的に接続する工程と、 前記基板搭載部、前記半導体基板、前記インナーリード
    及び前記ボンディングワイヤとを樹脂封止体で被覆する
    工程とを備え、 前記半導体基板の第２の主面は、前記開口部を介して前
    記樹脂封止体と接するようにしたことを特徴とする樹脂
    封止型半導体装置の製造方法。
  6. 【請求項６】 前記第２の主面を粗面化する工程におい
    て、前記破砕層を取り除いたあと、前記バブリング処理
    液に超音波振動を与えるか、もしくは過酸化水素又は硝
    酸を添加することを特徴とする請求項５に記載の樹脂封
    止型半導体装置の製造方法。
  7. 【請求項７】 前記第２の主面を粗面化する工程におい
    て、前記破砕層を常温の前記バブリング処理液で取り除
    いたあと、前記バブリング処理液を常温より高温にして
    バブルの発生を多くすることを特徴とする請求項５に記
    載の樹脂封止型半導体装置の製造方法。
  8. 【請求項８】 前記第２の主面を粗面化する工程におい
    て、バブリング溶液は、ノズルから回転する前記半導体
    基板の第２の主面に吐出することによってバブリングを
    前記第２の主面全面に均一に行うことを特徴とする請求
    項５乃至請求項７のいづれかに記載の樹脂封止型半導体
    装置の製造方法。
JP18523594A 1994-07-14 1994-07-14 樹脂封止型半導体装置及びその製造方法 Expired - Fee Related JP3179970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18523594A JP3179970B2 (ja) 1994-07-14 1994-07-14 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18523594A JP3179970B2 (ja) 1994-07-14 1994-07-14 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0831989A JPH0831989A (ja) 1996-02-02
JP3179970B2 true JP3179970B2 (ja) 2001-06-25

Family

ID=16167253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18523594A Expired - Fee Related JP3179970B2 (ja) 1994-07-14 1994-07-14 樹脂封止型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3179970B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413821A (zh) * 2013-05-07 2013-11-27 天津大学 半导体器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10206661A1 (de) 2001-02-20 2002-09-26 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
KR20030002847A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4495916B2 (ja) * 2003-03-31 2010-07-07 富士通マイクロエレクトロニクス株式会社 半導体チップの製造方法
JP4450031B2 (ja) 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
JP4566227B2 (ja) * 2007-09-25 2010-10-20 株式会社日立製作所 半導体歪センサーおよび半導体歪センサーの取付け方法
US11121095B2 (en) 2016-12-21 2021-09-14 Mitsubishi Electric Corporation Semiconductor device having electromagnetic wave absorbing layer with heat dissipating vias

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413821A (zh) * 2013-05-07 2013-11-27 天津大学 半导体器件

Also Published As

Publication number Publication date
JPH0831989A (ja) 1996-02-02

Similar Documents

Publication Publication Date Title
US6337257B1 (en) Semiconductor device and method of manufacturing the same
US5157001A (en) Method of dicing semiconductor wafer along protective film formed on scribe lines
US5731243A (en) Method of cleaning residue on a semiconductor wafer bonding pad
US7180194B2 (en) Semiconductor device with multi-staged cut side surfaces
KR100661042B1 (ko) 반도체 장치의 제조 방법
US8072044B2 (en) Semiconductor die containing lateral edge shapes and textures
US9034733B2 (en) Semiconductor die singulation method
JP2005005380A (ja) 半導体装置の製造方法
EP0475259A2 (en) Semiconductor element manufacturing process
JP2001168128A (ja) 半導体装置の製造方法
JP3179970B2 (ja) 樹脂封止型半導体装置及びその製造方法
US7749864B2 (en) Semiconductor device with a thinned semiconductor chip and method for producing the thinned semiconductor chip
JPH0917984A (ja) 貼り合わせｓｏｉ基板の製造方法
US20080124896A1 (en) Silicon wafer thinning end point method
JP2001060591A (ja) 半導体装置の製造方法
JP3803214B2 (ja) 半導体装置の製造方法
JPS62112348A (ja) 半導体装置の製造方法
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
JP2000340530A (ja) 半導体装置およびその製造方法
US6320269B1 (en) Method for preparing a semiconductor wafer to receive a protective tape
JPH053249A (ja) 半導体装置及びその製造方法
JPH04305945A (ja) 半導体集積回路装置及びその製造方法
JPH05259274A (ja) 半導体装置及びその製造方法
JP2002231659A (ja) 半導体装置の製造方法
JP2001308037A (ja) ダイシング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees