JP2000340530A

JP2000340530A - 半導体装置およびその製造方法

Info

Publication number: JP2000340530A
Application number: JP11147788A
Authority: JP
Inventors: Masaaki Sudo; 正昭須藤; Hideo Nakayoshi; 英夫中吉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-05-27
Filing date: 1999-05-27
Publication date: 2000-12-08

Abstract

(57)【要約】【課題】抗折強度の十分な強度を確保した半導体チッ
プを具備した極めて簿い半導体装置とその製造方法。【解決手段】半導体ウエハ１の薄肉化加工が終了後
に、形成されている半導体チップ３ａ、３ｂ、３ｃ・・
・３ｎの裏面に対して面取り加工を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器に用いら
れるロジックやメモリ等の半導体装置およびその製造方
法に関する。

【０００２】

【従来の技術】パソコンや携帯電話等の情報機器や、カ
メラ一体型ＶＴＲなどのＡＶ機器の薄型小型化、軽量
化、高機能化の進展は著しい。このため、これらに用い
られている電子部品は、より薄くて小さいものが要求さ
れている。最近のパッケージ用としてボール状のパンプ
で面上に接続するボールグリットアレイ（ＢＧＡ）や、
パッケージをチップとほぼ同じサイズにしたチップサイ
ズパッケージ（ＣＳＰ）などの実装方法が開発されてき
た。当然のことながら、パッケージの中身であるチップ
の肉厚も薄くしなければならない。

【０００３】通常の半導体装置の製造工程の概要は、図
５にフローチャートを、図６（ａ）〜（ｄ）にそれらの
模式説明図を示すように、まず、図６（ａ）に示すよう
に半導体ウエハ（ベアチップ）３１に素子（薄膜回路）
３２ａ、３２ｂ、３２ｃ・・・３２ｎを形成する（Ｓ２
１）。いわゆるウエハ工程である素子形成工程（Ｓ２
２）と、素子（薄膜回路）３２ａ、３２ｂ、３２ｃ・・
・３２ｎの形成終了後の半導体ウエハを枡目状に切断分
割して得られた多数の半導体チップ３３ａ、３３ｂ、３
３ｃ・・・３３ｎをフレームやケースに実装するための
実装工程（Ｓ２３）とから構成されている。

【０００４】これらの工程で、素子３２ａ、３２ｂ、３
２ｃ・・・３２ｎを形成終了後の半導休ウエハ３１を半
導体チップ３３ａ、３３ｂ、３３ｃ・・・３３ｎに分割
する場合、分割に先立ってまず、半導体ウエハ３１の素
子形成面の裏面を研削もしくはラッピング等によって一
様に薄肉化研削して半導体ウエハ３１の厚みを薄肉化す
る（Ｓ２４）。

【０００５】この薄肉化研削は、図６（ｂ）に示すよう
に素子形成面を被覆テープ３６で保護して図示しない加
工装置のチャック上に載置固定し、半導体ウエハ３１と
砥石３４をそれぞれ回転させるインフィード研削方式で
厚み方向に薄く削っていく。薄肉化研削後には、図６
（ｃ）に示すようにパッド３５とスラリー３６を用いた
ポリシング加工などでウエハ裏面に鏡面加工を施す場合
もある（Ｓ２５）。

【０００６】その後、半導体ウエハ３１の裏面にチップ
のマウント性をよくするため金属薄膜を蒸着するなどの
必要なメタライズ加工を行った後、図６（ｄ）に示すよ
うにスクライピングプローブやダイヤモンドホイールも
しくはダイヤモンドブレード等の超硬工具３７で、半導
体ウエハ３１の素子形成面に枡目状に多数の溝３８ａ、
３８ｂ、３８ｃ・・・３８ｎを切り込むダイシング加工
により半導休ウエハ３１を多数の半導体チップ３３ａ、
３３ｂ、３３ｃ・・・３３ｎに分割する（Ｓ２６）。

【０００７】そして、このようにして得られた半導体チ
ップ３３ａ、３３ｂ、３３ｃ・・・３３ｎはフレーム等
ヘの実装工程において、例えば、リードボンディング
や、絶縁性ペーストもしくはＡｇ含有導電性ペーストを
用いてリードフレームに接合する（Ｓ７）。

【０００８】その後、封止材で封止されてパッケージン
グする（Ｓ８）。

【０００９】

【発明が解決しようとする課題】しかしながら、上述の
製造方法で半導体装置を製造した場合は、チップの形成
は、ウエハ状態でのチップを薄く加工し、その後にウエ
ハ内の多数のチップを個片化するためのダイシング加工
を行って分離している。そのため、この方法では薄いチ
ップを製作しようとした場合に、裏面研削を終えて次の
ダイシング加工に至る間の搬送等においてウエハが割れ
を起こす確率が極めて高くなる。

【００１０】例えば、携帯用の各種電子機器に用いられ
た場合等で、使用状態によって応力が生じ、チップが曲
げられたり、撓んだりした場合にはチップにクラックが
入り易い。そのため、チップの抗折強度の点では、ま
だ、向上のために改良の余地が存在する。

【００１１】本発明はこれらに事情にもとづいて成され
たもので、抗折強度の十分な強度を確保した半導体チッ
プを具備した極めて簿い半導体装置とその製造方法を提
供することを目的としている。

【００１２】

【課題を解決するための手段】請求項１の発明による手
段によれば、回路形成面の裏面を構成するチップエッジ
部の少なくとも一部が面取りされている半導体装置であ
る。

【００１３】また請求項２の発明による手段によれば、
回路形成面に対する裏面側の少なくとも一部のエッジ部
が丸められていることを特徴とする半導体装置である。

【００１４】また請求項３の発明による手段によれば、
回路形成面に対する裏面側の少なくとも一部のエッジ部
にテーパが形成されていることを特徴とする半導体装置
である。

【００１５】また請求項４の発明による手段によれば、
ウエハの回路形成面に所定の深さの溝を加工した後に、
前記ウエハの裏面に対して裏面薄肉化加工を行う半導体
装置の製造方法において、前記薄肉化加工後に、生じる
エッジ部について面取り加工を行うことを特徴とする半
導体装置の製造方法である。

【００１６】また請求項５の発明による手段によれば、
前記面取り加工は、弾性パッドを用いたポリシング加工
であることを特徴とする半導体装置の製造方法である。

【００１７】また請求項６の発明による手段によれば、
前記面取り加工は、ケミカルエッチング加工であること
を特徴とする半導体装置の製造方法である。

【００１８】

【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。

【００１９】本発明の半導体装置の製造工程の概要は、
図１にフローチャートを、図２（ａ）〜（ｅ）にそれら
の模式説明図を示すように、まず、図２（ａ）に示すよ
うに半導体ウエハ（ベアチップ）１に素子（薄膜回路）
２ａ、２ｂ、２ｃ・・・２ｎを形成する（Ｓ１）。いわ
ゆるウエハ工程である素子形成工程（Ｓ２）と、素子
（薄膜回路）２ａ、２ｂ、２ｃ・・・２ｎを形成終了後
の半導体ウエハ１を枡目状に切断分割して得られた多数
の半導体チップ３ａ、３ｂ、３ｃ・・・３ｎをフレーム
やケースに実装するための実装工程（Ｓ３）とから構成
されている。

【００２０】実装工程（Ｓ３）では、まず、図１（ｂ）
に示すように素子（薄膜回路）２ａ、２ｂ、２ｃ・・・
２ｎを形成した厚さ４００μｍ半導体ウエハ１に、素子
（薄膜回路）２ａ、２ｂ、２ｃ・・・２ｎを形成した面
からブレード４でダイシンクして縦横に枡目状に深さ１
４０μｍの溝５ａ、５ｂ、５ｃ・・・５ｎを切り込み、
半導体ウエハ１をハーフカット状態又は全カットに近い
状態にする（Ｓ４）。

【００２１】次に、半導体ウエハ１の素子形成面の裏面
を研削もしくはラッピング等によって一様に薄肉化研削
加工して半導体ウエハ１の厚みを薄肉化する（Ｓ５）。

【００２２】この薄肉化研削加工は、図１（ｃ）に示す
ように素子（薄膜回路）２ａ、２ｂ、２ｃ・・・２ｎが
形成された面に回路保護用の被覆テープ６を貼り、被覆
テープ６で被覆した素子（薄膜回路）２ａ、２ｂ、２ｃ
・・・２ｎの形成面の反対側、すなわち半導体ウエハ１
の裏面を研削で削り込んで半導体ウエハ１の肉厚を薄く
する。この研削は、図示しない立軸型のインフィード研
削盤を用いて行う。平滑平面を有する多孔質チャックに
半導体ウエハ１を載置し、加工中は真空ポンプにより真
空吸引して半導体ウエハ１の固定を図る。

【００２３】半導体ウエハ１を多孔質チヤツクで固定し
た後は、半導体ウエハ１と多孔質チャックを３００ｒｐ
ｍで回転させ、３０００ｒｐｍで高速回転させたカップ
型ダイヤモンド砥石１０を用いて、半導体ウエハ１の厚
み方向に５０μｍ／ｍｉｎ程度の送り速度により切り込
みを与えながら加工する。カップ型ダイヤモンド砥石１
０は、粒度＃３６０〜＃３０００程度で、結合剤として
熱硬化性樹脂またはセラミックのものを適用した。これ
らの研削によつて半導体ウエハ１を薄く加工していく
と、先にダイシング加工した溝５ａ、５ｂ、５ｃ・・・
５ｎ部に到達した段階で半導体チップ３ａ、３ｂ、３ｃ
・・・３ｎは個片化される。

【００２４】なお、半導体チップ３ａ、３ｂ、３ｃ・・
・３ｎの裏面に、例えば、高周波素子にとって必要な金
属薄膜などを蒸着法によって形成する場合には、半導体
ウエハ１を被覆テープ６で補強した状態で蒸着を行うこ
とができる。

【００２５】次に、弾性パッド７とスラリー８を用いた
ポリシング加工を行う（Ｓ６）。図１（ｄ）に示すよう
に、弾性パッド７には弾性のあるポリウレタンを適用
し、スラリー８には粒径０．１μｍ以下のシリカ（Ｓｉ
Ｏ_２）微粒子とアミン添加剤と分散剤と純水から成るも
のを適用した。

【００２６】これらの弾性パッド７とスラリー８を用い
て、先に個片化した半導体チップ３ａ、３ｂ、３ｃ・・
・３ｎをポリシングすると、チップエッジ部において、
図１（ｅ）に示すように、弾性パッド７の弾性作用に起
因した荷重集中が起きる。この結果、チップエッジ部で
の除去レートが高まり、チップエッジ部を丸める面取り
を行うことができる。なお、アミン添加剤は化学的に半
導体チップ３ａ、３ｂ、３ｃ・・・３ｎをエッチングす
る作用もあり、そのため、ケミカルエッチングの作用も
加味される。

【００２７】なお上述した例では、チップエッジ部を丸
める方法としてポリシング加工を適用したが、図示しな
い高速回転状態の半導体ウエハ１に、強酸の薬液を流動
させて行うケミカルエッチング方法も半導体チップ３
ａ、３ｂ、３ｃ・・・３ｎのチップエッジ部を傾斜させ
るか、あるいは丸める方法として有効な方法である。こ
の場合、半導体ウエハ１が回転していても、表面張力の
影響によりはエッジ部に沿う流れが発生しないので、エ
ッジ部での除去レートが高まり、チップエッジ部を傾斜
させるか、あるいは丸める面取り作用が生じる。

【００２８】このようにして得られた半導体チップ３
ａ、３ｂ、３ｃ・・・３ｎはフレーム等ヘの実装工程に
おいて、例えば、リードボンディングや、絶縁性ペース
トもしくはＡｇ含有導電性ペーストを用いてリードフレ
ームに接合する（Ｓ７）。

【００２９】その後、図示しない封止材で封止されてパ
ッケージングする（Ｓ８）。

【００３０】図３（ａ）は、比較例として従来の加工方
法による半導体チップ３ａ´、３ｂ´、３ｃ´・・・３
ｎ´の外形を示す（チップエツジ部に欠け、割れが発生
している）。

【００３１】一方、図３（ｂ）は、本発明の加工方法に
よる半導体チップ３ａ、３ｂ、３ｃ・・・３ｎの外形を
示す（欠けや割れが生じていたチップエッジ部は丸めら
れている）。両者の半導体チップ３ａ"、３ｂ"、３ｃ"
・・・３ｎ"を曲げたり、撓ませたりした場合には、本
発明によるものが強度的に強く、抗折強度が高いため、
破壊されにくい。

【００３２】また、実装工程（Ｓ３）で図４（ａ）に示
すようにダイボンド用接着層１１を形成するときは、上
述の弾性パッド７とスラリー８を用いたポリシング加工
を行う。素子が被覆テープ６で保護されている半導体チ
ップ３ａ、３ｂ、３ｃ・・・３ｎの裏面のチップエッジ
部を丸める面取りを行った後に、スクリーン印刷法を用
いるか或いはその他の適当な方法によってエポキシ樹脂
含有のペーストを半導体ウエハ１の裏面全体にわたって
一様な厚さに塗布した後、温度８０℃で１時間程度のベ
ーキングを行うことにより、半導体ウエハ１の裏面に厚
さ１５μｍ程のＢステージ状態のダイボンド接着層１１
を形成する（ダイボンド接着層１１の形成に用いるペー
ストは絶縁性のものでも、導通性のものでもよいが、後
者は、半導体チップ３ａ、３ｂ、３ｃ・・・３ｎ裏面か
ら電極を取出す形式のデバイスを製造するときに使用す
るのに適している）。

【００３３】しかる後、図４（ｂ）に示すようにダイボ
ンド接着層１１の下面に片面粘着シート１２を貼りつけ
るとともに上面用の被覆テープ６を剥離する。この場
合、被覆テープ６を一方の側から順に剥離していくこと
により半導体ウエハ１１に上向きの曲げモーメントが作
用するため溝５ａ、５ｂ、５ｃ・・・５ｎの底面部に亀
裂１ｂが入り、その結果、それまでは各溝５ａ、５ｂ、
５ｃ・・・５ｎで互いに表面側のみが分離されていた各
半導体チップ３ａ、３ｂ、３ｃ・・・３ｎが完全に分離
される。

【００３４】被覆テープ６を剥離した後、図４（ｃ）に
示すように片面粘着シート１２を矢印ｆの方向に加熱し
て伸展するが、各半導体チップ３ａ、３ｂ、３ｃ・・・
３ｎの間の溝５ａ、５ｂ、５ｃ・・・５ｎも広がり、次
のダイボンディング工程において半導体チップ３ａ、３
ｂ、３ｃ・・・３ｎのピックアップが容易になる。個の
とき、片面粘着シート１２を加熱せずに矢印方向ｆの張
力を加えて伸展させる方法を用いてもよい。

【００３５】なお、ダイボンディング工程においては、
片面粘着シート１２上から各半導体チップ３ａ、３ｂ、
３ｃ・・・３ｎをピックアップしてダイボンディングを
行うが、各半導体チップ３ａ、３ｂ、３ｃ・・・３ｎの
下面には予め半硬化されたダイボンド接着層１１が形成
されているので、直ちにダイボンディングを行うことが
でき、しかも、各半導体チップ３ａ、３ｂ、３ｃ・・・
３ｎの下面のダイボンド接着層１１の厚さは予め厳密に
制御されているため、ダイボンディング時に接着剤の這
い上がりが生することはない。

【００３６】また、被覆テープ６及び片面粘着シート１
２の代わりに接着力の異なる平坦で剥離性のよい塗膜を
便用してもよく、また半導体ウエハ１裏面の除去加工と
してダイヤモンドホイールによる研削ばかりでなく、ラ
ッピングもしくはケミカルエッチング等の方法を用いて
もよい。

【００３７】以上に述べたように、本発明の製造方法を
用いれば、半導体チップのチップエッジ部を丸めたり、
テーパとすることができるので、厚み１００μｍ以下極
めて薄い半導体チップに対してもチップ強度を保てる。
また、製造工程や半導体チップを製品に用いた際のチッ
プの割れ、欠け不良の低減とコスト増の抑止が可能とな
った。

【００３８】

【発明の効果】本発明によれば、極めて薄い半導体チッ
プを不良を少なくして容易に加工し、極めて薄い半導体
装置が得られる。また、半導体装置の製造を容易にし、
その製造コストを低減すせる効果も得られる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造工程の概要を示すフ
ローチャート。

【図２】（ａ）〜（ｅ）は、本発明の半導体装置の製造
工程の概要を示すフローチャートに対応した模式説明
図。

【図３】（ａ）従来の加工法による半導体チップの加工
面の斜視図、（ｂ）本発明の加工法による半導体チップ
の加工面の斜視図

【図４】（ａ）〜（ｃ）は、ダイボンド用接着層を形成
後の各工程の説明図。

【図５】従来の半導体装置の製造工程の概要を示すフロ
ーチャート。

【図６】（ａ）〜（ｄ）は、従来の半導体装置の製造工
程の概要を示すフローチャートに対応した模式説明図。

【符号の説明】

１…半導体ウエハ、２ａ、２ｂ、２ｃ・・・２ｎ…素子
（薄膜回路）、３ａ、３ｂ、３ｃ・・・３ｎ…半導体チ
ップ、４…ブレード、５ａ、５ｂ、５ｃ・・・５ｎ…
溝、６…被覆テープ、７…弾性パッド、１０カップ型ダ
イヤモンド砥石

Claims

【特許請求の範囲】

【請求項１】回路形成面の裏面を構成するチップエッ
ジ部の少なくとも一部が面取りされている半導体装置。
【請求項２】回路形成面に対する裏面側の少なくとも
一部のエッジ部が丸められていることを特徴とする半導
体装置。
【請求項３】回路形成面に対する裏面側の少なくとも
一部のエッジ部にテーパが形成されていることを特徴と
する半導体装置。
【請求項４】ウエハの回路形成面に所定の深さの溝を
加工した後に、前記ウエハの裏面に対して裏面薄肉化加
工を行う半導体装置の製造方法において、前記薄肉化加
工後に、生じるエッジ部について面取り加工を行うこと
を特徴とする半導体装置の製造方法。
【請求項５】前記面取り加工は、弾性パッドを用いた
ポリシング加工であることを特徴とする請求項４記載の
半導体装置の製造方法。
【請求項６】前記面取り加工は、ケミカルエッチング
加工であることを特徴とする請求項４記載の半導体装置
の製造方法。