JP4100936B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4100936B2 JP4100936B2 JP2002056044A JP2002056044A JP4100936B2 JP 4100936 B2 JP4100936 B2 JP 4100936B2 JP 2002056044 A JP2002056044 A JP 2002056044A JP 2002056044 A JP2002056044 A JP 2002056044A JP 4100936 B2 JP4100936 B2 JP 4100936B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- reinforcing plate
- resin layer
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に薄膜（層）化した半導体ウェーハあるいは半導体チップおよびその形成方法に関する。
【０００２】
【従来の技術】
近年、ＩＣあるいはＬＳＩはますます高集積化され大容量化してきている。そして、携帯用機器等への搭載で使用する半導体チップのＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）は、上記機器の小型化および高性能化に伴い、その実装面積やその高さの縮小化が必須になってきている。更には、複数の半導体チップを１つに実装するＭＣＰ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ）が実用化されてきている。
【０００３】
また、情報技術の急速な普及に伴い、情報処理装置を構成する半導体装置のシステム化の要求はますます大きくなっている。そして、複数のシリコン半導体チップ、化合物半導体を用いた光デバイス・高周波デバイスから成る半導体チップ等を含む多様な機能ブロックを集積・システム化する、電子システムインテグレーションのための実装技術への期待が高くなってきている。
【０００４】
上述したような半導体チップの高密度実装のためには、半導体チップの薄膜化が必須になり、その肉厚を５０μｍ以下にすることが要求されてきている。
【０００５】
上記の半導体チップの薄膜化は、通常は、半導体ウェーハ段階においてその裏面の研削あるいはエッチングを通して行われる。このような技術は、例えば、特開平８−３１６１９４号公報、特開２００１−２２３２０２号公報等にに記載されている。以下に、図１０を参照して従来の技術を簡単に説明する。
【０００６】
図１０（ａ）に示すように、半導体ウェーハ１０１の表面に保護テープ１０２を貼り付ける。そして、保護テープ１０２側を研削用吸着ステージ１０３に真空固定し、研削用吸着ステージ１０３を回転させながら、回転する砥石１０４に半導体ウェーハ１０１の裏面を接触させて研削する。そして、半導体ウェーハ１０１を所定の肉厚、例えば１００μｍ程度にする。
【０００７】
このようにした後、半導体ウェーハを研削装置から取り外す。このようにして、図１０（ｂ）に示すように、薄膜化した半導体ウェーハ１０１ａ表面に保護テープ１０２が添付された状態になる。ここで、薄膜化した半導体ウェーハ１０１ａには、上記保護テープ１０２により反りが発生する。
【０００８】
次に、薄膜化した半導体ウェーハ１０１ａから保護テープ１０２を剥離し、半導体ウェーハ１０１ａのダイシングを行い、半導体チップ１０５に分離する。すなわち、図１０（ｃ）に示すように、その裏面側に拡大シート１０６を貼り付けた後ダイシング装置に搭載し、半導体ウェーハ１０１ａの表面側をダイシングする。そして、拡大シート１０６を引き延ばし半導体チップ１０５に分離する。
【０００９】
【発明が解決しようとする課題】
上述したように、半導体装置の高密度化実装においては、特にＣＳＰにおいては、半導体チップの薄膜化が必須になる。例えば、半導体チップの肉厚を５０μｍ以下にすることが要求される。
【００１０】
しかし、図１０に基づいて説明したような従来の技術では、薄膜化した半導体ウェーハに生じる反りが増大する。半導体ウェーハの反りが増大すると、ダイシング工程において、半導体チップの破損が頻発するようになり、半導体装置の歩留まりが大幅に低下するようになる。これは、上記の反りのために半導体ウェーハがダイシング装置のステージにうまく搭載できなくなるからである。
【００１１】
更に、半導体ウェーハを薄膜化し２０μｍ程度にする場合には、上記研削後にウェットエッチング工程を追加しなければならない。この場合に、上述したような反りが発生していると、このウェットエッチング工程で、そのエッチング量に大きなバラツキが生じるようになる。このために、その肉厚において規格外の半導体チップが多量に生じて半導体装置の歩留まりが低下するようになる。
【００１２】
上述した半導体ウェーハの反りからくる問題は、半導体ウェーハの口径が増大する（例えば１２インチΦ化）に従って更に顕在化するようになる。
【００１３】
本発明の主目的は、半導体チップの薄膜化を容易にする半導体装置およびその製造方法を提供することにある。更に、本発明の他の目的は、半導体装置の高密度実装の技術を簡便にし、その量産適用を容易にすることにある。
【００１４】
【課題を解決するための手段】
このために本発明の半導体装置の製造方法は、半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、前記素子形成面を被覆する第１の樹脂層を形成し前記電極表面の少なくとも一部を露出させる工程と、前記第１の樹脂層あるいは前記露出した電極表面に接着材を介して補強板を貼付する工程と、前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程と、を含む。
【００１５】
あるいは、本発明の半導体装置の製造方法は、半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、前記素子形成面の所定の領域に前記半導体ウェーハ内部に延在する溝を形成する工程と、前記溝を充填し前記素子形成面を被覆する第１の樹脂層を形成し前記電極表面の少なくとも一部を露出させる工程と、前記第１の樹脂層あるいは前記露出した電極表面に接着材を介して補強板を貼付する工程と、前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程と、を含む。
【００１６】
あるいは、本発明の半導体装置の製造方法は、半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、前記電極表面に接着材を介して補強板を貼付する工程と、前記半導体ウェーハと前記補強板との間隙に第１の樹脂層を充填する工程と、前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程と、を含む。ここで、前記補強板は多孔性を有するセラミックスで構成する。
【００１７】
あるいは、本発明の半導体装置の製造方法は、半導体基板と、前記半導体上に形成された埋込み絶縁層と、前記埋込み絶縁層上に形成されたＳＯＩ層と、からなる半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、前記素子形成面に第１の樹脂層を形成する工程と、前記半導体ウェーハの前記半導体基板の裏面側を研削する工程と、前記埋込み絶縁層をエッチングストッパーとして、前記半導体ウェーハの前記半導体基板をウェットエッチングで除去する工程と、露出する前記絶縁層を第２の樹脂層で被覆する工程と、を含む。
【００１８】
そして、前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程においては、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離する。
【００１９】
また、前記第１の樹脂層と第２の樹脂層とにより封止された半導体ウェーハを半導体チップに切断する。あるいは、前記第２の樹脂層で被覆する工程と前記補強板を剥離する工程の間に、前記第１の樹脂層と第２の樹脂層とにより封止された半導体ウェーハを半導体チップに切断する工程をさらに含み、前記補強板を剥離する工程においては、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離する。
【００２４】
本発明により、半導体ウェーハの薄膜化において、半導体ウェーハの反りは皆無になる。また、薄膜化後の半導体ウェーハの肉厚のバラツキ量は大幅に低減する。そして、上記薄膜化工程における半導体ウェーハのハンドリングで生じるウェーハの破損は皆無になる。
【００２５】
また、本発明により、半導体チップの高密度実装が容易になる。そして、本発明によりＣＳＰを形成すると、半導体チップを容易にしかも非常に薄くできることから、ＣＳＰを搭載するマザーボードとの熱膨張係数の違いに起因して従来の技術で生じていた半田ボール接続部のクラックを大幅に低減し、実装信頼性を大幅に向上させることが可能となる。このようにして、実装後の信頼性が大幅に向上するようになる。
【００２６】
更には、本発明により半導体装置の製造工程が簡便になり、半導体装置の高密度実装の量産適用が容易になる。
【００２７】
【発明の実施の形態】
次に、本発明の第１の実施の形態について図１と図２に基づいて説明する。図１および図２は、半導体ウェーハの薄膜化の製造工程順の断面図である。なお、本発明の半導体装置については上記工程説明の中で示される。
【００２８】
図１（ａ）に示すように、例えば８インチΦで肉厚が８００μｍ程度の半導体ウェーハ１の表面には半導体素子および内部配線（図示せず）が形成されている。図１（ｂ）に示すように、このような半導体ウェーハ１表面にパッシベーション膜２を形成し、外部取り出し用の配線３を形成する。そして、配線３上にバンプ４を形成する。このバンプ４は、メッキによる金、銅あるいは半田等で作製する。これらが電極となる。このようにした後、図１（ｂ）に示すように、公知の方法により全面に第１の樹脂層である表面封止樹脂５を形成する。ここで、バンプ４の高さは２０μｍ程度であり、表面封止樹脂５の厚さも２０μｍと同程度である。なお、表面封止樹脂５は熱硬化性樹脂である。
【００２９】
次に、図１（ｃ）に示すように、補強板６表面に接着材７を介して、上記表面封止樹脂５表面あるいはバンプ４表面を熱圧着の方法で貼り付ける。ここで、補強板６は多孔性を有するアルミナ板（セラミックス基板）であり、その厚さは１０ｍｍである。
【００３０】
次に、図１（ｄ）に示すように、砥石８により半導体ウェーハ１の裏面側を研削する。このようにした後、硝酸（ＨＮＯ3 ）とフッ酸（ＨＦ）を含む混合した化学薬液を用いてウェットエッチングを追加し、肉厚が１０μｍ程度と極薄の半導体ウェーハ１ａを形成する。
【００３１】
次に、図２（ａ）に示すように、半導体ウェーハ１ａの裏面側の全面に、公知の方法により第２の樹脂層である裏面封止樹脂９を形成する。ここで、裏面封止樹脂９は、上述した表面封止樹脂５とその材質は同じであり、その厚さも２０μｍと同程度にするとよい。
【００３２】
このようにした後、補強板６を切り離す。この切り離しの方法は次のようにする。図２（ａ）に示す状態の構造物を加熱した有機溶液に浸漬させる。ここで、有機溶液は接着材７を選択的に溶解する薬液である。有機溶液に浸漬すると、薬液は、補強板６の孔を通って接着材７に達し接着材７を溶解させる。この接着材７の溶解で補強板６が切り離される。
【００３３】
このようにして、図２（ｂ）に示すように、１０μｍ程度に薄膜化した半導体ウェーハ１ａの表面にバンプ４が形成され、バンプ４間が肉厚２０μｍ程度の表面封止樹脂５で封止され、その裏面が肉厚２０μｍ程度の裏面封止樹脂９で封止された構造物ができあがる。図２（ｂ）に示す構造物の半導体チップへの分離は後述する。
【００３４】
本発明では、半導体ウェーハ１ａが極薄になっても、反りは全く発生しない。この理由は、第１に、上記補強板６は剛性に近い特性を有し撓みが少ないからである。そして、半導体ウェーハ１は研削工程の前段階からこの補強板６に支持されている。第２に、半導体ウェーハ１の薄膜化の工程において順次に、その表面と裏面に樹脂封止がなされるからである。しかも、表面／裏面封止樹脂は互いに同質材料であり、その厚さは同程度になるように形成される。
【００３５】
次に、本発明の第２の実施の形態について図３と図４に基づいて説明する。この実施の形態は、半導体ウェーハの表面を予めハーフカットし溝を形成する場合である。図３および図４は、半導体ウェーハの薄膜化の製造工程順の断面図である。ここで、第１の実施の形態と同じものは同一符号で示される。
【００３６】
図３（ａ）に示すように、半導体素子および配線を形成した半導体ウェーハ１の表面にパッシベーション膜２を形成し配線３を形成する。そして、配線３上にバンプ４を形成する。ここで、バンプ４の高さは３０μｍ程度である。このようにして後、半導体ウェーハ１表面をダイシング装置等を用いてハーフカットし溝１０を形成する。ここで、溝２０の幅および深さは５０μｍである。
【００３７】
次に、図３（ｂ）に示すように、公知の方法により全面に表面封止樹脂５を形成し、上記バンプ４間を封止する。また、同時に溝１０にも表面封止樹脂５を充填する。ここで、表面封止樹脂５の厚さも３０μｍと同程度である。
【００３８】
次に、図３（ｃ）に示すように、補強板６表面に接着材７を介して、上記表面封止樹脂５表面あるいはバンプ４表面を熱圧着の方法で貼り付ける。ここで、補強板６は多孔性を有するアルミナ板であり、その厚さは１０ｍｍである。
【００３９】
次に、図３（ｄ）に示すように、砥石８により半導体ウェーハ１の裏面側を研削する。このようにした後、硝酸（ＨＮＯ3 ）とフッ酸（ＨＦ）を含む混合した化学薬液を用いてウェットエッチングを追加し、肉厚が１０μｍ程度と極薄の半導体チップ１１を形成する。この研削工程で、溝１０部から表面封止樹脂５は露出することになる。
【００４０】
次に、図４（ａ）に示すように、半導体チップ１１の裏面側の全面に、公知の方法により裏面封止樹脂９を形成する。ここで、裏面封止樹脂９は、上述した表面封止樹脂５とその材質は同じであり、その厚さも３０μｍと同程度にするとよい。
【００４１】
このようにした後、第１の実施の形態で説明したのと同様にして補強板６を切り離す。すなわち、図４（ａ）に示す状態の構造物を加熱した有機溶液に浸漬させる。薬液は、補強板６の孔を通って接着材７に達し接着材７を溶解させる。この接着材７の溶解で補強板６が切り離される。
【００４２】
このようにして、図４（ｂ）に示すように、１０μｍ程度に薄膜化した半導体チップ１１の表面にバンプ４が形成され、バンプ４間が肉厚３０μｍ程度の表面封止樹脂５で封止され、その裏面が肉厚３０μｍ程度の裏面封止樹脂９で封止された構造物ができあがる。
【００４３】
この実施の形態では、半導体ウェーハ１はその研磨後には半導体チップ１１に分離する。このために、後述するように半導体装置の製造が容易になる。そして、第１の実施の形態とは異なり、半導体チップに分離した後において、半導体チップの側部を含め全ての領域が樹脂封止できることになる。また、第１の実施の形態で説明したのと同様の効果が生じるのは当然である。
【００４４】
上記第１（２）の実施の形態では、表面封止樹脂５の形成において、初めからバンプ４の高さに合わせて表面封止樹脂５を被着させているが、初めはバンプ４を含めて全面に表面封止樹脂５を被覆させ、その後にその表面を研削してバンプ４表面を露出させるようにしてもよい。
【００４５】
次に、本発明の第３の実施の形態について図５と図６に基づいて説明する。図５および図６は、半導体ウェーハの薄膜化の製造工程順の断面図である。ここで、第１の実施の形態と同じものは同一符号で示される。
【００４６】
図５（ａ）に示すように、例えば８インチΦで肉厚が８００μｍ程度の半導体ウェーハ１表面にパッシベーション膜２を形成し配線３を形成する。そして、図５（ｂ）に示すように配線３上にバンプ４を形成する。ここで、バンプ４の高さは３０μｍ程度である。
【００４７】
次に、図５（ｃ）に示すように、半導体ウェーハ１の裏面を上側にし、補強板６表面に接着材７を介して、上記バンプ４表面を熱圧着の方法で貼り付ける。ここで、補強板６は多孔性を有するアルミナ板であり、その厚さは１０ｍｍ程度である。
【００４８】
次に、図５（ｄ）に示すように、半導体ウェーハ１のバンプ４と補強板６上の接着材７で形成される隙間を樹脂で充填する。このようにして、表面封止樹脂５ａを形成する。
【００４９】
次に、図６（ａ）に示すように、第１の実施の形態で説明したように砥石８により半導体ウェーハ１の裏面側を研削する。このようにした後、硝酸（ＨＮＯ3 ）とフッ酸（ＨＦ）を含む混合した化学薬液を用いてウェットエッチングを追加し、肉厚が１０μｍ程度と極薄の半導体ウェーハ１ａを形成する。
【００５０】
次に、図６（ｂ）に示すように、半導体ウェーハ１ａの裏面側の全面に、公知の方法により裏面封止樹脂９を形成する。ここで、裏面封止樹脂９は、上述した表面封止樹脂５とその材質は同じであり、その厚さも３０μｍと同程度にするとよい。
【００５１】
このようにして、図６（ｂ）に示すように、１０μｍ程度に薄膜化した半導体ウェーハ１ａ上の表面と補強板６の間は、肉厚３０μｍ程度の表面封止樹脂５ａで封止され、その裏面も肉厚３０μｍ程度の裏面封止樹脂９で封止された構造物ができあがる。
【００５２】
次に、このような構造物の半導体チップへの分離の方法について、図７と図８を参照して説明する。図７は、補強板６で支持された半導体ウェーハを封止樹脂と共にダイシングし半導体チップにする場合であり、図８は、樹脂封止された半導体ウェーハを補強板から切り離し、その後にその構造物の半導体チップへ分離する場合であり、図２、図６で説明した工程後の半導体チップの分離である。
【００５３】
図７（ａ）に示すように、補強板６上に接着材７を介して形成された構造物の裏面封止樹脂９、半導体ウェーハ１ａ、表面封止樹脂５ａをダイシングでカットし半導体チップに分離して、樹脂封止チップ１２を形成する。図７（ｂ）に示すように、例えば、透明である補強板６の裏面から紫外線を照射し、樹脂封止チップ１２を接着材７から剥離させる。この剥離は、有機溶液に浸漬して行ってもよい。
【００５４】
他の方法は、図８（ａ）に示すように、図２（ｂ）で説明したのと同様に、加熱した有機溶液内で補強板６上の接着材７を溶出させて、樹脂封止した半導体ウェーハを切り離す。このようにして、表面封止樹脂５ａおよび裏面封止樹脂９で封止された半導体ウェーハ１ａすなわち樹脂封止ウェーハ１３が形成される。そして、図８（ｂ）に示すように、この樹脂封止ウェーハ１３の所定の領域をダイシングし樹脂封止チップ１２に分離する。
【００５５】
このようにして、図８（ｂ）に示すように、１０μｍ程度に薄膜化した半導体チップ１１の表面にバンプ４が形成され、バンプ４間が肉厚２０μｍ程度の表面封止樹脂５ａで封止され、その裏面が肉厚２０μｍ程度の裏面封止樹脂９で封止された樹脂封止チップ１２ができあがる。
【００５６】
この実施の形態では、表面封止樹脂５ａの厚さの制御が簡単になる。そして、バンプ４と表面封止樹脂５ａの高さが全く同一になるようにできる。このために、ＣＯＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）技術等において、複数の樹脂封止チップをバンプ４同士で接合することが容易になる。また、第１の実施の形態で説明したような効果は同様に生じる。
【００５７】
次に、本発明の第４の実施の形態について図９に基づいて説明する。この実施の形態は、ＳＯＩ構造の半導体ウェーハを用いる場合であるが、ＳＯＩ構造は、絶縁膜上にシリコン層を形成したものに限らず、例えば、絶縁膜上にＳｉＧｅ層等の半導体層を形成したものも含まれる。図９は、このような半導体ウェーハの薄膜化の製造工程順の断面図である。この場合では、上述した補強板６は使用しないでもよい。ここで、第１の実施の形態と同じものは同一符号で示される。
【００５８】
図９（ａ）に示すように、半導体基体１４上に埋込み絶縁層１５およびＳＯＩ層１６が積層して形成されている。ここで、埋込み絶縁層１５は膜厚が０．５μｍ程度のシリコン酸化膜であり、ＳＯＩ層１６は膜厚が０．１μｍ程度の単結晶シリコン膜である。これらが半導体ウェーハ１を構成する。そして、この半導体ウェーハ１の表面にパッシベーション膜２を形成し配線３を形成し、配線３上にバンプ４を形成する。ここで、バンプ４の高さは４０μｍ程度である。
【００５９】
次に、公知の方法により全面に表面封止樹脂５ｂを形成する。ここで、表面封止樹脂５ｂの膜厚は１００μｍ程度に厚くする。
【００６０】
次に、上述したのと同様に、図９（ｂ）に示すように、半導体基体１４をウェットエッチングで除去する。この場合には、埋込み絶縁層１５がエッチングストッパーとして機能するために、従来の技術で生じたエッチング量のバラツキは皆無になる。
【００６１】
次に、図９（ｃ）に示すように、埋込み絶縁層１５の裏面側に、公知の方法により裏面封止樹脂９ｂを形成する。ここで、裏面封止樹脂９ｂは、上述した表面封止樹脂５ｂとその材質は同じであり、その厚さも１００μｍと同程度にするとよい。
【００６２】
このようにした後、表面封止樹脂５ｂを研削する。そして、図９（ｄ）に示すように、バンプ４の表面が露出するまで削り、膜厚が４０μｍの表面封止樹脂５ａにする。同様に、裏面封止樹脂９ｂを研削する。そして、膜厚が４０μｍの裏面封止樹脂９にする。このようにして、バンプ４を有する極薄のＳＯＩ層１６および埋込み絶縁層１５が表面封止樹脂５ａと裏面封止樹脂９で封止された構造物ができあがる。図９（ｅ）に示す構造物の半導体チップへの分離は、図８で説明したのと同様である。
【００６３】
第４の実施の形態では、表面封止樹脂５ｂあるいは裏面封止樹脂９ｂを研削する場合について説明しているが、本発明は、このような研削をしないで第１（２）の樹脂層を形成してもよい。
【００６４】
この実施の形態では、第１乃至第３の実施の形態で説明した補強板を使用しないために、半導体装置の製造工程が簡便になる。上述したように、ＳＯＩ構造の基板の場合には、埋込み絶縁層１５がウェットエッチングのエッチングストッパーとして機能するために、半導体ウェーハの薄膜化の工程で、少々半導体ウェーハが反っても、エッチング後の半導体ウェーハの肉厚のバラツキ量が生じることはない。
【００６５】
しかし、この場合でも、第１乃至第３の実施の形態で説明したように研削により半導体基体１４を薄くする場合には、補強板の使用が必要になる。ここで、第１乃至第３の実施の形態で説明したのと同様に補強板を使用すると、半導体ウェーハの反りは皆無になり、量産製造の安定性が更に向上する。
【００６６】
上記の第１乃至第４の実施の形態では、電極であるバンプ４を形成した後に第１の樹脂層である表面封止樹脂５，５ａを形成しているが、本発明はこれに限定されるものではない。逆に、第１の樹脂層を形成した後に電極を形成してもよい。このような場合の電極は、上述したバンプ電極等に限ることはなく、その他の電極であってもよい。すなわち、上記電極は、当該半導体チップ外部の基板等に接続する導体物であればよい。
【００６７】
本発明により、従来の技術で述べた半導体チップの高密度実装が非常に容易になる。そして、特に、本発明により形成するＣＳＰでは、半導体チップを容易にしかも非常に薄くできることから、例えばＣＳＰを搭載するマザーボードとの熱膨張係数の違いに起因して従来の技術で生じていた半田ボール接続部のクラックを大幅に低減し、実装信頼性を大幅に向上させることが可能となる。
【００６８】
本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得る。
【００６９】
【発明の効果】
以上に説明したように、本発明では、半導体ウェーハの素子形成面の所定位置に電極が形成され、上記素子形成面を被覆し上記電極表面の少なくとも一部を露出させて第１の樹脂層が形成され、上記第１の樹脂層あるいは露出した電極表面に接着材を介して補強板が貼付され、上記半導体ウェーハの裏面は研削あるいはエッチングにより薄膜化される。そして、薄膜化した後に半導体ウェーハの裏面が第２の樹脂層で被覆される。
【００７０】
本発明により、半導体ウェーハの薄膜化が容易になる。そして、その工程で、半導体ウェーハの反りは皆無になり、薄膜化後の半導体ウェーハの肉厚のバラツキ量は大幅に低減するようになる。また、上記薄膜化工程における半導体ウェーハのハンドリングで生じるウェーハの破損は皆無になる。更に、実装後の半導体装置の信頼性が向上するようになる。
【００７１】
そして、半導体装置の製造工程が簡便になり、半導体装置の高密度実装の量産適用が容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための半導体ウェーハの薄膜化の製造工程順の断面図である。
【図２】上記の続きの製造工程順の断面図である。
【図３】本発明の第２の実施の形態を説明するための半導体ウェーハの薄膜化の製造工程順の断面図である。
【図４】上記の続きの製造工程順の断面図である。
【図５】本発明の第３の実施の形態を説明するための半導体ウェーハの薄膜化の製造工程順の断面図である。
【図６】上記の続きの製造工程順の断面図である。
【図７】本発明での半導体チップへの分離方法を示す断面図である。
【図８】本発明での半導体チップへの別の分離方法を示す断面図である。
【図９】本発明の第４の実施の形態を説明するための半導体ウェーハの薄膜化の製造工程順の断面図である。
【図１０】従来の技術を説明するための半導体ウェーハの薄膜化の製造工程順の略断面図である。
【符号の説明】
１，１ａ，１０１，１０１ａ 半導体ウェーハ
２ パッシベーション膜
３ 配線
４ バンプ
５，５ａ，５ｂ 表面封止樹脂
６ 補強板
７ 接着材
８，１０４ 砥石
９，９ｂ 裏面封止樹脂
１０ 溝
１１，１０５ 半導体チップ
１２ 樹脂封止チップ
１３ 樹脂封止ウェーハ
１４ 半導体基体
１５ 埋込み絶縁層
１６ ＳＯＩ層
１０２ 保護テープ
１０３ 研削用吸着ステージ
１０６ 拡大シート
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に薄膜（層）化した半導体ウェーハあるいは半導体チップおよびその形成方法に関する。
【０００２】
【従来の技術】
近年、ＩＣあるいはＬＳＩはますます高集積化され大容量化してきている。そして、携帯用機器等への搭載で使用する半導体チップのＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）は、上記機器の小型化および高性能化に伴い、その実装面積やその高さの縮小化が必須になってきている。更には、複数の半導体チップを１つに実装するＭＣＰ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ）が実用化されてきている。
【０００３】
また、情報技術の急速な普及に伴い、情報処理装置を構成する半導体装置のシステム化の要求はますます大きくなっている。そして、複数のシリコン半導体チップ、化合物半導体を用いた光デバイス・高周波デバイスから成る半導体チップ等を含む多様な機能ブロックを集積・システム化する、電子システムインテグレーションのための実装技術への期待が高くなってきている。
【０００４】
上述したような半導体チップの高密度実装のためには、半導体チップの薄膜化が必須になり、その肉厚を５０μｍ以下にすることが要求されてきている。
【０００５】
上記の半導体チップの薄膜化は、通常は、半導体ウェーハ段階においてその裏面の研削あるいはエッチングを通して行われる。このような技術は、例えば、特開平８−３１６１９４号公報、特開２００１−２２３２０２号公報等にに記載されている。以下に、図１０を参照して従来の技術を簡単に説明する。
【０００６】
図１０（ａ）に示すように、半導体ウェーハ１０１の表面に保護テープ１０２を貼り付ける。そして、保護テープ１０２側を研削用吸着ステージ１０３に真空固定し、研削用吸着ステージ１０３を回転させながら、回転する砥石１０４に半導体ウェーハ１０１の裏面を接触させて研削する。そして、半導体ウェーハ１０１を所定の肉厚、例えば１００μｍ程度にする。
【０００７】
このようにした後、半導体ウェーハを研削装置から取り外す。このようにして、図１０（ｂ）に示すように、薄膜化した半導体ウェーハ１０１ａ表面に保護テープ１０２が添付された状態になる。ここで、薄膜化した半導体ウェーハ１０１ａには、上記保護テープ１０２により反りが発生する。
【０００８】
次に、薄膜化した半導体ウェーハ１０１ａから保護テープ１０２を剥離し、半導体ウェーハ１０１ａのダイシングを行い、半導体チップ１０５に分離する。すなわち、図１０（ｃ）に示すように、その裏面側に拡大シート１０６を貼り付けた後ダイシング装置に搭載し、半導体ウェーハ１０１ａの表面側をダイシングする。そして、拡大シート１０６を引き延ばし半導体チップ１０５に分離する。
【０００９】
【発明が解決しようとする課題】
上述したように、半導体装置の高密度化実装においては、特にＣＳＰにおいては、半導体チップの薄膜化が必須になる。例えば、半導体チップの肉厚を５０μｍ以下にすることが要求される。
【００１０】
しかし、図１０に基づいて説明したような従来の技術では、薄膜化した半導体ウェーハに生じる反りが増大する。半導体ウェーハの反りが増大すると、ダイシング工程において、半導体チップの破損が頻発するようになり、半導体装置の歩留まりが大幅に低下するようになる。これは、上記の反りのために半導体ウェーハがダイシング装置のステージにうまく搭載できなくなるからである。
【００１１】
更に、半導体ウェーハを薄膜化し２０μｍ程度にする場合には、上記研削後にウェットエッチング工程を追加しなければならない。この場合に、上述したような反りが発生していると、このウェットエッチング工程で、そのエッチング量に大きなバラツキが生じるようになる。このために、その肉厚において規格外の半導体チップが多量に生じて半導体装置の歩留まりが低下するようになる。
【００１２】
上述した半導体ウェーハの反りからくる問題は、半導体ウェーハの口径が増大する（例えば１２インチΦ化）に従って更に顕在化するようになる。
【００１３】
本発明の主目的は、半導体チップの薄膜化を容易にする半導体装置およびその製造方法を提供することにある。更に、本発明の他の目的は、半導体装置の高密度実装の技術を簡便にし、その量産適用を容易にすることにある。
【００１４】
【課題を解決するための手段】
このために本発明の半導体装置の製造方法は、半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、前記素子形成面を被覆する第１の樹脂層を形成し前記電極表面の少なくとも一部を露出させる工程と、前記第１の樹脂層あるいは前記露出した電極表面に接着材を介して補強板を貼付する工程と、前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程と、を含む。
【００１５】
あるいは、本発明の半導体装置の製造方法は、半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、前記素子形成面の所定の領域に前記半導体ウェーハ内部に延在する溝を形成する工程と、前記溝を充填し前記素子形成面を被覆する第１の樹脂層を形成し前記電極表面の少なくとも一部を露出させる工程と、前記第１の樹脂層あるいは前記露出した電極表面に接着材を介して補強板を貼付する工程と、前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程と、を含む。
【００１６】
あるいは、本発明の半導体装置の製造方法は、半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、前記電極表面に接着材を介して補強板を貼付する工程と、前記半導体ウェーハと前記補強板との間隙に第１の樹脂層を充填する工程と、前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程と、を含む。ここで、前記補強板は多孔性を有するセラミックスで構成する。
【００１７】
あるいは、本発明の半導体装置の製造方法は、半導体基板と、前記半導体上に形成された埋込み絶縁層と、前記埋込み絶縁層上に形成されたＳＯＩ層と、からなる半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、前記素子形成面に第１の樹脂層を形成する工程と、前記半導体ウェーハの前記半導体基板の裏面側を研削する工程と、前記埋込み絶縁層をエッチングストッパーとして、前記半導体ウェーハの前記半導体基板をウェットエッチングで除去する工程と、露出する前記絶縁層を第２の樹脂層で被覆する工程と、を含む。
【００１８】
そして、前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程においては、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離する。
【００１９】
また、前記第１の樹脂層と第２の樹脂層とにより封止された半導体ウェーハを半導体チップに切断する。あるいは、前記第２の樹脂層で被覆する工程と前記補強板を剥離する工程の間に、前記第１の樹脂層と第２の樹脂層とにより封止された半導体ウェーハを半導体チップに切断する工程をさらに含み、前記補強板を剥離する工程においては、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離する。
【００２４】
本発明により、半導体ウェーハの薄膜化において、半導体ウェーハの反りは皆無になる。また、薄膜化後の半導体ウェーハの肉厚のバラツキ量は大幅に低減する。そして、上記薄膜化工程における半導体ウェーハのハンドリングで生じるウェーハの破損は皆無になる。
【００２５】
また、本発明により、半導体チップの高密度実装が容易になる。そして、本発明によりＣＳＰを形成すると、半導体チップを容易にしかも非常に薄くできることから、ＣＳＰを搭載するマザーボードとの熱膨張係数の違いに起因して従来の技術で生じていた半田ボール接続部のクラックを大幅に低減し、実装信頼性を大幅に向上させることが可能となる。このようにして、実装後の信頼性が大幅に向上するようになる。
【００２６】
更には、本発明により半導体装置の製造工程が簡便になり、半導体装置の高密度実装の量産適用が容易になる。
【００２７】
【発明の実施の形態】
次に、本発明の第１の実施の形態について図１と図２に基づいて説明する。図１および図２は、半導体ウェーハの薄膜化の製造工程順の断面図である。なお、本発明の半導体装置については上記工程説明の中で示される。
【００２８】
図１（ａ）に示すように、例えば８インチΦで肉厚が８００μｍ程度の半導体ウェーハ１の表面には半導体素子および内部配線（図示せず）が形成されている。図１（ｂ）に示すように、このような半導体ウェーハ１表面にパッシベーション膜２を形成し、外部取り出し用の配線３を形成する。そして、配線３上にバンプ４を形成する。このバンプ４は、メッキによる金、銅あるいは半田等で作製する。これらが電極となる。このようにした後、図１（ｂ）に示すように、公知の方法により全面に第１の樹脂層である表面封止樹脂５を形成する。ここで、バンプ４の高さは２０μｍ程度であり、表面封止樹脂５の厚さも２０μｍと同程度である。なお、表面封止樹脂５は熱硬化性樹脂である。
【００２９】
次に、図１（ｃ）に示すように、補強板６表面に接着材７を介して、上記表面封止樹脂５表面あるいはバンプ４表面を熱圧着の方法で貼り付ける。ここで、補強板６は多孔性を有するアルミナ板（セラミックス基板）であり、その厚さは１０ｍｍである。
【００３０】
次に、図１（ｄ）に示すように、砥石８により半導体ウェーハ１の裏面側を研削する。このようにした後、硝酸（ＨＮＯ3 ）とフッ酸（ＨＦ）を含む混合した化学薬液を用いてウェットエッチングを追加し、肉厚が１０μｍ程度と極薄の半導体ウェーハ１ａを形成する。
【００３１】
次に、図２（ａ）に示すように、半導体ウェーハ１ａの裏面側の全面に、公知の方法により第２の樹脂層である裏面封止樹脂９を形成する。ここで、裏面封止樹脂９は、上述した表面封止樹脂５とその材質は同じであり、その厚さも２０μｍと同程度にするとよい。
【００３２】
このようにした後、補強板６を切り離す。この切り離しの方法は次のようにする。図２（ａ）に示す状態の構造物を加熱した有機溶液に浸漬させる。ここで、有機溶液は接着材７を選択的に溶解する薬液である。有機溶液に浸漬すると、薬液は、補強板６の孔を通って接着材７に達し接着材７を溶解させる。この接着材７の溶解で補強板６が切り離される。
【００３３】
このようにして、図２（ｂ）に示すように、１０μｍ程度に薄膜化した半導体ウェーハ１ａの表面にバンプ４が形成され、バンプ４間が肉厚２０μｍ程度の表面封止樹脂５で封止され、その裏面が肉厚２０μｍ程度の裏面封止樹脂９で封止された構造物ができあがる。図２（ｂ）に示す構造物の半導体チップへの分離は後述する。
【００３４】
本発明では、半導体ウェーハ１ａが極薄になっても、反りは全く発生しない。この理由は、第１に、上記補強板６は剛性に近い特性を有し撓みが少ないからである。そして、半導体ウェーハ１は研削工程の前段階からこの補強板６に支持されている。第２に、半導体ウェーハ１の薄膜化の工程において順次に、その表面と裏面に樹脂封止がなされるからである。しかも、表面／裏面封止樹脂は互いに同質材料であり、その厚さは同程度になるように形成される。
【００３５】
次に、本発明の第２の実施の形態について図３と図４に基づいて説明する。この実施の形態は、半導体ウェーハの表面を予めハーフカットし溝を形成する場合である。図３および図４は、半導体ウェーハの薄膜化の製造工程順の断面図である。ここで、第１の実施の形態と同じものは同一符号で示される。
【００３６】
図３（ａ）に示すように、半導体素子および配線を形成した半導体ウェーハ１の表面にパッシベーション膜２を形成し配線３を形成する。そして、配線３上にバンプ４を形成する。ここで、バンプ４の高さは３０μｍ程度である。このようにして後、半導体ウェーハ１表面をダイシング装置等を用いてハーフカットし溝１０を形成する。ここで、溝２０の幅および深さは５０μｍである。
【００３７】
次に、図３（ｂ）に示すように、公知の方法により全面に表面封止樹脂５を形成し、上記バンプ４間を封止する。また、同時に溝１０にも表面封止樹脂５を充填する。ここで、表面封止樹脂５の厚さも３０μｍと同程度である。
【００３８】
次に、図３（ｃ）に示すように、補強板６表面に接着材７を介して、上記表面封止樹脂５表面あるいはバンプ４表面を熱圧着の方法で貼り付ける。ここで、補強板６は多孔性を有するアルミナ板であり、その厚さは１０ｍｍである。
【００３９】
次に、図３（ｄ）に示すように、砥石８により半導体ウェーハ１の裏面側を研削する。このようにした後、硝酸（ＨＮＯ3 ）とフッ酸（ＨＦ）を含む混合した化学薬液を用いてウェットエッチングを追加し、肉厚が１０μｍ程度と極薄の半導体チップ１１を形成する。この研削工程で、溝１０部から表面封止樹脂５は露出することになる。
【００４０】
次に、図４（ａ）に示すように、半導体チップ１１の裏面側の全面に、公知の方法により裏面封止樹脂９を形成する。ここで、裏面封止樹脂９は、上述した表面封止樹脂５とその材質は同じであり、その厚さも３０μｍと同程度にするとよい。
【００４１】
このようにした後、第１の実施の形態で説明したのと同様にして補強板６を切り離す。すなわち、図４（ａ）に示す状態の構造物を加熱した有機溶液に浸漬させる。薬液は、補強板６の孔を通って接着材７に達し接着材７を溶解させる。この接着材７の溶解で補強板６が切り離される。
【００４２】
このようにして、図４（ｂ）に示すように、１０μｍ程度に薄膜化した半導体チップ１１の表面にバンプ４が形成され、バンプ４間が肉厚３０μｍ程度の表面封止樹脂５で封止され、その裏面が肉厚３０μｍ程度の裏面封止樹脂９で封止された構造物ができあがる。
【００４３】
この実施の形態では、半導体ウェーハ１はその研磨後には半導体チップ１１に分離する。このために、後述するように半導体装置の製造が容易になる。そして、第１の実施の形態とは異なり、半導体チップに分離した後において、半導体チップの側部を含め全ての領域が樹脂封止できることになる。また、第１の実施の形態で説明したのと同様の効果が生じるのは当然である。
【００４４】
上記第１（２）の実施の形態では、表面封止樹脂５の形成において、初めからバンプ４の高さに合わせて表面封止樹脂５を被着させているが、初めはバンプ４を含めて全面に表面封止樹脂５を被覆させ、その後にその表面を研削してバンプ４表面を露出させるようにしてもよい。
【００４５】
次に、本発明の第３の実施の形態について図５と図６に基づいて説明する。図５および図６は、半導体ウェーハの薄膜化の製造工程順の断面図である。ここで、第１の実施の形態と同じものは同一符号で示される。
【００４６】
図５（ａ）に示すように、例えば８インチΦで肉厚が８００μｍ程度の半導体ウェーハ１表面にパッシベーション膜２を形成し配線３を形成する。そして、図５（ｂ）に示すように配線３上にバンプ４を形成する。ここで、バンプ４の高さは３０μｍ程度である。
【００４７】
次に、図５（ｃ）に示すように、半導体ウェーハ１の裏面を上側にし、補強板６表面に接着材７を介して、上記バンプ４表面を熱圧着の方法で貼り付ける。ここで、補強板６は多孔性を有するアルミナ板であり、その厚さは１０ｍｍ程度である。
【００４８】
次に、図５（ｄ）に示すように、半導体ウェーハ１のバンプ４と補強板６上の接着材７で形成される隙間を樹脂で充填する。このようにして、表面封止樹脂５ａを形成する。
【００４９】
次に、図６（ａ）に示すように、第１の実施の形態で説明したように砥石８により半導体ウェーハ１の裏面側を研削する。このようにした後、硝酸（ＨＮＯ3 ）とフッ酸（ＨＦ）を含む混合した化学薬液を用いてウェットエッチングを追加し、肉厚が１０μｍ程度と極薄の半導体ウェーハ１ａを形成する。
【００５０】
次に、図６（ｂ）に示すように、半導体ウェーハ１ａの裏面側の全面に、公知の方法により裏面封止樹脂９を形成する。ここで、裏面封止樹脂９は、上述した表面封止樹脂５とその材質は同じであり、その厚さも３０μｍと同程度にするとよい。
【００５１】
このようにして、図６（ｂ）に示すように、１０μｍ程度に薄膜化した半導体ウェーハ１ａ上の表面と補強板６の間は、肉厚３０μｍ程度の表面封止樹脂５ａで封止され、その裏面も肉厚３０μｍ程度の裏面封止樹脂９で封止された構造物ができあがる。
【００５２】
次に、このような構造物の半導体チップへの分離の方法について、図７と図８を参照して説明する。図７は、補強板６で支持された半導体ウェーハを封止樹脂と共にダイシングし半導体チップにする場合であり、図８は、樹脂封止された半導体ウェーハを補強板から切り離し、その後にその構造物の半導体チップへ分離する場合であり、図２、図６で説明した工程後の半導体チップの分離である。
【００５３】
図７（ａ）に示すように、補強板６上に接着材７を介して形成された構造物の裏面封止樹脂９、半導体ウェーハ１ａ、表面封止樹脂５ａをダイシングでカットし半導体チップに分離して、樹脂封止チップ１２を形成する。図７（ｂ）に示すように、例えば、透明である補強板６の裏面から紫外線を照射し、樹脂封止チップ１２を接着材７から剥離させる。この剥離は、有機溶液に浸漬して行ってもよい。
【００５４】
他の方法は、図８（ａ）に示すように、図２（ｂ）で説明したのと同様に、加熱した有機溶液内で補強板６上の接着材７を溶出させて、樹脂封止した半導体ウェーハを切り離す。このようにして、表面封止樹脂５ａおよび裏面封止樹脂９で封止された半導体ウェーハ１ａすなわち樹脂封止ウェーハ１３が形成される。そして、図８（ｂ）に示すように、この樹脂封止ウェーハ１３の所定の領域をダイシングし樹脂封止チップ１２に分離する。
【００５５】
このようにして、図８（ｂ）に示すように、１０μｍ程度に薄膜化した半導体チップ１１の表面にバンプ４が形成され、バンプ４間が肉厚２０μｍ程度の表面封止樹脂５ａで封止され、その裏面が肉厚２０μｍ程度の裏面封止樹脂９で封止された樹脂封止チップ１２ができあがる。
【００５６】
この実施の形態では、表面封止樹脂５ａの厚さの制御が簡単になる。そして、バンプ４と表面封止樹脂５ａの高さが全く同一になるようにできる。このために、ＣＯＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）技術等において、複数の樹脂封止チップをバンプ４同士で接合することが容易になる。また、第１の実施の形態で説明したような効果は同様に生じる。
【００５７】
次に、本発明の第４の実施の形態について図９に基づいて説明する。この実施の形態は、ＳＯＩ構造の半導体ウェーハを用いる場合であるが、ＳＯＩ構造は、絶縁膜上にシリコン層を形成したものに限らず、例えば、絶縁膜上にＳｉＧｅ層等の半導体層を形成したものも含まれる。図９は、このような半導体ウェーハの薄膜化の製造工程順の断面図である。この場合では、上述した補強板６は使用しないでもよい。ここで、第１の実施の形態と同じものは同一符号で示される。
【００５８】
図９（ａ）に示すように、半導体基体１４上に埋込み絶縁層１５およびＳＯＩ層１６が積層して形成されている。ここで、埋込み絶縁層１５は膜厚が０．５μｍ程度のシリコン酸化膜であり、ＳＯＩ層１６は膜厚が０．１μｍ程度の単結晶シリコン膜である。これらが半導体ウェーハ１を構成する。そして、この半導体ウェーハ１の表面にパッシベーション膜２を形成し配線３を形成し、配線３上にバンプ４を形成する。ここで、バンプ４の高さは４０μｍ程度である。
【００５９】
次に、公知の方法により全面に表面封止樹脂５ｂを形成する。ここで、表面封止樹脂５ｂの膜厚は１００μｍ程度に厚くする。
【００６０】
次に、上述したのと同様に、図９（ｂ）に示すように、半導体基体１４をウェットエッチングで除去する。この場合には、埋込み絶縁層１５がエッチングストッパーとして機能するために、従来の技術で生じたエッチング量のバラツキは皆無になる。
【００６１】
次に、図９（ｃ）に示すように、埋込み絶縁層１５の裏面側に、公知の方法により裏面封止樹脂９ｂを形成する。ここで、裏面封止樹脂９ｂは、上述した表面封止樹脂５ｂとその材質は同じであり、その厚さも１００μｍと同程度にするとよい。
【００６２】
このようにした後、表面封止樹脂５ｂを研削する。そして、図９（ｄ）に示すように、バンプ４の表面が露出するまで削り、膜厚が４０μｍの表面封止樹脂５ａにする。同様に、裏面封止樹脂９ｂを研削する。そして、膜厚が４０μｍの裏面封止樹脂９にする。このようにして、バンプ４を有する極薄のＳＯＩ層１６および埋込み絶縁層１５が表面封止樹脂５ａと裏面封止樹脂９で封止された構造物ができあがる。図９（ｅ）に示す構造物の半導体チップへの分離は、図８で説明したのと同様である。
【００６３】
第４の実施の形態では、表面封止樹脂５ｂあるいは裏面封止樹脂９ｂを研削する場合について説明しているが、本発明は、このような研削をしないで第１（２）の樹脂層を形成してもよい。
【００６４】
この実施の形態では、第１乃至第３の実施の形態で説明した補強板を使用しないために、半導体装置の製造工程が簡便になる。上述したように、ＳＯＩ構造の基板の場合には、埋込み絶縁層１５がウェットエッチングのエッチングストッパーとして機能するために、半導体ウェーハの薄膜化の工程で、少々半導体ウェーハが反っても、エッチング後の半導体ウェーハの肉厚のバラツキ量が生じることはない。
【００６５】
しかし、この場合でも、第１乃至第３の実施の形態で説明したように研削により半導体基体１４を薄くする場合には、補強板の使用が必要になる。ここで、第１乃至第３の実施の形態で説明したのと同様に補強板を使用すると、半導体ウェーハの反りは皆無になり、量産製造の安定性が更に向上する。
【００６６】
上記の第１乃至第４の実施の形態では、電極であるバンプ４を形成した後に第１の樹脂層である表面封止樹脂５，５ａを形成しているが、本発明はこれに限定されるものではない。逆に、第１の樹脂層を形成した後に電極を形成してもよい。このような場合の電極は、上述したバンプ電極等に限ることはなく、その他の電極であってもよい。すなわち、上記電極は、当該半導体チップ外部の基板等に接続する導体物であればよい。
【００６７】
本発明により、従来の技術で述べた半導体チップの高密度実装が非常に容易になる。そして、特に、本発明により形成するＣＳＰでは、半導体チップを容易にしかも非常に薄くできることから、例えばＣＳＰを搭載するマザーボードとの熱膨張係数の違いに起因して従来の技術で生じていた半田ボール接続部のクラックを大幅に低減し、実装信頼性を大幅に向上させることが可能となる。
【００６８】
本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得る。
【００６９】
【発明の効果】
以上に説明したように、本発明では、半導体ウェーハの素子形成面の所定位置に電極が形成され、上記素子形成面を被覆し上記電極表面の少なくとも一部を露出させて第１の樹脂層が形成され、上記第１の樹脂層あるいは露出した電極表面に接着材を介して補強板が貼付され、上記半導体ウェーハの裏面は研削あるいはエッチングにより薄膜化される。そして、薄膜化した後に半導体ウェーハの裏面が第２の樹脂層で被覆される。
【００７０】
本発明により、半導体ウェーハの薄膜化が容易になる。そして、その工程で、半導体ウェーハの反りは皆無になり、薄膜化後の半導体ウェーハの肉厚のバラツキ量は大幅に低減するようになる。また、上記薄膜化工程における半導体ウェーハのハンドリングで生じるウェーハの破損は皆無になる。更に、実装後の半導体装置の信頼性が向上するようになる。
【００７１】
そして、半導体装置の製造工程が簡便になり、半導体装置の高密度実装の量産適用が容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための半導体ウェーハの薄膜化の製造工程順の断面図である。
【図２】上記の続きの製造工程順の断面図である。
【図３】本発明の第２の実施の形態を説明するための半導体ウェーハの薄膜化の製造工程順の断面図である。
【図４】上記の続きの製造工程順の断面図である。
【図５】本発明の第３の実施の形態を説明するための半導体ウェーハの薄膜化の製造工程順の断面図である。
【図６】上記の続きの製造工程順の断面図である。
【図７】本発明での半導体チップへの分離方法を示す断面図である。
【図８】本発明での半導体チップへの別の分離方法を示す断面図である。
【図９】本発明の第４の実施の形態を説明するための半導体ウェーハの薄膜化の製造工程順の断面図である。
【図１０】従来の技術を説明するための半導体ウェーハの薄膜化の製造工程順の略断面図である。
【符号の説明】
１，１ａ，１０１，１０１ａ 半導体ウェーハ
２ パッシベーション膜
３ 配線
４ バンプ
５，５ａ，５ｂ 表面封止樹脂
６ 補強板
７ 接着材
８，１０４ 砥石
９，９ｂ 裏面封止樹脂
１０ 溝
１１，１０５ 半導体チップ
１２ 樹脂封止チップ
１３ 樹脂封止ウェーハ
１４ 半導体基体
１５ 埋込み絶縁層
１６ ＳＯＩ層
１０２ 保護テープ
１０３ 研削用吸着ステージ
１０６ 拡大シート
Claims (8)
- 半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、
前記素子形成面を被覆する第１の樹脂層を形成し前記電極表面の少なくとも一部を露出させる工程と、
前記第１の樹脂層あるいは前記露出した電極表面に接着材を介して、多孔性を有するセラミックスで構成された補強板を貼付する工程と、
前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、
前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、
前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程と、を含み、
前記補強板を剥離する工程は、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離することを特徴とする半導体装置の製造方法。 - 半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、
前記素子形成面の所定の領域に前記半導体ウェーハ内部に延在する溝を形成する工程と、
前記溝を充填し前記素子形成面を被覆する第１の樹脂層を形成し前記電極表面の少なくとも一部を露出させる工程と、
前記第１の樹脂層あるいは前記露出した電極表面に接着材を介して、多孔性を有するセラミックスで構成された補強板を貼付する工程と、
前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、
前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、
前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程と、を含み、
前記補強板を剥離する工程は、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離することを特徴とする半導体装置の製造方法。 - 半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、
前記電極表面に接着材を介して、多孔性を有するセラミックスで構成された補強板を貼付する工程と、
前記半導体ウェーハと前記補強板との間隙に第１の樹脂層を充填する工程と、
前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、
前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、
前記第２の樹脂層で被覆する工程の後に前記補強板を剥離する工程と、を含み、
前記補強板を剥離する工程は、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離することを特徴とする半導体装置の製造方法。 - 半導体基板と、前記半導体基板上に形成された埋込み絶縁層と、前記埋込み絶縁層上に形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ
Ｉｎｓｕｌａｔｏｒ）層と、からなる半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、
前記素子形成面に第１の樹脂層を形成する工程と、
前記半導体ウェーハの前記半導体基板の裏面側を研削する工程と、
前記埋込み絶縁層をエッチングストッパーとして、前記半導体ウェーハの前記半導体基板をウェットエッチングで除去する工程と、
露出する前記絶縁層を第２の樹脂層で被覆する工程と、を含むことを特徴とする半導体装置の製造方法。 - 請求項１乃至４いずれかに記載の半導体装置の製造方法によって作製された、前記第１の樹脂層と第２の樹脂層とにより封止された半導体ウェーハを半導体チップに切断する工程を、さらに含むことを特徴とする半導体装置の製造方法。
- 半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、
前記素子形成面を被覆する第１の樹脂層を形成し前記電極表面の少なくとも一部を露出させる工程と、
前記第１の樹脂層あるいは前記露出した電極表面に接着材を介して、多孔性を有するセラミックスで構成された補強板を貼付する工程と、
前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、
前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、
前記第２の樹脂層で被覆する工程の後に前記第１の樹脂層と第２の樹脂層とにより封止された半導体ウェーハを半導体チップに切断する工程と、
前記半導体チップに切断する工程の後に前記補強板を剥離する工程と、を含み、
前記補強板を剥離する工程は、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離することを特徴とする半導体装置の製造方法。 - 半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、
前記素子形成面の所定の領域に前記半導体ウェーハ内部に延在する溝を形成する工程と、
前記溝を充填し前記素子形成面を被覆する第１の樹脂層を形成し前記電極表面の少なくとも一部を露出させる工程と、
前記第１の樹脂層あるいは前記露出した電極表面に接着材を介して、多孔性を有するセラミックスで構成された補強板を貼付する工程と、
前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、
前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、
第２の樹脂で被覆する工程の後に前記第１の樹脂層と第２の樹脂層とにより封止された半導体ウェーハを半導体チップに切断する工程と、
前記半導体チップに切断する工程の後に前記補強板を剥離する工程と、を含み、
前記補強板を剥離する工程は、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離することを特徴とする半導体装置の製造方法。 - 半導体ウェーハの素子形成面の所定位置に電極を形成する工程と、
前記電極表面に接着材を介して、多孔性を有するセラミックスで構成された補強板を貼付する工程と、
前記半導体ウェーハと前記補強板との間隙に第１の樹脂層を充填する工程と、
前記半導体ウェーハの裏面を研削あるいはエッチングし前記半導体ウェーハを薄膜化する工程と、
前記薄膜化した後の半導体ウェーハの裏面を第２の樹脂層で被覆する工程と、
前記樹脂層で被覆する工程の後に前記第１の樹脂層と第２の樹脂層とにより封止された半導体ウェーハを半導体チップに切断する工程と、
前記半導体チップに切断する工程の後に前記補強板を剥離する工程と、を含み、
前記補強板を剥離する工程は、前記補強板を有機溶液に浸漬し前記孔を通して前記接着材を溶解して前記補強板を剥離することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002056044A JP4100936B2 (ja) | 2002-03-01 | 2002-03-01 | 半導体装置の製造方法 |
| US10/374,452 US6753238B2 (en) | 2002-03-01 | 2003-02-26 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002056044A JP4100936B2 (ja) | 2002-03-01 | 2002-03-01 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008014632A Division JP2008187177A (ja) | 2008-01-25 | 2008-01-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003257930A JP2003257930A (ja) | 2003-09-12 |
| JP4100936B2 true JP4100936B2 (ja) | 2008-06-11 |
Family
ID=27800073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002056044A Expired - Fee Related JP4100936B2 (ja) | 2002-03-01 | 2002-03-01 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6753238B2 (ja) |
| JP (1) | JP4100936B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112975B1 (en) * | 2003-03-26 | 2006-09-26 | Cypress Semiconductor Corporation | Advanced probe card and method of fabricating same |
| JP2005191296A (ja) * | 2003-12-25 | 2005-07-14 | Jsr Corp | バックグラインドテープ及び半導体ウェハの研磨方法 |
| US7015075B2 (en) * | 2004-02-09 | 2006-03-21 | Freescale Semiconuctor, Inc. | Die encapsulation using a porous carrier |
| US7332921B2 (en) * | 2004-03-26 | 2008-02-19 | Cypress Semiconductor Corporation | Probe card and method for constructing same |
| KR100682238B1 (ko) * | 2004-12-30 | 2007-02-15 | 매그나칩 반도체 유한회사 | 반도체 칩 모듈 제작방법 |
| CN100514591C (zh) * | 2005-03-02 | 2009-07-15 | 皇家飞利浦电子股份有限公司 | 半导体封装的制造方法及所制成的封装 |
| WO2007054894A2 (en) * | 2005-11-11 | 2007-05-18 | Koninklijke Philips Electronics N.V. | Chip assembly and method of manufacturing thereof |
| US7906982B1 (en) | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
| JP5003023B2 (ja) * | 2006-06-01 | 2012-08-15 | ソニー株式会社 | 基板処理方法及び半導体装置の製造方法 |
| DE102006025671B4 (de) * | 2006-06-01 | 2011-12-15 | Infineon Technologies Ag | Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen |
| JP5238927B2 (ja) * | 2007-03-14 | 2013-07-17 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置の製造方法 |
| WO2009028596A1 (ja) * | 2007-08-30 | 2009-03-05 | Nec Corporation | 受動素子内蔵基板、製造方法、及び半導体装置 |
| WO2009062055A1 (en) * | 2007-11-07 | 2009-05-14 | University Of Washington | Free-standing two-sided device fabrication |
| US7802359B2 (en) * | 2007-12-27 | 2010-09-28 | Freescale Semiconductor, Inc. | Electronic assembly manufacturing method |
| JP2009266853A (ja) * | 2008-04-22 | 2009-11-12 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| CN101924039B (zh) * | 2009-06-15 | 2016-05-18 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| JP2011018669A (ja) * | 2009-07-07 | 2011-01-27 | Nitto Denko Corp | 半導体ウェハダイシング用粘着シート及び該粘着シートを用いる半導体ウェハのダイシング方法 |
| JP2011159838A (ja) * | 2010-02-02 | 2011-08-18 | Sharp Corp | 半導体装置の製造方法および半導体装置 |
| JP5508108B2 (ja) * | 2010-04-15 | 2014-05-28 | 株式会社ディスコ | 半導体装置の製造方法 |
| JP5508111B2 (ja) * | 2010-04-20 | 2014-05-28 | 株式会社ディスコ | 半導体装置の製造方法 |
| US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
| US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
| US9202753B2 (en) * | 2013-01-30 | 2015-12-01 | Infineon Technologies Ag | Semiconductor devices and methods of producing these |
| CN104637787B (zh) * | 2015-01-29 | 2017-06-23 | 吉林华微电子股份有限公司 | 芯片厚度减薄的方法 |
| JP2017092125A (ja) * | 2015-11-05 | 2017-05-25 | 株式会社ディスコ | ウエーハの加工方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3197788B2 (ja) | 1995-05-18 | 2001-08-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US6350664B1 (en) * | 1999-09-02 | 2002-02-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP3514712B2 (ja) | 1999-12-01 | 2004-03-31 | シャープ株式会社 | 半導体ウエハの裏面研削装置 |
| US6506681B2 (en) * | 2000-12-06 | 2003-01-14 | Micron Technology, Inc. | Thin flip—chip method |
-
2002
- 2002-03-01 JP JP2002056044A patent/JP4100936B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-26 US US10/374,452 patent/US6753238B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6753238B2 (en) | 2004-06-22 |
| JP2003257930A (ja) | 2003-09-12 |
| US20030164547A1 (en) | 2003-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4100936B2 (ja) | 半導体装置の製造方法 | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| EP1505643B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
| JP4056854B2 (ja) | 半導体装置の製造方法 | |
| US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
| US6916686B2 (en) | Method of manufacturing a semiconductor device | |
| US20020047199A1 (en) | Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device | |
| JP2004140037A (ja) | 半導体装置、及びその製造方法 | |
| JP3788268B2 (ja) | 半導体装置の製造方法 | |
| US7445963B2 (en) | Semiconductor package having an interfacial adhesive layer | |
| US20120108055A1 (en) | Manufacturing process of semiconductor device and semiconductor device | |
| US20110147911A1 (en) | Stackable circuit structures and methods of fabrication thereof | |
| JP2007317822A (ja) | 基板処理方法及び半導体装置の製造方法 | |
| JP5003023B2 (ja) | 基板処理方法及び半導体装置の製造方法 | |
| JP4093018B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002270720A (ja) | 半導体装置およびその製造方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008187177A (ja) | 半導体装置 | |
| JP4593835B2 (ja) | 半導体装置およびその製造方法 | |
| JP3490041B2 (ja) | 半導体装置及びその製造方法 | |
| JP4805362B2 (ja) | 半導体装置の製造方法 | |
| JP2004047903A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |