JP4093018B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4093018B2 JP4093018B2 JP2002325768A JP2002325768A JP4093018B2 JP 4093018 B2 JP4093018 B2 JP 4093018B2 JP 2002325768 A JP2002325768 A JP 2002325768A JP 2002325768 A JP2002325768 A JP 2002325768A JP 4093018 B2 JP4093018 B2 JP 4093018B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor chip
- semiconductor device
- pad
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 336
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000000034 method Methods 0.000 claims description 34
- 239000011347 resin Substances 0.000 claims description 24
- 229920005989 resin Polymers 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 21
- 238000007789 sealing Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 144
- 239000000758 substrate Substances 0.000 description 72
- 229910000679 solder Inorganic materials 0.000 description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 239000010949 copper Substances 0.000 description 19
- 235000012431 wafers Nutrition 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000007747 plating Methods 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000001154 acute effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 125000001165 hydrophobic group Chemical group 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
- H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/24998—Reinforcing structures, e.g. ramp-like support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
【０００１】
【発明の属する技術分野】
この発明は、パッケージ構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯機器等の電子器機に搭載される半導体装置の小型化、高密度化及び伝送信号の高周波化が益々求められている。これに伴い、半導体チップの外形サイズとほぼ同じ外形サイズにパッケージングが施された半導体装置であるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。
【０００３】
近年、特に、製造コストの低減化等の目的から、ウェハ状態のまま外部端子形成工程までを完了させた後、ダイシング等によって個片化されたＣＳＰである、ＷＣＳＰ（Ｗａｆｅｒｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の技術開発が盛んに行われている（例えば、非特許文献１参照）。
【０００４】
このＷＣＳＰには、半導体チップ上の電極パッドと外部端子とを、当該外部端子を所望位置に再配置させる配線層を介して電気的に接続させた構造を有するものがある。この配線層は、パターニング形成されており、再配線層或いは配線パターンとも称する。
【０００５】
こうした再配線層を有するＷＣＳＰは、再配線層によって配線設計の自由度を向上させることができる利点を有している。
【０００６】
その一方で、近年、高密度実装の実現のため、１つのパッケージ内に複数のチップを平面的に配置または半導体チップの厚み方向に積層（スタック）させた、ＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）が実用化されつつある（例えば、非特許文献２参照）。
【０００７】
また、実装密度をさらに高める構造として、現在、複数のパッケージを半導体チップの厚み方向に積層させる、パッケージ積層（スタック）型のＭＣＰが提案されている。
【０００８】
【非特許文献１】
日経マイクロデバイス、１９９９年２月号、ｐ．４８−５６、図１、図４）
【非特許文献２】
日経マイクロデバイス、２０００年２月号、ｐ．５０−５２、図１）
【０００９】
【発明が解決しようとする課題】
しかしながら、上述したような再配線層を有するＷＣＳＰは、既に説明したようにパッケージの外形寸法が半導体チップの外形寸法と実質的に同一であるため、実装面上に配置できる外部端子数が制約される。
【００１０】
より詳細には、現状のＷＣＳＰは、ファンイン構造、すなわち、外部端子が半導体チップ上方に配置される構造であるため、配置できる外部端子数は最大でも１６０個（ピン）程度であり、このときの当該外部端子同士の最小間隔（ピッチ）は０．５ｍｍ程度である。
【００１１】
近年の高集積化に伴う多ピン化の要求に対応するためには、外部端子同士の最小間隔を、例えば、０．４ｍｍ程度にまで狭めることが必要となる場合がある。
【００１２】
しかし、外部端子同士の間隔を０．４ｍｍ程度とすることは技術的には可能ではあるが、実装基板に実装する際に高度な実装技術を必要とするため望ましくない。
【００１３】
また、３００ピン程度の多ピンクラスの場合には、外部端子の間隔をどんなに狭めたとしてもこれらのピンを実装基板に配置することは困難な場合がある。
【００１４】
そこで、配線基板上に半導体チップを搭載したパッケージであって、外部端子をパッケージの裏面全体に配置できる構造とした、ワイヤボンディング（以下、単にＷＢと称する場合もある。）方式採用のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒｅｙ）型が提案されている。
【００１５】
しかしながら、ワイヤボンディング（以下、単にＷＢと称する場合もある。）方式が通常採用されるこれら構造の場合には、ＷＢ部分のインダクタンスが高いため、半導体チップ内の回路とのインピーダンス整合を図るのが困難である。また、ボンディングパッドを具える配線基板等が必要であるため、パッケージが厚くなるだけでなく製品コストの増大を招いてしまう。
【００１６】
一方、ワイヤレスボンディングとしてフリップチップ方式が提案されているが、半導体チップ上のパッド（電極パッド）同士の間隔が０．１ｍｍ以下となることから高価なビルドアップ基板を必要とするうえに、フリップボンディングの加工に長時間を要するため量産には適さない。
【００１７】
また、上述したようなＭＣＰにおいても、ＷＢ方式を採用した構造の場合には、既に説明したのと同様に、ＷＢに起因するインダクタンスの増大やパッケージ外形及びパッケージ厚の増大等の問題が発生する。
【００１８】
また、上述したようなパッケージ積層型のＭＣＰにおいても、ＷＢ方式を採用した構造の場合には、既に説明したのと同様に、ＷＢに起因するインダクタンスの増大やパッケージ外形及びパッケージ厚の増大等の問題があるだけでなく、当該ＭＣＰをファンイン構造とすることができないためＭＣＰの多ピン化には不向きとされている。
【００１９】
そこで、この発明の目的は、今後さらにその適用範囲の拡大が切望されるＷＣＳＰ構造に基づいて、その実装面を拡げることにより多ピン化を実現できるとともに、従来よりも小型化（パッケージサイズの小型化及び薄型化）が図れ、且つ、ＭＣＰ及びパッケージ積層型のＭＣＰ等を設計できる半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
そこで、この発明の半導体装置は、下記のような構成上の特徴を有する。
【００２１】
すなわち、この発明の半導体装置は、第１パッドを具える第１主表面と、第１主表面と対向していて当該第１主表面よりも大面積の第２主表面と、第１主表面と第２主表面との間を接続する側壁面とを有する、第１半導体チップを具えている。そして、この第１半導体チップは、第１の領域と第１の領域を囲む第２の領域とを有する第３主表面とこの第３主表面と対向する第４主表面とを有する半導体チップ搭載部の、第１の領域上に搭載されている。そして、第１パッドに電気的に接続されていて、第１パッドから、第１主表面及び傾斜側壁面に沿って、第２の領域上へと延在している第１配線層が形成されている。そして、第２の領域上には、第１パッドと第１配線層を介して電気的に接続された外部端子が形成されている。
【００２２】
この構成によれば、第１半導体チップ上方（すなわち、ファンイン部）はもとより第１半導体チップの上方以外の領域（すなわち、ファンアウト部）にも外部端子を配置することができ、通常のＷＣＳＰに比べて多ピン化に対応可能な半導体装置となる。
【００２３】
さらに、この構成では、半導体チップ上の電極パッドと外部端子とが配線層を介して電気的に接続されているため、ＷＢ方式に比べて総信号配線長の短縮等を図ることができ、よって、優れた高周波特性を有する半導体装置となる。
【００２４】
また、この発明の半導体装置は、第１パッドを具える第１主表面、第１主表面と対向していて当該第１主表面よりも大面積を有する第２主表面、及び第１主表面と第２主表面との間を接続する側壁面であって、側壁面と第１主表面との稜部が面取りされて傾斜側壁面が形成された、第１半導体チップを具えている。そして、傾斜側壁面の、少なくとも第１主表面側の面領域を露出させるように、第１半導体チップを包囲していて、第３主表面とこの第３主表面と対向する第４主表面とを有する枠状部を具えている。そして、第１パッドに電気的に接続されていて、第１パッドから、第１主表面及び傾斜側壁面に沿って、枠状部の第３主表面上へと延在している第１配線層が形成されている。そして、第３主表面上には、第１パッドと第１配線層を介して電気的に接続された外部端子とが形成されている。
【００２５】
この構成によれば、枠状部を設けたことにより、上述したように多ピン化に対応可能な構造であることに加え、第１半導体チップの側壁の一部を傾斜壁として枠状部から露出させれば良い。よって、側壁のうち、露出する傾斜壁以外の壁を、例えば、垂直壁（垂直端面）とすることができ、第１半導体チップサイズの小型化を図ることができる。
また、この発明の半導体装置は、好ましくは、第１配線層のうち、第１主表面と側壁面との境界上に位置する部分の第１配線層の延在方向と実質直交する方向に有する幅を、第１配線層の他（残り）の部分の当該幅よりも広くなるように形成するのが良い。この構成によれば、衝撃や応力の集中に弱いこれら境界上の第１配線層を補強することができる。
また、この発明の半導体装置は、好ましくは、配線部は、第１配線層とともに、第１パッドとこの第１パッドに対して第２主表面を横断する位置に設けられた外部端子とを電気的に接続する経路を形成しているのが良い。この構成によれば、配線部により、ある１つの第１パッドに対して、第２主表面を横断する位置に設けられた外部端子へ接続することができるので、配線の引き回しの自由度を一層向上させることができる。
【００２６】
よって、ウェハ１枚当たりのチップ収集数の向上を図ることができ、製品コストの上昇を抑制することができる。
【００２７】
【発明の実施の形態】
以下、図１から図１３を参照して、この発明の実施の形態につき説明する。
尚、各図は、この発明に係る半導体装置の一構成例を概略的に示してある。また、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明をこれら図示例に限定するものではない。また、図を分かり易くするために、断面を示すハッチング（斜線）は一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。また、以下の説明において、半導体チップ及び半導体チップ搭載部のそれぞれの平面形状は四角形として説明するが、それらの形状は設計に応じて任意好適な形状とすることもできる。
【００２８】
＜第１の実施の形態＞
図１から図３を参照して、この発明の第１の実施の形態に係る半導体装置およびその製造方法につき説明する。図１（Ａ）は、この実施の形態の半導体装置１０を概略的に示す平面図である。また、図１（Ｂ）は、図１（Ａ）とは対応しないが、半導体装置１０の各構成要素の接続及び配置の様子を説明するためにそれらを変更して概略的に示した断面図である。尚、図１（Ａ）では、ポスト部２０上に形成される外部端子等の図示を省略するとともに、第１パッド１４、第１配線層１８及びポスト部２０の一部の概要は図中Ｑ領域を除きその図示を省略してある（以下の各実施の形態についても同様）。
【００２９】
図１（Ａ）に示すように、半導体装置１０が具える第１半導体チップ１５の第１主表面としての主表面１５ａ上には、アルミニウム（Ａｌ）からなる第１パッド（電極パッド）１４が第１半導体チップ１５の外周に沿って所定間隔毎に配置されている。尚、図１（Ａ）に示す例では、第１半導体チップ１５の平面形状は四角であるので、当該四角の各辺に沿って、第１パッド１４を直線状に配列させている。そして、第１電極パッド１４とそれに対応する銅（Ｃｕ）からなるポスト部２０とが、銅からなる第１配線層１８を介して電気的に接続されている（詳細後述）。尚、第１パッド１４の配置個数及び位置はこれに限られず、設計に応じて任意好適な配置とすることができる（以下の各実施の形態についても同様）。
【００３０】
図１（Ｂ）に示すように、半導体チップ搭載部１２の第３主表面としての搭載面１２ａ上には、この搭載面１２ａよりも小さな外形寸法を有する第１半導体チップ１５が載置され固定されている。この構成例では、半導体チップ搭載部として基板１２を用いる。そして、この第３主表面である搭載面１２ａのうち、第１半導体チップ１５が実際に載置される、すなわち第１主表面１５ａと対向する第２主表面である裏面１５ｃと対面する第１の領域部分を、載置面１２ｂとする。
【００３１】
この第１半導体チップ１５の４つの側壁１５ｘは傾斜壁となっている。この傾斜壁の側壁面（傾斜側壁面）１５ｂは、載置面１２ｂに対して鋭角θ（０°＜θ＜９０°）で交差している。尚、この構成例では、各側壁１５ｘは１つの傾斜している側壁面１５ｂを有しているが、これに限定されない。すなわち、スパッタ等による配線層のパターニングが可能であれば、１つの側壁に対して複数段の段差が形成された構成であっても良い。
【００３２】
また、第１半導体チップ１５の第２主表面である裏面１５ｃ、及び第１の領域である載置面１２ｂ間は、ダイスボンド剤等の接着剤（不図示）によって固定（固着）されている。また、以下の説明において、第３主表面である搭載面１２ａのうち、第１半導体チップ１５が載置された第１の領域１２ｂ以外の領域であって、第１の領域１２ｂを囲んでいる第２の領域を不載置面１２ｃと称する。また、基板１２としては、片面基板、両面基板及び多層基板のいずれかとして、例えば、シリコン（Ｓｉ）基板、セラミック基板及び金属ベース基板等のいずれかの無機系材料基板、或いは、ガラスエポキシ基板及びポリイミド基板等のいずれかの有機系材料基板を用いることができる。また、この構成例では、半導体チップ搭載部として基板１２を例に挙げて説明したがこれに限られず、半導体チップ搭載部としての機能を果たすものであれば良い。また、搭載面１２ａと側壁面１５ｂとの交差角を鋭角θとし、この鋭角θを４５°から６０°の範囲内の値となるように設けることにより、ウェハ１枚当たりのチップ収集数の向上はもとより、チップ毎に個片化する際のブレード等のブレによるチップ損傷を回避するマージンを確保でき望ましい。
【００３３】
また、第１半導体チップ１５の主表面１５ａ、側壁面１５ｂ及び不載置面１２ｃには、第１半導体チップ１５の主表面１５ａ上の第１パッド１４の端部、例えば、頂面を露出させるようにして、例えば、パッシベーション膜及び保護膜が順次に設けられた絶縁膜１６が設けられている。ここで、パッシベーション膜は、例えば、シリコン酸化膜（ＳｉＯ2）で形成されている。また、保護膜は、例えば、ポリイミド樹脂のように低硬度の膜材で形成されており、従って、この保護膜によって製造工程時の第１半導体チップ１５に対する衝撃や封止層２２と半導体チップ１５との間の応力による剥離を防止することができる。
【００３４】
また、第１パッド１４は、実装基板に接続するための外部端子である半田ボール（バンプ）２４と専用の第１配線層１８を介して電気的に個別に接続される。
【００３５】
そこで、この構成例における第１配線層１８は、半田ボール２４を、第１パッド１４の位置に依存せず実質水平面上の所望位置、すなわち、第１半導体チップ１５より上側の、シフトされた位置に配置可能にする。そのため、この構成例では、第１配線層１８は、不載置面ｃと対向する位置に半田ボール２４を再配置可能な再配線層として機能している（以下において、第１配線層１８を第１再配線層と称する場合もある）。
【００３６】
この構成例おける第１配線層１８は、その一端は第１パッド１４に接続されており、かつこの第１パッド１４から第１半導体チップ１５の傾斜壁（側壁）１５ｘの側壁面１５ｂ及び不載置面１２ｃ上を沿うように、第１半導体チップ１５の主表面１５ａと不載置面１２ｃとの間の高低差（段差）に応じてその切断面が屈するように延在している。そして、第１配線層１８は、第１パッド１４の接続先であるとして割り当てられている半田ボール２４とポスト部２０を介して電気的に接続されている。
【００３７】
また、第１半導体チップ１５の主表面１５ａ、側壁面１５ｂ及び不載置面１２ｃの上側には、絶縁膜１６及び第１配線層１８等を覆うように、かつポスト部２０の端部、例えば、頂面を露出させるように、エポキシ樹脂等による封止層２２が形成されている。この封止層２２の上面を平坦面とする。そして、このポスト部２０に、プリント基板（不図示）等への接続用バンプとなる半田ボール２４が形成されている。
【００３８】
また、この構成例での第１半導体チップ１５からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路に伝送される。また、半田ボール２４からの入力信号は、上述とは逆の経路を経て伝送される。
【００３９】
続いて、図２及び図３を参照して、この半導体装置１０の製造方法につき以下説明する。
【００４０】
先ず、側壁面形成工程として、第１パッド１４が形成された第１主表面１５ａと、該第１主表面１５ａと対向しかつ第１主表面よりも大面積を有する第２主表面１５ｃとを具える第１半導体チップ１５に、第１主表面１５ａ及び第２主表面１５ｃを接続する側壁面１５ｂを形成して、メサ型の第１半導体チップ１５を得る。
【００４１】
そのため、先ず、個片化前の第１半導体チップ１５’（チップサイズを、例えば、縦が約７ｍｍ×約７ｍｍとする。）を複数個具える半導体ウェハ３０を用意する。図２（Ａ）に示すように、この個片化前の第１半導体チップ１５’には、その主表面上に第１パッド１４が所定間隔（ピッチ）、例えば、０．０３５ｍｍ〜０．１８ｍｍ毎に形成されている。このウェハ３０の裏面側を、粘着剤（不図示）が塗られたウェハ固定用テープ３２で接着して固定する。尚、図中には便宜上約２個の個片化前の第１半導体チップ１５’が図示されているが、これに限定されるものではない。また、半導体ウェハ３０のうち隣接する個片化前の第１半導体チップ１５’間には、０．０８ｍｍ程度のスクライブライン（不図示）が形成されている。
【００４２】
続いて、図２（Ｂ）に示すように、高速回転するブレード（切削工具）１９等によって、スクライブライン（不図示）に沿い個々の第１半導体チップ１５毎に個片化、すなわち、分離する。このとき使用するブレード１９の刃先は、先端の断面形状がＶ字型となるような角度（頂角）φ（例えば、６０°＜θ＜９０°程度）を有する。このとき、Ｖ字型に切削された溝３６の形成に伴い、前記第１半導体チップ１５’の側壁１５ｘに鋭角θ（０°＜θ＜９０°）をなす傾斜した側壁面１５ｂが形成される。その後、ＵＶ照射等により粘着剤の粘着性を低下させ、個々の第１半導体チップ１５をウェハ固定用テープ３２から分離する。
【００４３】
次に、搭載工程として、側壁面１５ｂが形成された第１半導体チップ１５を、第１の領域１２ｂとこの第１の領域を囲む第２の領域１２ｃとを有する第３主表面１２ａと、この第３主表面１２ａと対向する第４主表面１２ｉとを有する半導体チップ搭載部１２の、第１の領域１２ｂ上に搭載する。
【００４４】
具体的には、図２（Ｃ）に示すように、個片化した第１半導体チップ１５の各々を、基板１２の第３主表面である搭載面１２ａのうち第１の領域である載置面１２ｂに所定間隔毎に載置する。このとき、第１半導体チップ１５の裏面１５ｃ及び載置面１２ｂ間を、例えば、ダイスボンド剤（不図示）等によって固定する。
【００４５】
次に、第１配線層形成工程として、第１パッド１４に電気的に接続されるとともに、第１パッド１４から、第１主表面１５ａ及び側壁面１５ｂに沿って、第１半導体チップ１５の搭載面１２ａのうち、第１半導体チップ１５の周辺の第２の領域である不載置面１２ｃの上側へと延在する第１配線層（第１再配線層）１８を形成する。
【００４６】
そこで、図３（Ａ）に示すように、先ず、第１半導体チップ１５の主表面１５ａ、側壁面１５ｂ及び不載置面１２ｃに亘って、第１パッド１４の頂面を露出させるようにシリコン酸化膜及びポリイミド膜が順次に積層された積層膜からなる絶縁膜１６を形成する。
【００４７】
絶縁膜１６の下地面を構成するこの第１半導体チップ１５の主表面１５ａと不載置面１２ｃとの間には高低差（段差）があるため、絶縁膜１６はこの段差に対応して形成される。
【００４８】
続いて、銅からなる第１配線層１８を、第１パッド１４にその一端が接続されるように、かつ絶縁膜１６上を傾斜壁（側壁）１５ｘの側壁面１５ｂから不載置面１２ｃに亘って、上述した主表面１５ａと不載置面１２ｃとの間の高低差に応じてその切断面が屈曲して延出されるように、ホトリソ及びスパッタ等によってパターニング形成する。尚、第１配線層１８はパターニング形成されているので、第１配線パターンとも称する。
【００４９】
このとき、第１配線層１８のうち、主表面１５ａと側壁面１５ｂとの境界上、及び側壁面１５ｂと不載置面１２ｃとの境界上に位置する部分（図中、破線ｚで囲まれた部分）の第１配線層１８の延在方向と実質直交する方向（図示の紙面と直交する方向）に有する幅を、第１配線層の他（残り）の部分の当該幅よりも広くなるように形成するのが良い。
【００５０】
その結果、衝撃や応力の集中に弱いこれら境界上の第１配線層１８を補強することができる。
【００５１】
次に、外部端子形成工程として、不載置面１２ｃの上側に、第１パッド１４と第１配線層１８を介して電気的に接続されるように外部端子を形成する。
【００５２】
図３（Ｂ）に示すように、先ず、不載置面１２ｃ上の各絶縁膜１６の表面に延在している第１配線層１８上に、対応する銅からなるポスト部２０をホトリソ及びめっき等によって形成する。また、ポスト部２０の形成には、銅のほかに金（Ａｕ）等を用いても良い。
【００５３】
また、銅ポスト部２０形成後、当該ポスト部２０の側面上に熱酸化等により薄い酸化膜を形成しても良い。この場合には、ポスト部２０及び封止層２２間の密着性がさらに向上するため、ポスト部２０と後述する封止層２２との界面からの水分の侵入をさらに抑制することができる。
【００５４】
続いて、ポスト部２０が形成された基板１２の搭載面１２ａ側に、ポスト部２０が隠れる程度まで有機樹脂（エポキシ樹脂等）からなる封止材を用いてトランスファー成形法で封止層２２を形成する。その後、グラインダー（研磨工具）等によって封止層２２及びポスト部２０に対する研磨を行い、全てのポスト部２０の頂面を露出させて外部端子を搭載するための搭載面を形成する。尚、ポスト部２０を形成する際に、当該ポスト部２０の各々を鉛直方向に同一高さに形成可能な場合には、フィルム成形法等によって外部端子用の搭載面形成のための研磨工程を省略することも可能である。
【００５５】
然る後、図３（Ｃ）に示すように、この露出する外部端子用の搭載面上に、プリント基板（不図示）への接続用のバンプである外部端子としての半田ボール２４をリフロー形成する。尚、必要に応じて、外部端子用搭載面と半田ボール２４との間にバリアメタル層等を形成しても良い。この構成例では、外部端子である半田ボール２４同士の最小間隔（ピッチ）を、例えば、０．３ｍｍ以上に拡張することができる。
【００５６】
その後、通常のスクライビング用の、高速回転ブレード（切削工具）等（不図示）によって、各半導体装置（パッケージ）１０毎に切り出す（図１（Ｂ）参照）。
【００５７】
上述した説明から明らかなように、この実施の形態の半導体装置とその製造方法によれば、第１半導体チップを半導体チップ搭載部に搭載したことにより、第１半導体チップ上方（すなわち、ファンイン部）はもとより、第１半導体チップの主表面上から側壁面及び不載置面上へと延在する第１配線層によって、第１半導体チップの上方以外の領域（すなわち、ファンアウト部）にも外部端子が配置された構造（ファンアウト構造）を実現できる。
【００５８】
よって、通常のＷＣＳＰよりも、多ピン化に対応できる半導体装置を得ることができる。
【００５９】
すなわち、従来の半導体装置によれば、通常のＷＣＳＰのチップサイズを多ピン化のためにのみ不所望に増大させてしまい、ウェハ１枚当たりのチップ収集数を低減させてしまっていたが、この実施の形態によれば、この従来の場合とは異なり、外部端子の配置位置を拡張可能とする拡張部として機能する半導体チップ搭載部によって、半導体装置をファンアウト構造とすることができる。
【００６０】
その結果、多ピン化に対応可能な半導体装置とすることができ、例えば、チップサイズを約７ｍｍ×約７ｍｍとし、半導体チップ搭載部の外形寸法を約１０ｍｍ×約１０ｍｍとした場合には、外部端子ピッチを、例えば、０．５ｍｍとして３１２ピン配置することができる。
【００６１】
また、この実施の形態では、第１電極パッドと半田ボールとが第１再配線層を介して電気的に接続されているため、ＷＢ方式を採用する場合に比べて総信号配線長の短縮を図ることができる。
【００６２】
その結果、例えば、高周波信号を伝送する場合には、ＷＢ方式に比べて当該信号の減衰を効果的に抑制でき、当該信号線の特性インピーダンスと半導体チップのインピーダンスとの整合が容易に図れるため、従来よりも優れた高周波特性を有する半導体装置となる。
【００６３】
また、ＷＢ方式のＢＧＡ等のように予めスルーホール等の加工が施された高価な基板を用いる必要がないため、半導体装置の製造コストの低減も図ることができる。
【００６４】
また、基板１２として円盤状のシリコンウェハを用いれば、既存のＷＣＳＰ装置の製造プロセスを適用できる。よって、基板保持用の新たな治工具等が不要なため、コストダウンを図ることができる。
【００６５】
＜第２の実施の形態＞
図４（Ａ）及び（Ｂ）を参照して、この発明の第２の実施の形態に係る半導体装置１１につき説明する。
【００６６】
この第２の実施の形態と第１の実施の形態との主な相違点は、以下の通りである。先ず、半導体チップ搭載部である基板１２に、当該基板１２の表裏、すなわち第３主表面１２ａから第４主表面１２ｉを導通する導体部３９を有するスルーホール３８が貫通部として形成されていて、かつ当該導体部３９が第１配線層１８と電気的に接続されている点、及び、基板１２には、第１半導体チップ１５と対向する領域部分を横断する配線部２７を具え、当該配線部２７が第１配線層１８と電気的に接続されている点である。また、第１の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示し、その具体的な説明を省略する場合もある（以下、各実施の形態についても同様）。また、この構成例では、基板１２として、基板１２を構成する基材の両面に導体（ここでは、銅（Ｃｕ）箔）によって配線がパターニングされた両面基板（ガラスエポキシ両面基板等）を用いた場合を例に挙げて説明する。
【００６７】
図４（Ｂ）に示すように、基板１２にはスルーホール３８が形成されており、このスルーホール３８の内壁全面に当該基板の表裏間を導通可能とする導体部（銅めっき層）３９が形成されている。このスルーホール３８の導体部３９の両端には、第１ランド４２及び第３パッド４０がそれぞれ形成されている。これら第１ランド４２及び第３パッド４０は、銅箔を用いて基板１２表面に形成されている。
【００６８】
また、スルーホール３８の導体部３９は、絶縁層１６に覆われずに露出された第１ランド４２を介して第１配線層１８と電気的に接続されている。また、ここでの第３パッド４０は、例えば、半導体装置をパッケージ積層型半導体装置として形成する際の半導体装置搭載用パッド又はコイルやコンデンサ等の受動素子搭載用パッドとして用いられる。
【００６９】
また、半導体装置１１によってパッケージ積層型半導体装置を構成する場合には、半導体装置１１の半田ボール２４と、例えば、同様の構造を有する半導体装置１１の第３パッド４０とを接合して、第１半導体チップ１５の厚み方向に複数積層させれば良い。
【００７０】
さらに、この実施の形態では、基板１２には当該基板１２の厚み方向と実質直交する方向に延在する配線部２７が形成されている。
【００７１】
例えば、図４（Ａ）に示すように、基板１２中には、当該基板１２の厚み方向と実質直交するとともに、第１半導体チップ１５と対向する領域部分を横断するような配置関係で、銅箔による配線部２７（但し、図４（Ｂ）には不図示）がパターニング形成されている。そして、この配線部２７は当該配線部２７の両端に位置する第２パッド４３（但し、図４（Ｂ）には一方のみが図示されている。）を介して第１配線層１８と電気的に接続された構成である。
【００７２】
第１の実施の形態の構成では、第１パッド１４と電気的に接続される半田ボール２４は、当該第１パッド１４にその一端が接続され、かつ半導体チップ１５の主表面１５ａ及び側壁面１５ｂに沿って、不載置面１２ｃの上側へと延在している第１配線層１８の上方に配置可能な半田ボール２４のみであった（図１（Ａ）参照）。
【００７３】
そこで、図４（Ａ）に示すように、配線部２７がパターニング形成された基板１２を半導体チップ搭載部として用いることにより、ある１つの第１パッド１４に対して、複数の半田ボールのうちいずれか１つの半田ボールを選択した場合に、この選択された半田ボールへ、第１配線層１８、配線部２７及び他の第１配線層１８を順次に介して接続することができるので、配線の引き回しの自由度を一層向上させることができる。
【００７４】
また、この構成例での第１半導体チップ１５からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、第１パッド１４から第１配線層１８と第２パッド４３と配線部２７と第２パッド４３と第１再配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、及び、第１パッド１４から第１配線層１８と第１ランド４２とスルーホール３８とを介して第３パッド４０へ至る経路のうちの少なくとも１つの経路を経て伝送される。また、半田ボール２４や第３パッド４０からの入力信号は、上述とは逆の経路を経て伝送される。尚、伝送経路は上述した経路に限られず、目的や設計に応じて種々の配線経路として形成することができる。
【００７５】
また、この実施の形態の半導体装置１１の製造方法は、第１の実施の形態で説明した製造工程と同様な工程を有しているが、次のような工程で相違する。すなわち、第１半導体チップ１５を基板１２に搭載する工程において、この基板１２に、所定位置にスルーホール３８と露出された第１ランド４２及び第２パッド４３とを予め形成しておく。そして、この基板１２上に、不図示のダイスボンド剤等を介して第１半導体チップ１５を載置して固定する。
【００７６】
また、第１の実施の形態で説明した第１配線層を形成する工程と同様に、先ず、第１パッド１４、第１ランド４２及び第２パッド４３の例えば頂面を露出させるように絶縁膜１６を形成する。この絶縁膜１６の形成後に、第１パッド１４と、これと接続関係が指定されている第１ランド４２又は第２パッド４３とが接続されるように第１配線層１８を形成する。
【００７７】
その後、第１の実施の形態と同様に、外部端子形成工程を行い、半導体装置１１を得る。尚、基板１２（ここでは、ガラスエポキシ両面基板）が具えるスルーホール３８は、例えば、基板の表層付近に銅箔によるパターニングを形成する前に基板にドリル等で貫通孔を形成し、この貫通孔の内壁にめっき法等によって銅めっき層（導体部）３９を形成する。
【００７８】
上述した説明から明らかように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【００７９】
さらに、この実施の形態では、半導体チップ搭載部である基板にパターニングされた配線部によって、第１の実施の形態よりも、第１パッドを所望の外部端子と電気的に接続させることができ、よって、配線の引き回しの自由度を向上させることができる。
【００８０】
さらに、この半導体装置１１を積層させてパッケージ積層型半導体装置とした場合には、従来のＷＢ方式のパッケージ積層型半導体装置では困難であったファンイン構造が可能となるため、パッケージサイズの小型化及び薄膜化を図ることができる。
【００８１】
＜第３の実施の形態＞
図５及び図６を参照して、この発明の第３の実施の形態に係る半導体装置５０につき説明する。
【００８２】
この実施の形態では、半導体チップ搭載部を回路素子を具える第２半導体チップ４４とし、かつ当該第２半導体チップ４４が第１配線層１８と電気的に接続されている点が第１の実施の形態との主な相違点である。
【００８３】
図５（Ａ）に示すように、半導体チップ搭載部としての第２半導体チップ４４の平面形状を四角形とする。この第２半導体チップ４４の第３主表面である搭載面４４ａ上には、アルミニウム（Ａｌ）からなる第４パッド４５が第２半導体チップ４４の外周に沿って所定間隔毎に配置されており、この第４パッド４５が第１配線層１８と電気的に接続された構成である。尚、第４パッド４５の配置個数と位置はこれに限定されない。
【００８４】
また、この構成例での第１半導体チップ１５からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、及び、第１パッド１４から第１配線層１８と第４パッド４５とを介して第２半導体チップ４４へ至る経路の双方またはいずれか一方の経路を経て伝送される。また、半田ボール２４や第２半導体チップ４４からの入力信号は、上述とは逆の経路を経て伝送される。尚、伝送経路は上述に限られず、目的や設計に応じて種々の配線経路として形成することができる。
【００８５】
このように、この構成例では、半導体チップ搭載部を第２半導体チップ４４としてあることから、半導体装置５０は、当該第２半導体チップ４４の載置面４４ｂ上に第１半導体チップ１５が積層されたＭＣＰ型の半導体装置となり、よって、実装度を高めることができる。
【００８６】
また、この実施の形態の半導体装置５０の製造方法は、第１の実施の形態での搭載工程と同様に、第４パッド４５が所定間隔、例えば、０．０３５ｍｍ〜０．１８ｍｍ毎に形成された半導体チップ搭載部である第２半導体チップ４４上に、ダイスボンド剤（不図示）を介して第１半導体チップ１５を載置して固定する（図６（Ａ））。また、第１の実施の形態で説明した第１配線層形成工程と同様に、第１パッド１４の頂面と、第１配線層１８に接続される第４パッド４５の頂面とを露出させるように、絶縁膜１６を形成する。絶縁膜１６を形成後、側壁面１５ｂから不載置面４４ｃに亘って、かつ第４パッド４５に接続されるように第１配線層１８を形成する（図６（Ｂ））。尚、この構成例では、第４パッド４５と第１配線層１８とは、１対１の関係で接続が指定されている。
【００８７】
その後、第１の実施の形態と同様に外部端子形成工程を行って（図６（Ｃ））、半導体装置５０を得る（図５（Ｂ））。
【００８８】
上述した説明から明らかように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【００８９】
さらに、この実施の形態では、従来のＷＢ方式のＭＣＰ等のようにボンディングポスト等を具えた基板等が不要であるうえに、半導体装置の製造の際にワイヤのループの高さ分を考慮しなくても良い。
【００９０】
よって、この実施の形態の構成によれば、第２半導体チップ４４の外形寸法が実質外形寸法とされたＭＣＰ構造の半導体装置とすることができ、従来のＷＢ方式のＭＣＰ等に比べてパッケージサイズの小型化及び薄膜化が実現された半導体装置となる。
【００９１】
＜第４の実施の形態＞
図７を参照して、この発明の第４の実施の形態に係る半導体装置６０につき説明する。
【００９２】
この実施の形態では、第１半導体チップ１５と第２半導体チップ４４との間を通り抜ける第２配線層４９を具え、当該第２配線層４９を第１配線層１８と電気的に接続させた構成としている点が第３の実施の形態との主な相違点である。
【００９３】
より具体的には、第２半導体チップ４４の上方には、当該第２半導体チップ４４の厚み方向と実質的に直交する方向に、第１半導体チップ１５の下側を、この第１半導体チップ１５を横断するように配置した第２配線層４９（以下において、第２配線層を第２再配線層と称する場合もある）を形成している。そして、この第２配線層４９は、第２半導体チップ４４の第３主表面である搭載面４４ａに設けられた絶縁膜２１上を延在していて、当該第２配線層４９の一端は第４パッド４５を介して第２半導体チップ４４と、及び、その他端は第５パッド４６を介して第１配線層１８と電気的に接続されている。
【００９４】
第３の実施の形態の構成では、第１パッド１４と電気的に接続される半田ボール２４は、当該第１パッド１４にその一端が接続され、かつ半導体チップ１５の主表面１５ａ及び側壁面１５ｂに沿って、不載置面４４ｃの上側へと延在している第１配線層１８の上方に配置可能な半田ボール２４のみであった（図５（Ａ）参照）。
【００９５】
そこで、図７（Ａ）及び（Ｂ）に示すように、第２配線層４９を設けたことにより、第３の実施の形態に比べて、ある１つの第１パッド１４に対して、複数の半田ボールのうちいずれか１つの半田ボールを選択した場合に、この選択された半田ボールへ、第１配線層１８、第２配線層４９及び他の第１配線層１８を順次に介して接続することができるので、配線の引き回しの自由度を向上させることができる。
【００９６】
また、この実施の形態の半導体装置６０の製造方法は、第３の実施の形態で説明した搭載工程において、先ず、所定位置に設けられたアルミニウム（Ａｌ）からなる第４パッド４５の頂面が露出するように絶縁膜２１を形成する。続いて、その一端が第４パッド４５に接続され且つ他端が後工程において所定の第１配線層１８と接続されるような位置に亘って、銅からなる第２配線層４９をパターニング形成する。その後、第３の実施の形態の搭載工程と同様にして、第２半導体チップ４４の載置面４４ｂ上の領域に、不図示のダイスボンド剤を介して第１半導体チップ１５を載置して固定する。また、第３の実施の形態で説明した第１配線層形成工程と同様にして、第２配線層４９の第１配線層１８と接続される第５パッド４６の頂面を露出させるように絶縁膜１６を形成した後、第５パッド４６に接続される第１配線層１８を形成する。その後、第１の実施の形態と同様に外部端子形成工程を行い、半導体装置６０を得る。
【００９７】
上述した説明から明らかように、この実施の形態では、第３の実施の形態と同様の効果を得ることができる。
【００９８】
さらに、この実施の形態では、第２配線層４９が設けられているので、第３の実施の形態よりも、第１パッドを所望の外部端子と電気的に接続させることができ、よって、配線の引き回しの自由度を向上させることができる。
【００９９】
これにより、機能ブロックの設計位置やパッド配列の都合上、ＭＣＰ化が困難回路構成を有する既存の半導体チップをそのまま使用することができるので、新たな半導体チップを作製する必要がない。
【０１００】
＜第５の実施の形態＞
図８を参照して、この発明の第５の実施の形態に係る半導体装置７０につき説明する。
【０１０１】
この実施の形態では、半導体チップ搭載部である第２半導体チップ４４には、当該第２半導体チップ４４の表裏を導通するための導体部５４を有する貫通部、例えば、スルーホール５２が形成されていて、当該導体部５４が第１配線層１８と電気的に接続されている点が第３の実施の形態との主な相違点である。尚、この構成例は、第４の実施の形態に適用させても好適である。
【０１０２】
図８（Ａ）及び図８（Ｂ）に示すように、半導体チップ搭載部である第２半導体チップ４４には、スルーホール５２が設けられている。このスルーホール５２の内壁面には、シリコン酸化膜等の絶縁膜が設けられ、かつこの内壁絶縁膜上に導体部（銅やニッケル（Ｎｉ）等）５４が形成されている。この導体部５４によって、第２半導体チップ４４の表裏間を導通可能としている。また、このスルーホール５２の導体部５４の両端には、これと電気的に接続されるように、第２半導体チップ上に形成された第２ランド５３及び第６パッド５６が各々形成されている。
【０１０３】
また、第２ランド５３の頂面は、絶縁層１６に覆われずに露出されている。従って、スルーホール５２の導体部５４は、第２ランド５３を介して第１配線層１８と電気的に接続されている。また、ここでの第６パッド５６は、例えば、半導体装置をパッケージ積層型半導体装置として形成する際の半導体装置搭載用パッド又はコイルやコンデンサ等の受動素子搭載用パッドとなる。
【０１０４】
また、半導体装置をパッケージ積層型半導体装置とする場合には、半導体装置７０の半田ボール２４と、例えば、同様の構造を有する半導体装置７０の第６パッド５６とを接合して、第１半導体チップ１５の厚み方向に複数積層させれば良い。
【０１０５】
また、この構成例での第１半導体チップ１５からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、第１パッド１４から第１配線層１８と第４パッド４５とを介して第２半導体チップ４４へ至る経路、及び、第１パッド１４から第１配線層１８と第２ランド５３とスルーホール５２とを介して第６パッド５６へ至る経路のうちの少なくとも１つの経路を経て伝送される。また、半田ボール２４、第２半導体チップ４４及び第６パッド５６からの入力信号は、上述とは逆の経路を経て伝送される。尚、伝送経路は上述した経路に限られず、目的や設計に応じて種々の配線経路として形成することができる。
【０１０６】
また、この実施の形態の半導体装置７０の製造方法は、第３の実施の形態で説明した搭載工程と同様に、所定位置にスルーホール５２と露出された第２ランド５３及び第４パッド４５とが予め形成された第２半導体チップ４４の載置面４４ｂ上に、不図示のダイスボンド剤を介して第１半導体チップ１５を載置して固定する。
【０１０７】
また、第３の実施の形態で説明した第１配線層形成工程と同様に、先ず、第２ランド５３表面を露出させるように絶縁膜１６を形成した後、第２ランド５３の各々とそれぞれ接続関係が指定された第１配線層１８を形成する。
【０１０８】
その後、第１の実施の形態と同様に外部端子形成工程を行い、半導体装置７０を得る。尚、第２半導体チップ４４が具えるスルーホールは、例えば、スルーホール形成予定領域に対してドライエッチングを行い貫通孔を形成し、この貫通孔をシリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）で内壁絶縁した後に銅等を充填して形成する。
【０１０９】
上述した説明から明らかように、この実施の形態では、第４の実施の形態と同様の効果を得ることができる。
【０１１０】
さらに、この実施の形態では、半導体装置７０を積層させてパッケージ積層型半導体装置とした場合に、第２の実施の形態よりも単位高さ当たりの半導体チップを積層数を多くできるのでより一層の高密度実装を実現できる。
【０１１１】
＜第６の実施の形態＞
図９から図１１を参照して、この発明の第６の実施の形態に係る半導体装置８０につき説明する。
【０１１２】
図９（Ａ）に示すように、半導体装置８０が具える第１半導体チップ８２の主表面上には、アルミニウムからなる第１パッド１４が第１半導体チップ８２の外周に沿って所定間隔毎に配置されている。
【０１１３】
図９（Ｂ）に示すように、支持部である基板８３のうち基板の搭載面８３ｅ上に、第１半導体チップ８２が載置され固定されている。この搭載面８３ｅのうち、実際に第１半導体チップ８２が載置されている領域を載置面８３ｆとし、それ以外の領域を不載置面８３ｇとする。第１半導体チップ８２は、基板８３側の第２主表面である裏面８２ｄと、裏面８２ｄと反対側の第１主表面である主表面８２ａと、この主表面８２ａの周縁に接続する傾斜側壁面８２ｂと、この傾斜側壁面８２ｂと連続形成されている基板の搭載面８３ｅに対して垂直な垂直壁面８２ｃとを有している。この傾斜側壁面８２ｂは、第１半導体チップの主表面８２ａと直交する壁面との稜部を斜めに面取りして形成されており、その残部が垂直壁面８２ｃである。
【０１１４】
また、第１半導体チップ８２の裏面８２ｄ及び基板の載置面８３ｆ間は、ダイスボンド剤等（不図示）によって固定（固着）されている。また、この構成例の支持部としての基板８３には、既に説明した種々の基板を使用可能であるが、支持部としての機能を果たすものであれば良い。
【０１１５】
さらに、基板の不載置面８３ｇには、第１半導体チップ８２の側壁を包囲、より詳細には、傾斜側壁面８２ｂの少なくとも主表面８２ａ側の面領域を露出させるように、例えば、第１半導体チップ８２の側壁８２ｘのうち傾斜側壁面８２ｂに至る高さで当該第１半導体チップ８２を取り囲むように、感光性樹脂（感光性ポリイミド等）からなる枠状部８６が設けられている。
【０１１６】
また、第１半導体チップ８２の主表面８２ａ、傾斜側壁面８２ｂ及び不載置面８３ｇの上側には、第１半導体チップ８２の主表面上の第１パッド１４の頂面を露出させるように、絶縁膜１６が設けられている。また、第１パッド１４は、実装基板に接続するための外部端子を構成している半田ボール２４と、専用の第１配線層（第１再配線層或いは第１配線パターンとも称する。）１８を介して、電気的に個別に接続されている。
【０１１７】
より詳細には、この構成例における第１配線層１８は、その一端は第１パッド１４に接続されるとともに、第１半導体チップ８２の傾斜側壁面８２ｂ上及び枠状部８６の第３主表面８６ｊ上を沿うように、主表面８２ａと枠状部８６の第３主表面８６ｊとの間の高低差に応じてその切断面が屈曲するように延在している。この第１配線層１８の延在部分は、当該第１パッド１４と電気的な接続が指定されている半田ボール２４と、ポスト部２０を介して、電気的に接続されている。
【０１１８】
また、第１半導体チップ８２及び枠状部８６の上側には、絶縁膜１６及び第１配線層１８等を覆うように、かつポスト部２０の頂面を露出させるように、エポキシ樹脂等による封止層２２が形成されている。この封止層２２の上面は平坦面とする。そして、このポスト部２０に、プリント基板（不図示）等への接続用バンプとなる半田ボール２４が形成されている。
【０１１９】
また、この構成例での第１半導体チップ８２からの出力信号は、各第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路に伝送される。また、半田ボール２４からの入力信号は、上述とは逆の経路を経て伝送される。
【０１２０】
続いて、図１０及び図１１を参照して、この半導体装置８０の製造方法につき以下説明する。
【０１２１】
先ず、傾斜側壁面形成工程として、第１パッド１４が形成された第１主表面８２ａ、第１主表面８２ａと対向しかつ第１主表面よりも大面積を有する第２主表面８２ｄ、及び第１及び第２主表面間（８２ａ、８２ｄ）を接続している側壁面８２ｃを有する第１半導体チップの第１主表面８２ａと側壁面８２ｃとの稜部の面取りを行って、傾斜側壁面８２ｂを形成して、メサ型の第１半導体チップ８２を得る。
【０１２２】
そのため、先ず、個片化前の第１半導体チップ８２’を複数個具える半導体ウェハ８１を用意する。図１０（Ａ）に示すように、この個片化前の第１半導体チップ８２’には、その主表面上に第１パッド１４が所定間隔、例えば、０．０３５ｍｍ〜０．１８ｍｍ毎に形成されている。このウェハ８１の裏面側を、粘着剤（不図示）が塗られたウェハ固定用テープ３２で接着して固定する。尚、図中には便宜上約２個の個片化前の第１半導体チップ８２’が図示されているが、これに限定されるものではない。また、半導体ウェハ８１のうち隣接する個片化前の前第１半導体チップ８２’間には、０．０８ｍｍ程度のスクライブライン（不図示）が形成されている。
【０１２３】
続いて、図１０（Ｂ）に示すように、高速回転するブレード（切削工具）等によって、各個片化前の第１半導体チップ８２’の稜部の面取りを行う。このとき使用するブレードの刃先は、先端の断面形状がＶ字型となるような角度（頂角）φ（例えば、６０°＜θ＜９０°程度）を有する。これにより、Ｖ字型に切削された溝８９の形成によって、傾斜側壁面８２ｂが形成される。そして、この傾斜側壁面８２ｂの形成後、スクライビング用の、通常のブレード７９等によって個々の第１半導体チップ８２毎に個片化、すなわち、分離する。
【０１２４】
次に、枠状部形成工程として、支持部８３上に、第３主表面８６ｊと、第３主表面と対向する第４主表面８６ｋとを有するとともに、傾斜側壁面８２ｂの少なくとも第１半導体チップの第１主表面８２ａ側の面領域を露出させて配置させるための開口部を有する枠状部８６を、第４主表面８６ｋと支持部８３とが対向配置されるように形成する。
【０１２５】
支持部である基板８３上に枠状部８６を形成するが、このとき、後述するように後工程においてその枠の内側すなわち開口部に、第１半導体チップ８２を、その側壁を包囲するとともに傾斜側壁面８２ｂの一部を少なくとも露出させるように、収容させる。
【０１２６】
そこで、図１０（Ｃ）に示すように、共通の基板８３上に枠状部８６を、感光性樹脂材をスピン塗布した後、例えば、ホトリソ及びキュアリング処理によって形成する。尚、枠状部８６の形成には、この他にも高精度印刷方式等を適用することができる。基板の搭載面８３ｅのうち、この枠状部８６で囲まれた基板８３の露出表面が載置面８３ｆである。
【０１２７】
次に、搭載工程として、て第１半導体チップ８２を開口部内に配置することにより、支持部８３上に搭載する。そのため、この第１半導体チップ８２は、この枠状部８６に、実質的に隙間なく嵌め込まれる大きさとなっている。
【０１２８】
図１１（Ａ）に示すように、個片化した第１半導体チップ８２の各々を、共通基板８３上の所定位置、ここでは載置面８３ｆに載置する。この載置面８３ｆに第１半導体チップ８２を載置すると、第１半導体チップ８２の側壁が枠状部８６によって包囲される。このとき、第１半導体チップ８２の裏面８２ｄと載置面８３ｆとの間を、例えば、ダイスボンド剤等（不図示）によって固定する。尚、この構成例では、枠状部８６を構成する感光性樹脂を完全に硬化させる前（例えば、予備硬化時等）に第１半導体チップ８２を載置面８３ｆ上に載置することにより、第１半導体チップ８２及び感光性樹脂８６間の密着性をさらに向上させることができる。その結果、第１半導体チップ８２及び感光性樹脂８６間の隙間（ボイド）の発生を抑制でき、耐湿性に優れた界面を形成できる。
【０１２９】
次に、第１配線層形成工程として、第１パッド１４に電気的に接続されるとともに、該第１パッド１４から、第１主表面８２ａ及び傾斜側壁面８２ｂに沿って、枠状部８６の第３主表面である主表面８６ｊの上側へと延在する第１配線層１８を形成する。
【０１３０】
そこで、図１１（Ｂ）に示すように、先ず、第１半導体チップ８２の主表面８２ａ及び傾斜側壁面８２ｂと枠状部８６の主表面８６ｊとに亘って、第１パッド１４の例えば頂面を露出させるように、シリコン酸化膜及びポリイミド膜が順次に積層された積層膜からなる絶縁膜１６を形成する。
【０１３１】
絶縁膜１６の下地面を構成する第１半導体チップ８２の主表面８２ａと枠状部８６の表面との間には高低差（段差）があるため、絶縁膜はこの段差に対応して形成される。
【０１３２】
続いて、銅からなる第１配線層１８を、第１パッド１４にその一端が接続されるように、かつ絶縁膜１６上を傾斜側壁面８２ｂから枠状部８６の主表面８６ｊ上に亘って、上述した主表面８２ａと枠状部８６の第３主表面８６ｊとの間の高低差に応じてその切断面が屈曲して延出されるように、ホトリソ及びスパッタ等によって形成する。
【０１３３】
このとき、第１配線層１８のうち、半導体チップの主表面８２ａと側壁面８２ｂとの境界上、及び側壁面８２ｂと感光性樹脂の主表面８６ｊとの境界上に位置する部分（図中、破線ｚで囲まれた部分）の、第１配線層１８の延在方向と実質直交する方向（図示の紙面と直交する方向）に有する幅を、第１配線層の他（残り）の部分の当該幅よりも広くなるように形成するのが良い。
【０１３４】
その結果、衝撃や応力の集中に弱いこれら境界上の第１配線層１８を補強することができる。
【０１３５】
次に、外部端子形成工程として、第１配線層１８の、枠状部８６への延在部分の上側に、第１パッド１４と第１配線層１８を介して電気的に接続されるように外部端子を形成する。
【０１３６】
先ず、枠状部８６上の各絶縁膜１６の表面に延在している第１配線層１８上に、対応する銅からなるポスト部２０をホトリソ及びめっき等によって形成する。
【０１３７】
続いて、ポスト部２０が形成された基板８３の搭載面側に、ポスト部２０が隠れる程度まで有機樹脂（エポキシ樹脂等）からなる封止材を用いてトランスファー成形法で封止層２２を形成する。その後、グラインダー等によって封止層２２及びポスト部２０に対する研磨を行い、全てのポスト部２０の頂面を露出させて外部端子の搭載面を形成する。
【０１３８】
然る後、この露出する外部端子用の搭載面上に、プリント基板（不図示）への接続用のバンプである外部端子としての半田ボール２４をリフロー形成する。この構成例では、外部端子である半田ボール２４同士の最小間隔を、例えば、０．３ｍｍ以上とすることができる（図１１（Ｃ））。
【０１３９】
その後、高速に回転している、面取り作用のない、通常のブレード等によって、各半導体装置（パッケージ）８０毎に切り出す（図９（Ｂ）参照）。
【０１４０】
上述した説明から明らかように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【０１４１】
さらに、この実施の形態では、上述したような枠状部を設けたことより、第１半導体チップの側壁のうち当該枠状部から露出する部分を傾斜側壁面とすれば良い。そのため、この実施の形態では、第１半導体チップのうち傾斜側壁面以外の壁面を垂直壁（垂直端面）とすることができる。
【０１４２】
よって、第１の実施の形態のように、チップの裏面に至るダイシングにより傾斜した側壁面を形成する場合に比べてダイシングの深さを浅くできるので、ウェハのダイシングラインの幅を縮めることができる。
【０１４３】
その結果、ウェハ１枚当たりのチップ収集数の向上を図ることができ、半導体装置の製品コストの上昇を抑制することができる。
【０１４４】
また、摩耗し易いＶ字型刃ブレードの使用量を低減できるので、第１の実施の形態に比べて、当該ブレードの寿命が長くなるうえに第１半導体チップ毎に個片化する際の切削時間を短縮できる。
【０１４５】
＜第７の実施の形態＞
図１２を参照して、この発明の第７の実施の形態に係る半導体装置９０につき説明する。
【０１４６】
図１２に示すように、この実施の形態の半導体装置９０には支持部である基板８３が具備されていない点が、第６の実施の形態との主な相違点である。
【０１４７】
また、この実施の形態の半導体装置９０の製造方法は、第６の実施の形態で説明した搭載工程において、第１半導体チップ８２の裏面８２ｄ及び載置面８３ｆ間を、接着性の低い接着剤（不図示）によって固定する。低接着性な接着剤として、例えば、光プラズマによるアッシング処理やＣＦ4プラズマ処理による疎水基の導入等が施された、硬化後のポリイミド膜等を使用できる。
【０１４８】
そして、第６の実施の形態と同様にして外部端子形成工程まで行った後、この実施の形態では、基板８３をバキューム等によって剥離して除去する支持部除去工程を行って半導体装置９０を得る。
【０１４９】
上述した説明から明らかように、この実施の形態では、第６の実施の形態と同様の効果を得ることができる。
【０１５０】
さらに、この実施の形態では、支持部である基板８３を具備しない構成であるため、第６の実施の形態よりも半導体装置の薄膜化を図ることができる。
【０１５１】
さらに、第６の実施の形態のような接着剤が不要のため、熱膨張等による寸法誤差や耐薬品性に対する懸念がなく、よって、高信頼性な半導体装置となる。
【０１５２】
＜第８の実施の形態＞
図１３を参照して、この発明の第８の実施の形態に係る半導体装置９５につき説明する。
【０１５３】
この実施の形態では、枠状部である感光性樹脂８６に、当該基板８３の表裏間を導通するための導体部９８を有する貫通部であるスルーホール９６が形成されていて、かつ当該導体部９８が第１配線層１８と電気的に接続されている点が第７の実施の形態との主な相違点である。
【０１５４】
図１３に示すように、枠状部である感光性樹脂８６にはスルーホール９６が形成されており、このスルーホール９６の内壁全面に当該感光性樹脂８６の表裏間を導通可能とする導体部（銅めっき層）９８が形成されている。このスルーホール９６の両端には、銅からなる第３ランド９７及び第７パッド９９がそれぞれ形成されている。
【０１５５】
スルーホール９６の導体部９８は、上述した他の実施の形態の場合と同様に、露出された第３ランド９７を介して第１配線層１８と電気的に接続されている。また、ここでの第７パッド９９は、例えば、半導体装置をパッケージ積層型半導体装置として形成する際の半導体装置搭載用パッド又はコイルやコンデンサ等の受動素子搭載用パッドとなる。
【０１５６】
また、半導体装置９５によってパッケージ積層型半導体装置を構成する場合には、半導体装置９５の半田ボール２４と、例えば、同様の構造を有する半導体装置９５の第７パッド９９とを接合して、第１半導体チップ８２の厚み方向に複数積層させれば良い。
【０１５７】
また、この構成例での第１半導体チップ８２からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、及び、第１パッド１４から第１配線層１８と第３ランド９７とスルーホール９６とを介して第７パッド９９へ至る経路の双方またはいずれか一方の経路を経て伝送される。また、半田ボール２４や第７パッド９９からの入力信号は、上述とは逆の経路を経て伝送される。
【０１５８】
また、この実施の形態での半導体装置９５の製造方法は、第７の実施の形態で説明した搭載工程と同様に、第１半導体チップ８２を、所定位置にスルーホール９６と露出された第３ランド９７とが予め形成された感光性樹脂８６によって包囲されるような位置に、不図示の接着性の低い接着剤を介してを載置して固定する。また、第７の実施の形態で説明した第１配線層形成工程と同様に、先ず、第１パッド１４及び第３ランド９７の頂面を露出させるように、絶縁膜１６を形成した後、第１パッド１４とこの第１パッド１４との接続関係が指定されている第３ランド９７とが接続されるように、第１配線層１８を形成する。そして、第７の実施の形態と同様にして外部端子形成工程まで行った後、基板８３をバキューム等によって剥離して除去する支持部除去工程を行う。その後、各スルーホール９６に対応する位置に第７パッド９９を形成して半導体装置９５を得る。尚、この構成例のスルーホール９６の形成は、先ず、感光性樹脂８６にホトリソエッチングによって貫通孔を形成する。そして、この貫通孔の内壁に印刷法等により導体部９８をコーティングした後に感光性樹脂を硬化させて、この硬化した樹脂に対してめっき法等で導体部９８を形成することにより得られる。尚、この構成例では、感光性樹脂を完全に硬化させる前に第１半導体チップ８２を載置しても良い。この場合には、第１半導体チップ８２及び感光性樹脂８６間の密着性をさらに向上させることができ、耐湿性に優れた界面を形成できる。
【０１５９】
上述した説明から明らかように、この実施の形態では、第７の実施の形態と同様の効果を得ることができる。
【０１６０】
さらに、この半導体装置を積層させてパッケージ積層型半導体装置とした場合には、従来のＷＢ方式のパッケージ積層型半導体装置では困難であったファンイン構造が可能となり、よって、パッケージサイズの小型化及び薄膜化を図ることができる。
【０１６１】
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
【０１６２】
例えば、上述した各実施の形態ではＢＧＡ型について説明したが、この発明をＬＧＡ型に任意好適に適用させても良い。
【０１６３】
また、上述した各実施の形態では、ファンイン／ファンアウト構造を有する半導体装置について説明したが、目的や設計に応じてファンアウト構造のみを有する場合であっても良い。
【０１６４】
【発明の効果】
上述した説明から明らかなように、この発明によれば、第１半導体チップ上方（すなわち、ファンイン部）はもとより第１半導体チップの上方以外の領域（すなわち、ファンアウト部）にも外部端子を配置されたファンアウト構造にでき、通常のＷＣＳＰに比べて多ピン化に対応可能な半導体装置となる。
【０１６５】
さらに、半導体チップ上の電極パッドと外部端子とが配線層（再配線層とも称する。）を介して電気的に接続されているため、ＷＢ方式に比べて総信号配線長の短縮等を図ることができ、よって、優れた高周波特性を有する半導体装置となる。
また、この発明の半導体装置は、第１主表面に設けられた第１パッドが露出するように、第１半導体チップの第１主表面、側壁面、及び半導体チップ搭載部の第２の領域に亘って設けられ、低硬度の膜材によって形成された保護膜を含む絶縁膜を有している。この発明の半導体装置によれば、この絶縁膜に含まれる保護膜により、製造工程時の第１半導体チップに対する衝撃や封止層と半導体チップとの間の応力による剥離を防止することができる。
【図面の簡単な説明】
【図１】（Ａ）は、この発明の第１の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第１の実施の形態の半導体装置の一部を示す概略断面図である。
【図２】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図３】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図４】（Ａ）は、この発明の第２の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第２の実施の形態の半導体装置の一部を示す概略断面図である。
【図５】（Ａ）は、この発明の第３の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第３の実施の形態の半導体装置の一部を示す概略断面図である。
【図６】（Ａ）〜（Ｃ）は、この発明の第３の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図７】（Ａ）は、この発明の第４の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第４の実施の形態の半導体装置の一部を示す概略断面図である。
【図８】（Ａ）は、この発明の第５の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第５の実施の形態の半導体装置の一部を示す概略断面図である。
【図９】（Ａ）は、この発明の第６の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第６の実施の形態の半導体装置の一部を示す概略断面図である。
【図１０】（Ａ）〜（Ｃ）は、この発明の第６の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図１１】（Ａ）〜（Ｃ）は、この発明の第６の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図１２】この発明の第７の実施の形態の半導体装置の一部を示す概略断面図である。
【図１３】この発明の第８の実施の形態の半導体装置の一部を示す概略断面図である。
【符号の説明】
１０、１１、５０、６０、７０、８０、９０、９５：半導体装置
１２：基板（半導体チップ搭載部）
１２ａ：基板の搭載面（第３主表面）
１２ｂ：基板の載置面（第１の領域）
１２ｃ：基板の不載置面（第２の領域）
１２ｉ：基板の裏面（第４主表面）
１４：第１パッド
１５、８２：第１半導体チップ
１５ａ：第１半導体チップの主表面（第１主表面）
１５ｂ：第１半導体チップの側壁面
１５ｃ：第１半導体チップの裏面（第２主表面）
１５ｘ：第１半導体チップの側壁
１５’、８２’：個片化前の第１半導体チップ
１６、２１：絶縁膜
１８：第１配線層（第１再配線層）
１９：ブレード（Ｖ字型刃付き）
２０：ポスト部
２２：封止層
２４：半田ボール（外部端子）
３０、８１：半導体ウェハ
３２：ウェハ固定テープ
３６、８９：溝
３８、５２、９６：スルーホール（貫通部）
３９、５４、９８：導体部
４０：第３パッド
４２：第１ランド
４３：第２パッド
４４：第２半導体チップ
４４ａ：第２半導体チップの搭載面（第３主表面）
４４ｂ：第２半導体チップの載置面（第１の領域）
４４ｃ：第２半導体チップの不載置面（第２の領域）
４４ｉ：第２半導体チップの裏面（第４主表面）
４５：第４パッド
４６：第５パッド
４９：第２配線層（第２再配線層）
５３：第２ランド
５６：第６パッド
７９：ブレード（Ｖ字型刃無し）
８２ａ：第１半導体チップの主表面（第１主表面）
８２ｂ：第１半導体チップの傾斜側壁面
８２ｃ：第１半導体チップの垂直壁面
８２ｄ：第１半導体チップの裏面（第２主表面）
８３：基板（支持部）
８３ｅ：基板の搭載面
８３ｆ：基板の載置面
８３ｇ：基板の不載置面
８６：感光性樹脂（枠状部）
８６ｊ：感光性樹脂の主表面（第３主表面）
８６ｋ：感光性樹脂の裏面（第４主表面）
９７：第３ランド
【発明の属する技術分野】
この発明は、パッケージ構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯機器等の電子器機に搭載される半導体装置の小型化、高密度化及び伝送信号の高周波化が益々求められている。これに伴い、半導体チップの外形サイズとほぼ同じ外形サイズにパッケージングが施された半導体装置であるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。
【０００３】
近年、特に、製造コストの低減化等の目的から、ウェハ状態のまま外部端子形成工程までを完了させた後、ダイシング等によって個片化されたＣＳＰである、ＷＣＳＰ（Ｗａｆｅｒｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の技術開発が盛んに行われている（例えば、非特許文献１参照）。
【０００４】
このＷＣＳＰには、半導体チップ上の電極パッドと外部端子とを、当該外部端子を所望位置に再配置させる配線層を介して電気的に接続させた構造を有するものがある。この配線層は、パターニング形成されており、再配線層或いは配線パターンとも称する。
【０００５】
こうした再配線層を有するＷＣＳＰは、再配線層によって配線設計の自由度を向上させることができる利点を有している。
【０００６】
その一方で、近年、高密度実装の実現のため、１つのパッケージ内に複数のチップを平面的に配置または半導体チップの厚み方向に積層（スタック）させた、ＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）が実用化されつつある（例えば、非特許文献２参照）。
【０００７】
また、実装密度をさらに高める構造として、現在、複数のパッケージを半導体チップの厚み方向に積層させる、パッケージ積層（スタック）型のＭＣＰが提案されている。
【０００８】
【非特許文献１】
日経マイクロデバイス、１９９９年２月号、ｐ．４８−５６、図１、図４）
【非特許文献２】
日経マイクロデバイス、２０００年２月号、ｐ．５０−５２、図１）
【０００９】
【発明が解決しようとする課題】
しかしながら、上述したような再配線層を有するＷＣＳＰは、既に説明したようにパッケージの外形寸法が半導体チップの外形寸法と実質的に同一であるため、実装面上に配置できる外部端子数が制約される。
【００１０】
より詳細には、現状のＷＣＳＰは、ファンイン構造、すなわち、外部端子が半導体チップ上方に配置される構造であるため、配置できる外部端子数は最大でも１６０個（ピン）程度であり、このときの当該外部端子同士の最小間隔（ピッチ）は０．５ｍｍ程度である。
【００１１】
近年の高集積化に伴う多ピン化の要求に対応するためには、外部端子同士の最小間隔を、例えば、０．４ｍｍ程度にまで狭めることが必要となる場合がある。
【００１２】
しかし、外部端子同士の間隔を０．４ｍｍ程度とすることは技術的には可能ではあるが、実装基板に実装する際に高度な実装技術を必要とするため望ましくない。
【００１３】
また、３００ピン程度の多ピンクラスの場合には、外部端子の間隔をどんなに狭めたとしてもこれらのピンを実装基板に配置することは困難な場合がある。
【００１４】
そこで、配線基板上に半導体チップを搭載したパッケージであって、外部端子をパッケージの裏面全体に配置できる構造とした、ワイヤボンディング（以下、単にＷＢと称する場合もある。）方式採用のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒｅｙ）型が提案されている。
【００１５】
しかしながら、ワイヤボンディング（以下、単にＷＢと称する場合もある。）方式が通常採用されるこれら構造の場合には、ＷＢ部分のインダクタンスが高いため、半導体チップ内の回路とのインピーダンス整合を図るのが困難である。また、ボンディングパッドを具える配線基板等が必要であるため、パッケージが厚くなるだけでなく製品コストの増大を招いてしまう。
【００１６】
一方、ワイヤレスボンディングとしてフリップチップ方式が提案されているが、半導体チップ上のパッド（電極パッド）同士の間隔が０．１ｍｍ以下となることから高価なビルドアップ基板を必要とするうえに、フリップボンディングの加工に長時間を要するため量産には適さない。
【００１７】
また、上述したようなＭＣＰにおいても、ＷＢ方式を採用した構造の場合には、既に説明したのと同様に、ＷＢに起因するインダクタンスの増大やパッケージ外形及びパッケージ厚の増大等の問題が発生する。
【００１８】
また、上述したようなパッケージ積層型のＭＣＰにおいても、ＷＢ方式を採用した構造の場合には、既に説明したのと同様に、ＷＢに起因するインダクタンスの増大やパッケージ外形及びパッケージ厚の増大等の問題があるだけでなく、当該ＭＣＰをファンイン構造とすることができないためＭＣＰの多ピン化には不向きとされている。
【００１９】
そこで、この発明の目的は、今後さらにその適用範囲の拡大が切望されるＷＣＳＰ構造に基づいて、その実装面を拡げることにより多ピン化を実現できるとともに、従来よりも小型化（パッケージサイズの小型化及び薄型化）が図れ、且つ、ＭＣＰ及びパッケージ積層型のＭＣＰ等を設計できる半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
そこで、この発明の半導体装置は、下記のような構成上の特徴を有する。
【００２１】
すなわち、この発明の半導体装置は、第１パッドを具える第１主表面と、第１主表面と対向していて当該第１主表面よりも大面積の第２主表面と、第１主表面と第２主表面との間を接続する側壁面とを有する、第１半導体チップを具えている。そして、この第１半導体チップは、第１の領域と第１の領域を囲む第２の領域とを有する第３主表面とこの第３主表面と対向する第４主表面とを有する半導体チップ搭載部の、第１の領域上に搭載されている。そして、第１パッドに電気的に接続されていて、第１パッドから、第１主表面及び傾斜側壁面に沿って、第２の領域上へと延在している第１配線層が形成されている。そして、第２の領域上には、第１パッドと第１配線層を介して電気的に接続された外部端子が形成されている。
【００２２】
この構成によれば、第１半導体チップ上方（すなわち、ファンイン部）はもとより第１半導体チップの上方以外の領域（すなわち、ファンアウト部）にも外部端子を配置することができ、通常のＷＣＳＰに比べて多ピン化に対応可能な半導体装置となる。
【００２３】
さらに、この構成では、半導体チップ上の電極パッドと外部端子とが配線層を介して電気的に接続されているため、ＷＢ方式に比べて総信号配線長の短縮等を図ることができ、よって、優れた高周波特性を有する半導体装置となる。
【００２４】
また、この発明の半導体装置は、第１パッドを具える第１主表面、第１主表面と対向していて当該第１主表面よりも大面積を有する第２主表面、及び第１主表面と第２主表面との間を接続する側壁面であって、側壁面と第１主表面との稜部が面取りされて傾斜側壁面が形成された、第１半導体チップを具えている。そして、傾斜側壁面の、少なくとも第１主表面側の面領域を露出させるように、第１半導体チップを包囲していて、第３主表面とこの第３主表面と対向する第４主表面とを有する枠状部を具えている。そして、第１パッドに電気的に接続されていて、第１パッドから、第１主表面及び傾斜側壁面に沿って、枠状部の第３主表面上へと延在している第１配線層が形成されている。そして、第３主表面上には、第１パッドと第１配線層を介して電気的に接続された外部端子とが形成されている。
【００２５】
この構成によれば、枠状部を設けたことにより、上述したように多ピン化に対応可能な構造であることに加え、第１半導体チップの側壁の一部を傾斜壁として枠状部から露出させれば良い。よって、側壁のうち、露出する傾斜壁以外の壁を、例えば、垂直壁（垂直端面）とすることができ、第１半導体チップサイズの小型化を図ることができる。
また、この発明の半導体装置は、好ましくは、第１配線層のうち、第１主表面と側壁面との境界上に位置する部分の第１配線層の延在方向と実質直交する方向に有する幅を、第１配線層の他（残り）の部分の当該幅よりも広くなるように形成するのが良い。この構成によれば、衝撃や応力の集中に弱いこれら境界上の第１配線層を補強することができる。
また、この発明の半導体装置は、好ましくは、配線部は、第１配線層とともに、第１パッドとこの第１パッドに対して第２主表面を横断する位置に設けられた外部端子とを電気的に接続する経路を形成しているのが良い。この構成によれば、配線部により、ある１つの第１パッドに対して、第２主表面を横断する位置に設けられた外部端子へ接続することができるので、配線の引き回しの自由度を一層向上させることができる。
【００２６】
よって、ウェハ１枚当たりのチップ収集数の向上を図ることができ、製品コストの上昇を抑制することができる。
【００２７】
【発明の実施の形態】
以下、図１から図１３を参照して、この発明の実施の形態につき説明する。
尚、各図は、この発明に係る半導体装置の一構成例を概略的に示してある。また、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明をこれら図示例に限定するものではない。また、図を分かり易くするために、断面を示すハッチング（斜線）は一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。また、以下の説明において、半導体チップ及び半導体チップ搭載部のそれぞれの平面形状は四角形として説明するが、それらの形状は設計に応じて任意好適な形状とすることもできる。
【００２８】
＜第１の実施の形態＞
図１から図３を参照して、この発明の第１の実施の形態に係る半導体装置およびその製造方法につき説明する。図１（Ａ）は、この実施の形態の半導体装置１０を概略的に示す平面図である。また、図１（Ｂ）は、図１（Ａ）とは対応しないが、半導体装置１０の各構成要素の接続及び配置の様子を説明するためにそれらを変更して概略的に示した断面図である。尚、図１（Ａ）では、ポスト部２０上に形成される外部端子等の図示を省略するとともに、第１パッド１４、第１配線層１８及びポスト部２０の一部の概要は図中Ｑ領域を除きその図示を省略してある（以下の各実施の形態についても同様）。
【００２９】
図１（Ａ）に示すように、半導体装置１０が具える第１半導体チップ１５の第１主表面としての主表面１５ａ上には、アルミニウム（Ａｌ）からなる第１パッド（電極パッド）１４が第１半導体チップ１５の外周に沿って所定間隔毎に配置されている。尚、図１（Ａ）に示す例では、第１半導体チップ１５の平面形状は四角であるので、当該四角の各辺に沿って、第１パッド１４を直線状に配列させている。そして、第１電極パッド１４とそれに対応する銅（Ｃｕ）からなるポスト部２０とが、銅からなる第１配線層１８を介して電気的に接続されている（詳細後述）。尚、第１パッド１４の配置個数及び位置はこれに限られず、設計に応じて任意好適な配置とすることができる（以下の各実施の形態についても同様）。
【００３０】
図１（Ｂ）に示すように、半導体チップ搭載部１２の第３主表面としての搭載面１２ａ上には、この搭載面１２ａよりも小さな外形寸法を有する第１半導体チップ１５が載置され固定されている。この構成例では、半導体チップ搭載部として基板１２を用いる。そして、この第３主表面である搭載面１２ａのうち、第１半導体チップ１５が実際に載置される、すなわち第１主表面１５ａと対向する第２主表面である裏面１５ｃと対面する第１の領域部分を、載置面１２ｂとする。
【００３１】
この第１半導体チップ１５の４つの側壁１５ｘは傾斜壁となっている。この傾斜壁の側壁面（傾斜側壁面）１５ｂは、載置面１２ｂに対して鋭角θ（０°＜θ＜９０°）で交差している。尚、この構成例では、各側壁１５ｘは１つの傾斜している側壁面１５ｂを有しているが、これに限定されない。すなわち、スパッタ等による配線層のパターニングが可能であれば、１つの側壁に対して複数段の段差が形成された構成であっても良い。
【００３２】
また、第１半導体チップ１５の第２主表面である裏面１５ｃ、及び第１の領域である載置面１２ｂ間は、ダイスボンド剤等の接着剤（不図示）によって固定（固着）されている。また、以下の説明において、第３主表面である搭載面１２ａのうち、第１半導体チップ１５が載置された第１の領域１２ｂ以外の領域であって、第１の領域１２ｂを囲んでいる第２の領域を不載置面１２ｃと称する。また、基板１２としては、片面基板、両面基板及び多層基板のいずれかとして、例えば、シリコン（Ｓｉ）基板、セラミック基板及び金属ベース基板等のいずれかの無機系材料基板、或いは、ガラスエポキシ基板及びポリイミド基板等のいずれかの有機系材料基板を用いることができる。また、この構成例では、半導体チップ搭載部として基板１２を例に挙げて説明したがこれに限られず、半導体チップ搭載部としての機能を果たすものであれば良い。また、搭載面１２ａと側壁面１５ｂとの交差角を鋭角θとし、この鋭角θを４５°から６０°の範囲内の値となるように設けることにより、ウェハ１枚当たりのチップ収集数の向上はもとより、チップ毎に個片化する際のブレード等のブレによるチップ損傷を回避するマージンを確保でき望ましい。
【００３３】
また、第１半導体チップ１５の主表面１５ａ、側壁面１５ｂ及び不載置面１２ｃには、第１半導体チップ１５の主表面１５ａ上の第１パッド１４の端部、例えば、頂面を露出させるようにして、例えば、パッシベーション膜及び保護膜が順次に設けられた絶縁膜１６が設けられている。ここで、パッシベーション膜は、例えば、シリコン酸化膜（ＳｉＯ2）で形成されている。また、保護膜は、例えば、ポリイミド樹脂のように低硬度の膜材で形成されており、従って、この保護膜によって製造工程時の第１半導体チップ１５に対する衝撃や封止層２２と半導体チップ１５との間の応力による剥離を防止することができる。
【００３４】
また、第１パッド１４は、実装基板に接続するための外部端子である半田ボール（バンプ）２４と専用の第１配線層１８を介して電気的に個別に接続される。
【００３５】
そこで、この構成例における第１配線層１８は、半田ボール２４を、第１パッド１４の位置に依存せず実質水平面上の所望位置、すなわち、第１半導体チップ１５より上側の、シフトされた位置に配置可能にする。そのため、この構成例では、第１配線層１８は、不載置面ｃと対向する位置に半田ボール２４を再配置可能な再配線層として機能している（以下において、第１配線層１８を第１再配線層と称する場合もある）。
【００３６】
この構成例おける第１配線層１８は、その一端は第１パッド１４に接続されており、かつこの第１パッド１４から第１半導体チップ１５の傾斜壁（側壁）１５ｘの側壁面１５ｂ及び不載置面１２ｃ上を沿うように、第１半導体チップ１５の主表面１５ａと不載置面１２ｃとの間の高低差（段差）に応じてその切断面が屈するように延在している。そして、第１配線層１８は、第１パッド１４の接続先であるとして割り当てられている半田ボール２４とポスト部２０を介して電気的に接続されている。
【００３７】
また、第１半導体チップ１５の主表面１５ａ、側壁面１５ｂ及び不載置面１２ｃの上側には、絶縁膜１６及び第１配線層１８等を覆うように、かつポスト部２０の端部、例えば、頂面を露出させるように、エポキシ樹脂等による封止層２２が形成されている。この封止層２２の上面を平坦面とする。そして、このポスト部２０に、プリント基板（不図示）等への接続用バンプとなる半田ボール２４が形成されている。
【００３８】
また、この構成例での第１半導体チップ１５からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路に伝送される。また、半田ボール２４からの入力信号は、上述とは逆の経路を経て伝送される。
【００３９】
続いて、図２及び図３を参照して、この半導体装置１０の製造方法につき以下説明する。
【００４０】
先ず、側壁面形成工程として、第１パッド１４が形成された第１主表面１５ａと、該第１主表面１５ａと対向しかつ第１主表面よりも大面積を有する第２主表面１５ｃとを具える第１半導体チップ１５に、第１主表面１５ａ及び第２主表面１５ｃを接続する側壁面１５ｂを形成して、メサ型の第１半導体チップ１５を得る。
【００４１】
そのため、先ず、個片化前の第１半導体チップ１５’（チップサイズを、例えば、縦が約７ｍｍ×約７ｍｍとする。）を複数個具える半導体ウェハ３０を用意する。図２（Ａ）に示すように、この個片化前の第１半導体チップ１５’には、その主表面上に第１パッド１４が所定間隔（ピッチ）、例えば、０．０３５ｍｍ〜０．１８ｍｍ毎に形成されている。このウェハ３０の裏面側を、粘着剤（不図示）が塗られたウェハ固定用テープ３２で接着して固定する。尚、図中には便宜上約２個の個片化前の第１半導体チップ１５’が図示されているが、これに限定されるものではない。また、半導体ウェハ３０のうち隣接する個片化前の第１半導体チップ１５’間には、０．０８ｍｍ程度のスクライブライン（不図示）が形成されている。
【００４２】
続いて、図２（Ｂ）に示すように、高速回転するブレード（切削工具）１９等によって、スクライブライン（不図示）に沿い個々の第１半導体チップ１５毎に個片化、すなわち、分離する。このとき使用するブレード１９の刃先は、先端の断面形状がＶ字型となるような角度（頂角）φ（例えば、６０°＜θ＜９０°程度）を有する。このとき、Ｖ字型に切削された溝３６の形成に伴い、前記第１半導体チップ１５’の側壁１５ｘに鋭角θ（０°＜θ＜９０°）をなす傾斜した側壁面１５ｂが形成される。その後、ＵＶ照射等により粘着剤の粘着性を低下させ、個々の第１半導体チップ１５をウェハ固定用テープ３２から分離する。
【００４３】
次に、搭載工程として、側壁面１５ｂが形成された第１半導体チップ１５を、第１の領域１２ｂとこの第１の領域を囲む第２の領域１２ｃとを有する第３主表面１２ａと、この第３主表面１２ａと対向する第４主表面１２ｉとを有する半導体チップ搭載部１２の、第１の領域１２ｂ上に搭載する。
【００４４】
具体的には、図２（Ｃ）に示すように、個片化した第１半導体チップ１５の各々を、基板１２の第３主表面である搭載面１２ａのうち第１の領域である載置面１２ｂに所定間隔毎に載置する。このとき、第１半導体チップ１５の裏面１５ｃ及び載置面１２ｂ間を、例えば、ダイスボンド剤（不図示）等によって固定する。
【００４５】
次に、第１配線層形成工程として、第１パッド１４に電気的に接続されるとともに、第１パッド１４から、第１主表面１５ａ及び側壁面１５ｂに沿って、第１半導体チップ１５の搭載面１２ａのうち、第１半導体チップ１５の周辺の第２の領域である不載置面１２ｃの上側へと延在する第１配線層（第１再配線層）１８を形成する。
【００４６】
そこで、図３（Ａ）に示すように、先ず、第１半導体チップ１５の主表面１５ａ、側壁面１５ｂ及び不載置面１２ｃに亘って、第１パッド１４の頂面を露出させるようにシリコン酸化膜及びポリイミド膜が順次に積層された積層膜からなる絶縁膜１６を形成する。
【００４７】
絶縁膜１６の下地面を構成するこの第１半導体チップ１５の主表面１５ａと不載置面１２ｃとの間には高低差（段差）があるため、絶縁膜１６はこの段差に対応して形成される。
【００４８】
続いて、銅からなる第１配線層１８を、第１パッド１４にその一端が接続されるように、かつ絶縁膜１６上を傾斜壁（側壁）１５ｘの側壁面１５ｂから不載置面１２ｃに亘って、上述した主表面１５ａと不載置面１２ｃとの間の高低差に応じてその切断面が屈曲して延出されるように、ホトリソ及びスパッタ等によってパターニング形成する。尚、第１配線層１８はパターニング形成されているので、第１配線パターンとも称する。
【００４９】
このとき、第１配線層１８のうち、主表面１５ａと側壁面１５ｂとの境界上、及び側壁面１５ｂと不載置面１２ｃとの境界上に位置する部分（図中、破線ｚで囲まれた部分）の第１配線層１８の延在方向と実質直交する方向（図示の紙面と直交する方向）に有する幅を、第１配線層の他（残り）の部分の当該幅よりも広くなるように形成するのが良い。
【００５０】
その結果、衝撃や応力の集中に弱いこれら境界上の第１配線層１８を補強することができる。
【００５１】
次に、外部端子形成工程として、不載置面１２ｃの上側に、第１パッド１４と第１配線層１８を介して電気的に接続されるように外部端子を形成する。
【００５２】
図３（Ｂ）に示すように、先ず、不載置面１２ｃ上の各絶縁膜１６の表面に延在している第１配線層１８上に、対応する銅からなるポスト部２０をホトリソ及びめっき等によって形成する。また、ポスト部２０の形成には、銅のほかに金（Ａｕ）等を用いても良い。
【００５３】
また、銅ポスト部２０形成後、当該ポスト部２０の側面上に熱酸化等により薄い酸化膜を形成しても良い。この場合には、ポスト部２０及び封止層２２間の密着性がさらに向上するため、ポスト部２０と後述する封止層２２との界面からの水分の侵入をさらに抑制することができる。
【００５４】
続いて、ポスト部２０が形成された基板１２の搭載面１２ａ側に、ポスト部２０が隠れる程度まで有機樹脂（エポキシ樹脂等）からなる封止材を用いてトランスファー成形法で封止層２２を形成する。その後、グラインダー（研磨工具）等によって封止層２２及びポスト部２０に対する研磨を行い、全てのポスト部２０の頂面を露出させて外部端子を搭載するための搭載面を形成する。尚、ポスト部２０を形成する際に、当該ポスト部２０の各々を鉛直方向に同一高さに形成可能な場合には、フィルム成形法等によって外部端子用の搭載面形成のための研磨工程を省略することも可能である。
【００５５】
然る後、図３（Ｃ）に示すように、この露出する外部端子用の搭載面上に、プリント基板（不図示）への接続用のバンプである外部端子としての半田ボール２４をリフロー形成する。尚、必要に応じて、外部端子用搭載面と半田ボール２４との間にバリアメタル層等を形成しても良い。この構成例では、外部端子である半田ボール２４同士の最小間隔（ピッチ）を、例えば、０．３ｍｍ以上に拡張することができる。
【００５６】
その後、通常のスクライビング用の、高速回転ブレード（切削工具）等（不図示）によって、各半導体装置（パッケージ）１０毎に切り出す（図１（Ｂ）参照）。
【００５７】
上述した説明から明らかなように、この実施の形態の半導体装置とその製造方法によれば、第１半導体チップを半導体チップ搭載部に搭載したことにより、第１半導体チップ上方（すなわち、ファンイン部）はもとより、第１半導体チップの主表面上から側壁面及び不載置面上へと延在する第１配線層によって、第１半導体チップの上方以外の領域（すなわち、ファンアウト部）にも外部端子が配置された構造（ファンアウト構造）を実現できる。
【００５８】
よって、通常のＷＣＳＰよりも、多ピン化に対応できる半導体装置を得ることができる。
【００５９】
すなわち、従来の半導体装置によれば、通常のＷＣＳＰのチップサイズを多ピン化のためにのみ不所望に増大させてしまい、ウェハ１枚当たりのチップ収集数を低減させてしまっていたが、この実施の形態によれば、この従来の場合とは異なり、外部端子の配置位置を拡張可能とする拡張部として機能する半導体チップ搭載部によって、半導体装置をファンアウト構造とすることができる。
【００６０】
その結果、多ピン化に対応可能な半導体装置とすることができ、例えば、チップサイズを約７ｍｍ×約７ｍｍとし、半導体チップ搭載部の外形寸法を約１０ｍｍ×約１０ｍｍとした場合には、外部端子ピッチを、例えば、０．５ｍｍとして３１２ピン配置することができる。
【００６１】
また、この実施の形態では、第１電極パッドと半田ボールとが第１再配線層を介して電気的に接続されているため、ＷＢ方式を採用する場合に比べて総信号配線長の短縮を図ることができる。
【００６２】
その結果、例えば、高周波信号を伝送する場合には、ＷＢ方式に比べて当該信号の減衰を効果的に抑制でき、当該信号線の特性インピーダンスと半導体チップのインピーダンスとの整合が容易に図れるため、従来よりも優れた高周波特性を有する半導体装置となる。
【００６３】
また、ＷＢ方式のＢＧＡ等のように予めスルーホール等の加工が施された高価な基板を用いる必要がないため、半導体装置の製造コストの低減も図ることができる。
【００６４】
また、基板１２として円盤状のシリコンウェハを用いれば、既存のＷＣＳＰ装置の製造プロセスを適用できる。よって、基板保持用の新たな治工具等が不要なため、コストダウンを図ることができる。
【００６５】
＜第２の実施の形態＞
図４（Ａ）及び（Ｂ）を参照して、この発明の第２の実施の形態に係る半導体装置１１につき説明する。
【００６６】
この第２の実施の形態と第１の実施の形態との主な相違点は、以下の通りである。先ず、半導体チップ搭載部である基板１２に、当該基板１２の表裏、すなわち第３主表面１２ａから第４主表面１２ｉを導通する導体部３９を有するスルーホール３８が貫通部として形成されていて、かつ当該導体部３９が第１配線層１８と電気的に接続されている点、及び、基板１２には、第１半導体チップ１５と対向する領域部分を横断する配線部２７を具え、当該配線部２７が第１配線層１８と電気的に接続されている点である。また、第１の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示し、その具体的な説明を省略する場合もある（以下、各実施の形態についても同様）。また、この構成例では、基板１２として、基板１２を構成する基材の両面に導体（ここでは、銅（Ｃｕ）箔）によって配線がパターニングされた両面基板（ガラスエポキシ両面基板等）を用いた場合を例に挙げて説明する。
【００６７】
図４（Ｂ）に示すように、基板１２にはスルーホール３８が形成されており、このスルーホール３８の内壁全面に当該基板の表裏間を導通可能とする導体部（銅めっき層）３９が形成されている。このスルーホール３８の導体部３９の両端には、第１ランド４２及び第３パッド４０がそれぞれ形成されている。これら第１ランド４２及び第３パッド４０は、銅箔を用いて基板１２表面に形成されている。
【００６８】
また、スルーホール３８の導体部３９は、絶縁層１６に覆われずに露出された第１ランド４２を介して第１配線層１８と電気的に接続されている。また、ここでの第３パッド４０は、例えば、半導体装置をパッケージ積層型半導体装置として形成する際の半導体装置搭載用パッド又はコイルやコンデンサ等の受動素子搭載用パッドとして用いられる。
【００６９】
また、半導体装置１１によってパッケージ積層型半導体装置を構成する場合には、半導体装置１１の半田ボール２４と、例えば、同様の構造を有する半導体装置１１の第３パッド４０とを接合して、第１半導体チップ１５の厚み方向に複数積層させれば良い。
【００７０】
さらに、この実施の形態では、基板１２には当該基板１２の厚み方向と実質直交する方向に延在する配線部２７が形成されている。
【００７１】
例えば、図４（Ａ）に示すように、基板１２中には、当該基板１２の厚み方向と実質直交するとともに、第１半導体チップ１５と対向する領域部分を横断するような配置関係で、銅箔による配線部２７（但し、図４（Ｂ）には不図示）がパターニング形成されている。そして、この配線部２７は当該配線部２７の両端に位置する第２パッド４３（但し、図４（Ｂ）には一方のみが図示されている。）を介して第１配線層１８と電気的に接続された構成である。
【００７２】
第１の実施の形態の構成では、第１パッド１４と電気的に接続される半田ボール２４は、当該第１パッド１４にその一端が接続され、かつ半導体チップ１５の主表面１５ａ及び側壁面１５ｂに沿って、不載置面１２ｃの上側へと延在している第１配線層１８の上方に配置可能な半田ボール２４のみであった（図１（Ａ）参照）。
【００７３】
そこで、図４（Ａ）に示すように、配線部２７がパターニング形成された基板１２を半導体チップ搭載部として用いることにより、ある１つの第１パッド１４に対して、複数の半田ボールのうちいずれか１つの半田ボールを選択した場合に、この選択された半田ボールへ、第１配線層１８、配線部２７及び他の第１配線層１８を順次に介して接続することができるので、配線の引き回しの自由度を一層向上させることができる。
【００７４】
また、この構成例での第１半導体チップ１５からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、第１パッド１４から第１配線層１８と第２パッド４３と配線部２７と第２パッド４３と第１再配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、及び、第１パッド１４から第１配線層１８と第１ランド４２とスルーホール３８とを介して第３パッド４０へ至る経路のうちの少なくとも１つの経路を経て伝送される。また、半田ボール２４や第３パッド４０からの入力信号は、上述とは逆の経路を経て伝送される。尚、伝送経路は上述した経路に限られず、目的や設計に応じて種々の配線経路として形成することができる。
【００７５】
また、この実施の形態の半導体装置１１の製造方法は、第１の実施の形態で説明した製造工程と同様な工程を有しているが、次のような工程で相違する。すなわち、第１半導体チップ１５を基板１２に搭載する工程において、この基板１２に、所定位置にスルーホール３８と露出された第１ランド４２及び第２パッド４３とを予め形成しておく。そして、この基板１２上に、不図示のダイスボンド剤等を介して第１半導体チップ１５を載置して固定する。
【００７６】
また、第１の実施の形態で説明した第１配線層を形成する工程と同様に、先ず、第１パッド１４、第１ランド４２及び第２パッド４３の例えば頂面を露出させるように絶縁膜１６を形成する。この絶縁膜１６の形成後に、第１パッド１４と、これと接続関係が指定されている第１ランド４２又は第２パッド４３とが接続されるように第１配線層１８を形成する。
【００７７】
その後、第１の実施の形態と同様に、外部端子形成工程を行い、半導体装置１１を得る。尚、基板１２（ここでは、ガラスエポキシ両面基板）が具えるスルーホール３８は、例えば、基板の表層付近に銅箔によるパターニングを形成する前に基板にドリル等で貫通孔を形成し、この貫通孔の内壁にめっき法等によって銅めっき層（導体部）３９を形成する。
【００７８】
上述した説明から明らかように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【００７９】
さらに、この実施の形態では、半導体チップ搭載部である基板にパターニングされた配線部によって、第１の実施の形態よりも、第１パッドを所望の外部端子と電気的に接続させることができ、よって、配線の引き回しの自由度を向上させることができる。
【００８０】
さらに、この半導体装置１１を積層させてパッケージ積層型半導体装置とした場合には、従来のＷＢ方式のパッケージ積層型半導体装置では困難であったファンイン構造が可能となるため、パッケージサイズの小型化及び薄膜化を図ることができる。
【００８１】
＜第３の実施の形態＞
図５及び図６を参照して、この発明の第３の実施の形態に係る半導体装置５０につき説明する。
【００８２】
この実施の形態では、半導体チップ搭載部を回路素子を具える第２半導体チップ４４とし、かつ当該第２半導体チップ４４が第１配線層１８と電気的に接続されている点が第１の実施の形態との主な相違点である。
【００８３】
図５（Ａ）に示すように、半導体チップ搭載部としての第２半導体チップ４４の平面形状を四角形とする。この第２半導体チップ４４の第３主表面である搭載面４４ａ上には、アルミニウム（Ａｌ）からなる第４パッド４５が第２半導体チップ４４の外周に沿って所定間隔毎に配置されており、この第４パッド４５が第１配線層１８と電気的に接続された構成である。尚、第４パッド４５の配置個数と位置はこれに限定されない。
【００８４】
また、この構成例での第１半導体チップ１５からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、及び、第１パッド１４から第１配線層１８と第４パッド４５とを介して第２半導体チップ４４へ至る経路の双方またはいずれか一方の経路を経て伝送される。また、半田ボール２４や第２半導体チップ４４からの入力信号は、上述とは逆の経路を経て伝送される。尚、伝送経路は上述に限られず、目的や設計に応じて種々の配線経路として形成することができる。
【００８５】
このように、この構成例では、半導体チップ搭載部を第２半導体チップ４４としてあることから、半導体装置５０は、当該第２半導体チップ４４の載置面４４ｂ上に第１半導体チップ１５が積層されたＭＣＰ型の半導体装置となり、よって、実装度を高めることができる。
【００８６】
また、この実施の形態の半導体装置５０の製造方法は、第１の実施の形態での搭載工程と同様に、第４パッド４５が所定間隔、例えば、０．０３５ｍｍ〜０．１８ｍｍ毎に形成された半導体チップ搭載部である第２半導体チップ４４上に、ダイスボンド剤（不図示）を介して第１半導体チップ１５を載置して固定する（図６（Ａ））。また、第１の実施の形態で説明した第１配線層形成工程と同様に、第１パッド１４の頂面と、第１配線層１８に接続される第４パッド４５の頂面とを露出させるように、絶縁膜１６を形成する。絶縁膜１６を形成後、側壁面１５ｂから不載置面４４ｃに亘って、かつ第４パッド４５に接続されるように第１配線層１８を形成する（図６（Ｂ））。尚、この構成例では、第４パッド４５と第１配線層１８とは、１対１の関係で接続が指定されている。
【００８７】
その後、第１の実施の形態と同様に外部端子形成工程を行って（図６（Ｃ））、半導体装置５０を得る（図５（Ｂ））。
【００８８】
上述した説明から明らかように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【００８９】
さらに、この実施の形態では、従来のＷＢ方式のＭＣＰ等のようにボンディングポスト等を具えた基板等が不要であるうえに、半導体装置の製造の際にワイヤのループの高さ分を考慮しなくても良い。
【００９０】
よって、この実施の形態の構成によれば、第２半導体チップ４４の外形寸法が実質外形寸法とされたＭＣＰ構造の半導体装置とすることができ、従来のＷＢ方式のＭＣＰ等に比べてパッケージサイズの小型化及び薄膜化が実現された半導体装置となる。
【００９１】
＜第４の実施の形態＞
図７を参照して、この発明の第４の実施の形態に係る半導体装置６０につき説明する。
【００９２】
この実施の形態では、第１半導体チップ１５と第２半導体チップ４４との間を通り抜ける第２配線層４９を具え、当該第２配線層４９を第１配線層１８と電気的に接続させた構成としている点が第３の実施の形態との主な相違点である。
【００９３】
より具体的には、第２半導体チップ４４の上方には、当該第２半導体チップ４４の厚み方向と実質的に直交する方向に、第１半導体チップ１５の下側を、この第１半導体チップ１５を横断するように配置した第２配線層４９（以下において、第２配線層を第２再配線層と称する場合もある）を形成している。そして、この第２配線層４９は、第２半導体チップ４４の第３主表面である搭載面４４ａに設けられた絶縁膜２１上を延在していて、当該第２配線層４９の一端は第４パッド４５を介して第２半導体チップ４４と、及び、その他端は第５パッド４６を介して第１配線層１８と電気的に接続されている。
【００９４】
第３の実施の形態の構成では、第１パッド１４と電気的に接続される半田ボール２４は、当該第１パッド１４にその一端が接続され、かつ半導体チップ１５の主表面１５ａ及び側壁面１５ｂに沿って、不載置面４４ｃの上側へと延在している第１配線層１８の上方に配置可能な半田ボール２４のみであった（図５（Ａ）参照）。
【００９５】
そこで、図７（Ａ）及び（Ｂ）に示すように、第２配線層４９を設けたことにより、第３の実施の形態に比べて、ある１つの第１パッド１４に対して、複数の半田ボールのうちいずれか１つの半田ボールを選択した場合に、この選択された半田ボールへ、第１配線層１８、第２配線層４９及び他の第１配線層１８を順次に介して接続することができるので、配線の引き回しの自由度を向上させることができる。
【００９６】
また、この実施の形態の半導体装置６０の製造方法は、第３の実施の形態で説明した搭載工程において、先ず、所定位置に設けられたアルミニウム（Ａｌ）からなる第４パッド４５の頂面が露出するように絶縁膜２１を形成する。続いて、その一端が第４パッド４５に接続され且つ他端が後工程において所定の第１配線層１８と接続されるような位置に亘って、銅からなる第２配線層４９をパターニング形成する。その後、第３の実施の形態の搭載工程と同様にして、第２半導体チップ４４の載置面４４ｂ上の領域に、不図示のダイスボンド剤を介して第１半導体チップ１５を載置して固定する。また、第３の実施の形態で説明した第１配線層形成工程と同様にして、第２配線層４９の第１配線層１８と接続される第５パッド４６の頂面を露出させるように絶縁膜１６を形成した後、第５パッド４６に接続される第１配線層１８を形成する。その後、第１の実施の形態と同様に外部端子形成工程を行い、半導体装置６０を得る。
【００９７】
上述した説明から明らかように、この実施の形態では、第３の実施の形態と同様の効果を得ることができる。
【００９８】
さらに、この実施の形態では、第２配線層４９が設けられているので、第３の実施の形態よりも、第１パッドを所望の外部端子と電気的に接続させることができ、よって、配線の引き回しの自由度を向上させることができる。
【００９９】
これにより、機能ブロックの設計位置やパッド配列の都合上、ＭＣＰ化が困難回路構成を有する既存の半導体チップをそのまま使用することができるので、新たな半導体チップを作製する必要がない。
【０１００】
＜第５の実施の形態＞
図８を参照して、この発明の第５の実施の形態に係る半導体装置７０につき説明する。
【０１０１】
この実施の形態では、半導体チップ搭載部である第２半導体チップ４４には、当該第２半導体チップ４４の表裏を導通するための導体部５４を有する貫通部、例えば、スルーホール５２が形成されていて、当該導体部５４が第１配線層１８と電気的に接続されている点が第３の実施の形態との主な相違点である。尚、この構成例は、第４の実施の形態に適用させても好適である。
【０１０２】
図８（Ａ）及び図８（Ｂ）に示すように、半導体チップ搭載部である第２半導体チップ４４には、スルーホール５２が設けられている。このスルーホール５２の内壁面には、シリコン酸化膜等の絶縁膜が設けられ、かつこの内壁絶縁膜上に導体部（銅やニッケル（Ｎｉ）等）５４が形成されている。この導体部５４によって、第２半導体チップ４４の表裏間を導通可能としている。また、このスルーホール５２の導体部５４の両端には、これと電気的に接続されるように、第２半導体チップ上に形成された第２ランド５３及び第６パッド５６が各々形成されている。
【０１０３】
また、第２ランド５３の頂面は、絶縁層１６に覆われずに露出されている。従って、スルーホール５２の導体部５４は、第２ランド５３を介して第１配線層１８と電気的に接続されている。また、ここでの第６パッド５６は、例えば、半導体装置をパッケージ積層型半導体装置として形成する際の半導体装置搭載用パッド又はコイルやコンデンサ等の受動素子搭載用パッドとなる。
【０１０４】
また、半導体装置をパッケージ積層型半導体装置とする場合には、半導体装置７０の半田ボール２４と、例えば、同様の構造を有する半導体装置７０の第６パッド５６とを接合して、第１半導体チップ１５の厚み方向に複数積層させれば良い。
【０１０５】
また、この構成例での第１半導体チップ１５からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、第１パッド１４から第１配線層１８と第４パッド４５とを介して第２半導体チップ４４へ至る経路、及び、第１パッド１４から第１配線層１８と第２ランド５３とスルーホール５２とを介して第６パッド５６へ至る経路のうちの少なくとも１つの経路を経て伝送される。また、半田ボール２４、第２半導体チップ４４及び第６パッド５６からの入力信号は、上述とは逆の経路を経て伝送される。尚、伝送経路は上述した経路に限られず、目的や設計に応じて種々の配線経路として形成することができる。
【０１０６】
また、この実施の形態の半導体装置７０の製造方法は、第３の実施の形態で説明した搭載工程と同様に、所定位置にスルーホール５２と露出された第２ランド５３及び第４パッド４５とが予め形成された第２半導体チップ４４の載置面４４ｂ上に、不図示のダイスボンド剤を介して第１半導体チップ１５を載置して固定する。
【０１０７】
また、第３の実施の形態で説明した第１配線層形成工程と同様に、先ず、第２ランド５３表面を露出させるように絶縁膜１６を形成した後、第２ランド５３の各々とそれぞれ接続関係が指定された第１配線層１８を形成する。
【０１０８】
その後、第１の実施の形態と同様に外部端子形成工程を行い、半導体装置７０を得る。尚、第２半導体チップ４４が具えるスルーホールは、例えば、スルーホール形成予定領域に対してドライエッチングを行い貫通孔を形成し、この貫通孔をシリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）で内壁絶縁した後に銅等を充填して形成する。
【０１０９】
上述した説明から明らかように、この実施の形態では、第４の実施の形態と同様の効果を得ることができる。
【０１１０】
さらに、この実施の形態では、半導体装置７０を積層させてパッケージ積層型半導体装置とした場合に、第２の実施の形態よりも単位高さ当たりの半導体チップを積層数を多くできるのでより一層の高密度実装を実現できる。
【０１１１】
＜第６の実施の形態＞
図９から図１１を参照して、この発明の第６の実施の形態に係る半導体装置８０につき説明する。
【０１１２】
図９（Ａ）に示すように、半導体装置８０が具える第１半導体チップ８２の主表面上には、アルミニウムからなる第１パッド１４が第１半導体チップ８２の外周に沿って所定間隔毎に配置されている。
【０１１３】
図９（Ｂ）に示すように、支持部である基板８３のうち基板の搭載面８３ｅ上に、第１半導体チップ８２が載置され固定されている。この搭載面８３ｅのうち、実際に第１半導体チップ８２が載置されている領域を載置面８３ｆとし、それ以外の領域を不載置面８３ｇとする。第１半導体チップ８２は、基板８３側の第２主表面である裏面８２ｄと、裏面８２ｄと反対側の第１主表面である主表面８２ａと、この主表面８２ａの周縁に接続する傾斜側壁面８２ｂと、この傾斜側壁面８２ｂと連続形成されている基板の搭載面８３ｅに対して垂直な垂直壁面８２ｃとを有している。この傾斜側壁面８２ｂは、第１半導体チップの主表面８２ａと直交する壁面との稜部を斜めに面取りして形成されており、その残部が垂直壁面８２ｃである。
【０１１４】
また、第１半導体チップ８２の裏面８２ｄ及び基板の載置面８３ｆ間は、ダイスボンド剤等（不図示）によって固定（固着）されている。また、この構成例の支持部としての基板８３には、既に説明した種々の基板を使用可能であるが、支持部としての機能を果たすものであれば良い。
【０１１５】
さらに、基板の不載置面８３ｇには、第１半導体チップ８２の側壁を包囲、より詳細には、傾斜側壁面８２ｂの少なくとも主表面８２ａ側の面領域を露出させるように、例えば、第１半導体チップ８２の側壁８２ｘのうち傾斜側壁面８２ｂに至る高さで当該第１半導体チップ８２を取り囲むように、感光性樹脂（感光性ポリイミド等）からなる枠状部８６が設けられている。
【０１１６】
また、第１半導体チップ８２の主表面８２ａ、傾斜側壁面８２ｂ及び不載置面８３ｇの上側には、第１半導体チップ８２の主表面上の第１パッド１４の頂面を露出させるように、絶縁膜１６が設けられている。また、第１パッド１４は、実装基板に接続するための外部端子を構成している半田ボール２４と、専用の第１配線層（第１再配線層或いは第１配線パターンとも称する。）１８を介して、電気的に個別に接続されている。
【０１１７】
より詳細には、この構成例における第１配線層１８は、その一端は第１パッド１４に接続されるとともに、第１半導体チップ８２の傾斜側壁面８２ｂ上及び枠状部８６の第３主表面８６ｊ上を沿うように、主表面８２ａと枠状部８６の第３主表面８６ｊとの間の高低差に応じてその切断面が屈曲するように延在している。この第１配線層１８の延在部分は、当該第１パッド１４と電気的な接続が指定されている半田ボール２４と、ポスト部２０を介して、電気的に接続されている。
【０１１８】
また、第１半導体チップ８２及び枠状部８６の上側には、絶縁膜１６及び第１配線層１８等を覆うように、かつポスト部２０の頂面を露出させるように、エポキシ樹脂等による封止層２２が形成されている。この封止層２２の上面は平坦面とする。そして、このポスト部２０に、プリント基板（不図示）等への接続用バンプとなる半田ボール２４が形成されている。
【０１１９】
また、この構成例での第１半導体チップ８２からの出力信号は、各第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路に伝送される。また、半田ボール２４からの入力信号は、上述とは逆の経路を経て伝送される。
【０１２０】
続いて、図１０及び図１１を参照して、この半導体装置８０の製造方法につき以下説明する。
【０１２１】
先ず、傾斜側壁面形成工程として、第１パッド１４が形成された第１主表面８２ａ、第１主表面８２ａと対向しかつ第１主表面よりも大面積を有する第２主表面８２ｄ、及び第１及び第２主表面間（８２ａ、８２ｄ）を接続している側壁面８２ｃを有する第１半導体チップの第１主表面８２ａと側壁面８２ｃとの稜部の面取りを行って、傾斜側壁面８２ｂを形成して、メサ型の第１半導体チップ８２を得る。
【０１２２】
そのため、先ず、個片化前の第１半導体チップ８２’を複数個具える半導体ウェハ８１を用意する。図１０（Ａ）に示すように、この個片化前の第１半導体チップ８２’には、その主表面上に第１パッド１４が所定間隔、例えば、０．０３５ｍｍ〜０．１８ｍｍ毎に形成されている。このウェハ８１の裏面側を、粘着剤（不図示）が塗られたウェハ固定用テープ３２で接着して固定する。尚、図中には便宜上約２個の個片化前の第１半導体チップ８２’が図示されているが、これに限定されるものではない。また、半導体ウェハ８１のうち隣接する個片化前の前第１半導体チップ８２’間には、０．０８ｍｍ程度のスクライブライン（不図示）が形成されている。
【０１２３】
続いて、図１０（Ｂ）に示すように、高速回転するブレード（切削工具）等によって、各個片化前の第１半導体チップ８２’の稜部の面取りを行う。このとき使用するブレードの刃先は、先端の断面形状がＶ字型となるような角度（頂角）φ（例えば、６０°＜θ＜９０°程度）を有する。これにより、Ｖ字型に切削された溝８９の形成によって、傾斜側壁面８２ｂが形成される。そして、この傾斜側壁面８２ｂの形成後、スクライビング用の、通常のブレード７９等によって個々の第１半導体チップ８２毎に個片化、すなわち、分離する。
【０１２４】
次に、枠状部形成工程として、支持部８３上に、第３主表面８６ｊと、第３主表面と対向する第４主表面８６ｋとを有するとともに、傾斜側壁面８２ｂの少なくとも第１半導体チップの第１主表面８２ａ側の面領域を露出させて配置させるための開口部を有する枠状部８６を、第４主表面８６ｋと支持部８３とが対向配置されるように形成する。
【０１２５】
支持部である基板８３上に枠状部８６を形成するが、このとき、後述するように後工程においてその枠の内側すなわち開口部に、第１半導体チップ８２を、その側壁を包囲するとともに傾斜側壁面８２ｂの一部を少なくとも露出させるように、収容させる。
【０１２６】
そこで、図１０（Ｃ）に示すように、共通の基板８３上に枠状部８６を、感光性樹脂材をスピン塗布した後、例えば、ホトリソ及びキュアリング処理によって形成する。尚、枠状部８６の形成には、この他にも高精度印刷方式等を適用することができる。基板の搭載面８３ｅのうち、この枠状部８６で囲まれた基板８３の露出表面が載置面８３ｆである。
【０１２７】
次に、搭載工程として、て第１半導体チップ８２を開口部内に配置することにより、支持部８３上に搭載する。そのため、この第１半導体チップ８２は、この枠状部８６に、実質的に隙間なく嵌め込まれる大きさとなっている。
【０１２８】
図１１（Ａ）に示すように、個片化した第１半導体チップ８２の各々を、共通基板８３上の所定位置、ここでは載置面８３ｆに載置する。この載置面８３ｆに第１半導体チップ８２を載置すると、第１半導体チップ８２の側壁が枠状部８６によって包囲される。このとき、第１半導体チップ８２の裏面８２ｄと載置面８３ｆとの間を、例えば、ダイスボンド剤等（不図示）によって固定する。尚、この構成例では、枠状部８６を構成する感光性樹脂を完全に硬化させる前（例えば、予備硬化時等）に第１半導体チップ８２を載置面８３ｆ上に載置することにより、第１半導体チップ８２及び感光性樹脂８６間の密着性をさらに向上させることができる。その結果、第１半導体チップ８２及び感光性樹脂８６間の隙間（ボイド）の発生を抑制でき、耐湿性に優れた界面を形成できる。
【０１２９】
次に、第１配線層形成工程として、第１パッド１４に電気的に接続されるとともに、該第１パッド１４から、第１主表面８２ａ及び傾斜側壁面８２ｂに沿って、枠状部８６の第３主表面である主表面８６ｊの上側へと延在する第１配線層１８を形成する。
【０１３０】
そこで、図１１（Ｂ）に示すように、先ず、第１半導体チップ８２の主表面８２ａ及び傾斜側壁面８２ｂと枠状部８６の主表面８６ｊとに亘って、第１パッド１４の例えば頂面を露出させるように、シリコン酸化膜及びポリイミド膜が順次に積層された積層膜からなる絶縁膜１６を形成する。
【０１３１】
絶縁膜１６の下地面を構成する第１半導体チップ８２の主表面８２ａと枠状部８６の表面との間には高低差（段差）があるため、絶縁膜はこの段差に対応して形成される。
【０１３２】
続いて、銅からなる第１配線層１８を、第１パッド１４にその一端が接続されるように、かつ絶縁膜１６上を傾斜側壁面８２ｂから枠状部８６の主表面８６ｊ上に亘って、上述した主表面８２ａと枠状部８６の第３主表面８６ｊとの間の高低差に応じてその切断面が屈曲して延出されるように、ホトリソ及びスパッタ等によって形成する。
【０１３３】
このとき、第１配線層１８のうち、半導体チップの主表面８２ａと側壁面８２ｂとの境界上、及び側壁面８２ｂと感光性樹脂の主表面８６ｊとの境界上に位置する部分（図中、破線ｚで囲まれた部分）の、第１配線層１８の延在方向と実質直交する方向（図示の紙面と直交する方向）に有する幅を、第１配線層の他（残り）の部分の当該幅よりも広くなるように形成するのが良い。
【０１３４】
その結果、衝撃や応力の集中に弱いこれら境界上の第１配線層１８を補強することができる。
【０１３５】
次に、外部端子形成工程として、第１配線層１８の、枠状部８６への延在部分の上側に、第１パッド１４と第１配線層１８を介して電気的に接続されるように外部端子を形成する。
【０１３６】
先ず、枠状部８６上の各絶縁膜１６の表面に延在している第１配線層１８上に、対応する銅からなるポスト部２０をホトリソ及びめっき等によって形成する。
【０１３７】
続いて、ポスト部２０が形成された基板８３の搭載面側に、ポスト部２０が隠れる程度まで有機樹脂（エポキシ樹脂等）からなる封止材を用いてトランスファー成形法で封止層２２を形成する。その後、グラインダー等によって封止層２２及びポスト部２０に対する研磨を行い、全てのポスト部２０の頂面を露出させて外部端子の搭載面を形成する。
【０１３８】
然る後、この露出する外部端子用の搭載面上に、プリント基板（不図示）への接続用のバンプである外部端子としての半田ボール２４をリフロー形成する。この構成例では、外部端子である半田ボール２４同士の最小間隔を、例えば、０．３ｍｍ以上とすることができる（図１１（Ｃ））。
【０１３９】
その後、高速に回転している、面取り作用のない、通常のブレード等によって、各半導体装置（パッケージ）８０毎に切り出す（図９（Ｂ）参照）。
【０１４０】
上述した説明から明らかように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【０１４１】
さらに、この実施の形態では、上述したような枠状部を設けたことより、第１半導体チップの側壁のうち当該枠状部から露出する部分を傾斜側壁面とすれば良い。そのため、この実施の形態では、第１半導体チップのうち傾斜側壁面以外の壁面を垂直壁（垂直端面）とすることができる。
【０１４２】
よって、第１の実施の形態のように、チップの裏面に至るダイシングにより傾斜した側壁面を形成する場合に比べてダイシングの深さを浅くできるので、ウェハのダイシングラインの幅を縮めることができる。
【０１４３】
その結果、ウェハ１枚当たりのチップ収集数の向上を図ることができ、半導体装置の製品コストの上昇を抑制することができる。
【０１４４】
また、摩耗し易いＶ字型刃ブレードの使用量を低減できるので、第１の実施の形態に比べて、当該ブレードの寿命が長くなるうえに第１半導体チップ毎に個片化する際の切削時間を短縮できる。
【０１４５】
＜第７の実施の形態＞
図１２を参照して、この発明の第７の実施の形態に係る半導体装置９０につき説明する。
【０１４６】
図１２に示すように、この実施の形態の半導体装置９０には支持部である基板８３が具備されていない点が、第６の実施の形態との主な相違点である。
【０１４７】
また、この実施の形態の半導体装置９０の製造方法は、第６の実施の形態で説明した搭載工程において、第１半導体チップ８２の裏面８２ｄ及び載置面８３ｆ間を、接着性の低い接着剤（不図示）によって固定する。低接着性な接着剤として、例えば、光プラズマによるアッシング処理やＣＦ4プラズマ処理による疎水基の導入等が施された、硬化後のポリイミド膜等を使用できる。
【０１４８】
そして、第６の実施の形態と同様にして外部端子形成工程まで行った後、この実施の形態では、基板８３をバキューム等によって剥離して除去する支持部除去工程を行って半導体装置９０を得る。
【０１４９】
上述した説明から明らかように、この実施の形態では、第６の実施の形態と同様の効果を得ることができる。
【０１５０】
さらに、この実施の形態では、支持部である基板８３を具備しない構成であるため、第６の実施の形態よりも半導体装置の薄膜化を図ることができる。
【０１５１】
さらに、第６の実施の形態のような接着剤が不要のため、熱膨張等による寸法誤差や耐薬品性に対する懸念がなく、よって、高信頼性な半導体装置となる。
【０１５２】
＜第８の実施の形態＞
図１３を参照して、この発明の第８の実施の形態に係る半導体装置９５につき説明する。
【０１５３】
この実施の形態では、枠状部である感光性樹脂８６に、当該基板８３の表裏間を導通するための導体部９８を有する貫通部であるスルーホール９６が形成されていて、かつ当該導体部９８が第１配線層１８と電気的に接続されている点が第７の実施の形態との主な相違点である。
【０１５４】
図１３に示すように、枠状部である感光性樹脂８６にはスルーホール９６が形成されており、このスルーホール９６の内壁全面に当該感光性樹脂８６の表裏間を導通可能とする導体部（銅めっき層）９８が形成されている。このスルーホール９６の両端には、銅からなる第３ランド９７及び第７パッド９９がそれぞれ形成されている。
【０１５５】
スルーホール９６の導体部９８は、上述した他の実施の形態の場合と同様に、露出された第３ランド９７を介して第１配線層１８と電気的に接続されている。また、ここでの第７パッド９９は、例えば、半導体装置をパッケージ積層型半導体装置として形成する際の半導体装置搭載用パッド又はコイルやコンデンサ等の受動素子搭載用パッドとなる。
【０１５６】
また、半導体装置９５によってパッケージ積層型半導体装置を構成する場合には、半導体装置９５の半田ボール２４と、例えば、同様の構造を有する半導体装置９５の第７パッド９９とを接合して、第１半導体チップ８２の厚み方向に複数積層させれば良い。
【０１５７】
また、この構成例での第１半導体チップ８２からの出力信号は、第１パッド１４から第１配線層１８とポスト部２０とを介して半田ボール２４へ至る経路、及び、第１パッド１４から第１配線層１８と第３ランド９７とスルーホール９６とを介して第７パッド９９へ至る経路の双方またはいずれか一方の経路を経て伝送される。また、半田ボール２４や第７パッド９９からの入力信号は、上述とは逆の経路を経て伝送される。
【０１５８】
また、この実施の形態での半導体装置９５の製造方法は、第７の実施の形態で説明した搭載工程と同様に、第１半導体チップ８２を、所定位置にスルーホール９６と露出された第３ランド９７とが予め形成された感光性樹脂８６によって包囲されるような位置に、不図示の接着性の低い接着剤を介してを載置して固定する。また、第７の実施の形態で説明した第１配線層形成工程と同様に、先ず、第１パッド１４及び第３ランド９７の頂面を露出させるように、絶縁膜１６を形成した後、第１パッド１４とこの第１パッド１４との接続関係が指定されている第３ランド９７とが接続されるように、第１配線層１８を形成する。そして、第７の実施の形態と同様にして外部端子形成工程まで行った後、基板８３をバキューム等によって剥離して除去する支持部除去工程を行う。その後、各スルーホール９６に対応する位置に第７パッド９９を形成して半導体装置９５を得る。尚、この構成例のスルーホール９６の形成は、先ず、感光性樹脂８６にホトリソエッチングによって貫通孔を形成する。そして、この貫通孔の内壁に印刷法等により導体部９８をコーティングした後に感光性樹脂を硬化させて、この硬化した樹脂に対してめっき法等で導体部９８を形成することにより得られる。尚、この構成例では、感光性樹脂を完全に硬化させる前に第１半導体チップ８２を載置しても良い。この場合には、第１半導体チップ８２及び感光性樹脂８６間の密着性をさらに向上させることができ、耐湿性に優れた界面を形成できる。
【０１５９】
上述した説明から明らかように、この実施の形態では、第７の実施の形態と同様の効果を得ることができる。
【０１６０】
さらに、この半導体装置を積層させてパッケージ積層型半導体装置とした場合には、従来のＷＢ方式のパッケージ積層型半導体装置では困難であったファンイン構造が可能となり、よって、パッケージサイズの小型化及び薄膜化を図ることができる。
【０１６１】
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
【０１６２】
例えば、上述した各実施の形態ではＢＧＡ型について説明したが、この発明をＬＧＡ型に任意好適に適用させても良い。
【０１６３】
また、上述した各実施の形態では、ファンイン／ファンアウト構造を有する半導体装置について説明したが、目的や設計に応じてファンアウト構造のみを有する場合であっても良い。
【０１６４】
【発明の効果】
上述した説明から明らかなように、この発明によれば、第１半導体チップ上方（すなわち、ファンイン部）はもとより第１半導体チップの上方以外の領域（すなわち、ファンアウト部）にも外部端子を配置されたファンアウト構造にでき、通常のＷＣＳＰに比べて多ピン化に対応可能な半導体装置となる。
【０１６５】
さらに、半導体チップ上の電極パッドと外部端子とが配線層（再配線層とも称する。）を介して電気的に接続されているため、ＷＢ方式に比べて総信号配線長の短縮等を図ることができ、よって、優れた高周波特性を有する半導体装置となる。
また、この発明の半導体装置は、第１主表面に設けられた第１パッドが露出するように、第１半導体チップの第１主表面、側壁面、及び半導体チップ搭載部の第２の領域に亘って設けられ、低硬度の膜材によって形成された保護膜を含む絶縁膜を有している。この発明の半導体装置によれば、この絶縁膜に含まれる保護膜により、製造工程時の第１半導体チップに対する衝撃や封止層と半導体チップとの間の応力による剥離を防止することができる。
【図面の簡単な説明】
【図１】（Ａ）は、この発明の第１の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第１の実施の形態の半導体装置の一部を示す概略断面図である。
【図２】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図３】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図４】（Ａ）は、この発明の第２の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第２の実施の形態の半導体装置の一部を示す概略断面図である。
【図５】（Ａ）は、この発明の第３の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第３の実施の形態の半導体装置の一部を示す概略断面図である。
【図６】（Ａ）〜（Ｃ）は、この発明の第３の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図７】（Ａ）は、この発明の第４の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第４の実施の形態の半導体装置の一部を示す概略断面図である。
【図８】（Ａ）は、この発明の第５の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第５の実施の形態の半導体装置の一部を示す概略断面図である。
【図９】（Ａ）は、この発明の第６の実施の形態の半導体装置を示す概略平面図であり、（Ｂ）は、この発明の第６の実施の形態の半導体装置の一部を示す概略断面図である。
【図１０】（Ａ）〜（Ｃ）は、この発明の第６の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図１１】（Ａ）〜（Ｃ）は、この発明の第６の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図１２】この発明の第７の実施の形態の半導体装置の一部を示す概略断面図である。
【図１３】この発明の第８の実施の形態の半導体装置の一部を示す概略断面図である。
【符号の説明】
１０、１１、５０、６０、７０、８０、９０、９５：半導体装置
１２：基板（半導体チップ搭載部）
１２ａ：基板の搭載面（第３主表面）
１２ｂ：基板の載置面（第１の領域）
１２ｃ：基板の不載置面（第２の領域）
１２ｉ：基板の裏面（第４主表面）
１４：第１パッド
１５、８２：第１半導体チップ
１５ａ：第１半導体チップの主表面（第１主表面）
１５ｂ：第１半導体チップの側壁面
１５ｃ：第１半導体チップの裏面（第２主表面）
１５ｘ：第１半導体チップの側壁
１５’、８２’：個片化前の第１半導体チップ
１６、２１：絶縁膜
１８：第１配線層（第１再配線層）
１９：ブレード（Ｖ字型刃付き）
２０：ポスト部
２２：封止層
２４：半田ボール（外部端子）
３０、８１：半導体ウェハ
３２：ウェハ固定テープ
３６、８９：溝
３８、５２、９６：スルーホール（貫通部）
３９、５４、９８：導体部
４０：第３パッド
４２：第１ランド
４３：第２パッド
４４：第２半導体チップ
４４ａ：第２半導体チップの搭載面（第３主表面）
４４ｂ：第２半導体チップの載置面（第１の領域）
４４ｃ：第２半導体チップの不載置面（第２の領域）
４４ｉ：第２半導体チップの裏面（第４主表面）
４５：第４パッド
４６：第５パッド
４９：第２配線層（第２再配線層）
５３：第２ランド
５６：第６パッド
７９：ブレード（Ｖ字型刃無し）
８２ａ：第１半導体チップの主表面（第１主表面）
８２ｂ：第１半導体チップの傾斜側壁面
８２ｃ：第１半導体チップの垂直壁面
８２ｄ：第１半導体チップの裏面（第２主表面）
８３：基板（支持部）
８３ｅ：基板の搭載面
８３ｆ：基板の載置面
８３ｇ：基板の不載置面
８６：感光性樹脂（枠状部）
８６ｊ：感光性樹脂の主表面（第３主表面）
８６ｋ：感光性樹脂の裏面（第４主表面）
９７：第３ランド
Claims (9)
- 第１主表面、該第１主表面と対向していて該第１主表面よりも大面積の第２主表面、及び該第１主表面と該第２主表面との間を接続する側壁面であって、該側壁面と前記第１主表面との稜部が面取りされて形成されている傾斜側壁面を具える前記側壁面を有する第１半導体チップと、
該第１半導体チップの前記第１主表面に設けられた第１パッドと、
前記傾斜側壁面の少なくとも前記第１主表面側の面領域を露出させるように、前記第１半導体チップを包囲していて、第３主表面と、該第３主表面と対向する第４主表面とを有する枠状部と、
前記第１主表面に設けられた前記第１パッドが露出するように、前記第１半導体チップの前記第１主表面、前記傾斜側壁面、及び前記枠状部の前記第３主表面に亘って設けられ、低硬度の膜材によって形成された保護膜を含む絶縁膜と、
前記第１パッドに電気的に接続されていて、該第１パッドから、前記第１主表面及び前記傾斜側壁面に沿って、前記第３主表面上へと延在して、前記絶縁膜上に設けられている第１配線層と、
前記第３主表面上に設けられていて、前記第１配線層を介して前記第１パッドと電気的に接続された外部端子と
を具えたことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、前記枠状部は、前記第３主表面から前記第４主表面へと貫通する導体部を有し、該導体部は前記第１配線層と電気的に接続されていることを特徴とする半導体装置。
- 請求項１または２に記載の半導体装置において、前記第１配線層と前記外部端子との間に設けられたポスト部と、前記第１配線層上及び前記ポスト部の側面上に設けられた封止層とを具えていることを特徴とする半導体装置。
- 請求項３に記載の半導体装置において、前記ポスト部のうち前記封止層中に埋め込まれている前記ポスト部の側面には、酸化膜が形成されていることを特徴とする半導体装置。
- 請求項１乃至４のいずれか一項に記載の半導体装置において、前記第１配線層のうち、前記第１主表面と前記側壁面との境界上に位置する部分の幅が、前記第１配線層の残りの部分よりも幅広に形成されていることを特徴とする半導体装置。
- 請求項２に記載の半導体装置が、前記第１半導体チップの厚み方向に、複数積層されてなることを特徴とする半導体装置。
- 第１パッドを具える第１主表面、該第１主表面と対向していて該第１主表面よりも大面積を有する第２主表面、及び該第１主表面と該第２主表面との間を接続する側壁面を有する第１半導体チップの、前記第１主表面と前記側壁面との稜部の面取りを行って、傾斜側壁面を形成する傾斜側壁面形成工程と、
第１の領域と該第１の領域を囲む第２の領域とを有する半導体チップ搭載部の該第２の領域上に、第３主表面と該第３主表面と対向する第４主表面とを有するとともに、前記傾斜側壁面の少なくとも前記第１主表面側の面領域を露出させて配置するための開口部を有する枠状部を、該第４主表面と前記半導体チップ搭載部の前記第２の領域とが対向配置されるように形成する枠状部形成工程と、
前記第１半導体チップを前記開口部内に配置して、該第１半導体チップを前記半導体チップ搭載部の前記第１の領域上に搭載する搭載工程と、
前記第１主表面に設けられた前記第１パッドが露出するように、前記第１半導体チップの前記第１主表面、前記傾斜側壁面、及び前記枠状部の前記第３主表面に亘って、低硬度の膜材によって形成される保護膜を含む絶縁膜を形成する絶縁膜形成工程と、
前記第１パッドに電気的に接続されるとともに、該第１パッドから、前記第１主表面及び前記傾斜側壁面に沿って、前記第３主表面上へと延在する第１配線層を前記絶縁膜上に形成する第１配線層形成工程と、
前記第３主表面上に、前記第１配線層を介して前記第１パッドと電気的に接続されるように外部端子を形成する外部端子形成工程と
を含むことを特徴とする半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、前記枠状部形成工程では、前記枠状部を、感光性樹脂をパターニングした後に該感光性樹脂を硬化して形成し、前記搭載工程を該感光性樹脂のパターニング後であってかつ該感光性樹脂の硬化前に行うことを特徴とする半導体装置の製造方法。
- 請求項７または８に記載の半導体装置の製造方法において、前記搭載工程の後に、前記半導体チップ搭載部を除去する半導体チップ搭載部除去工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002325768A JP4093018B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置及びその製造方法 |
| US10/697,156 US6888222B2 (en) | 2002-11-08 | 2003-10-31 | Semiconductor device |
| US11/081,635 US7227243B2 (en) | 2002-11-08 | 2005-03-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002325768A JP4093018B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007291951A Division JP4597182B2 (ja) | 2007-11-09 | 2007-11-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004165188A JP2004165188A (ja) | 2004-06-10 |
| JP4093018B2 true JP4093018B2 (ja) | 2008-05-28 |
Family
ID=32289886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002325768A Expired - Lifetime JP4093018B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6888222B2 (ja) |
| JP (1) | JP4093018B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3819395B2 (ja) * | 2004-02-20 | 2006-09-06 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP4182921B2 (ja) * | 2004-06-08 | 2008-11-19 | セイコーエプソン株式会社 | ノズルプレートの製造方法 |
| JP4507175B2 (ja) * | 2004-09-09 | 2010-07-21 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP5129438B2 (ja) * | 2004-09-28 | 2013-01-30 | ローム株式会社 | 半導体装置 |
| EP1880417A2 (fr) * | 2005-05-11 | 2008-01-23 | STMicroelectronics SA | Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette |
| TWI314774B (en) * | 2006-07-11 | 2009-09-11 | Siliconware Precision Industries Co Ltd | Semiconductor package and fabrication method thereof |
| KR100769722B1 (ko) * | 2006-10-10 | 2007-10-24 | 삼성전기주식회사 | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 |
| JP2008306128A (ja) * | 2007-06-11 | 2008-12-18 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US8143102B2 (en) * | 2007-10-04 | 2012-03-27 | Stats Chippac Ltd. | Integrated circuit package system including die having relieved active region |
| JP5388673B2 (ja) * | 2008-05-07 | 2014-01-15 | パナソニック株式会社 | 電子部品 |
| US7986048B2 (en) | 2009-02-18 | 2011-07-26 | Stats Chippac Ltd. | Package-on-package system with through vias and method of manufacture thereof |
| US8513110B2 (en) * | 2009-06-14 | 2013-08-20 | Jayna Sheats | Processes and structures for beveled slope integrated circuits for interconnect fabrication |
| US10388584B2 (en) * | 2011-09-06 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die |
| CN103165561B (zh) * | 2013-02-28 | 2015-09-23 | 江阴长电先进封装有限公司 | 一种硅基转接板的封装结构 |
| US9704809B2 (en) * | 2013-03-05 | 2017-07-11 | Maxim Integrated Products, Inc. | Fan-out and heterogeneous packaging of electronic components |
| US10137789B2 (en) * | 2016-07-20 | 2018-11-27 | Ford Global Technologies, Llc | Signal pin arrangement for multi-device power module |
| US10522505B2 (en) | 2017-04-06 | 2019-12-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4613891A (en) * | 1984-02-17 | 1986-09-23 | At&T Bell Laboratories | Packaging microminiature devices |
| JPS61113252A (ja) * | 1984-11-08 | 1986-05-31 | Fujitsu Ltd | 半導体装置 |
| JPS636851A (ja) * | 1986-06-26 | 1988-01-12 | Nec Corp | 超薄形半導体装置 |
| JP2772157B2 (ja) * | 1991-05-28 | 1998-07-02 | 三菱重工業株式会社 | 半導体装置の配線方法 |
| JPH05175648A (ja) * | 1991-12-24 | 1993-07-13 | Matsushita Electric Works Ltd | 回路板の銅回路の処理方法 |
| US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
| IL106892A0 (en) * | 1993-09-02 | 1993-12-28 | Pierre Badehi | Methods and apparatus for producing integrated circuit devices |
| IL108359A (en) * | 1994-01-17 | 2001-04-30 | Shellcase Ltd | Method and device for creating integrated circular devices |
| JPH07263628A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置 |
| KR100266726B1 (ko) * | 1995-09-29 | 2000-09-15 | 기타지마 요시토시 | 리드프레임과 이 리드프레임을 갖춘 반도체장치 |
| US6268648B1 (en) * | 1997-04-30 | 2001-07-31 | Hitachi Chemical Co., Ltd. | Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device |
| IL123207A0 (en) | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
| JP3497722B2 (ja) * | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
| JP3769997B2 (ja) | 1999-09-22 | 2006-04-26 | セイコーエプソン株式会社 | マルチチップパッケージの製造方法 |
| JP2001156250A (ja) | 1999-11-24 | 2001-06-08 | Seiko Epson Corp | 半導体チップ、マルチチップパッケージ，および半導体装置と、並びに、それを用いた電子機器 |
| JP3829562B2 (ja) | 1999-12-27 | 2006-10-04 | セイコーエプソン株式会社 | マルチチップ、マルチチップパッケージ、半導体装置および電子機器 |
| JP2001358997A (ja) | 2000-06-12 | 2001-12-26 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002016173A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002151546A (ja) * | 2000-11-08 | 2002-05-24 | Mitsubishi Heavy Ind Ltd | Ｉｃチップの電極構造、信号取出構造及び電極形成方法 |
| JP2002158312A (ja) * | 2000-11-17 | 2002-05-31 | Oki Electric Ind Co Ltd | ３次元実装用半導体パッケージ、その製造方法、および半導体装置 |
| JP2004022699A (ja) * | 2002-06-14 | 2004-01-22 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
-
2002
- 2002-11-08 JP JP2002325768A patent/JP4093018B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-31 US US10/697,156 patent/US6888222B2/en not_active Expired - Fee Related
-
2005
- 2005-03-17 US US11/081,635 patent/US7227243B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040094845A1 (en) | 2004-05-20 |
| US7227243B2 (en) | 2007-06-05 |
| JP2004165188A (ja) | 2004-06-10 |
| US20050161788A1 (en) | 2005-07-28 |
| US6888222B2 (en) | 2005-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227243B2 (en) | Semiconductor device | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6239496B1 (en) | Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same | |
| US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| US6746898B2 (en) | Integrated chip package structure using silicon substrate and method of manufacturing the same | |
| US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
| US7525167B2 (en) | Semiconductor device with simplified constitution | |
| US20030122244A1 (en) | Integrated chip package structure using metal substrate and method of manufacturing the same | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
| JP3602118B2 (ja) | 半導体装置 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| TWI622153B (zh) | 系統級封裝及用於製造系統級封裝的方法 | |
| JP4467551B2 (ja) | 半導体装置 | |
| JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009064897A (ja) | 半導体装置及びその製造方法 | |
| JP4597182B2 (ja) | 半導体装置及びその製造方法 | |
| JP3913188B2 (ja) | 配線基板 | |
| JP4214969B2 (ja) | 半導体装置の製造方法 | |
| JP4313742B2 (ja) | 半導体装置の製造方法 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| KR100600214B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JP2008016527A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |